JP2874234B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2874234B2 JP2874234B2 JP34284389A JP34284389A JP2874234B2 JP 2874234 B2 JP2874234 B2 JP 2874234B2 JP 34284389 A JP34284389 A JP 34284389A JP 34284389 A JP34284389 A JP 34284389A JP 2874234 B2 JP2874234 B2 JP 2874234B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- contact hole
- phosphorus
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に、コンタ
クトホールの埋込み方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for filling a contact hole.
半導体装置を微細化する手段の一つとして、コンタク
トホールを多結晶シリコンあるいは高融点金属を用いて
埋込み、平坦化するという方法がある。例えば、多結晶
シリコンを用いた従来技術を第３図（ａ），（ｂ）を参
照して説明する。As one of means for miniaturizing a semiconductor device, there is a method in which a contact hole is buried using polycrystalline silicon or a high melting point metal and is flattened. For example, a conventional technique using polycrystalline silicon will be described with reference to FIGS. 3 (a) and 3 (b).
第３図（ａ）に示すように、Ｐ型半導体基板１にN+拡
散層２を少なくとも選択的に形成する。気相成長法によ
るシリコン酸化膜３を被着後、コンタクトホールを開け
る。続いて、多結晶シリコンを被着し、熱拡散により、
リンを添加し導電性多結晶シリコン膜４を形成する。さ
らに上層にノンドープ多結晶シリコン膜５を被着する。As shown in FIG. 3A, an N + diffusion layer 2 is formed at least selectively on a P-type semiconductor substrate 1. After depositing the silicon oxide film 3 by the vapor growth method, a contact hole is opened. Subsequently, polycrystalline silicon is applied, and by thermal diffusion,
The conductive polycrystalline silicon film 4 is formed by adding phosphorus. Further, a non-doped polycrystalline silicon film 5 is deposited as an upper layer.
次に第３図（ｂ）に示すように、異方性ドライエッチ
ング法により、コンタクトホール内の多結晶シリコン膜
4,5は残し、シリコン酸化膜３上の多結晶シリコン膜4,5
をエッチバックし、除去する。次に、アルミニウム（A
l）配線６を形成して、コンタクト部の構成が完成す
る。Next, as shown in FIG. 3B, a polycrystalline silicon film in the contact hole is formed by anisotropic dry etching.
4 and 5 are left, and the polycrystalline silicon films 4 and 5 on the silicon oxide film 3 are left.
Etch back and remove. Next, aluminum (A
l) The wiring 6 is formed, and the configuration of the contact portion is completed.
なお、上述したようなリンドープ多結晶シリコン膜と
ノンドープ多結晶シリコン膜とによりコンタクトホール
を埋め込む方法の他にコンタクトホール全体を多結晶シ
リコン膜で埋め込んだ後、リンを拡散する方法も考えら
れるが、この方法ではコンタクトホール全体にリンが均
一に拡散しない問題点があるため、より実用性の高い従
来例を示した。In addition to the method of filling the contact hole with the phosphorus-doped polycrystalline silicon film and the non-doped polycrystalline silicon film as described above, a method of filling the entire contact hole with a polycrystalline silicon film and then diffusing phosphorus is also considered. In this method, there is a problem that phosphorus is not uniformly diffused in the entire contact hole. Therefore, a conventional example having higher practicality is shown.
上述した従来のコンタクトホール埋込方法は異方性ド
ライエッチング法により、多結晶シリコン膜をエッチン
グするが、被着した多結晶シリコン膜の膜厚のばらつき
や異方性ドライエッチングのエッチング速度のばらつき
により、半導体基板内の場所によっては、オーバーエッ
チングになるところがある。In the conventional contact hole filling method described above, the polycrystalline silicon film is etched by the anisotropic dry etching method, but the variation in the thickness of the deposited polycrystalline silicon film and the variation in the etching rate of the anisotropic dry etching are performed. Therefore, depending on the location in the semiconductor substrate, over-etching may occur.
リンドープ多結晶シリコン膜はノンドープ多結晶シリ
コン膜より異方性ドライエッチングにおけるエッチング
速度が速いため、第４図に示すように、リンドープ多結
晶シリコン膜４がコンタクトホール内でエッチングさ
れ、Al配線層６がノンドープ多結晶シリコン膜５とのみ
接触する。このため、N+拡散層２とAl配線層６とのコン
タクト抵抗が増大するという欠点がある。Since the phosphorus-doped polysilicon film has a higher etching rate in anisotropic dry etching than the non-doped polysilicon film, as shown in FIG. 4, the phosphorus-doped polysilicon film 4 is etched in the contact hole and Contact only with the non-doped polycrystalline silicon film 5. Therefore, there is a disadvantage that the contact resistance between the N + diffusion layer 2 and the Al wiring layer 6 increases.
本発明の目的はコンタクトホールを多結晶シリコンで
再現性よく埋込むことのできる半導体装置の製造方法を
提供することにある。An object of the present invention is to provide a method of manufacturing a semiconductor device in which a contact hole can be filled with polycrystalline silicon with good reproducibility.
本発明の半導体装置の製造方法は、半導体基板上に絶
縁膜を形成する工程と、前記絶縁膜にコンタクトホール
を形成し前記半導体基板の一部を露出させる工程と、前
記絶縁膜及び前記露出された前記半導体基板を覆う不純
物を含む第１の多結晶シリコン膜を形成する工程と、前
記第１の多結晶シリコン膜上に不純物を含まない第２の
多結晶シリコン膜を形成することにより前記コンタクト
ホールを埋める工程と、前記第２の多結晶シリコン膜を
エッチングすることなく前記第２の多結晶シリコン膜内
に不純物を導入する工程と、前記不純物が導入された前
記第２の多結晶シリコン膜及び前記第１の多結晶シリコ
ン膜をエッチング除去する工程とを有し、これによって
前記コンタクトホールを埋め込むことを特徴としてい
る。The method of manufacturing a semiconductor device according to the present invention includes the steps of: forming an insulating film on a semiconductor substrate; forming a contact hole in the insulating film to expose a part of the semiconductor substrate; Forming a first polycrystalline silicon film containing an impurity covering the semiconductor substrate, and forming a second polycrystalline silicon film containing no impurities on the first polycrystalline silicon film. Filling a hole, introducing an impurity into the second polysilicon film without etching the second polysilicon film, and introducing the impurity into the second polysilicon film. And a step of etching and removing the first polycrystalline silicon film, whereby the contact hole is buried.
このようにリンドープ多結晶シリコン膜上にノンドー
プ多結晶シリコン膜を形成した後、熱処理することによ
り、リンドープ多結晶シリコン膜からノンドープ多結晶
シリコン膜へリンを拡散し、コンタクトホール内を導電
性の多結晶シリコン膜のみで構成できる。そのため、後
工程のコンタクトホール内部以外の多結晶シリコン膜を
エッチバックする際にコンタクトホール内の多結晶シリ
コン膜を極めて均一な状態で残すことができる。After the non-doped polycrystalline silicon film is formed on the phosphorus-doped polycrystalline silicon film as described above, heat treatment is performed to diffuse phosphorus from the phosphorus-doped polycrystalline silicon film to the non-doped polycrystalline silicon film and to form conductive polycrystalline silicon in the contact hole. It can be composed only of a crystalline silicon film. Therefore, when the polysilicon film other than the inside of the contact hole is etched back in a later step, the polysilicon film in the contact hole can be left in an extremely uniform state.
次に、本発明について図面を参照して説明する。第１
図（ａ）〜（ｄ）は本発明の第１の実施例を説明するた
めの主な工程を順に示した半導体チップの断面図であ
る。Next, the present invention will be described with reference to the drawings. First
FIGS. 4A to 4D are cross-sectional views of a semiconductor chip showing main steps in order to explain a first embodiment of the present invention.
第１図（ａ）に示すようにＰ型半導体基板11にN+拡散
層12を選択的に形成する。次に気相酸化膜成長法により
シリコン酸化膜13を1.0μｍ被着し、1.0μｍ×1.0μｍ
の開口径のコンタクトホールを開ける。次に多結晶シリ
コン膜を厚さ200nm被着し、熱拡散によりリンを添加す
る。N+拡散層12と後工程で形成する配線層とを低抵抗に
接続するためである。このようにして形成された導電性
多結晶シリコン膜14は前述のコンタクトホールと下地の
N+拡散層12の表面を覆うのみでコンタクトホールは埋込
んでいない。As shown in FIG. 1A, an N + diffusion layer 12 is selectively formed on a P-type semiconductor substrate 11. Next, a silicon oxide film 13 was applied to a thickness of 1.0 μm by a vapor-phase oxide film growth method,
A contact hole with an opening diameter of Next, a polycrystalline silicon film is deposited to a thickness of 200 nm, and phosphorus is added by thermal diffusion. This is for connecting the N + diffusion layer 12 and a wiring layer formed in a later step with low resistance. The conductive polycrystalline silicon film 14 formed in this manner is used for the above-described contact hole and the underlying layer.
Only the surface of N + diffusion layer 12 is covered, and the contact hole is not buried.
次に、第１図（ｂ）に示すようにノンドープ多結晶シ
リコン膜15を厚さ800nm被着して、コンタクトホールを
埋込む。Next, as shown in FIG. 1B, a non-doped polycrystalline silicon film 15 is deposited to a thickness of 800 nm to bury the contact holes.
さらに第１図（ｃ）に示すように窒素雰囲気中で900
℃10分の熱処理を行い、リンドープ多結晶シリコン膜14
からノンドープ多結晶シリコン膜15へリンを拡散させノ
ンドープ多結晶シリコン膜の一部をリンドープ多結晶シ
リコン膜16に変える。Further, as shown in FIG.
A heat treatment at 10 ° C. for 10 minutes
Is diffused into the non-doped polycrystalline silicon film 15 to convert a part of the non-doped polycrystalline silicon film into a phosphorus-doped polycrystalline silicon film 16.
次に第１図（ｄ）に示すように、異方性ドライエッチ
ング法によりコンタクトホール内の多結晶シリコン膜1
4,16は残し、それ以外の領域の多結晶シリコン膜14,15,
16を除去する。次にAl配線層17を形成する。Next, as shown in FIG. 1 (d), the polycrystalline silicon film 1 in the contact hole is formed by anisotropic dry etching.
4, 16 are left, and the polycrystalline silicon films 14, 15,
Remove 16 Next, an Al wiring layer 17 is formed.
このように熱処理によりリンドープ多結晶シリコン膜
からノンドープ多結晶シリコン膜へリンを拡散し、コン
タクトホール内の多結晶シリコン膜をリンドープ多結晶
シリコンに変えることにより、多結晶シリコン膜が埋込
れたコンタクトホールを安定して製造できる。As described above, by heat treatment, phosphorus is diffused from the phosphorus-doped polycrystalline silicon film to the non-doped polycrystalline silicon film, and the polycrystalline silicon film in the contact hole is changed to phosphorus-doped polycrystalline silicon. Holes can be manufactured stably.
本発明の第２の実施例を第２図（ａ），（ｂ）を参照
して説明する。A second embodiment of the present invention will be described with reference to FIGS. 2 (a) and 2 (b).
まず、第２図（ａ）に示すようにＰ型半導体基板21に
N+拡散層22を選択的に形成する。気相酸化膜成長法によ
りシリコン酸化膜23を1.0μｍ被着し、1.0μｍ×1.0μ
ｍの開口径のコンタクトホールを開ける。次に多結晶シ
リコン膜24を200nm被着し、熱拡散によりリンを添加す
る。次にノンドープ多結晶シリコン膜25を800nm被着す
る。ここまでは第１の実施例と同様である。次にイオン
注入法により300KeV 1×1016cm-2の条件でリンを注入す
る。26はリンが注入された多結晶シリコン膜,25はノン
ドープ多結晶シリコン膜である。First, as shown in FIG.
The N + diffusion layer 22 is selectively formed. A 1.0 μm × 1.0 μm silicon oxide film 23 is deposited by a vapor-phase oxide film growth method.
Open a contact hole with an opening diameter of m. Next, a 200 nm polycrystalline silicon film 24 is deposited, and phosphorus is added by thermal diffusion. Next, a non-doped polycrystalline silicon film 25 is deposited to a thickness of 800 nm. The operation up to this point is the same as in the first embodiment. Next, phosphorus is implanted by ion implantation under the condition of 300 KeV 1 × 10 16 cm −2 . 26 is a polycrystalline silicon film into which phosphorus has been implanted, and 25 is a non-doped polycrystalline silicon film.
次に第２図（ｂ）に示すように、窒素雰囲気中で900
℃10分の熱処理を行い、リンがドープされた多結晶シリ
コン膜24,26からノンドープ多結晶シリコン膜25へリン
を拡散させ、リンドープ多結晶シリコン27を形成する。Next, as shown in FIG.
A heat treatment is performed at 10 ° C. for 10 minutes to diffuse phosphorus from the phosphorus-doped polycrystalline silicon films 24 and 26 to the non-doped polycrystalline silicon film 25, thereby forming phosphorus-doped polycrystalline silicon 27.
次に異方性ドライエッチング法によりコンタクトホー
ル内の多結晶シリコン24,25は残し、それ以外の領域の
多結晶シリコン24,25,26を除去する。Next, the polycrystalline silicon 24, 25 and 26 in the contact hole are removed, and the polycrystalline silicon 24, 25 and 26 in other regions are removed by anisotropic dry etching.
以降は第１の実施例と同様にしてAl配線層を形成す
る。Thereafter, an Al wiring layer is formed in the same manner as in the first embodiment.
このような方法により、コンタクトホールを含む全体
の多結晶シリコン膜をより均一なリンの含有状態にで
き、オーバーエッチング等によるエッチングのバラツキ
を抑えることができる。According to such a method, the entire polycrystalline silicon film including the contact holes can be made to contain phosphorus more uniformly, and variations in etching due to over-etching or the like can be suppressed.
以上説明したように本発明はコンタクトホールをリン
ドープ多結晶シリコン膜とノンドープ多結晶シリコン膜
とで埋込んだのち、熱処理によりリンドープ多結晶シリ
コン膜からノンドープ多結晶シリコン膜へリンを拡散さ
せコンタクトホール内のノンドープ多結晶シリコン膜を
リンドープ多結晶シリコン膜に変えた後異方性ドライエ
ッチングすることにより多結晶シリコン膜が埋込れたコ
ンタクトホールを有する半導体装置を安定に製造できる
効果がある。As described above, according to the present invention, the contact hole is filled with the phosphorus-doped polycrystalline silicon film and the non-doped polycrystalline silicon film, and then phosphorus is diffused from the phosphorus-doped polycrystalline silicon film to the non-doped polycrystalline silicon film by heat treatment. By changing the non-doped polycrystalline silicon film to a phosphorus-doped polycrystalline silicon film and performing anisotropic dry etching, a semiconductor device having a contact hole in which the polycrystalline silicon film is buried can be stably manufactured.
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための主な工程順に配置した半導体チップの断面図、
第２図（ａ），（ｂ）は本発明の第２の実施例を説明す
るための主な工程順に配置した半導体チップの断面図、
第３図（ａ），（ｂ）は従来の半導体装置の製造方法を
説明するための主な工程順に配置した半導体チップの、
第４図は従来例の欠点を説明するための半導体チップの
断面図である。 1,11,21……Ｐ型半導体基板、2,12,22……N+拡散層、3,
13,23……シリコン酸化膜、4,14,16,24,26,27……リン
ドープ多結晶シリコン膜、5,15,25……ノンドープ多結
晶シリコン膜、6,17……Al配線、７……空孔。1 (a) to 1 (d) are cross-sectional views of a semiconductor chip arranged in a main process order for explaining a first embodiment of the present invention.
2 (a) and 2 (b) are cross-sectional views of a semiconductor chip arranged in the order of main steps for explaining a second embodiment of the present invention.
FIGS. 3A and 3B show semiconductor chips arranged in the order of main steps for explaining a conventional method of manufacturing a semiconductor device.
FIG. 4 is a cross-sectional view of a semiconductor chip for explaining the disadvantages of the conventional example. 1,11,21 …… P-type semiconductor substrate, 2,12,22 …… N + diffusion layer,
13,23 ... silicon oxide film, 4, 14, 16, 24, 26, 27 ... phosphorus-doped polycrystalline silicon film, 5, 15, 25 ... non-doped polycrystalline silicon film, 6, 17 ... Al wiring, 7 ……Vacancy.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int. Cl. 6 , DB name) H01L 21/28-21/288 H01L 21/3205 H01L 21/3213 H01L 21/44-21/445 H01L 21 / 768 H01L 29/40-29/51
Claims (1)
前記絶縁膜にコンタクトホールを形成し前記半導体基板
の一部を露出させる工程と、前記絶縁膜及び前記露出さ
れた前記半導体基板を覆う不純物を含む第１の多結晶シ
リコン膜を形成する工程と、前記第１の多結晶シリコン
膜上に不純物を含まない第２の多結晶シリコン膜を形成
することにより前記コンタクトホールを埋める工程と、
前記第２の多結晶シリコン膜をエッチングすることなく
前記第２の多結晶シリコン膜内に不純物を導入する工程
と、前記不純物が導入された前記第２の多結晶シリコン
膜及び前記第１の多結晶シリコン膜をエッチング除去す
る工程とを有し、これによって前記コンタクトホールを
埋め込むことを特徴とする半導体装置の製造方法。A step of forming an insulating film on a semiconductor substrate;
Forming a contact hole in the insulating film to expose a portion of the semiconductor substrate; and forming a first polycrystalline silicon film containing impurities covering the insulating film and the exposed semiconductor substrate; Filling the contact hole by forming a second polycrystalline silicon film containing no impurities on the first polycrystalline silicon film;
A step of introducing an impurity into the second polycrystalline silicon film without etching the second polycrystalline silicon film; and a step of introducing the impurity into the second polycrystalline silicon film and the first polycrystalline silicon film. Etching the crystalline silicon film, thereby burying the contact hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34284389A JP2874234B2 (en) | 1989-12-29 | 1989-12-29 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34284389A JP2874234B2 (en) | 1989-12-29 | 1989-12-29 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03203324A JPH03203324A (en) | 1991-09-05 |
| JP2874234B2 true JP2874234B2 (en) | 1999-03-24 |
Family
ID=18356926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34284389A Expired - Fee Related JP2874234B2 (en) | 1989-12-29 | 1989-12-29 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874234B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290781B1 (en) * | 1998-06-30 | 2001-06-01 | 박종섭 | Semiconductor device and manufacturing method |
| CN113658918B (en) * | 2021-08-17 | 2023-05-23 | 福建省晋华集成电路有限公司 | Method for manufacturing semiconductor device and semiconductor device |
-
1989
- 1989-12-29 JP JP34284389A patent/JP2874234B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03203324A (en) | 1991-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2699921B2 (en) | Method for manufacturing semiconductor device | |
| JP2874234B2 (en) | Method for manufacturing semiconductor device | |
| JP2828438B2 (en) | Method for forming polycide layer in semiconductor device | |
| JPS59217364A (en) | Manufacture of semiconductor device | |
| JP2817230B2 (en) | Method for manufacturing semiconductor device | |
| JP3084047B2 (en) | Method of forming element isolation structure | |
| JP2982282B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2782737B2 (en) | Method for manufacturing semiconductor device | |
| JPS62190847A (en) | Manufacture of semiconductor device | |
| JP3076048B2 (en) | Method for manufacturing semiconductor device | |
| JPS6220711B2 (en) | ||
| JPH02267963A (en) | Manufacture of semiconductor storage device | |
| JP2929206B2 (en) | Method for manufacturing semiconductor device | |
| JPH0722431A (en) | Manufacture of bipolar transistor | |
| JP2792094B2 (en) | Method for manufacturing semiconductor device | |
| JPS60244036A (en) | Semiconductor device and manufacture thereof | |
| JPH0590196A (en) | Manufacture of semiconductor device | |
| JP2556155B2 (en) | Method for manufacturing semiconductor device | |
| JPS594073A (en) | Manufacture of semiconductor device | |
| JPS62120040A (en) | Manufacture of semiconductor device | |
| JP3084738B2 (en) | Semiconductor device | |
| JPH02246137A (en) | Integrated circuit structure and its self alignment trench formation method | |
| JPS63170922A (en) | Wiring method | |
| JPH021922A (en) | Manufacture of semiconductor device | |
| JPH03175676A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |