JP2873494B2 - 符号誤り測定装置 - Google Patents
符号誤り測定装置Info
- Publication number
- JP2873494B2 JP2873494B2 JP2214131A JP21413190A JP2873494B2 JP 2873494 B2 JP2873494 B2 JP 2873494B2 JP 2214131 A JP2214131 A JP 2214131A JP 21413190 A JP21413190 A JP 21413190A JP 2873494 B2 JP2873494 B2 JP 2873494B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pattern
- circuit
- synchronization
- pattern signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
する装置やデジタル記憶装置において発生する符号誤り
を検出する符号誤り測定装置に関し、特に長周期の任意
パターン信号を用いて測定する際の同期引き込みを速く
した符号誤り測定装置に関する。
方式である新しいタイプの同期多重化伝送方式(CCITT
Rec.G707,G708,G709)において、1フレームが約19Kbit
から約311Kbitである長周期パターンに対応した符号誤
り測定に利用できるものである。
生回路の同期引き込み方式には、読み込み方式及びクロ
ックインヒビット方式があった。読み込み方式は、特公
昭48−10885号公報に開示されているように、測定に用
いるパターン信号は最大長周期系列符号に限定され、ま
たクロックインヒビット方式は、任意パターン信号(本
発明の課題である長周期の任意パターン信号も含まれ
る)を用いる測定に採用されている。
ビット方式による符号誤り測定のブロック図である。パ
ターン発生装置101は、任意パターン信号発生回路1で
発生した任意パターン信号bを測定パターン信号として
被測定伝送路102へ出力する。任意パターン信号発生回
路1は、予め設定された任意のパターン列をクロック信
号aを基に所定周期で繰り返し読み出すことにより任意
パターン信号bを発生する。一方、符号誤り測定装置10
3は、被測定伝送路102からの被測定パターン信号cを受
信し符号誤り測定を行う。比較回路2は、被測定パター
ン信号cと基準パターン信号発生回路3からの基準パタ
ーン信号dとを比較し、誤り検出信号eを出力する。基
準パターン信号発生回路3は、予め設定された任意のパ
ターン列(任意パターン信号発生回路1で設定された任
意のパターン列と同一)をクロック信号fを基に繰り返
し読み出すことにより基準パターン信号dを発生する。
同期判定回路5は、誤り検出信号eとクロック信号fと
により基準パターン信号dが被測定パターン信号cと同
期状態か又は同期外れかを判定し、同期外れと判定した
ときにはゲート回路4によりクロック信号fをインヒビ
ットし、基準パターン信号発生回路3に入力されるクロ
ック信号fを1クロック分遅延させる。そして、同期状
態になるまでこの動作、即ち同期引き込み動作を繰り返
す。
し、表示器7はその計数結果を表示する。
である。また、任意パターン信号発生回路1と基準パタ
ーン信号発生回路3は、機能的に同一であるために、同
一回路で構成できる。
主に、モジュロNカウンタ10、制御部11、データ入力手
段12、RAM13、第1のスイッチ14及び第2のスイッチ15
より構成される。任意パターン信号発生回路1の動作
は、発生させたい任意のパターン列を予めRAM13に書き
込む第1の段階と、次にRAM13に記憶してある任意のパ
ターン列をクロック信号aで順次読み出す第2の段階と
に分けられる。
て、RAM13を書き込み可能状態にし、第1のスイッチ14
の経路を14b−14c間に形成し、更に第2のスイッチ15の
経路を15b−15c間に形成する。データ入力手段12から入
力された任意のパターン列のデータは、制御部11及び第
2のスイッチ15を介して、RAM13の指定されたアドレス
に書き込まれる。アドレスは、制御部11より第1のスイ
ッチ14を介してRAM13に設定される。
て、RAM13を読み出し可能状態にし、第1のスイッチ14
の経路を14a−14c間に形成し、更に第2のスイッチ15の
経路を15a−15c間に形成する。第1の段階でデータ入力
手段12から入力された任意のパターン列(Nビット)の
パターン長に相当するデータNが、制御部11を介してモ
ジュロNカウンタ10に設定される。モジュロNカウンタ
10は、スタートパルス(制御部11が第1の段階から第2
の段階に切り替わったことを認識して出力する)を受け
取ると計数を開始し、N個(任意のパターン列のパター
ン長に相当)周期でクロック信号aを繰り返し計数す
る。モジュロNカウンタ10の出力は、第1のスイッチ14
を介してRAM13のアドレスを指定し、このアドレスに対
応した任意のパターン列のデータがRAM13より読み出さ
れ、任意パターン信号bとして第2のスイッチ15を介し
て出力される。
た同期引き込み動作について、前述の第4図の符号誤り
測定装置103のブロック図を用いて詳述する。被測定パ
ターン信号cと基準パターン信号dとを比較して符号誤
り検出を行う場合、被測定パターン信号cと基準パター
ン信号dとが同期状態にないと、被測定パターン信号c
の中に例え誤りパルスが全然なくても誤りとして検出さ
れてしまう。
を連続繰り返す任意パターン信号で測定する場合、第6
図において(a)と(f)のような関係にあると同期状
態で誤りは検出されないが、(a)と(b)、又は
(a)と(c)などのような関係にあると同期外れで極
めて大きな誤りとなる。このために、基準パターン信号
dの位相を1ビットずつ順次遅延させて、被測定パター
ン信号cの位相に合わせる動作が必要になる。同期判定
回路5は、クロック信号fと比較回路2からの誤り検出
信号eをそれぞれ計数して、クロック信号fの計数値
(X)と誤り検出信号eの計数値(Y)の関係により同
期状態か同期外れかを判定する。例えば、計数値(X)
が1000になる間に計数値(Y)が100以上になると同期
外れと判定する。同期判定回路5は、同期外れと判定す
ると、1クロック時間幅のインヒビットパルスを発生
し、ゲート回路4を制御して基準パターン信号発生回路
3に入力されるクロック信号fを1クロック分インヒビ
ットする。この動作により基準パターン信号発生回路3
は、1クロック分の遅延が与えられたのと等価な動作を
する。そして、この1回の同期引き込み動作により同期
状態にならない時には、順次1クロック分の遅延を与
え、この同期引き込み動作を繰り返し、同期状態にいた
る。
る。被測定パターン信号cが(a)の状態であるのに対
し、基準パターン信号dが最初は(b)の状態であると
すると、(b)は(a)に対し1ビット(1クロック
分)遅延しているため極めて大きな誤りが発生し、同期
判定回路5は同期外れと判定する。そこで、同期判定回
路5はインヒビットパルスを発生し、クロック信号fを
1クロック分インヒビットすることにより、基準パター
ン信号dを1ビット遅延させ(c)の状態にする。この
状態でも同期外れであるために、この動作を繰り返し
て、基準パターン信号dを(d)、(e)のように順次
1ビットずつ遅延させ、最終的に(f)の状態で同期状
態にする。
つインヒビットして同期引き込み動作をする従来のクロ
ックインヒビット方式では、任意のパターン列のパター
ン長(Nビット)が長ければ長いほど同期引き込み時間
もそれに連れて増大し、符号誤り測定装置として使いに
くいという欠点があった。
パターン信号cに対して基準パターン信号dが1ビット
進んでいる場合には1回のクロックインヒビットで済む
が、(a)と(b)のように、被測定パターン信号cに
対して基準パターン信号dが1ビット遅延している場合
には25回(パターン列AB・・・YZのパターン長(N)は
26ビットであるため)のクロックインヒビットが必要に
なる。このように、クロックインヒビットの回数は、最
悪約N(任意のパターン列のパターン長)回必要であ
る。また、引き込み動作は、パターン長がNビットの任
意のパターン列の場合、Nビットを1周期とすると、1
周期で誤り検出と同期判定を、また次の1周期でクロッ
クインヒビットを行い、これを繰り返して同期をとる必
要がある。以上の内容より、クロック信号の繰り返し周
波数をfHzとした場合、同期引き込み時間の最悪値Tmax
は、 Tmax=2N2÷f [SEC] となる。例えば、N=500Kbit、f=100MHzとすると、 Tmax=2×(500×103)2÷(100×106)=5000 となり、同期引き込み時間の最悪値Tmaxは5000秒(約1.
4時間)である。このように、長周期のパターン信号を
用いる場合には、被測定パターン信号cと基準パターン
信号dの同期を確立するために多大の時間を要し、実用
的な符号誤り測定装置としては問題があった。
ーン信号を受信して、この受信した被測定パターン信号
に含まれる符号誤りを検出する符号誤り測定装置におい
て、例えば500Kbitというような長周期のパターン信号
に対しても十分短い時間で同期引き込みができるように
するという課題を解決するために、本発明の符号誤り測
定装置は、第1図に示すように、被測定パターン信号c
の中から、任意パターン信号の所定の位置に予め定義し
て設定した特定パターンを検出する特定パターン検出回
路8を設け、更に、クロック信号fを基に基準パターン
信号dを発生し、かつ同期判定回路からの信号により発
生状態が制御されるような基準パターン信号発生回路3
と、同期判定回路及び判定パターン検出回路からの信号
を基に、クロック信号fを基準パターン信号発生回路に
入力するか否かを制御するようなゲート回路9を備え
た。
定の位置に、予め特定パターンを定義して設定するか、
又は任意のパターン列の中の例えば1又は0が何ビット
も連続し、他との識別ができるような特異なパターンの
集まりを特定パターンと定義する。符号誤り測定装置に
おいては、被測定パターン信号cと基準パターン信号d
とを比較して符号誤り検出をするとともに、両方の信号
が同期状態か同期外れかを判定する。同期外れのとき
は、被測定パターン信号cの中から検出した特定パター
ンの検出信号に基づいて、基準パターン信号dの同期引
き込み動作を行う。
従来例を示す第4図の符号誤り測定装置103に対応する
図である。従来例と同じ構成又は機能を示すものは、同
じ番号又は記号で示してある。
り返される任意パターン信号が、被測定伝送路を介して
被測定パターン信号cとして符号誤り測定装置104に入
力される。
検出回路8に入力される。
信号発生回路3からの基準パターン信号dを比較して、
誤り検出信号eを出力する。基準パターン信号発生回路
3は、モジュロNカウンタ10、制御部11、データ入力手
段12、RAM13、第1のスイッチ14及び第2のスイッチ15
で構成され、前述の第5図の任意パターン信号発生回路
1の構成と同一で、また動作についてもモジュロNカウ
ンタ10が同期判定回路5からの判定信号gで制御される
こと以外は同一である。同期判定回路5から同期状態を
示す判定信号gがモジュロNカウンタ10に入力される
と、モジュロNカウンタ10は計数可能状態となり、ゲー
ト回路9からのクロック信号fを繰り返し計数する。モ
ジュロNカウンタ10の出力は、第1のスイッチ14を介し
てRAM13のアドレスを指定し、RAM13に予め書き込まれて
いた特定パターンを含む任意のパターン列(被測定伝送
路に送出される任意パターン信号のパターン列と同一)
のデータが繰り返し読み出され、基準パターン信号dと
して第2のスイッチ15を介して比較回路2に出力され
る。また、同期判定回路5から同期外れを示す判定信号
gがモジュロNカウンタ10に入力されると、モジュロN
カウンタ10は初期状態にリセットされるとともに、ゲー
ト回路9からクロック信号fが入力されるのを待つ状態
になり、基準パターン信号dは出力されなくなる。
M13に書き込む方法は、前述の第5図の任意パターン信
号発生回路1で説明した方法と同一である。
をそれぞれ計数して、これらの計数結果の割合により、
基準パターン信号dが被測定パターン信号cと同期状態
か又は同期外れであるかを判定し、その判定結果を示す
判定信号gを基準信号発生回路3とゲート回路9に出力
する。
パレータ82及び特定パターン設定手段83から構成され
る。シフトレジスタ81は、被測定パターン信号cを順次
シリアルパラレル変換し、コンパレータ82に出力する。
特定パターン設定手段83は、「1」、「0」を選択する
スイッチから構成される。任意パターン信号の中に予め
設定したと同じ特定パターンを示すデータが、このスイ
ッチにより設定され、コンパレータ82に出力される。コ
ンパレータ82は、シフトレジスタ81の出力と特定パター
ン設定手段83の出力とを比較して、一致したとき一致パ
ルスhをゲート回路9に出力する。
カウンタ92から構成される。同期判定回路5から同期状
態を示す判定信号gが(N−M)ワンショトカウンタ92
に入力されているときは、(N−M)ワンショトカウン
タ92の出力信号iによりゲート91はON状態に保たれ、ク
ロック信号fは基準パターン信号発生回路3に出力され
る。このとき、基準パターン信号dは基準パターン信号
発生回路3より出力される。また、同期判定回路5から
同期外れを示す判定信号gが(N−M)ワンショトカウ
ンタ92に入力されると、(N−M)ワンショトカウンタ
92はリセットされ、そして(N−M)ワンショトカウン
タ92の出力信号iによりゲート91はOFF状態となり、ク
ロック信号fはインヒビットされる。これにより、基準
パターン信号dは基準パターン信号発生回路3より出力
されなくなる。次に、この状態のときに、特定パターン
検出回路8から一致パルスhが(N−M)ワンショトカ
ウンタ92に入力されると、(N−M)ワンショトカウン
タ92は所定の値にプリセットされるとともに、クロック
信号fの計数を開始し、所定数計数する。そして、(N
−M)ワンショトカウンタ92の出力信号iによりゲート
91はON状態となり、クロック信号fは基準パターン信号
発生回路3に出力される。これにより、基準パターン信
号dは被測定パターン信号cと同期がとれた状態で、再
び基準パターン信号発生回路3より出力される。この結
果、次には、同期判定回路5から同期状態を示す判定信
号gが(M−N)ワンショトカウンタ92に入力されるた
めに、(N−M)ワンショトカウンタ92の出力信号iに
よりゲート91はそのままON状態が保たれ、クロック信号
fは基準パターン信号発生回路3に出力され続ける。そ
して、同期判定回路5から同期外れを示す判定信号gが
(N−M)ワンショトカウンタ92に入力されるまでこの
状態が保たれる。
し、表示器7はその計数結果を表示する。
は、第2図における各部の動作状態を表すタイミングチ
ャートである。
〜31を付けたものであり、以下f1、f2、・・・・f31と
記す。cは被測定パターン信号を定義したもので、パタ
ーン長(N)を6、任意のパターン列を[ABCCEF]、そ
の中の[CC]を判定パターンとしている。また、被測定
パターン信号には、誤りが発生していないものとしてい
る。dは基準パターン信号で、被測定パターン信号cと
同じ任意のパターン列から構成されている。jは同期判
定回路5が同期判定を行うための同期判定タイミングを
示している。kは上記同期判定タイミングjで同期判定
を行った同期判定結果を示しており、1が同期状態、0
が同期外れである。gは同期判定回路5から出力される
判定信号で、「1」が同期状態、「0」が同期外れを示
している。hは特定パターン検出回路8から出力される
一致パルスで、被測定パターン信号cのパターン列[C
C]に対応して発生している。nはモジュロNカウンタ1
0の計数値を示しており、計数値1,2,3,4,5,6は基準パタ
ーン信号dのパターンA,B,C,C,E,Fにそれぞれ対応し、
また計数値0はリセット状態を示している。mは(N−
M)ワンショットカウンタ92の計数値を示しており、計
数値6はリセット状態、計数値3(6−3=3,6:パター
ン長N,3:特定パターンの位置)はプリセット状態であ
る。iは(N−M)ワンショットカウンタ92の出力信号
で、上記計数値mが0のとき「1」、0以外のとき
「0」となる。なお、「1」でゲート91をON、「0」で
OFFにする。
を説明する。
パターンが共にA,B,C,C,E,Fであり、判定信号gが
「1」、(N−M)ワンショトカウンタ92の計数値mが
0、またその出力信号iが「1」であるとする。このと
き、基準パターン信号dのパターンが順番にA,B,C,C,E,
Fであるために、モジュロNカウンタ10の計数値nも順
番に1,2,3,4,5,6となっている。したがって、同期判定
タイミングjのf6における同期判定結果kは同期状態と
なっている。
gは「1」を保持する。これにより、(N−M)ワンシ
ョットカウンタ92の計数値mには0が保持される。ま
た、その出力信号iにも「1」が保持されるため、ゲー
ト91がONのままであり、クロック信号fがモジュロNカ
ウンタ10に入力され、その結果計数値nは順番に1,2,3,
4,5,6となる。したがって、基準パターン信号dのパタ
ーンも順番にA,B,C,C,E,Fとなる。
送路の何等かの影響を受けて、B,C,C,E,F,Aと1ビット
シフトしてしまったとすると、同期判定タイミングjの
f12における同期判定結果kは同期外れとなる。
号gは「0」になる。これにより、モジュロNカウンタ
10はリセットされ、その計数値nは0になり、そして基
準パターン信号dのパターンも特定されない状態(×)
になる。また、判定信号gにより(N−M)ワンショッ
トカウンタ92もリセットされ、その計数値mが6になる
と同時に、出力信号iは「0」になり、この結果ゲート
91がOFFになる。次に、一致パルスhにより、(N−
M)ワンショットカウンタ92がプリセットされと、その
計数値mは3になり、そしてクロック信号fが入力され
る毎に計数値mは2,1,0と変わる。そして、0となった
と同時に、出力信号iが「1」になるためにゲート91が
ONになり、モジュロNカウンタ10にクロック信号fが入
力され、そしてその計数値nが1になり、基準パターン
信号dのパターンがAとなる。一方、被測定パターン信
号cのパターンが丁度このときAとなる。したがって、
この時点で基準パターン信号dで被測定パターン信号c
のパターンが一致し、同期状態となる。即ち、(N−
M)ワンショトカウンタ92が一致パルスhを入力した
後、クロック信号fをカウントダウンして0になった時
点で、基準パターン信号dの同期引き込み動作は完了す
る。
定結果kは、被測定パターン信号cのパターンがB,C,C,
E,F,Aに対し、基準パターン信号dのパターンが×,
×,×,×,×,Aであるために、同期外れとなる。
号gは「0」を保持する。これにより、(N−M)ワン
ショットカウンタ92の計数値mには0が保持される。ま
た、出力信号iにも「1」が保持されるため、ゲート91
がONのままであり、クロック信号fがモジュロNカウン
タ10に入力され、その結果計数値nは順番に2,3,4,5,6,
1となる。したがって、基準パターン信号dのパターン
も順番にB,C,C,E,F,Aとなる。
B,C,C,E,F,Aであるため、同期判定タイミングjのf24に
おける同期判定結果kは同期状態となる。
号gは「1」になる。これにより、(N−M)ワンショ
ットカウンタ92の計数値mには0が保持される。また、
出力信号iにも「1」が保持されるため、ゲート91がON
のままであり、クロック信号fがモジュロNカウンタ10
に入力され、その結果計数値nは順番に2,3,4,5,6,1と
なる。したがって、基準パターン信号dのパターンも順
番にB,C,C,E,F,Aとなる。
C,C,E,F,Aであるため、同期判定タイミングjのf30にお
ける同期判定結果kは同期状態となる。
引き込み動作が行われる。
f12で同期外れを検出し、同期引き込み動作を行った
後、f24で同期状態になったことを検出している。即
ち、パターン列の2周期分で同期引き込み動作が完了し
ている。このことより、任意のパターン列のパターン長
をN、クロック信号fの繰り返し周波数をfHzとした場
合、同期引き込み時間の最悪値Tmaxは、 Tmax=2N÷f [SEC] となる。例えば、N=500Kbit、f=100MHzとすると、 Tmax=2×(500×103)÷(100×106)=0.01 となり、同期引き込み時間のTmaxは0.01秒であり、これ
は、従来技術のTmaxが5000秒であったのに対し、100万
分の2に改善され、実用的にも十分に短い時間である。
説明した。なお、本発明はこれに限定されるものではな
く、以下のようなものであってもよい。
路3に含むようにしたが、符号誤り測定装置104の全体
を制御するための制御部(図示してない)と兼ねても良
い。また、(N−M)ワンショトカウンタ92は、(N−
M)に限定されるものではなく、例えば(2N−M)とか
(N−(M+1))のワンショトカウンタを用いても良
い。更に、同期判定回路5が行う同期判定の条件につい
ては、従来の技術の中で説明したような条件に限定され
るものではなく、パターン長や被測定伝送路102での誤
り発生状況などにより異なる条件を設定してもよい。
被測定パターン信号cの中から、任意パターン信号の所
定の位置に予め定義して設定した特定パターン、例えば
1又は0が何ビットも連続し、他との識別ができるよう
な特異なパターンの集まりを検出する特定パターン検出
回路8を備え、同期外れが生じたときには、特定パター
ン検出回路8から出力される一致パルスhを基に同期引
き込み動作を行うようにしたために、例えば500Kbitの
ような長周期のパターン信号に対しても十分短い時間で
同期引き込みが出来るようになった。
明の一実施例を示すブロック図、第3図は第2図に示す
ブロック図の各部の動作を示すタイミングチャート、第
4図は従来技術による符号誤り測定のブロック図、第5
図は任意パターン信号発生回路の一例を示すブロック
図、第6図は従来技術による同期引き込み動作を示すパ
ターン列の図である。 1……任意パターン信号発生回路、2……比較回路、3
……基準パターン信号発生回路、4,9……ゲート回路、
5……同期判定回路、6……誤り計数部、7……表示
部、8……特定パターン検出回路、10……モジュロNカ
ウンタ、11……制御部、12……データ入力手段、13……
RAM、14……第Iのスイッチ、15……第2のスイッチ、8
1……シフトレジスタ、82……コンパレータ、83……特
定パターン設定手段、91……ゲート、92……(N−M)
ワンショトカウンタ、101……パターン発生装置、102…
…被測定伝送路、103,104……符号誤り測定装置、a,f…
…クロック信号、b……任意パターン信号、c……被測
定パターン信号、d……基準パターン信号、e……誤り
検出信号、g……判定信号、h……一致パルス、i……
出力信号、j……同期判定タイミング、k……同期判定
結果、m……(N−M)ワンショトカウンタ92の計数
値、n……モジュロNカウンタ10の計数値。
Claims (2)
- 【請求項1】比較回路(2)と、同期判定回路(5)
と、基準パターン信号発生回路(3)と、ゲート回路
(9)とから構成され、任意のパターン列が所定周期で
繰り返される任意パターン信号を受信し、この受信した
被測定ターン信号が含まれる符号誤りを検出する符号誤
り測定装置において、 前記被測定パターン信号(c)と前記基準パターン信号
発生回路から出力される基準パターン信号(d)を受け
て、誤り検出を行う比較回路(2)と、 前記比較回路から出力される誤り検出の結果とクロック
信号(f)とにより、前記基準パターン信号が前記被測
定パターン信号と同期状態か又は同期外れであるかを判
定する同期判定回路(5)と、前記ゲート回路の出力信
号をうけて、前記任意のパターン列と同一のパターンを
前記任意パターン信号と同じ周期で繰り返す前記基準パ
ターン信号を発生し、かつ前記同期判定回路からの信号
によりその発生状態が制御される基準パターン信号発生
回路(3)と、 前記被測定パターン信号の中から、前記任意パターン信
号の所定の位置に予め定義して設定された特定パターン
を検出する特定パターン検出回路(8)と、 前記同期判定回路及び前記特定パターン検出回路からの
信号を基に、前記クロック信号を前記基準パターン信号
発生回路に入力するか否かを制御するゲート回路(9)
とを備えたことを特徴とする符号誤り測定装置。 - 【請求項2】請求項1において、 前記基準パターン信号発生回路が、前記同期判定回路か
ら前記同期状態を示す信号を受けたときは、前記ゲート
回路から出力されるクロック信号を基に前記任意のパタ
ーン列と同一のパターンを前記任意パターン信号と同じ
周期で繰り返す前記基準パターン信号を発生し、かつ前
記同期判定回路から前記同期外れを示す信号を受けたと
きは、前記基準パターン信号を発生しない状態となり、 また前記ゲート回路が、前記同期判定回路から前記同期
状態を示す信号を受けたときは、前記クロック信号を前
記基準パターン信号発生回路に入力し、かつ前記同期判
定回路から前記同期外れを示す信号を受けたときは、前
記特定パターン検出回路からの出力信号に同期するよう
に、前記クロック信号を前記基準パターン信号発生回路
に入力することを特徴とする符号誤り測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2214131A JP2873494B2 (ja) | 1990-08-13 | 1990-08-13 | 符号誤り測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2214131A JP2873494B2 (ja) | 1990-08-13 | 1990-08-13 | 符号誤り測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0496533A JPH0496533A (ja) | 1992-03-27 |
JP2873494B2 true JP2873494B2 (ja) | 1999-03-24 |
Family
ID=16650742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2214131A Expired - Fee Related JP2873494B2 (ja) | 1990-08-13 | 1990-08-13 | 符号誤り測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2873494B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003007578A1 (fr) | 2001-07-13 | 2003-01-23 | Anritsu Corporation | Instrument de mesure de la resistance a la gigue et procede permettant une mesure efficace et une evaluation adequate de la caracteristique de resistance a la gigue. |
-
1990
- 1990-08-13 JP JP2214131A patent/JP2873494B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0496533A (ja) | 1992-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1298005C (en) | Frame synchronizing apparatus | |
WO1996026451A1 (en) | Bit error measuring instrument | |
JPS6340080B2 (ja) | ||
US5163069A (en) | Pattern synchronizing circuit and method | |
JP2873494B2 (ja) | 符号誤り測定装置 | |
JPH0614758B2 (ja) | 映像信号処理方法 | |
JP3761864B2 (ja) | 特徴認識時間シフト相関方法および装置 | |
JP2892823B2 (ja) | 符号誤り測定装置及びその測定方法 | |
JP3048504B2 (ja) | 信号検出回路及びフレーム同期回路 | |
JP2512004B2 (ja) | 符号誤り率測定装置 | |
JPH04117672A (ja) | ディジタル情報信号のための同期方法および同期回路 | |
JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
JP3006426B2 (ja) | Fm多重エンコーダ | |
JP3104604B2 (ja) | タイミング発生回路 | |
JPH08214033A (ja) | データ処理装置 | |
JP3104603B2 (ja) | タイミング発生回路 | |
JPH0661963A (ja) | 並列展開型フレーム同期方式 | |
JP3157536B2 (ja) | マルチフレーム検出回路 | |
JP3501184B2 (ja) | デジタル信号の再生装置 | |
JP3264586B2 (ja) | パターン同期回路 | |
SU1429161A1 (ru) | Устройство дл декодировани адаптивного канального кода | |
JP3246044B2 (ja) | 固定パターンのエラー測定装置 | |
SU746895A1 (ru) | Устройство дл синхронизации контрольного и эталонного цифровых сигналов | |
SU1167714A1 (ru) | Устройство дл синхронизации контрольного и эталонного цифровых измерительных сигналов | |
JPH0738554A (ja) | バースト信号位相制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |