JP2870405B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、制御記憶に格納され
たマイクロプログラム又は主記憶上のハードウエア領域
に格納された命令列により処理を行なう情報処理装置に
関するものである。

【０００２】

【従来の技術】従来、制御記憶に格納されているマイク
ロプログラムによる処理の他に、主記憶上のハードウエ
ア領域に格納された命令列による処理で特定命令又は特
定事象を処理する情報処理装置としては例えば特公昭５
９−９９３７号公報に示されたようなものがあり、図１
７に従来の情報処理装置の主記憶の分割を示す構成説明
図を示す。図１７において、７０は通常のソフトウエア
が格納されるソフトウエア領域、７１はこのソフトウエ
ア領域７０に設けられた固定領域（以下ＳＡＰとい
う）、７２は上記ソフトウエア領域に格納されている特
定の複合命令を処理するための命令実行手順の列や特定
の事象が生起したときに行うべき処理のための命令実行
手順の列が格納されるハードウエア領域、７３はこのハ
ードウエア領域７２に設けられた固定領域（以下ＨＡＰ
という）であり、新プログラム状態語（以下新ＰＳＷと
いう）と旧プログラム状態語（以下旧ＰＳＷという）が
格納される。なお、上記ハードウエア領域７２と上記ソ
フトウエア領域７０を区分するアドレスを境界アドレス
という。図１８はプログラム割り込み時のアドレスを生
成する手段を示す構成図であり、図１８において７４な
いし７６はゲート、７７はベース・レジスタ、７８はイ
ンデックス・レジスタ、７９は３入力加算器、８０はフ
リップフロップである。

【０００３】次に図１８に従って動作について説明す
る。ソフトウエア領域７０のプログラムを実行している
ときに特定の複合命令が検出されると、オペレーショナ
ル・ステータス・レジスタの対応するビットがオンであ
ることを条件としてゲート７５またはゲート７６が
「１」を出力し、フリップフロップ８０がセットされ、
ハードウエア・モード信号が「１」となる。プログラム
割り込みが生ずると、先ず定数”２８”がインデックス
・レジスタ７８に入力される。また、ハードウエア・モ
ード信号が「１」となるので、境界アドレスの内容がベ
ース・レジスタ７７にセットされる。そして、ベース・
レジスタ７７およびインデックス・レジスタ７８の内容
は３入力加算器７９で加算され、その加算結果がＳユニ
ット（記憶制御ユニット）に送られる。３入力加算器７
９から出力される加算結果は、固定領域ＨＡＰ７３の中
におけるプログラム割り込みに対する旧ＰＳＷのアドレ
スを示しており、Ｓユニットの制御によって現ＰＳＷが
旧ＰＳＷにセットされる。ついで、定数”６８”がイン
デックス・レジスタ７８に入力され、同様にしてベース
・レジスタ７７の内容とインデックス・レジスタ７８の
内容が３入力加算器７９で加算される。この加算結果
は、固定領域ＨＡＰ７３の中におけるプログラム割り込
みに対する新ＰＳＷのアドレスを示しており、これによ
って現ＰＳＷに新ＰＳＷがセットされる。以上のように
してプログラム割り込みの処理が開始し、特定の複合命
令に対応する命令実行手段の列の実行が開始される。

【０００４】対応する命令実行手段の列の実行が終了し
て割り込み処理が終了するとき、通常のソフトウエアも
使用するＬＯＡＤ ＰＳＷ命令によって固定領域ＨＡＰ
の旧ＰＳＷが現ＰＳＷにセットされるが、このＬＯＡＤ
ＰＳＷ命令が実行されるとリターン信号が「１」とな
り、フリップフロップ８０がリセットされ、これによっ
てハードウエア・モードが「０」となる。以上は特定の
複合命令を検出するとプログラム割り込みが発生し、プ
ログラム割り込みを処理する割り込み機構でハードウエ
ア領域の対応する命令実行手順の列を実行する例を説明
するものであるが、特定の事象が検出された場合におい
てもハードウエア領域の対応する命令実行手順の列が実
行される。

【０００５】図１９はレジスタへのアクセスを示す説明
図であり、図１９（ａ）において８１はレジスタ・スタ
ックを示している。レジスタを選択するレジスタ・アド
レスは５ビット構成であり、第１番目のビットはハード
ウエア・モードとなったときもしくは浮動小数点レジス
タを選択するときに論理「１」とされる。図１９（ｂ）
に示すように第１番目のビットが「０」であると、１６
個の汎用レジスタの中のいずれか１個を選択することが
可能となる。第１番目のビットが「１」でかつ第２番目
のビットが「０」であると、８個の浮動小数点レジスタ
の中のいずれか１個を選択することが可能となる。ま
た、第１番目のビットが「１」でかつ第２番目のビット
が「１」であると、８個の内部レジスタのいずれか１つ
を選択することが可能となる。

【０００６】通常のソフトウエアの実行時は、ハードウ
エア・モードでないため内部レジスタをアクセスするこ
とができない。一方、ハードウエア領域７２の命令実行
手順の列では、内部レジスタをアクセスすることがで
き、また、第１番目のビットをオフすることによって汎
用レジスタもアクセスすることができる。従って、ソフ
トウエアの命令をハードウエア領域７２の命令実行手順
の列で実行することにより、ソフトウエアが使用できな
い内部レジスタを使用可能とすることができる。

【０００７】図２０はメモリ・アクセス制御手段の構成
図であり、図２０において８２はアドレス・レジスタ、
８３は境界アドレス・レジスタ、８４は比較器、８５は
フリップ・フロップ、８６はＮＯＴゲート、８７ないし
８９はＡＮＤゲートをそれぞれ示している。ハードウエ
ア・モードでない場合には、アドレス・レジスタ８２の
内容が境界アドレス・レジスタ８３の内容を越えると、
アドレス例外条件の発生がオペレーティング・システム
へ通知される。このことはソフトウエア領域７０の命令
がハードウエア領域７２をアクセスすることが禁止され
ていることを意味している。ハードウエア・モードの場
合には、アクセス・アドレスが主記憶の最大記憶容量を
越えたときに、アドレス例外条件の発生がオペレーティ
ング・システムへ通知される。このことはハードウエア
領域７２の命令実行手段の列が主記憶の全領域をアクセ
スできることを意味している。

【０００８】ベース・レジスタ７７は３２ビット構成で
あり、ベース・レジスタ７７のビット０が論理「１」で
あると、そのアドレス情報が実アドレスであることを示
しており、ビット０が論理「０」であると、アドレス情
報が実アドレスであるか又は論理アドレスであるかは現
ＰＳＷに従うことを意味している。ハードウエア・モー
ドである場合にベース・レジスタ７７のビット０が論理
「１」であると、フリップ・フロップ８５がセットされ
てＡＮＤゲート８９が論理「１」を出力する。ＡＮＤゲ
ート８９の出力が論理「１」となると、主記憶のアクセ
スは実アドレスで実行され、かつ記憶保護は禁止され
る。また、ベース・レジスタ７７のビット０が論理
「０」であると、現ＰＳＷの内容に従って主記憶のアク
セスが行なわれる。命令実行手段の列がハードウエア領
域７２をアクセスする場合には、ベース・レジスタ７７
のビット０を論理「１」にすることによって、実アドレ
スが使用されかつ記憶保護は禁止される。また、命令実
行手段の列がソフトウエア領域７０をアクセスする場合
には、ベース・レジスタ７７のビット０を論理「０」に
することによって、現ＰＳＷの内容に従ってアクセスが
実行される。

【０００９】ハードウエア領域７２内の一連の命令実行
手段の列はソフトウエア領域７０の１個の特定の複合命
令に対応するものである。この一連の命令実行手段の列
を１個の複合命令と同一の取り扱いをするために、この
一連の命令実行手段の列の実行中は、ハード・マシン・
チェック割り込み及びプログラム割り込み以外の割り込
みを禁止する。特定の事象に対応する命令実行手段の列
を実行している場合においても同様にハード・マシン・
チェック割り込み及びプログラム割り込み以外の割り込
みは禁止される。

【００１０】

【発明が解決しようとする課題】以上のような従来の情
報処理装置は、特定の複合命令又は特定事象をハードウ
エア領域に格納された命令実行手段の列で処理するか、
又は制御記憶に格納されたマイクロプログラムで処理す
るかを図１８に示されたような固定論理回路で振り分け
ているので、マイクロプログラムで処理すると定義され
ている命令や事象をハードウエア領域に格納された命令
実行手段の列で処理するように変更すること、またはそ
の逆の変更が容易でない。また、ハードウエア領域に格
納された命令実行手段の列で処理する命令の追加も困難
であるという問題点があった。また、通常のソフトウエ
アが直接参照、更新することのできないハードウエア資
源をハードウエア領域に格納された命令実行手段の列で
参照や更新する処理の実現が困難であった。

【００１１】さらに、上記命令実行手段の列を実行中に
ソフトウエア領域をアクセスするとき、現ＰＳＷの内容
に従ってアクセスが実行されるため、通常のアドレス変
換機構又は変換緩衝機構（ＴＬＢ）を使用する場合、通
常のソフトウエアを高速に処理するためにＴＬＢに蓄積
してきた情報が失われ、ソフトウエアの実行速度の低下
を招く。また、ハードウエア領域に格納された命令実行
手段の列の処理から通常のソフトウエア処理への復帰
は、通常のソフトウエアが使用するＬＯＡＤ ＰＳＷ命
令に機能を付加し、固定領域ＨＡＰの旧ＰＳＷを現ＰＳ
Ｗにセットしていた。この付加した処理は通常のソフト
ウエアの実行で不要にもかかわらず動作するので、通常
のソフトウエアの実行速度を低下させるといった問題点
があった。

【００１２】また、主記憶のハードウエア領域に格納さ
れた命令列による命令又は割り込みの処理を実行してい
るときは、ハード・マシン・チェック割り込み及びプロ
グラム割り込み以外の割り込みを禁止しているので、上
記命令列の実行途中に、情報処理装置を停止させる割り
込み処理やレジスタ及びメモリの内容を表示させる割り
込み処理を行なうことができないため、主記憶のハード
ウエア領域の命令列のデバッグを行なうことが困難であ
るという問題点があった。

【００１３】この発明は、上記のような問題点を解決す
るためになされたものであり、上記命令列で処理する特
定の命令又は事象の定義が容易に変更でき、上記命令列
による特定命令又は特定事象の処理を容易にし、また、
処理できる機能が容易に拡張でき、さらに、通常のソフ
トウエアの実行速度を低下させない情報処理装置を得る
ことを目的としている。

【００１４】また、主記憶のハードウエア領域の命令列
で命令又は割り込みを処理中に、制御記憶に格納された
割り込み処理、又はハードウエア領域の命令列で処理を
実行する割り込み処理を行なうこにより、ハードウエア
領域の命令列の実行状況を容易に把握でき、ハードウエ
ア領域の命令列のデバックを行なうことができる情報処
理装置を得ることを目的とする。

【００１５】

【課題を解決するための手段】この発明の請求項１に係
わる情報処理装置は、主記憶と、マイクロプログラムが
格納された制御記憶とを具備し、上記主記憶は通常のソ
フトウエアが格納されたソフトウエア領域とあらかじめ
決められた種類の命令又は割り込みの処理を実現するた
めの命令列が格納され、ソフトウエアがアクセスできな
いハードウエア領域とに分割されたものであって、上記
マイクロプログラムはそのマイクロプログラム自身によ
って命令又は割り込みを処理するか、上記ハードウエア
領域に格納された命令列によって命令又は割り込みを処
理するかを振り分ける構成としたものである。

【００１６】この発明の請求項２に係わる情報処理装置
は、通常のソフトウエアが格納されたソフトウエア領域
とあらかじめ決められた種類の命令又は割り込みの処理
を実現するための命令列が格納され、ソフトウエアがア
クセスできないハードウエア領域とに分割された主記憶
と、マイクロプログラムが格納された制御記憶と、ソフ
トウエア実行時に利用するレジスタとを具備し、上記主
記憶中のソフトウエア領域とハードウエア領域の境界情
報を境界アドレスとし、上記各命令列の先頭命令アドレ
スを上記境界アドレスからの変位情報として上記ハード
ウエア領域に格納したものであって、上記マイクロプロ
グラムは、上記命令列を実行することであらかじめ決め
られた種類の命令又は割り込みの処理を開始するとき
に、上記レジスタの内容及び現実行中のプログラム状態
語（以下ＰＳＷという）を上記ハードウエア領域に退避
し、各命令又は割り込み種類毎に定められた情報を各命
令又は割り込み種類毎に上記レジスタに設定し、上記変
位情報を用いて上記命令列の先頭命令アドレスを作成
し、この先頭命令アドレスを用いて新ＰＳＷを作成する
構成としたものである。

【００１７】この発明の請求項３に係わる情報処理装置
は、通常のソフトウエアが格納されたソフトウエア領域
とあらかじめ決められた種類の命令又は割り込みの処理
を実現するための命令列が格納され、ソフトウエアがア
クセスできないハードウエア領域とに分割された主記憶
と、マイクロプログラムが格納された制御記憶と、ソフ
トウエア実行時に利用するレジスタとを具備し、上記命
令列を実行するときに上記レジスタの内容及び現実行中
のＰＳＷを上記ハードウエア領域に退避するものであっ
て、上記ハードウエア領域中の命令列の実行が終了しソ
フトウエア処理に戻るとき、上記ハードウエア領域に退
避されたレジスタの内容及びＰＳＷを取り出し、各々上
記レジスタ及びＰＳＷに回復する命令を上記命令列中に
設けたものである。

【００１８】この発明の請求項４に係わる情報処理装置
は、上記主記憶をアクセスするメモリアクセス手段と、
メモリアクセス手段に仮想アドレスを実アドレスに変換
するアドレス変換機構、及び記憶保護のための記憶保護
機構を備えるとともに、上記ＰＳＷにアドレス変換を行
なうか否かを制御するアドレス変換モード情報と上記主
記憶に対するアクセス権を制御するアクセス権情報とを
具備し、上記命令列の実行開始に先だって、マイクロプ
ログラムが、上記アドレス変換モード情報をアドレス変
換を行なわないモードに、及び上記アクセス権情報を上
記記憶保護機構に対しどの様な場合でもアクセス権を許
可する値とに設定し、上記命令列の実行中は上記ＰＳＷ
を変更する命令の実行を禁止する構成としたものであ
る。

【００１９】この発明の請求項５に係わる情報処理装置
は、上記仮想アドレスと上記実アドレスを格納する変換
緩衝機構を備え、上記命令列の開始から終了まで上記変
換緩衝機構に対するアクセスを禁止するものである。

【００２０】この発明の請求項６に係わる情報処理装置
は、ソフトウエアがアクセスできないハードウエア資源
と、ソフトウエア実行時に利用するレジスタとを備え、
上記ハードウエア資源に対し所定のアドレスをつけたも
のであり、上記ハードウエア資源と上記レジスタとの間
で読み出し又は書込みを行なう命令を上記命令列中に設
けたものである。

【００２１】この発明の請求項７に係わる情報処理装置
は、アドレス変換とアクセス権チェックでアクセス例外
の有無を検出し、無の場合はアドレス変換によって得ら
れた実アドレスを出力し、有の場合は変換対象となるア
ドレスとともに例外コードを出力する命令を上記命令列
中に設けたものである。

【００２２】この発明の請求項８に係わる情報処理装置
は、主記憶の命令を解読する命令デコーダと、上記ハー
ドウエア領域に格納された命令列を実行中か否かを上記
マイクロプログラムにより設定されるモードフラグとを
備え、このモードフラグの表示を上記命令デコーダが参
照し、上記命令デコーダは、上記ハードウエア領域に格
納された命令列で使用するために特別に設けた命令を、
上記命令列以外の実行時は不正命令とする構成としたも
のである。

【００２３】この発明の請求項９に係わる情報処理装置
は、あらかじめ決まった種類の命令コードを設定する命
令コードレジスタと、上記主記憶の命令を解読する命令
デコーダと、上記命令コードレジスタの値と上記命令デ
コーダに供給された命令コードとが一致するかどうかを
検出する比較器とを設け、この比較器が一致を検出した
とき、上記命令デコーダーは、割り込み処理を実行する
マイクロプログラム起動用の制御信号を出力し、このマ
イクロプログラムは、上記命令デコーダーに供給された
命令を上記ハードウエア領域に格納された命令列によっ
て処理を実行する構成としたものである。

【００２４】この発明の請求項１０に係わる情報処理装
置は、割り込み処理を起動するための割り込み要求信号
を上記制御記憶に出力する割り込み制御装置と、上記割
り込み要求信号を出力するか抑止するかが設定される切
替えフラグと、上記主記憶に格納された命令列をデバッ
グするデバッグ割り込み処理手段とを有し、上記割り込
み制御装置が上記切替えフラグを入力し上記割り込み要
求信号を出力する場合、上記制御記憶は、上記割り込み
要求信号を入力し、上記ハードウエア領域に格納された
命令列の実行中に上記デバッグ割り込み処理手段を実行
するものである。

【００２５】この発明の請求項１１に係わる情報処理装
置は、上記デバッグ割り込み処理手段を上記ハードウエ
ア領域に格納された命令列で構成したものである。

【００２６】この発明の請求項１２に係わる情報処理装
置の上記デバッグ割り込み処理手段は、このデバッグ割
り込み処理手段を起動したときに起動前の状態を上記ハ
ードウエア領域に退避する手段と、上記デバッグ割り込
み処理手段が終了したときに上記ハードウエア領域に退
避された起動前の状態を復元する手段とを設けたもので
ある。

【００２７】この発明の請求項１３に係わる情報処理装
置は、上記デバッグ割り込み処理手段を上記制御記憶に
格納されたデバッグ割り込み処理手段で構成したもので
ある。

【００２８】この発明の請求項１４に係わる情報処理装
置の上記制御記憶に格納されたデバッグ割り込み処理手
段は、このデバッグ割り込み処理手段を起動したときに
起動前の状態を上記ハードウエア領域に退避する手段
と、上記デバッグ割り込み処理手段が終了したときに上
記ハードウエア領域に退避された起動前の状態を復元す
る手段とを設けたものである。

【００２９】

【作用】この発明の請求項１に係わる情報処理装置にお
いては、命令又は割り込み処理をマイクロプログラムで
処理するか、上記命令列で処理するかがマイクロプログ
ラム自身で振り分けられ、マイクロプログラム又は上記
命令列に制御が渡される。

【００３０】この発明の請求項２に係わる情報処理装置
においては、上記命令列を実行することであらかじめ決
められた種類の命令又は割り込みの処理を開始すると
き、上記マイクロプログラムにより、上記レジスタの内
容及び現実行中のＰＳＷが上記ハードウエア領域に退避
され、各命令又は割り込み種類毎に定められた情報が各
命令又は割り込み種類毎に上記汎用レジスタに設定さ
れ、上記主記憶中のソフトウエア領域とハードウエア領
域の境界アドレスからの変位情報として上記ハードウエ
ア領域に格納された情報を用いて上記命令列の先頭命令
アドレスが作成され、この先頭命令アドレスを用いて新
ＰＳＷが作成される。

【００３１】この発明の請求項３に係わる情報処理装置
においては、上記命令列の実行が終了してソフトウエア
処理に戻るときに上記命令列中に設けた命令が実行され
ると、上記ハードウエア領域に退避されたレジスタの内
容及びＰＳＷが取り出され、各々上記レジスタ及びＰＳ
Ｗに回復される。

【００３２】この発明の請求項４に係わる情報処理装置
においては、上記命令列の実行開始に先だって上記マイ
クロプログラムにより、上記アドレス変換モード情報が
アドレス変換を行なわないモードに、及び上記アクセス
権情報が記憶保護機構に対しどの様な場合でもアクセス
権を許可する値とに設定され、上記命令列の実行中は上
記ＰＳＷを変更する命令の実行が禁止される。

【００３３】この発明の請求項５に係わる情報処理装置
においては、上記命令列の開始から終了まで上記変換緩
衝機構に対するアクセスが禁止される。

【００３４】この発明の請求項６に係わる情報処理装置
においては、上記命令列中に設けた命令が実行される
と、ソフトウエアがアクセスできないハードウエア資源
と上記レジスタとの間で読み出し又は書込みが行なわれ
る。

【００３５】この発明の請求項７に係わる情報処理装置
においては、アドレス変換とアクセス権チェックを行な
うために設けた命令が実行されると、アクセス例外が無
の場合はアドレス変換によって得られた実アドレスが出
力され、アクセス例外が有の場合は変換対象となるアド
レスとともに例外コードも出力される。

【００３６】この発明の請求項８に係わる情報処理装置
においては、上記モードフラグが上記命令デコーダに入
力され、上記命令デコーダにより、上記モードフラグの
表示が参照されるとともに、上記命令列で使用するため
に特別に設けた命令は、上記命令列以外の実行時は不正
命令となり、上記命令列の実行時は実行可能となる。

【００３７】この発明の請求項９に係わる情報処理装置
は、特定の命令コードと上記主記憶から取り出された命
令の命令コードとが上記命令デコーダー中の比較器で比
較され、一致した場合は割り込み処理を行うマイクロプ
ログラムが起動され、このマイクロプログラムによって
上記命令列が起動される。

【００３８】この発明の請求項１０に係わる情報処理装
置においては、割り込み処理を起動するための割り込み
要求信号を上記制御記憶に出力する割り込み制御装置
と、上記割り込み要求信号を出力するか抑止するかが設
定される切替えフラグと、上記主記憶に格納された命令
列をデバッグするデバッグ割り込み処理手段とを有し、
上記割り込み制御装置が上記切替えフラグを入力し上記
割り込み要求信号を出力する場合、上記制御記憶は、上
記割り込み要求信号を入力し、上記ハードウエア領域に
格納された命令列の実行中に上記デバッグ割り込み処理
手段を実行することにより、上記ハードウエア領域に格
納された命令列の実行中にこの命令列のデバッグを行な
う又は抑止するという切替が行なわれる。

【００３９】この発明の請求項１１に係わる情報処理装
置においては、上記デバッグ割り込み処理手段を上記ハ
ードウエア領域に格納された命令列で構成したことによ
り、上記ハードウエア領域に格納された命令列の実行中
に上記デバッグ割り込み処理手段が起動される。

【００４０】この発明の請求項１２に係わる情報処理装
置においては、上記デバッグ割り込み処理手段は、この
デバッグ割り込み処理手段を起動したときに起動前の状
態を上記ハードウエア領域に退避する手段と、上記デバ
ッグ割り込み処理手段が終了したときに上記ハードウエ
ア領域に退避された起動前の状態を復元する手段とを設
けたことにより、上記デバッグ割り込み処理手段は上記
ハードウエア領域に格納された命令列の実行中に起動さ
れ、上記デバッグ割り込み処理手段が終了したときに上
記ハードウエア領域に格納された命令列の処理に戻る。

【００４１】この発明の請求項１３に係わる情報処理装
置においては、上記デバッグ割り込み処理手段を上記制
御記憶に格納されたデバッグ割り込み処理手段で構成し
たことにより、上記ハードウエア領域に格納された命令
列の実行中に上記デバッグ割り込み処理手段が起動され
る。

【００４２】この発明の請求項１４に係わる情報処理装
置においては、上記制御記憶に格納されたデバッグ割り
込み処理手段は、このデバッグ割り込み処理手段を起動
したときに起動前の状態を上記ハードウエア領域に退避
する手段と、上記デバッグ割り込み処理手段が終了した
ときに上記ハードウエア領域に退避された起動前の状態
を復元する手段とを設けたことにより、上記デバッグ割
り込み処理手段は上記ハードウエア領域に格納された命
令列の実行中に起動され、上記デバッグ割り込み処理手
段が終了したときに上記ハードウエア領域に格納された
命令列の処理に戻る。

【００４３】

【実施例】

実施例１．図１はこの発明の一実施例を示す情報処理装
置の構成図であり、図１において１は主記憶、２はメモ
リアクセス手段、３は命令デコーダ、４は割り込み機
構、５はソフトウエアが使用するレジスタ、６はソフト
ウエアが命令により直接読み出し又は書込みすることの
できないハードウエア資源、７はマイクロプログラムを
格納する制御記憶、８は通常のソフトウエア領域の命令
を実行しているか、あらかじめ決められた命令又は割り
込み処理を実現するためのハードウエア領域に格納され
た命令列を実行しているかを示すモードフラグ、９は算
術論理演算器である。

【００４４】図２は、この発明の主記憶の分割を示す構
成説明図であり、図２において１０は通常のソフトウエ
アが格納されているソフトウエア領域、１１は、あらか
じめ決められた種類の命令又は割り込みの処理を実現す
るための命令列が格納され、かつソフトウエアがアクセ
スできないハードウエア領域、１２はハードウエア領域
１１に設けられた固定領域である。

【００４５】図３は、この発明の主記憶のハードウエア
領域の割りつけを示す構成説明図であり、図３において
１３はプログラム格納領域、１４はレジスタ退避領域、
１５はプログラム状態語退避領域（以下ＲＰＳＷとい
う）、１６は各命令、割り込み処理に対応した上記命令
列の先頭アドレス（エントリーアドレス）の主記憶のソ
フトウエア領域とハードウエア領域の境界アドレスから
の変移を格納したエントリーテーブルである。

【００４６】図４は、上記命令列のための新プログラム
状態語（以下新ＰＳＷという）を求める方法を示す説明
図であり、図４において１７は主記憶のソフトウエア領
域とハードウエア領域の境界アドレス、１８は命令に対
応した上記命令列のエントリーアドレスの主記憶のソフ
トウエア領域とハードウエア領域の境界アドレスからの
変移、１９は上記命令列のエントリーアドレス、２０は
新ＰＳＷの命令アドレス以外の部分になる固定値であ
る、２１は新ＰＳＷ、２２は新ＰＳＷ２１の割り込みマ
スクや変換モード、アクセスキーなど命令アドレス以外
の部分、２３は新ＰＳＷ２１の命令アドレス部分であ
る。

【００４７】次に、主記憶のソフトウエア領域１０の命
令を実行する手順について図５のフローチャートを用い
て説明する。まず、マイクロプログラムで命令を処理す
る場合について説明する。 ステップ１：命令取り出し メモリアクセス手段２が主記憶１のソフトウエア領域１
０の命令を取り出し、命令デコーダ３へ命令コードを送
る。 ステップ２：命令デコード 命令デコーダ３は送られてきたデータを解析し、制御信
号を制御記憶７に送る。 ステップ３：マイクロプログラム読み出し 命令デコーダ３から送られてきた制御信号にしたがって
マイクロプログラムを読み出す。 ステップ４：命令処理実行 マイクロプログラムの制御により、命令処理を実行す
る。

【００４８】なお、マイクロプログラムが１ステップで
終了しないような命令では、ステップ３およびステップ
４を繰り返し実行することにより、処理を実現する。こ
のとき、ステップ３のマイクロプログラムの読み出し制
御信号は制御記憶７の内部で生成するか、マイクロプロ
グラムの制御により作られる。

【００４９】次に、上記命令列でソフトウエア領域１０
の命令を処理する場合について説明する。ステップ１か
らステップ３については上記マイクロプログラムで処理
を実現する命令処理手順と同じである。 ステップ５：上記命令列呼びだし マイクロプログラムは命令処理を行なうのではなく、上
記命令列による処理を開始するための以下のような処理
を実行する。 （１）現実行中のＰＳＷをＲＰＳＷ１５に退避し、レジ
スタ５の内容をレジスタ退避領域１４に退避する。 （２）モードフラグ８を上記命令列を実行しているモー
ド（ハードウエア・モード）に設定する。 （３）命令コードから命令に対応したエントリーアドレ
スの変移１８の格納されているアドレスを求め、エント
リーテーブル１６からエントリーアドレスの変移１８を
とり出し、ソフトウエア領域１０とハードウエア領域１
１の境界アドレス１７との和をとり、エントリーアドレ
ス１９を求める。このようにして上記命令列のエントリ
ーアドレスを求めれば、ソフトウエア領域１０を拡張し
ても上記エントリーテーブル１６の変更は不要で、境界
アドレス１７を変更するだけでよくなる。

【００５０】（４）固定値２０を新ＰＳＷ２１の命令ア
ドレス以外の部分２２に、計算で求められたエントリー
アドレス１９を新ＰＳＷ２１の命令アドレス部分２３に
設定する。このとき、固定値２０のアドレス変換モード
はアドレス変換を行なわない、また、アクセスキーは記
憶保護キーに対しアクセス権を許可される値である。 （５）レジスタ５に下記のような命令実行に必要なパラ
メータを設定する。 アドレス変換モード エントリーアドレス オペランドアドレス 境界アドレス （６）新ＰＳＷ２１を現ＰＳＷに設定する。 ステップ６：命令処理実行 ステップ５で呼び出された上記命令列により、命令処理
を行なう。

【００５１】上記ハードウエア・モード中は、ＰＳＷの
アドレス変換モードはアドレス変換をしないモードであ
るので、アドレスは常に実アドレスとして扱われる。ま
た、ＰＳＷのアクセスキーについては、すべての記憶保
護キーに対しアクセス権を許可される値を設定してあ
る。従って、上記ハードウエア・モード中は、すべての
主記憶領域に対する参照、格納は記憶保護の対象になら
ない。

【００５２】次に、上記命令列を終了し、通常のソフト
ウエア処理を再開するための処理は、専用の命令で行な
う。この命令は、まず、レジスタ退避領域１４の内容を
レジスタ５に取り込み、ＲＰＳＷ１５の内容を現ＰＳＷ
として設定する。次に、モードフラグ８にソフトウエア
・モードを設定する。これにより、通常のソフトウエア
処理を再開する。

【００５３】従って、上記命令列により実現される命令
で通常のソフトウエアが使用するレジスタ５を変更する
必要がある場合は、レジスタ退避領域１４の対応する部
分を変更し、終了時にＰＳＷの変更が必要な場合はＲＰ
ＳＷ１５の対応する部分を変更すると、上記専用の命令
の実行により、それぞれレジスタあるいは現ＰＳＷを更
新することができる。

【００５４】実施例２．図６はこの発明のメモリアクセ
ス手段内部に設けたＴＬＢの一実施例の構成図であり、
図６において、３０はアドレスをチェックしＴＬＢに登
録されているかどうかをチェックするＴＬＢ制御部、３
１はＴＬＢに登録されていることを示すＴＬＢヒット信
号、３２はＴＬＢに登録されていないことを示すＴＬＢ
ミス信号、３３はＴＬＢデータ部、３４はアドレス変換
器、３５はインバーター、３６、３７、３８、３９はＡ
ＮＤゲートである。

【００５５】ソフトウエアモードの場合、仮想アドレス
はＴＬＢ制御部３０で検査され、ＴＬＢに登録されてい
ればＴＬＢヒット信号３１がＴＬＢデータ部３３を参照
しそこから得られる実アドレスがゲート３８を通して出
力される。ＴＬＢに登録されていない場合はＴＬＢミス
信号３２がアドレス変換器３４に送られ、アドレス変換
が実行され、その結果がＴＬＢ制御部３０およびＴＬＢ
データ部３３に登録され、ＴＬＢヒット状態になり、上
記登録されていた場合と同じ手順で実アドレスが出力さ
れる。

【００５６】ハードウエアモードの場合はインバーター
３５の出力が論理「０」になり、ＴＬＢ制御部３０での
検査結果の如何によらずＡＮＤゲート３６および３７の
出力は論理「０」になる。つまり、ＴＬＢヒットでない
ためＴＬＢデータ部３３は参照されず、またＴＬＢミス
でもないのでアドレス変換器３４は動作せず、新規にＴ
ＬＢに登録されることはない。また、実アドレスにはＡ
ＮＤゲート３９を通して仮想アドレスが送られるので、
アドレスは常に実アドレスとして扱われる。

【００５７】アドレス変換を行なわないモードの場合も
記憶保護を高速に行なうために、ＴＬＢを実アドレスに
対する記憶キーを格納するキーバッファとして使用する
が、アドレス変換モードによりＴＬＢの内容が異なるた
め、アドレス変換モードを変更するときはＴＬＢの全エ
ントリーの消去（ＴＬＢパージ）が必要になる。ハード
ウエアモード中はＴＬＢの参照および登録は行なわない
のでＴＬＢパージを行なう必要はない。このため、ハー
ドウエアモードの場合はパージ信号生成部に入力する旧
アドレス変換モードと新アドレス変換モードを同じ値に
することによりパージ信号は有意にならない。（図７参
照）従って、ＴＬＢの全エントリーは消去されずに保存
される。

【００５８】実施例３．図８は、この発明による命令デ
コーダの一実施例の構成図であり、図８において５０は
命令バス、５１は組合せ回路、５２はマイクロプログラ
ムを格納した制御記憶、アドレス計算部、又は割り込み
機構を制御するための制御信号、５３はあらかじめ命令
コードを設定しておくためのレジスタ、５４は比較器、
５５は比較器の一致信号、５６は固定値、５７は比較を
行なうかどうかを制御する制御ビット、５８ないし６０
はゲートである。

【００５９】命令バス５０を通して供給された命令コー
ドを組合せ回路５１に入力し、命令に対応した制御信号
を得る。同時に、比較器５４に入力し、レジスタ５３に
あらかじめ設定された命令コード５３と比較し、一致し
た場合比較一致信号５５を論理「１」にする。比較を行
なうかどうかを制御する制御ビット５７が論理「０」の
場合、ゲート５８は常に論理「０」を出力する。通常、
制御ビット５７には論理「０」が設定されており、ゲー
ト５８は常に論理「０」を出力する。従って、マイクロ
プログラムを格納した制御記憶、アドレス計算部、又は
割り込み機構を制御するための制御信号５２にはゲート
５９からの値が出力され、命令コードに応じたマイクロ
プログラムが実行される。

【００６０】制御ビット５７に論理「１」を設定する
と、まず、ソフトウエアモードの場合、比較一致信号５
５によって、ゲート５８の出力が決定する。すなわち、
あらかじめレジスタ５３に設定しておいた命令コードと
命令バス５０を通して送られてきた命令コードが一致し
た場合、比較一致信号５５が論理「１」となり、ゲート
５８は論理「１」を出力し、制御信号５２にはゲート６
０からの値が出力される。ゲート６０からは、決まった
種類の割り込み処理を行なうマイクロプログラムを実行
するための制御信号を出力する固定値５６からの制御信
号が出力されるので、決まった種類の割り込み処理が実
行される。上記決まった種類の割り込みは、上記命令列
を起動するものであり、このようにして、本来マイクロ
プログラムにより実現する命令を上記命令列によって実
現することが容易に可能となる。

【００６１】なお、あらかじめレジスタ５３に設定して
おいた命令コードと命令バス５０を通して送られてきた
命令コードが不一致した場合、比較一致信号５５が論理
「０」となり、ゲート５８は論理「０」を出力し、制御
信号５２にはゲート５９からの値が出力され、命令コー
ドに応じたマイクロプログラムが実行される。また、ハ
ードウエアモードの場合、ゲート５８は常に論理「０」
を出力するので、マイクロプログラムを格納した制御記
憶、アドレス計算部、又は割り込み機構を制御するため
の制御信号５２にはゲート５９からの値が出力され、命
令コードに応じたマイクロプログラムが実行される。

【００６２】ハードウエアモードは命令デコードを行な
う組合せ回路５１に入力され、ハードウエア領域で命令
又は割り込み処理を実現するために設けた命令をソフト
ウエアモードで実行しようとすると不正命令とする。

【００６３】実施例４．図９はこの発明の一実施例を示
すフローチャートであり、主記憶上のデータを時刻機構
に設定する命令を上記命令列で実現した場合のものであ
る。図９において、６１はアドレス変換及びアクセス権
チェックのための命令（以下ＴＬＲＡ命令という）、６
２はソフトウエアが直接参照、更新することのできない
ハードウエア資源に対し主記憶アドレスとは別のアドレ
スをつけ、レジスタ５の値を主記憶とは別のアドレス空
間に割り付けられたハードウエア資源に書込むための命
令（以下ＳＴＣＳ命令という）である。

【００６４】この命令の仕様は、主記憶の８バイト境界
におかれた８バイトデータをソフトウエアが直接読み出
し又は書込みすることのできないハードウエア資源であ
る時刻機構に設定するというものであり、オペランドア
ドレスが８バイト境界にない場合は、命令の実行を抑止
し、オペランドアドレスの指定が不正であることによる
プログラム割り込みを発生させる。

【００６５】次に、この命令を上記命令列で実現した場
合の動作を図９を参照しながら説明する。 （１） 上記命令列実行開始時には以下の情報がパラメ
ータとしてレジスタ５に設定されている。 アドレス変換モード エントリーアドレス オペランドアドレス 境界アドレス （２） オペランドアドレスが８バイト境界にであるか
否かをチェックする。 （３） オペランドアドレスが８バイト境界にない場合
は、レジスタ５にプログラム割り込みコードを設定し、
（９）へ進む。

【００６６】（４） オペランドアドレスが８バイト境
界にある場合、ＴＬＲＡ命令６１を用い、アドレス変換
およびアクセス権チェックを行う。このＴＬＲＡ命令６
１はまず、アドレス変換を行ない、アドレス変換に成功
した場合、その結果得られた実アドレスに対しアクセス
権チェックを行ない、アクセス権チェックの結果アクセ
ス権が得られた場合、実アドレスを出力する。アドレス
変換が失敗した場合は例外コードと変換対象となるアド
レスを、アクセス権チェックの結果アクセス権が得られ
なかった場合は例外コードを結果として出力する命令で
ある。 （５） ＴＬＲＡ命令６１により例外が検出された場
合、（９）へ進む。 （６） ＴＬＲＡ命令６１が例外を検出せず、実アドレ
スが得られた場合は、主記憶から８バイトのデータをと
りだし、レジスタ５に値を入れる。この実施例では、レ
ジスタ５は４バイトであり、この処理は通常のソフトウ
エアが使用するメモリからレジスタ５へ取り込む命令を
２回行なうことにより実現される。 （７） レジスタ５に取り込んだデータをＳＴＣＳ命令
６２を使い、ソフトウエアが直接参照、更新することの
できないハードウエア資源である時刻機構に書込む。 （８） 終了処理命令を実行し、通常のソフトウエア処
理を再開する。

【００６７】（９） レジスタ５にセットされた例外コ
ードをソフトウエア領域１０中のプログラム割り込みコ
ード格納領域に書込む。 （１０）ＲＰＳＷ１５から例外に応じたＰＳＷを作成
し、ソフトウエア領域１０中のプログラム割り込み旧Ｐ
ＳＷ格納領域に書込む。 （１１）ソフトウエア領域１０中のプログラム割り込み
新ＰＳＷ領域のアドレスを指定し、終了処理命令を実行
する。これにより、通常のソフトウエアのプログラム割
り込み処理ルーチンが起動される。 ここであげた終了処理命令はこの発明の請求項３に示さ
れた命令であり、オペランドアドレスで指定された主記
憶上のデータを現ＰＳＷに設定する命令である。

【００６８】実施例５．時刻機構のデータを取り出し主
記憶に格納する命令も、上記実施例４のＳＴＣＳ命令６
２の代わりに、ソフトウエアが直接参照、更新すること
のできないハードウエア資源のデータをレジスタに取り
込む命令を用いることにより、上記命令列で実現でき
る。

【００６９】実施例６．実施例１では特定の命令を上記
命令列で実現する方法を説明したが、割り込み機構４に
より読み出されたマイクロプログラムの制御により、実
施例１と同様の手順を用いて特定の割り込み処理を上記
命令列で実現できる。

【００７０】実施例７．この発明の実施例７における情
報処理装置の構成図は、図１及び図２に示した実施例１
の情報処理装置の構成図と同様のものである。ただし、
この実施例７における割り込み機構４の内部の構成は実
施例１と異なり、ハードウエア領域１１に格納された命
令列で命令又は割り込みを処理しているハードウエアモ
ードのときに、制御記憶７又はハードウエア領域１１に
格納された割り込み処理を起動するための割り込み要求
を出力するか又は抑止するかが設定される切替えフラグ
が設けられている。

【００７１】図１０は実施例７における割り込み機構４
の内部の構成図である。図１０において、８は図１に示
したモードフラグで、実施例１と同様にソフトウエアモ
ードとハードウエアモードの何れかがセットされる。６
５は制御記憶７又はハードウエア領域１１に格納された
割り込み処理を起動するための割り込み要求信号、６７
は割り込み要求が出されたことを伝える割り込み要求
部、６８はハードウエアモードで割り込み機構４から割
り込み要求を出力するか、割り込み要求を抑止するかが
設定される切替えフラグ、６９ａは割り込み要求部６７
からの割り込み要求を割り込み要求信号６５に出すかど
うかを制御するためのＡＮＤゲート、６９ｂはハードウ
エアモード中に割り込み要求を出す又は抑止するかを制
御するためのＮＡＮＤゲート、６９ｃは切替えフラグ６
８の値を反転するためのインバーターである。

【００７２】次に、ハードウエアモードのときに割り込
み機構４から割り込み要求を出力する又は割り込み要求
を抑止する切替え方法を図１０に基づいて説明する。ま
ず、切替えフラグ６８は通常論理「０」に設定してあ
り、そのときインバーター６９ｃの出力は論理「１」と
なり、ＮＡＮＤゲート６９ｂの出力はモードフラグ８の
値により決定される。モードフラグ８はハードウエアモ
ードのとき論理「１」に、ソフトウエアモードのとき論
理「０」に設定されている。モードフラグ８がハードウ
エアモードの論理「１」に設定されている場合は、ＮＡ
ＮＤゲート６９ｂの入力に論理「１」が入り、ＮＡＮＤ
ゲート６９ｂの出力は論理「０」となり、ＡＮＤゲート
６９ａの出力は論理「０」となる。従って、割り込み要
求部６７からの割り込み要求にかかわらず、割り込み要
求信号６５は論理「０」となるため割り込み要求は抑止
される。モードフラグ８がソフトウエアモードの論理
「０」に設定されている場合は、ＮＡＮＤゲート６９ｂ
の入力に論理「０」が入り、ＮＡＮＤゲート６９ｂの出
力は論理「１」となる。従って、割り込み要求部６７か
ら割り込み要求が出た場合にＡＮＤゲート６９ａの出力
は論理「１」となり、割り込み要求信号６５は論理
「１」となるので、割り込み機構４から割り込みが出力
される。

【００７３】次に、例えば情報処理装置の構成を制御す
るシステム制御装置から切替えフラグ６８を論理「１」
に設定したとき、インバーター６９ｃの出力は論理
「０」となり、モードフラグ８がソフトウエアモードの
論理「０」、ハードウエアモードの論理「１」のいずれ
に設定されていても、ＮＡＮＤゲート６９ｂの出力は論
理「１」となる。従って、割り込み要求部６７の出力に
より割り込み要求信号６５は制御され、割り込み要求部
６７から割り込み要求が出た場合には割り込み機構４か
ら割り込みが出力される。

【００７４】以上のように、割り込み機構４の内部に切
替えフラグ６８を設けたことにより、ハードウエアモー
ドのときに割り込み機構４から割り込み要求を出力する
又は割り込み要求を抑止するという切替えが可能になっ
たので、割り込み機構４が割り込み要求を出力する場合
は、ハードウエア領域１１に格納された命令列のデバッ
グを制御記憶７又はハードウエア領域１１に格納した割
り込み処理で行なうことができる。また、割り込み要求
を抑止した場合はハードウエア領域１１に格納された命
令列をソフトウエア領域１０内の１個の命令と同一の取
り扱いとした処理ができる。なお、本実施例では切替え
フラグ６８を割り込み機構４の内部に設けたが、切替え
フラグ６８による切替え結果の出力先が割り込み機構４
であれば良く、例えば切替えフラグ６８をハードウエア
資源６に設けることもできる。

【００７５】実施例８．この発明の実施例８における情
報処理装置の構成図は、図１、図２及び図１０に示した
実施例７の情報処理装置の構成図と同様のものであり、
この実施例８では、ハードウエア領域１１の命令列の実
行中に起動されるデバッグ割り込み処理手段をハードウ
エア領域１１に格納された命令列で構成したものについ
て示す。

【００７６】図１１は、実施例８における主記憶１のハ
ードウエア領域１１の割りつけの一例を示す図である。
図１１において、１４はソフトウエアモードのときにレ
ジスタ５の内容を退避するためのレジスタ退避領域、１
５はソフトウエアモードのときに現実行中のＰＳＷを退
避するためのＰＳＷ退避領域（以下Ｒ１ＰＳＷという）
であり、レジスタ退避領域１４及びＲ１ＰＳＷ１５は、
図３に示した実施例１のレジスタ退避領域１４及びＲＰ
ＳＷ１５と同じものである。１４ａはハードウエアモー
ドのときにレジスタ５の内容を退避するための第２のレ
ジスタ退避領域、１５ａはハードウエアモードのときに
現実行中のＰＳＷを退避するための第２のプログラム状
態語退避領域（以下Ｒ２ＰＳＷという）である。１６は
図３に示した実施例１のエントリーテーブルと同様のも
ので、ハードウエア領域１１の各命令列の先頭アドレス
を格納したエントリーテーブルである。

【００７７】図１２は、実施例８におけるエントリーテ
ーブル１６を示す図であり、１６ａは通常の命令又は割
り込み処理に対応し、ハードウエア領域１１に格納され
た命令列の先頭アドレス（以下第１エントリーアドレス
という）、１６ｂはハードウエア領域１１に格納された
命令列で命令又は割り込みを処理中にハードウエア領域
１１の命令列による割り込み処理を行なうための先頭ア
ドレス（以下第２エントリーアドレスという）である。

【００７８】図１３は、実施例８を示すフローチャート
であり、ハードウエア領域１１の命令列で命令を処理す
る手順、及びハードウエア領域１１の命令列の実行中に
ハードウエア領域１１に格納された命令列による割り込
み処理を実行する手順を示したものである。ハードウエ
ア領域１１に格納された命令列による命令（以下第１の
処理という）を実行する手順は実施例１で説明したが、
処理の概略を図１３のフローチャートに基づき再度説明
する。 ステップ１３１：第１の処理に対するハードウエア領域
１１の命令列を起動する。 ステップ１３２：現実行中のＰＳＷをＲ１ＰＳＷ１５に
退避する。 ステップ１３３：レジスタ５の内容をレジスタ退避領域
１４に退避する。 ステップ１３４：モードフラグ８をハードウエアモード
に設定する。 ステップ１３５：新ＰＳＷに第１エントリーアドレス１
６ａを設定し、新ＰＳＷを現ＰＳＷに設定する。 ステップ１３６：第１の処理実行 ステップ１３５で現ＰＳＷに設定された第１エントリー
アドレス１６ａにより呼び出された命令列による処理を
行なう。

【００７９】ステップ１３６の処理終了後、第１の処理
に対するハードウエア領域１１の命令列を終了するため
に、専用命令により以下のステップ１３７〜ステップ１
４０の処理を行なう。 ステップ１３７：レジスタ退避領域１４の内容をレジス
タ５に取り込む。 ステップ１３８：Ｒ１ＰＳＷ１５の内容を現ＰＳＷとし
て設定する。 ステップ１３９：モードフラグ８にソフトウエアモード
を設定する。 ステップ１４０：第１の処理に対するハードウエア領域
１１の命令列による処理を終了しソフトウエア領域１０
の命令の処理（通常のソフトウエア処理）を再開する。

【００８０】次に、ステップ１３６で実行されている命
令列のデバッグを行なうために、割り込み機構４からハ
ードウエア領域１１の命令列による割り込み処理（以下
第２の処理という）の要求が出された場合について説明
する。 ステップ１４１：ステップ１３６の命令列の実行中に、
切替えフラグ６８が論理「１」に設定されている場合、
割り込み機構４からハードウエア領域１１の命令列によ
る割り込み処理の要求が出され、第２の処理に対するハ
ードウエア領域１１の命令列を起動する。 ステップ１４２：現実行中のＰＳＷをＲ２ＰＳＷ１５ａ
に退避する。 ステップ１４３：レジスタ５の内容を第２のレジスタ退
避領域１４ａに退避する。 このようにハードウエア領域１１内の第２のレジスタ退
避領域１４ａ及びＲ２ＰＳＷ１５ａにレジスタ５の内容
と現在実行中のＰＳＷを退避できるように構成したの
で、上記命令列の実行処理中の状態を保存することがで
きる。 ステップ１４４：新ＰＳＷに第２エントリーアドレス１
６ｂを設定し、新ＰＳＷを現ＰＳＷに設定する。 このように第１エントリーアドレス１６ａにより呼び出
された命令列の実行中に第２エントリーアドレス１６ｂ
をＰＳＷに設定するように構成したので、ハードウエア
領域１１に格納された命令列で命令又は割り込みを処理
中にハードウエア領域１１の命令列による割り込み処理
を行なうことができる。 ステップ１４５：第２の処理実行 ステップ１４４で設定された第２エントリーアドレス１
６ｂにより呼び出された命令列による割り込み処理を行
なう。

【００８１】ステップ１４５の処理終了後、第２の処理
に対するハードウエア領域１１の命令列を終了するため
に、専用命令により以下のステップ１４６〜ステップ１
４８の処理を行なう。 ステップ１４６：第２のレジスタ退避領域１４ａの内容
をレジスタ５に取り込む。 ステップ１４７：Ｒ２ＰＳＷ１５ａの内容を現ＰＳＷと
して設定する。 このようにハードウエア領域１１に退避されたレジスタ
５の内容及びＰＳＷを復元し、ステップ１３６での命令
列による命令の処理に戻ることができるようにしたの
で、ステップ１３６における命令列の実行処理中の状態
に復帰することができる。 ステップ１４８：ステップ１３６で処理中のハードウエ
ア領域１１の命令列による命令の処理を再開する。

【００８２】なお、ハードウエアモードで切替えフラグ
６８が論理「０」に設定されているときは、実施例７に
示したように、割り込み機構４は割り込み処理の要求を
出力しないので、ステップ１４１〜ステップ１４８の処
理は実行されない。そのため、第２の処理として追加し
たレジスタ５やメモリの内容を表示させたりするなどの
割り込み処理は実行されない。従って、ハードウエアモ
ードであっても切替えフラグ６８を論理「０」に設定す
ればデバッグのために追加した第２の処理の実行を抑止
することができる。

【００８３】以上のように、第１の処理であるハードウ
エア領域１１に格納された命令列の実行中に第２の処理
であるハードウエア領域１１の命令列による割り込み処
理を実行できるようにしたので、第１の処理実行中に使
用していたレジスタ５や主記憶１の内容を表示させたり
するなどの割り込み処理を第２の処理としてハードウエ
ア領域１１の命令列で行なうことにより、第１の処理の
デバッグを行なうことができる。

【００８４】また、第２の処理を起動したときに第１の
処理実行中に使用していたレジスタ５や現在実行中のＰ
ＳＷなどの起動前の状態をハードウエア領域１１に退避
し、第２の処理を終了するときはハードウエア領域１１
に退避した起動前の状態を復元するので、第２の処理で
デバッグを行なった後、再び元の第１の処理実行中の状
態に復帰し第１の処理を継続できる。

【００８５】さらに、第１の処理実行中に使用していた
レジスタ５や主記憶１に応じて第１の処理のデバッグを
行なう第２の処理を作成する必要があるが、第２の処理
は、処理の追加や機能の拡張が容易に行なえるハードウ
エア領域１１に格納するので、第２の処理を容易に作成
できる効果がある。

【００８６】実施例９．この発明の実施例９における情
報処理装置の構成図は、図１、図２及び図１０に示した
実施例７の情報処理装置の構成図と同様のものであり、
この実施例９では、ハードウエア領域１１の命令列の実
行中に、情報処理装置を停止状態にする、または停止状
態を解除し動作状態にするデバッグ割り込み処理手段に
ついて示す。

【００８７】情報処理装置を停止状態にする割り込み処
理には、ソフトウエアモードのときに起動する第１のＳ
ＴＯＰ割り込みと、ハードウエアモードのときに起動す
る第２のＳＴＯＰ割り込みとがある。第１及び第２のＳ
ＴＯＰ割り込みは制御記憶７に格納され、以下の（１）
及び（２）の処理を行なう割り込みである。ただし、第
１及び第２のＳＴＯＰ割り込みでは現在実行中のＰＳＷ
をハードウエア領域１１に退避する箇所が異なる。 （１）現在実行中のＰＳＷをハードウエア領域１１に退
避する。 （２）情報処理装置の状態を停止状態にする。（後続の
命令の処理は行なわない。） なお、第２のＳＴＯＰ割り込みはハードウエア領域１１
の命令列をデバッグするための割り込み処理の一例であ
る。

【００８８】また、情報処理装置の停止状態を解除し動
作状態にする割り込み処理には、ソフトウエアモードの
ときに起動する第１のＳＴＡＲＴ割り込みと、ハードウ
エアモードのときに起動する第２のＳＴＡＲＴ割り込み
とがある。第１及び第２のＳＴＡＲＴ割り込みは制御記
憶７に格納され、以下の（１）及び（２）の処理を行な
う割り込みである。ただし、第１及び第２のＳＴＡＲＴ
割り込みでは主記憶のハードウエア領域１１に退避され
ているＰＳＷを取り出す箇所が異なる。 （１）ハードウエア領域１１に退避されているＰＳＷを
現ＰＳＷに設定する。 （２）情報処理装置の状態を動作状態にする。 なお、第２のＳＴＡＲＴ割り込みはハードウエア領域１
１の命令列をデバッグするための割り込み処理の一例で
ある。

【００８９】図１４は、実施例９におけるハードウエア
領域１１の割りつけの一例を示す図であり、図において
１５ｂはソフトウエアモードのときに第１のＳＴＯＰ割
り込みが現在実行中のＰＳＷを退避する第１の停止プロ
グラム状態語退避領域（以下Ｓ１ＰＳＷという）、１５
ｃはハードウエアモードのときに第２のＳＴＯＰ割り込
みが現在実行中のＰＳＷを退避する第２の停止プログラ
ム状態語退避領域（以下Ｓ２ＰＳＷという）である。

【００９０】図１５は、主記憶１の命令又は割り込みの
処理を実行中に、割り込み機構４からＳＴＯＰ割り込み
による割り込み要求が出た場合、ソフトウエアモードの
ときに起動する第１のＳＴＯＰ割り込みと、ハードウエ
アモードのときに起動する第２のＳＴＯＰ割り込みとを
実現する手順を示したフローチャートである。次に動作
を図１５のフローチャートに基づいて説明する。 ステップ１５１：割り込み機構４からＳＴＯＰ割り込み
による割り込み要求が出される。 ステップ１５２：ハードウエア領域１１の命令列で命令
又は割り込みを処理中であるかを、モードフラグ８がハ
ードウエアモードであるか否かでチェックし、ソフトウ
エアモードであればステップ１５３に進み、ハードウエ
アモードであればステップ１５６に進む。 ［ソフトウエアモードのときの処理］ ステップ１５３：第１のＳＴＯＰ割り込みを起動する。 ステップ１５４：現在実行中のＰＳＷをＳ１ＰＳＷ１５
ｂに退避する。 ステップ１５５：情報処理装置の状態を停止状態にし、
ステップ１５９に進む。 ［ハードウエアモードのときの処理］ ステップ１５６：第２のＳＴＯＰ割り込みを起動する。 ステップ１５７：現在実行中のＰＳＷをＳ２ＰＳＷ１５
ｃに退避する。 ステップ１５８：情報処理装置の状態を停止状態にす
る。 ［終了処理］ ステップ１５９：ＳＴＯＰ割り込みの処理を終了する。

【００９１】なお、ソフトウエアモードのときに実行さ
れるステップ１５３〜ステップ１５５の処理は、実施例
７に示したように、切替えフラグ６８が論理「１」でも
「０」でも実行される。また、ハードウエアモードのと
きに実行されるステップ１５６〜ステップ１５８の処理
は切替えフラグ６８が論理「１」のときに実行され、論
理「０」のときは実行されない。

【００９２】図１６は、割り込み機構４からＳＴＡＲＴ
割り込みによる割り込み要求が出た場合、ソフトウエア
モードのときに起動する第１のＳＴＡＲＴ割り込みと、
ハードウエアモードのときに起動する第２のＳＴＡＲＴ
割り込みを実現する手順を示したフローチャートであ
る。次に動作を図１６のフローチャートに基づいて説明
する。 ステップ１６１：割り込み機構４からＳＴＡＲＴ割り込
みによる割り込み要求が出される。 ステップ１６２：モードフラグ８がハードウエアモード
であるか否かをチェックし、ソフトウエアモードであれ
ばステップ１６３に進み、ハードウエアモードであれば
ステップ１６６に進む。 ［ソフトウエアモードのときの処理］ ステップ１６３：第１のＳＴＡＲＴ割り込みを起動す
る。 ステップ１６４：Ｓ１ＰＳＷ１５ｂの内容を現ＰＳＷと
して設定する。 ステップ１６５：情報処理装置の状態を動作状態にし、
ステップ１６９に進む。 ［ハードウエアモードのときの処理］ ステップ１６６：第２のＳＴＡＲＴ割り込みを起動す
る。 ステップ１６７：Ｓ２ＰＳＷ１５ｃの内容を現ＰＳＷと
して設定する。 ステップ１６８：情報処理装置の状態を動作状態にす
る。 ［終了処理］ ステップ１６９：ＳＴＡＲＴ割り込みの処理を終了す
る。

【００９３】なお、ソフトウエアモードのときに実行さ
れるステップ１６３〜ステップ１６５の処理は、実施例
７に示したように、切替えフラグ６８が論理「１」でも
「０」でも実行される。また、ハードウエアモードのと
きに実行されるステップ１６６〜ステップ１６８の処理
は切替えフラグ６８が論理「１」のときに実行され、論
理「０」のときは実行されない。

【００９４】以上のように、ハードウエア領域１１に格
納された命令列の実行中（ハードウエアモード）の状況
を確認するときは、切替えフラグ６８を論理「１」に設
定すれば、第２のＳＴＯＰ割り込みにより情報処理装置
の状態が停止状態になるので、上記命令列の実行中に使
用していたレジスタ５や主記憶１の内容を表示させたり
するなどの操作を行なうことにより、ハードウエア領域
１１の命令列のデバッグが可能となる。

【００９５】また、第２のＳＴＯＰ割り込みは、現在実
行中のＰＳＷをハードウエア領域１１に退避し、情報処
理装置を停止状態にする。さらに、第２のＳＴＡＲＴ割
り込みは、ハードウエア領域１１に退避された現在実行
中のＰＳＷを復元し、情報処理装置を動作状態にする。
従って、ハードウエア領域１１の命令列の実行中に第２
のＳＴＯＰ割り込みにより情報処理装置の状態を停止状
態にしデバッグを行なった後、再び元のハードウエア領
域１１の命令列による処理実行中の状態に復帰し処理を
継続できる。

【００９６】

【発明の効果】以上のように、請求項１の発明によれ
ば、命令又は割り込み処理をマイクロプログラムで処理
するか、主記憶中のハードウエア領域に格納された命令
列で処理するかをマイクロプログラム自身が振り分ける
ので、命令又は割り込み処理をマイクロプログラムで処
理するか上記命令列で処理するかの変更が容易に行なえ
る。

【００９７】また、請求項２の発明によれば、あらかじ
め決められた種類の命令又は割り込みの処理を開始する
ときに、マイクロプログラムが、ソフトウエア処理に戻
るために必要な情報を退避し、各命令又は割り込み種類
毎に定められた情報を各命令又は割り込み種類毎にソフ
トウエア実行時に利用するレジスタに設定するので、上
記命令列の起動処理が高速に行なえる。また、ハードウ
エア領域の先頭からの変位が格納された情報を用いて上
記命令列の先頭命令アドレスを作成するようにしたの
で、主記憶中のソフトウエア領域を拡張してもハードウ
エア領域の先頭アドレスを変更するだけでよく、命令又
は割り込み処理の追加や機能の拡張が容易に行なえる。

【００９８】また、請求項３の発明によれば、上記命令
列の実行が終了してソフトウエア処理に戻るとき、上記
命令列中に設けた命令を実行するようにし、通常のソフ
トウエアが使用する命令に不要な機能を付加してないの
で、ソフトウエアの実行速度が低下しない。

【００９９】また、請求項４の発明によれば、マイクロ
プログラムがプログラム状態語の値を、アドレス変換を
行なわないモードとあらゆる記憶保護キーに対しアクセ
ス権を許可する値とに設定するので、ハードウエアに余
分な回路を付加することなく、命令アドレス又はオペラ
ンドアドレスを実アドレスとして扱い、記憶保護も働か
せないことができる。

【０１００】また、請求項５の発明によれば、上記命令
列の開始から終了までの間は変換緩衝機構に対するアク
セスが禁止されるので、ソフトウエアを高速に実行する
ために蓄積してきた上記変換緩衝機構の情報が保存さ
れ、ソフトウエアの実行速度が低下しない。

【０１０１】また、請求項６の発明によれば、ソフトウ
エアがアクセスできないハードウエア資源に対し所定の
アドレスをつけ、このハードウエア資源とソフトウエア
実行時に利用するレジスタとの間で読み出し又は書込み
を行なう命令を設けたので、通常のソフトウエアでは直
接参照、更新することのできないハードウエア資源をア
クセスできる。

【０１０２】また、請求項７の発明によれば、上記命令
列中にアドレス変換とアクセス権チェックを行う命令を
設けたので、ハードウエアのアドレス変換器又は変換緩
衝機構を使うことなく高速に、しかもアクセス例外を起
こすことなくアドレス変換を行なうことができる。

【０１０３】そして、請求項８の発明によれば、上記命
令列で使用するために特別に設けた命令をソフトウエア
の実行時は不正命令とし、上記命令列の実行時は実行可
能とするので、ソフトウエアが誤ってこの命令を使用し
ても検出が容易であり、ソフトウエアの信頼性を高める
ことができる。

【０１０４】また、請求項９の発明によれば、特定の命
令コードと主記憶から取り出した命令の命令コードとを
命令デコーダーで比較し、一致した場合は主記憶から取
り出した命令コードに対するマイクロプログラムではな
く、上記命令列に制御を渡すマイクロプログラムを起動
するようにしたので、マイクロプログラムでの処理を上
記命令列での処理に変更することが容易に可能となる。

【０１０５】また、請求項１０の発明によれば、割り込
み処理を起動するための割り込み要求信号を上記制御記
憶に出力する割り込み制御装置と、上記割り込み要求信
号を出力するか抑止するかが設定される切替えフラグ
と、上記主記憶に格納された命令列をデバッグするデバ
ッグ割り込み処理手段とを有し、上記割り込み制御装置
が上記切替えフラグを入力し上記割り込み要求信号を出
力する場合、上記制御記憶は、上記割り込み要求信号を
入力し、上記ハードウエア領域に格納された命令列の実
行中に上記デバッグ割り込み処理手段を実行することに
より、上記ハードウエア領域に格納された命令列の実行
中にこの命令列のデバッグを行なうことができ、デバッ
グを行なう又は抑止するという切替も可能となる。

【０１０６】また、請求項１１の発明によれば、上記デ
バッグ割り込み処理手段を上記ハードウエア領域に格納
された命令列で構成したことにより、上記ハードウエア
領域に格納された命令列の実行中に上記デバッグ割り込
み処理手段を起動できるので、上記ハードウエア領域に
格納された命令列の実行中にデバッグが行なえる。ま
た、上記デバッグ割り込み処理手段を上記ハードウエア
領域に格納するので、デバッグ用の処理の追加や機能の
拡張が容易に行なえる。

【０１０７】また、請求項１２の発明によれば、上記デ
バッグ割り込み処理手段は、このデバッグ割り込み処理
手段を起動したときに起動前の状態を上記ハードウエア
領域に退避する手段と、上記デバッグ割り込み処理手段
が終了したときに上記ハードウエア領域に退避された起
動前の状態を復元する手段とを設けたことにより、上記
デバッグ割り込み処理手段で上記ハードウエア領域に格
納された命令列のデバッグが行え、かつ、上記デバッグ
割り込み処理手段が終了したときは上記ハードウエア領
域に格納された命令列の実行中の状態を復元するので、
元の上記ハードウエア領域に格納された命令列の処理を
継続できる。

【０１０８】また、請求項１３の発明によれば、上記デ
バッグ割り込み処理手段を上記制御記憶に格納されたデ
バッグ割り込み処理手段で構成したことにより、情報処
理装置の状態を制御するための割り込みなどの割り込み
処理を起動できるので、上記ハードウエア領域に格納さ
れた命令列の実行中にデバッグが行なえる。

【０１０９】また、請求項１４の発明によれば、上記制
御記憶に格納されたデバッグ割り込み処理手段は、この
デバッグ割り込み処理手段を起動したときに起動前の状
態を上記ハードウエア領域に退避する手段と、上記デバ
ッグ割り込み処理手段が終了したときに上記ハードウエ
ア領域に退避された起動前の状態を復元する手段とを設
けたことにより、上記デバッグ割り込み処理手段で上記
ハードウエア領域に格納された命令列のデバッグが行
え、かつ、上記デバッグ割り込み処理手段が終了したと
きは上記ハードウエア領域に格納された命令列の実行中
の状態を復元するので、元の上記ハードウエア領域に格
納された命令列の処理を継続できる。

【図面の簡単な説明】

【図１】この発明の実施例１における情報処理装置の構
成図である。

【図２】この発明の実施例１における情報処理装置の主
記憶の分割を示す構成説明図である。

【図３】この発明の実施例１における情報処理装置の主
記憶のハードウエア領域の割りつけを示す構成説明図で
ある。

【図４】この発明の実施例１における情報処理装置のハ
ードウエア領域の命令列のための新プログラム状態語を
求める方法を示す説明図である。

【図５】この発明の実施例１における情報処理装置の命
令実行手順を示すフロ−チャ−トである。

【図６】この発明の実施例２における情報処理装置のＴ
ＬＢの構成図である。

【図７】この発明の実施例２における情報処理装置のＴ
ＬＢパージ信号生成部を示す構成図である。

【図８】この発明の実施例３における情報処理装置の命
令デコーダの構成図である。

【図９】この発明の実施例４における主記憶上のデータ
を時刻機構に設定するための命令を主記憶のハードウエ
ア領域の命令列で実現した場合のフローチャ−トであ
る。

【図１０】この発明の実施例７における情報処理装置の
割り込み機構の構成図である。

【図１１】この発明の実施例８における情報処理装置の
主記憶のハードウェア領域の割付を示す図である。

【図１２】この発明の実施例８における情報処理装置の
エントリーテーブル内部を示す図である。

【図１３】この発明の実施例８におけるハードウエア領
域の命令列で割り込み処理を実現する手順を示すフロー
チャーとである。

【図１４】この発明の実施例９における情報処理装置の
主記憶のハードウエア領域の割り付けを示す図である。

【図１５】この発明の実施例９における情報処理装置を
停止状態にする割り込み処理を実現する手順を示すフロ
ーチャートである。

【図１６】この発明の実施例９における情報処理装置を
動作状態にする割り込み処理を実現する手順を示すフロ
ーチャートである。

【図１７】従来の情報処理装置の主記憶の分割を説明す
る構成説明図である。

【図１８】従来の情報処理装置のプログラム割り込み時
のアドレス生成手段を示す構成図である。

【図１９】従来の情報処理装置のレジスタへのアクセス
を説明する説明図である。

【図２０】従来の情報処理装置のメモリ・アクセス制御
手段の構成図である。

【符号の説明】

１ 主記憶 ２ メモリアクセス手段 ３ 命令デコーダ ４ 割り込み機構 ５ レジスタ ６ ハードウエア資源 ７ 制御記憶 ８ モードフラグ ９ 算術論理演算器 １０ ソフトウエア領域 １１ ハードウエア領域 １２ ハードウエア領域の固定領域 １３ プログラム格納領域 １４ レジスタ退避領域 １４ａ 第２レジスタ退避領域 １５ ＰＳＷ退避領域 １５ａ Ｒ２ＰＳＷ １５ｂ Ｓ１ＰＳＷ １５ｃ Ｓ２ＰＳＷ １６ エントリーテーブル １６ａ 第１エントリーアドレス １６ｂ 第２エントリーアドレス １７ 境界アドレス １８ エントリーアドレスの境界アドレスからの変移 １９ エントリーアドレス ２０ 固定値 ２１ 新ＰＳＷ ２２ 新ＰＳＷの命令アドレス以外の部分 ２３ 新ＰＳＷの命令アドレス部分 ３０ ＴＬＢ制御部 ３１ ＴＬＢヒット信号 ３２ ＴＬＢミス信号 ３３ ＴＬＢデータ部 ３４ アドレス変換器 ３５ インバーター ３６ ＡＮＤゲート ３７ ＡＮＤゲート ３８ ＡＮＤゲート ３９ ＡＮＤゲート ５０ 命令バス ５１ 組合せ回路 ５２ 制御信号 ５３ レジスタ ５４ 比較器 ５５ 比較一致信号 ５６ 固定値 ５７ 制御ビット ５８ ゲート ５９ ゲート ６０ ゲート ６１ ＴＬＲＡ命令 ６２ ＳＴＣＳ命令 ６５ 割り込み要求信号 ６７ 割り込み要求部 ６８ 切替えフラグ ６９ａ ＡＮＤゲート ６９ｂ ＮＡＮＤゲート ６９ｃ インバーター ７０ ソフトウエア領域 ７１ ＳＡＰ ７２ ハードウエア領域 ７３ ＨＡＰ ７４ ゲート ７５ ゲート ７６ ゲート ７７ ベース・レジスタ ７８ インデックス・レジスタ ７９ ３入力加算器 ８０ フリップフロップ ８１ レジスタ・スタック ８２ アドレス・レジスタ ８３ 境界アドレス・レジスタ ８４ 比較器 ８５ フリップ・フロップ ８６ ＮＯＴゲート ８７ ＡＮＤゲート ８８ ＡＮＤゲート ８９ ＡＮＤゲート

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−191934（ＪＰ，Ａ) 特開 昭60−105043（ＪＰ，Ａ) 特開 昭59−71550（ＪＰ，Ａ) 特開 平５−181670（ＪＰ，Ａ) 特開 昭60−65336（ＪＰ，Ａ) 特開 平２−83739（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 9/30 - 9/355 G06F 9/40 - 9/42 390 G06F 9/22 - 9/28 320

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】 主記憶と、マイクロプログラムが格納さ
   れた制御記憶とを具備し、 上記主記憶は通常のソフトウエアが格納されたソフトウ
   エア領域とあらかじめ決められた種類の命令又は割り込
   みの処理を実現するための命令列が格納され、ソフトウ
   エアがアクセスできないハードウエア領域とに分割さ
   れ、 上記マイクロプログラムはそのマイクロプログラム自身
   によって命令又は割り込みを処理するか、上記ハードウ
   エア領域に格納された命令列によって命令又は割り込み
   を処理するかを振り分ける構成としたことを特徴とする
   情報処理装置。
2. 【請求項２】 通常のソフトウエアが格納されたソフト
   ウエア領域とあらかじめ決められた種類の命令又は割り
   込みの処理を実現するための命令列が格納され、ソフト
   ウエアがアクセスできないハードウエア領域とに分割さ
   れた主記憶と、マイクロプログラムが格納された制御記
   憶と、ソフトウエア実行時に利用するレジスタとを具備
   し、上記主記憶中のソフトウエア領域とハードウエア領
   域の境界情報を境界アドレスとし、上記各命令列の先頭
   命令アドレスを上記境界アドレスからの変位情報として
   上記ハードウエア領域に格納した情報処理装置であっ
   て、 上記マイクロプログラムは上記各命令列を実行すること
   であらかじめ決められた種類の命令又は割り込みの処理
   を開始するときに、 上記レジスタの内容及び現実行中のプログラム状態語を
   上記ハードウエア領域に退避し、 各命令又は割り込み種類毎に定められた情報を各命令又
   は割り込み種類毎に上記レジスタに設定し、 上記変位情報を用いて上記命令列の先頭命令アドレスを
   作成し、この先頭命令アドレスを用いて新プログラム状
   態語を作成する構成としたことを特徴とする情報処理装
   置。
3. 【請求項３】 通常のソフトウエアが格納されたソフト
   ウエア領域とあらかじめ決められた種類の命令又は割り
   込みの処理を実現するための命令列が格納され、ソフト
   ウエアがアクセスできないハードウエア領域とに分割さ
   れた主記憶と、マイクロプログラムが格納された制御記
   憶と、ソフトウエア実行時に利用するレジスタとを具備
   し、上記命令列を実行するときに上記レジスタの内容及
   び現実行中のプログラム状態語を上記ハードウエア領域
   に退避する情報処理装置であって、 上記命令列の実行が終了してソフトウエア処理に戻ると
   きに、 上記ハードウエア領域に退避されたレジスタの内容及び
   プログラム状態語を取り出して各々上記レジスタ及びプ
   ログラム状態語に回復する命令を上記命令列中に設けた
   ことを特徴とする請求項１記載の情報処理装置。
4. 【請求項４】 上記主記憶をアクセスするメモリアクセ
   ス手段を設け、このメモリアクセス手段に仮想アドレス
   を実アドレスに変換するアドレス変換機構、及び記憶保
   護のための記憶保護機構を備えるとともに、上記プログ
   ラム状態語にアドレス変換を行なうか否かを制御するア
   ドレス変換モード情報と上記主記憶に対するアクセス権
   を制御するアクセス権情報とを具備し、 上記命令列の実行開始に先だって、マイクロプログラム
   が、上記アドレス変換モード情報をアドレス変換を行な
   わないモードに、及び上記アクセス権情報を上記記憶保
   護機構に対しどの様な場合でもアクセス権を許可する値
   とに設定し、さらに上記マイクロプログラムは、上記命
   令列の実行中は上記プログラム状態語を変更する命令の
   実行を禁止する構成としたことを特徴とする請求項１記
   載の情報処理装置。
5. 【請求項５】 上記仮想アドレスと上記実アドレスを格
   納する変換緩衝機構を備え、 上記命令列の開始から終了まで上記変換緩衝機構に対す
   るアクセスを禁止する手段を備えたことを特徴とする請
   求項４記載の情報処理装置。
6. 【請求項６】 ソフトウエアがアクセスできないハード
   ウエア資源と、ソフトウエア実行時に利用するレジスタ
   とを備え、上記ハードウエア資源に対し所定のアドレス
   をつけた情報処理装置であって、 上記ハードウエア資源と上記レジスタとの間で読み出し
   又は書込みを行なう命令を上記命令列中に設けたことを
   特徴とする請求項１記載の情報処理装置。
7. 【請求項７】 アドレス変換とアクセス権チェックでア
   クセス例外の有無を検出し、無の場合はアドレス変換に
   よって得られた実アドレスを出力し、有の場合は変換対
   象となるアドレスとともに例外コードを出力する命令を
   上記命令列中に設けたことを特徴とする請求項１又は請
   求項４記載の情報処理装置。
8. 【請求項８】 主記憶の命令を解読する命令デコーダ
   と、上記ハードウエア領域に格納された命令列を実行中
   か否かを上記マイクロプログラムにより設定されるモー
   ドフラグとを備え、このモードフラグの表示を上記命令
   デコーダが参照し、上記命令デコーダは、上記ハードウ
   エア領域に格納された命令列で使用するために特別に設
   けた命令を、上記命令列以外の実行時は不正命令とする
   構成としたことを特徴とする請求項１記載の情報処理装
   置。
9. 【請求項９】 あらかじめ決まった種類の命令コードを
   設定する命令コードレジスタと、上記主記憶の命令を解
   読する命令デコーダと、上記命令コードレジスタの値と
   上記命令デコーダに供給された命令コードとが一致する
   かどうかを検出する比較器とを設け、 この比較器が一致を検出したとき、上記命令デコーダー
   は、割り込み処理を実行するマイクロプログラム起動用
   の制御信号を出力し、このマイクロプログラムは、上記
   命令デコーダーに供給された命令を上記ハードウエア領
   域に格納された命令列によって処理を実行する構成とし
   たことを特徴とする請求項１又は請求項２記載の情報処
   理装置。
10. 【請求項１０】 割り込み処理を起動するための割り込
    み要求信号を上記制御記憶に出力する割り込み制御装置
    と、上記割り込み要求信号を出力するか抑止するかが設
    定される切替えフラグと、上記主記憶に格納された命令
    列をデバッグするデバッグ割り込み処理手段とを有し、
    上記割り込み制御装置が上記切替えフラグを入力し上記
    割り込み要求信号を出力する場合、上記制御記憶は、上
    記割り込み要求信号を入力し、上記ハードウエア領域に
    格納された命令列の実行中に上記デバッグ割り込み処理
    手段を実行することを特徴とする請求項１〜３の何れか
    に記載の情報処理装置。
11. 【請求項１１】 上記デバッグ割り込み処理手段を上記
    ハードウエア領域に格納された命令列で構成したことを
    特徴とする請求項１０記載の情報処理装置。
12. 【請求項１２】 上記デバッグ割り込み処理手段は、こ
    のデバッグ割り込み処理手段を起動したときに起動前の
    状態を上記ハードウエア領域に退避する手段と、上記デ
    バッグ割り込み処理手段が終了したときに上記ハードウ
    エア領域に退避された起動前の状態を復元する手段とを
    設けたことを特徴とする請求項１１記載の情報処理装
    置。
13. 【請求項１３】 上記デバッグ割り込み処理手段を上記
    制御記憶に格納されたデバッグ割り込み処理手段で構成
    したことを特徴とする請求項１０記載の情報処理装置。
14. 【請求項１４】 上記制御記憶に格納されたデバッグ割
    り込み処理手段は、このデバッグ割り込み処理手段を起
    動したときに起動前の状態を上記ハードウエア領域に退
    避する手段と、上記デバッグ割り込み処理手段が終了し
    たときに上記ハードウエア領域に退避された起動前の状
    態を復元する手段とを設けたことを特徴とする請求項１
    ３記載の情報処理装置。