JP2868440B2 - Motion vector search method and search device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、ディジタル動画像
の情報圧縮に適用される動きベクトル探索装置に係り、
特に、現画像の一部を構成する現符号化ブロックの画素
データと前符号化画像上のサーチウィンドウ内の複数の
候補ブロックの画素データとに基づいて算出されたそれ
ぞれのディストーションによって動きベクトルを探索す
る動きベクトル探索装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motion vector search apparatus applied to information compression of digital moving images,
In particular, a motion vector is searched for by each of the distortions calculated based on the pixel data of the current coded block constituting a part of the current image and the pixel data of a plurality of candidate blocks in the search window on the previous coded image. To a motion vector search device.

【０００２】[0002]

【従来の技術】文字、図形、音声、映像などの異なる情
報をデジタルデータで表現し、これらのメディアを統合
して一元的に取り扱うマルチメディアが近年注目を浴び
ている。このマルチメディアをより効果的に実現するキ
ー・テクノロジーのひとつとして情報圧縮技術がある。
情報圧縮技術は、情報の冗長性に着目し、冗長な部分の
情報を削減することにより、情報量を少なくする技術で
あり、これにより大量の情報を効率的に処理し、蓄積
し、伝送することが可能となる。2. Description of the Related Art In recent years, multimedia which expresses different information such as characters, figures, voices, and images by digital data, and integrates these media and handles them in a unified manner has attracted attention in recent years. One of the key technologies to realize this multimedia more effectively is information compression technology.
Information compression technology is a technology that focuses on information redundancy and reduces the amount of information by reducing the information in redundant parts, thereby efficiently processing, storing, and transmitting a large amount of information. It becomes possible.

【０００３】各種のメディアの情報量には大きな差があ
り、とりわけ、動画像は膨大な情報量を有するため、大
幅な情報の圧縮が必要となる。情報の圧縮方法には各種
方式があり、これらの方式を組み合わせることにより、
大幅な圧縮を実現している。一般に、これらの圧縮機能
はＬＳＩ（Large scale integrated circuit）として提
供されている。[0003] There is a large difference in the amount of information of various media. In particular, since a moving image has a huge amount of information, a large amount of information compression is required. There are various methods for compressing information, and by combining these methods,
Significant compression has been achieved. Generally, these compression functions are provided as an LSI (Large scale integrated circuit).

【０００４】動画像情報の圧縮方式の一つとして、動画
像の一部を構成する２つの画面間の時間的な相関関係に
基づいて情報圧縮を行う方式が知られている。この圧縮
方式には、例えば、単純フレーム間予測符号化方式、動
き補償フレーム間予測符号化方式がある。ここで、フレ
ームとは、動画像を構成する１枚の画面を表わす。以
下、単純フレーム間予測符号化方式および動き補償フレ
ーム間予測符号化方式について説明する。As one of the compression methods for moving image information, there is known a method for compressing information based on a temporal correlation between two screens constituting a part of a moving image. This compression method includes, for example, a simple inter-frame prediction coding method and a motion compensation inter-frame prediction coding method. Here, the frame represents one screen constituting a moving image. Hereinafter, the simple inter-frame prediction coding method and the motion compensation inter-frame prediction coding method will be described.

【０００５】図４５は単純フレーム間予測符号化方式を
示す図である。単純フレーム間予測符号化方式において
は、互いに位置的に対応する現画像１００の各画素デー
タと前符号化画像２００の各画素データとの差分値を算
出し、この差分値を適当な閾値と比較して、有意画素デ
ータと非有意画素データとに識別する。有意画素データ
は、この差分値が閾値より大きい場合に相当し、前符号
化画像２００から現画像１００を予測する際に省略する
ことのできないデータである。一方、非有意画素データ
は、この差分値が閾値以下の場合に相当し、前符号化画
像２００から現画像１００を予測する際に削減すること
が可能なデータである。FIG. 45 is a diagram showing a simple inter-frame predictive coding method. In the simple inter-frame predictive coding method, a difference value between each pixel data of the current image 100 and each pixel data of the previous coded image 200 corresponding to each other is calculated, and the difference value is compared with an appropriate threshold value. Then, it is distinguished between significant pixel data and insignificant pixel data. The significant pixel data corresponds to a case where the difference value is larger than a threshold value, and is data that cannot be omitted when predicting the current image 100 from the previous encoded image 200. On the other hand, insignificant pixel data corresponds to a case where the difference value is equal to or smaller than the threshold value, and is data that can be reduced when the current image 100 is predicted from the pre-encoded image 200.

【０００６】なお、前符号化画像２００は、現画像１０
０よりも過去の画像であっても、未来の画像であっても
よいが、現画像１００よりも時間的に先に符号化される
画像である。例えば、図４５に示すように、前符号化画
像２００における人物像１０が現画像１００において右
方向に移動してる場合、有意画素データを示す領域は、
２つの有意画素領域２０および２１によって示される。
有意画素領域２０に位置的に対応する現画像１００上の
画素データは、この画素データと有意画素領域２０との
差分値および有意画素領域２０によって表わすことがで
き、有意画素領域２１に位置的に対応する現画像１００
上の画素データは、この画素データと有意画素領域２１
との差分値および有意画素領域２１によって表わすこと
ができる。残りの非有意画素領域は、この非有意画素領
域と位置的に対応する前符号化画像２００の画素データ
そのものによって表わすことができる。Note that the pre-encoded image 200 is
The image may be an image earlier than 0 or a future image, but is an image that is encoded earlier than the current image 100 in time. For example, as shown in FIG. 45, when the human image 10 in the pre-encoded image 200 is moving rightward in the current image 100, the area indicating significant pixel data is
Indicated by two significant pixel regions 20 and 21.
Pixel data on the current image 100 corresponding to the significant pixel region 20 can be represented by a difference value between the pixel data and the significant pixel region 20 and the significant pixel region 20. Corresponding current image 100
The upper pixel data indicates that this pixel data and the significant pixel area 21
And the significant pixel area 21. The remaining non-significant pixel area can be represented by the pixel data itself of the pre-encoded image 200 corresponding to the non-significant pixel area.

【０００７】単純フレーム間予測符号化方式では、有意
画素数が少ないほど予測の際に必要な差分値のデータ量
を少なくすることができるので、圧縮効率を向上するこ
とができる。また、閾値を高く設定することによって有
意画素数を少なくして圧縮効率をさらに向上することも
できるが、閾値を高くしすぎると、画像の動きがぎくし
ゃくして不自然になったり、動くべき画像の一部が残像
として現れたりするため、画像品質が著しく劣化すると
いった不具合が発生する。In the simple inter-frame predictive coding method, the smaller the number of significant pixels, the smaller the data amount of the difference value required for prediction, so that the compression efficiency can be improved. Also, by setting a high threshold, the number of significant pixels can be reduced to further improve the compression efficiency.However, if the threshold is set too high, the image becomes jerky and unnatural, May appear as an afterimage, causing a problem that the image quality is significantly deteriorated.

【０００８】このように、単純フレーム間予測符号化方
式では、現画像１００を前符号化画像２００の同一位置
の画素データに基づいて予測するので、現画像１００と
前符号化画像２００との間の画像上の変化が小さいとき
には高い圧縮効率を実現することができるが、図４５に
示されるように、画像の一部が画像上で大幅に移動する
ような場合には、単純フレーム間予測符号化方式よりも
次に説明する動き補償フレーム間予測符号化方式を用い
た方が圧縮効率は高くなる。As described above, in the simple inter-frame predictive coding method, the current image 100 is predicted based on the pixel data at the same position of the previous coded image 200. When the change on the image is small, a high compression efficiency can be realized. However, as shown in FIG. 45, when a part of the image moves largely on the image, The compression efficiency is higher when the motion-compensated inter-frame prediction coding method described below is used than in the coding method.

【０００９】動き補償フレーム間予測符号化方式では、
図４６に示されるように、人物像１０が移動した場合、
図４６に示される動きベクトルＭＶを算出する。動きベ
クトルＭＶは、人物像１０の移動方向および移動距離を
表わし、この動きベクトルＭＶと前符号化画像２００の
人物像１０を形成する画素データとによって、現画像１
００上の人物像１０を予測する。この場合、有意画素領
域は領域２０のみになる。したがって、動き補償フレー
ム間予測符号化方式のほうが、有意画素数を大幅に少な
くすることができるので、画像情報の圧縮効率を大幅に
向上することができる。In the motion compensation inter-frame prediction coding method,
As shown in FIG. 46, when the human image 10 moves,
The motion vector MV shown in FIG. 46 is calculated. The motion vector MV indicates the moving direction and the moving distance of the human image 10.
A person image 10 on 00 is predicted. In this case, the significant pixel region is only the region 20. Therefore, the motion-compensated inter-frame prediction coding method can significantly reduce the number of significant pixels, and can greatly improve the compression efficiency of image information.

【００１０】ところで、国際標準方式であるＩＴＵ−Ｔ
（International telecommunication Union-Telecommun
ication Standardization Sector）Ｈ．２６１による動
き補償フレーム間予測方式では、まず、図４７に示すよ
うに、現画像１０１を複数のブロックに分割し、その一
つのブロック（以下、現符号化ブロックと呼ぶ）１７０
に類似した同一サイズの複数のブロック３７０（以下、
候補ブロックと呼ぶ）を含むサーチウィンドウ２７０を
前符号化画像２０１上で特定し、サーチウインド２７０
内に含まれる複数の候補ブロック３７０と現符号化ブロ
ック１７０とのディストーションを算出する。Incidentally, the ITU-T which is an international standard system
(International telecommunication Union-Telecommun
ication Standardization Sector) H. In the motion compensation inter-frame prediction method according to H.261, first, as shown in FIG.
A plurality of blocks 370 of the same size similar to
(Referred to as a candidate block) is specified on the pre-encoded image 201 and the search window 270 is specified.
Is calculated between the plurality of candidate blocks 370 and the current coded block 170.

【００１１】ここで、ディストーションとは、各候補ブ
ロック３７０と現符号化ブロック１７０との類似性を表
わすものであり、各候補ブロック内の位置的に対応する
画素データの差分値をそれぞれ求め、これらの差分値が
相殺されないように絶対値演算または二乗演算等によっ
て正数データに変換して累積した値で示される。次に、
算出されたディストーションの中から最小の値をもつデ
ィストーションを特定し、この最小ディストーションを
有する候補ブロック３７０と現符号化ブロック１７０に
基づいて動きベクトルＭＶが算出される。Here, the distortion indicates the similarity between each candidate block 370 and the current coding block 170, and obtains the difference value of the pixel data corresponding to the position in each candidate block. Are converted into positive data by an absolute value operation, a square operation, or the like so as not to cancel out the difference value, and the value is accumulated. next,
The distortion having the minimum value is specified from the calculated distortions, and the motion vector MV is calculated based on the candidate block 370 having the minimum distortion and the current coding block 170.

【００１２】さらに、現符号化ブロック１７０、サーチ
ウィンドウ２７０、候補ブロック３７０の関係について
説明する。図４８（ｂ）に示すように、現符号化ブロッ
ク１７０がＮ行Ｍ列の画素から構成され、図４８（ａ）
に示すように、サーチウィンドウ２７０がＨ行Ｌ列の画
素から構成されるとすると、現符号化ブロック１７０に
類似した候補ブロック３７０は、サーチウィンドウ２７
０内に（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個存在する。Further, the relationship between the current coding block 170, the search window 270, and the candidate block 370 will be described. As shown in FIG. 48B, the current coding block 170 is composed of N rows and M columns of pixels.
Assuming that the search window 270 is composed of pixels in H rows and L columns as shown in FIG.
There are (H−N + 1) × (L−M + 1) pieces in 0.

【００１３】また、現符号化ブロック１７０の左上角の
画素データをａ（０，０）で表わすとすると、サーチウ
ィンドウ２７０内でこの画素データａ（０，０）に位置
的に対応する各候補ブロック３７０の画素の取り得る範
囲は、図４８（ａ）の斜線領域で示される。現符号化ブ
ロック１７０内の画素データと各候補ブロック３７０内
の画素データとの位置的な対応関係を図４９に示す。図
４９に示すように、現符号化ブロック１７０内の画素デ
ータａ（ｍ，ｎ）に位置的に対応する各候補ブロック３
７０内の画素データは、サーチウィンドウ２７０内の画
素データｂ（ｌ＋ｍ，ｈ＋ｎ）で表わされる。ここで、
ｈおよびｌはサーチウィンドウ２７０内の各候補ブロッ
ク３７０を特定する値であり、サーチウィンドウ２７０
内の画素データｂ（ｌ，ｈ）は候補ブロック３７０の左
上角の画素データであり、現符号化ブロック１７０の左
上角の画素データａ（０，０）に位置的に対応する。Assuming that pixel data at the upper left corner of the current encoding block 170 is represented by a (0,0), each candidate positionally corresponding to this pixel data a (0,0) in the search window 270 The range that the pixel in block 370 can take is indicated by the shaded area in FIG. FIG. 49 shows the positional correspondence between the pixel data in the current coding block 170 and the pixel data in each candidate block 370. As shown in FIG. 49, each candidate block 3 corresponding to the pixel data a (m, n) in the current coding block 170 in position.
The pixel data in 70 is represented by pixel data b (l + m, h + n) in the search window 270. here,
h and l are values that specify each candidate block 370 in the search window 270;
Pixel data b (l, h) in the upper left corner of the candidate block 370 corresponds to the pixel data a (0, 0) in the upper left corner of the current coding block 170.

【００１４】図４８および図４９に示された現符号化ブ
ロック１７０、サーチウィンドウ２７０および複数の候
補ブロック３７０において、現符号化ブロック１７０と
各候補ブロック３７０とのディストーションをＤ（ｌ，
ｈ）とすると、Ｄ（ｌ，ｈ）は以下の式により表わされ
る。In the current coding block 170, the search window 270 and the plurality of candidate blocks 370 shown in FIGS.
h), D (l, h) is represented by the following equation.

【００１５】[0015]

【数１】 (Equation 1)

【００１６】ここで、‖‖はディストーションを演算す
るノルムを示し、ｄ（ｍ，ｎ）は、 ｄ（ｍ，ｎ）＝ｂ（ｌ＋ｍ，ｈ＋ｎ）−ａ（ｍ，ｎ） で表わされ、現符号化ブロック１７０の画素データおよ
び位置的に対応する各候補ブロック３７０の画素データ
の差分値である局所ディストーションを示している。ノ
ルム演算は、一般に、絶対値演算および二乗演算が用い
られるが、計算の複雑さと効率の点で絶対値演算が最も
頻繁に用いられる。Here, ‖‖ indicates a norm for calculating the distortion, and d (m, n) is expressed by d (m, n) = b (l + m, h + n) -a (m, n). A local distortion, which is a difference value between the pixel data of the current coding block 170 and the pixel data of each candidate block 370 corresponding to the position, is shown. The norm operation generally uses an absolute value operation and a square operation, but the absolute value operation is most frequently used in terms of computational complexity and efficiency.

【００１７】なお、動き補償フレーム間予測方式におい
て、現画像と前符号化画像をブロック単位で比較する方
法は、ブロック・マッチング法と呼ばれており、さら
に、サーチウィンドウ内に含まれる全ての候補ブロック
と現符号化ブロックとを比較する場合には、フル・サー
チ・ブロック・マッチング法（全点探索法）と呼ばれて
いる。In the motion-compensated inter-frame prediction method, a method of comparing the current image and the previous coded image on a block basis is called a block matching method. When the block is compared with the current coded block, it is called a full search block matching method (all-point search method).

【００１８】この全点探索法を用いて動きベクトルを求
める方法および装置として、例えば、特開平２−２１３
２９１号公報の二次元アニメート画像の連続画像を表わ
すデータ信号を処理するための方法および回路が知られ
ている。この方法および回路においては、演算時間を短
縮するため、候補ブロックの数だけプロセッサエレメン
トを配置して、プロセッサエレメントに供給されたサー
チエリアのデータを全体として上方向、下方向および左
方向に切り換えてスキャニングを行うことでディストー
ションを求めている。As a method and an apparatus for obtaining a motion vector using the all-points search method, for example, Japanese Patent Laid-Open No. Hei 2-213
No. 291 is known a method and a circuit for processing a data signal representing a continuous image of a two-dimensional animated image. In this method and circuit, in order to reduce the operation time, processor elements are arranged by the number of candidate blocks, and the data of the search area supplied to the processor elements is switched as a whole in the upward, downward and left directions. I'm looking for distortion by scanning.

【００１９】すなわち、図５０および図５１に示すよう
に、ｌおよびｈを ｌ＝０，１，２ ｈ＝０，１，２ で表わすとすると、まず、各プロセッサエレメントにサ
ーチウィンドウの画素データが入力されるとともに、現
符号化ブロックの画素データａ（０，０）が入力された
サイクル０では、各プロセッサエレメントでは、局所デ
ィストーション ｜ｂ（ｌ，ｈ）−ａ（０，０）｜ の計算およびストアが行われる。That is, as shown in FIGS. 50 and 51, if l and h are represented by l = 0,1,2 and h = 0,1,2, first, the pixel data of the search window is stored in each processor element. In the cycle 0 in which the pixel data a (0,0) of the current coding block is input as well as the pixel data a (0,0) of the current coding block, each processor element calculates the local distortion | b (l, h) -a (0,0) | And store is done.

【００２０】次のサイクル１では、サーチウィンドウの
各画素データを全体として上に移動するとともに、現符
号化ブロックの画素データａ（０，１）が入力されるこ
とで局所ディストーション ｜ｂ（ｌ，ｈ＋１）−ａ（０，１）｜ の計算が行われ、さらに、サイクル０で計算された局所
ディストーションに加算されてストアされる。In the next cycle 1, each pixel data in the search window is moved upward as a whole, and the pixel data a (0, 1) of the current coded block is inputted, so that the local distortion | b (l, h + 1) -a (0,1) | is further added to the local distortion calculated in cycle 0 and stored.

【００２１】次いで、サイクル２では、サーチウィンド
ウの各画素データを全体として左に移動するとともに、
現符号化ブロックの画素データａ（１，１）が入力され
ることで局所ディストーション ｜ｂ（ｌ＋１，ｈ＋１）−ａ（１，１）｜ の計算が行われ、さらに、サイクル１での演算結果に加
算されてストアされる。Next, in cycle 2, each pixel data of the search window is moved to the left as a whole,
By inputting the pixel data a (1,1) of the current coded block, the local distortion | b (l + 1, h + 1) -a (1,1) | is calculated, and the operation result in cycle 1 And stored.

【００２２】次いで、サイクル３では、サーチウィンド
ウの各画素データを全体として下に移動するとともに、
現符号化ブロックの画素データａ（１，０）が入力され
ることで ｜ｂ（ｌ＋１，ｈ）−ａ（１，０）｜ の計算が行われ、さらに、サイクル２での演算結果に加
算されてストアされ、結果として配置したプロセッサエ
レメントと同数の９個の候補ブロックに対応する各候補
ブロックと現符号化ブロックとのディストーションが計
算される。Next, in cycle 3, each pixel data of the search window is moved downward as a whole,
| B (l + 1, h) -a (1,0) | is calculated by inputting pixel data a (1,0) of the current coding block, and further added to the operation result in cycle 2. Then, the distortion between each candidate block corresponding to the same number of nine candidate blocks as the processor elements arranged as a result and the current coded block is calculated.

【００２３】次いで、この９個のディストーションの中
から検出された最小ディストーションに基づいて動きベ
クトルが求められる。一般に、動きベクトルを探索する
処理は、ディストーションの演算と画像メモリへのアク
セスが大部分を占め、膨大な処理を行うために高速のＬ
ＳＩが要求される。これに対し、上記動きベクトル探索
装置は、２次元のシストリックアレー構造を採用し、Ｌ
ＳＩチップ内に複数のプロセッサエレメントを配置し
て、並列動作を行うことにより動きベクトル探索処理の
高速化を実現している。Next, a motion vector is obtained based on the minimum distortion detected from the nine distortions. In general, most of the processing for searching for a motion vector is performed by calculating a distortion and accessing an image memory.
SI is required. On the other hand, the motion vector search device adopts a two-dimensional systolic array structure,
By arranging a plurality of processor elements in the SI chip and performing a parallel operation, a high-speed motion vector search process is realized.

【００２４】[0024]

【発明が解決しようとする課題】しかしながら、従来の
動きベクトル探索装置にあっては、図５０〜図５１に示
すように、サーチウィンドウの画素データは、ディスト
ーションの算出に使用され、最も左の列のプロセッサエ
レメントの左方向にスキャンされると消滅し、複数の現
画像ブロックに対してそれぞれサーチウィンドウを設定
してディストーションを算出する場合、同じサーチウィ
ンドウの画素データを参照画像の画素データが記憶され
た画像メモリに何回もアクセスする必要があるため、プ
ロセッサエレメントによりディストーションを演算する
時間より、入力すべきサーチウィンドウの画素データを
画像メモリにアクセスする時間のほうが長くかかってし
まい、画像メモリへの参照画像の画素データのアクセス
速度が全体の処理速度の向上を妨げる原因となってしま
うといった問題があった。However, in the conventional motion vector search apparatus, as shown in FIGS. 50 to 51, the pixel data of the search window is used for calculating the distortion, and the leftmost column is used. Disappears when scanned to the left of the processor element, and when calculating a distortion by setting a search window for each of a plurality of current image blocks, pixel data of the same search window is stored as pixel data of a reference image. Since it is necessary to access the image memory many times, it takes longer to access the image memory for the pixel data of the search window to be input than to calculate the distortion by the processor element. The access speed of the pixel data of the reference image is the whole process There is a problem that becomes a cause that prevents the improvement of the time.

【００２５】そこで、本発明は、同じサーチウィンドウ
の画素データを共有する複数の現画像ブロックに対し
て、一つの現画像ブロックに対応するディストーション
の算出に使用されたサーチウィンドウの画素データのう
ち、プロセッサエレメントから消滅してしまう画素デー
タを保持するレジスタを設け、レジスタに保持された画
素データを再度プロセッサエレメントに戻して異なる現
画像ブロック対応するディストーションを算出すること
で、サーチウィンドウの画素データを画像メモリにアク
セスするデータ量を少なくし、相対的に動きベクトル探
索処理を高速化することができる動きベクトル探索方法
および探索装置を提供することを目的とする。Therefore, according to the present invention, for a plurality of current image blocks sharing the same search window pixel data, of the search window pixel data used for calculating the distortion corresponding to one current image block, A register for holding pixel data that disappears from the processor element is provided, and the pixel data held in the register is returned to the processor element again to calculate a distortion corresponding to a different current image block, so that the pixel data in the search window is imaged. An object of the present invention is to provide a motion vector search method and a search device capable of reducing the amount of data accessing a memory and relatively speeding up a motion vector search process.

【００２６】[0026]

【課題を解決するための手段】請求項１に記載の発明
は、動画像を部分的に構成する現画像を前記動画像を部
分的に構成する参照画像に基づいて予測するのに用いら
れる動きベクトルを探索する方法であり、前記現画像が
画素データを有する複数行複数列の画素により表わされ
る複数の現画像ブロックを含み、前記参照画像がそれぞ
れ画素データを有する前記現画像ブロックと同一サイズ
の複数の候補ブロックを含み、前記現画像ブロック毎
に、前記複数の候補ブロックのうち該現画像ブロックに
類似する何れか１つの候補ブロックのブロック位置と該
現画像ブロックのブロック位置とによって、前記動きベ
クトルを特定する動きベクトル探索方法であって、前記
複数の現画像ブロックの画素データと、それぞれ前記参
照画像の複数の候補ブロックのうち少なくとも２つの候
補ブロックを含む複数のサーチウィンドウの画素データ
と、を準備する工程と、前記サーチウィンドウおよび前
記現画像ブロックのサイズに応じた探索領域を形成し該
探索領域内に前記サーチウィンドウ内の各候補ブロック
の画素データの一部を入力して保持するとともに該保持
した画素データを前記探索領域の所定方向に転送する第
１の画素データ転送保持手段と、前記第１の画素データ
転送保持手段との間で画素データを授受し前記第１の画
素データ転送保持手段と共に前記サーチウィンドウの画
素データを前記探索領域を通る所定の転送経路に沿って
転送する第２の画素データ転送保持手段と、前記転送経
路に沿って転送される画素データの一部を前記第１およ
び第２の画素データ転送保持手段から入力し出力する第
３の画素データ転送保持手段と、をそれぞれ準備する工
程と、前記サーチウィンドウの画素データを前記第１お
よび第２の画素データ転送保持手段に入力するととも
に、前記第１および第２の画素データ転送保持手段によ
り前記サーチウィンドウの画素データを前記転送経路に
沿って転送するウィンドウデータ転送工程と、前記現画
像ブロックの画素データと前記第１の画素データ転送保
持手段に保持された画素データとに基づいて、前記現画
像ブロックの各々に対し、前記現画像ブロックと前記複
数の候補ブロックとの間の画像の差を表わす複数のディ
ストーションをそれぞれ算出する第１のディストーショ
ン算出工程と、前記現画像ブロックの各々に対し算出さ
れた複数のディストーションの値のうち最小値を検出し
て、前記類似する１つの候補ブロックを特定する類似ブ
ロック特定工程と、を含み、さらに、前記第１および第
２の画素データ転送保持手段に入力された前記サーチウ
ィンドウの画素データのうち一部の画素データを前記第
１および第２の画素データ転送保持手段から排出しつつ
前記第３の画素データ転送保持手段に保持させる排出デ
ータ保持工程と、前記第３の画素データ転送保持手段に
保持された画素データを前記第３の画素データ転送保持
手段から前記第１および第２の画素データ転送保持手段
に戻す画素データ戻し工程と、該画素データ戻し工程に
より前記第１および第２の画素データ転送保持手段に戻
された画素データを用いて、前記現画像ブロックとは異
なる現画像ブロックに対応するディストーション算出を
開始する第２のディストーション算出工程と、を有する
ことを特徴とする。According to a first aspect of the present invention, there is provided a method for predicting a current image partially forming a moving image based on a reference image partially forming the moving image. A method for searching for a vector, wherein the current image includes a plurality of current image blocks represented by a plurality of rows and columns of pixels having pixel data, and the reference image has the same size as the current image block each having pixel data. A plurality of candidate blocks, wherein for each of the current image blocks, the motion is determined by a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block. A motion vector search method for specifying a vector, wherein pixel data of the plurality of current image blocks and a plurality of candidate Preparing pixel data of a plurality of search windows including at least two candidate blocks in the search block, and forming a search area corresponding to the size of the search window and the current image block, and forming the search area in the search area. First pixel data transfer and holding means for inputting and holding a part of the pixel data of each candidate block in the search window, and transferring the held pixel data in a predetermined direction of the search area; A second pixel data transfer for exchanging pixel data with the data transfer holding unit and transferring the pixel data of the search window along a predetermined transfer path passing through the search area together with the first pixel data transfer holding unit; Holding means for inputting a part of the pixel data transferred along the transfer path from the first and second pixel data transfer holding means; And a third pixel data transfer and holding means for outputting and outputting, and inputting the pixel data of the search window to the first and second pixel data transfer and holding means, A window data transfer step of transferring the pixel data of the search window along the transfer path by the pixel data transfer holding unit; and a pixel held by the pixel data of the current image block and the first pixel data transfer holding unit. A first distortion calculating step of calculating, for each of the current image blocks, a plurality of distortions representing an image difference between the current image block and the plurality of candidate blocks, based on the data, Detecting the minimum value among a plurality of distortion values calculated for each of the current image blocks, And a similar block specifying step of specifying one similar candidate block. Further, a part of the pixel data of the search window input to the first and second pixel data transfer and holding means is further included. Discharging data holding step of discharging the pixel data from the first and second pixel data transfer holding means while holding the pixel data in the third pixel data transfer holding means, and the pixel data held in the third pixel data transfer holding means From the third pixel data transfer and holding means to the first and second pixel data transfer and holding means, and the first and second pixel data transfer and holding means by the pixel data returning step Using the returned pixel data, a second distortion for starting a distortion calculation corresponding to a current image block different from the current image block And having a Deployment calculating step.

【００２７】請求項２に記載の発明は、動画像を部分的
に構成する現画像を前記動画像を部分的に構成する参照
画像に基づいて予測するのに用いられる動きベクトルを
探索する方法であり、前記現画像が画素データを有する
複数行複数列の画素により表わされる複数の現画像ブロ
ックを含み、前記参照画像がそれぞれ画素データを有す
る前記現画像ブロックと同一サイズの複数の候補ブロッ
クを含み、前記現画像ブロック毎に、前記複数の候補ブ
ロックのうち該現画像ブロックに類似する何れか１つの
候補ブロックのブロック位置と該現画像ブロックのブロ
ック位置とによって、前記動きベクトルを特定する動き
ベクトル探索方法であって、前記複数の現画像ブロック
の画素データと、それぞれ前記参照画像の複数の候補ブ
ロックのうち少なくとも２つの候補ブロックを含む複数
のサーチウィンドウの画素データと、を準備する工程
と、前記サーチウィンドウおよび前記現画像ブロックの
サイズに応じた探索領域を形成し該探索領域内に前記サ
ーチウィンドウ内の各候補ブロックの画素データの一部
を入力して保持するとともに該保持した画素データを前
記探索領域の所定方向に転送する第１の画素データ転送
保持手段と、前記第１の画素データ転送保持手段との間
で画素データを授受し前記第１の画素データ転送保持手
段と共に前記サーチウィンドウの画素データを前記探索
領域を通る所定の転送経路に沿って転送する第２の画素
データ転送保持手段と、前記転送経路に沿って転送され
る画素データの一部を前記第１および第２の画素データ
転送保持手段から入力し出力する第３の画素データ転送
保持手段と、をそれぞれ準備する工程と、前記サーチウ
ィンドウの画素データを前記第１および第２の画素デー
タ転送保持手段に入力するとともに、前記第１および第
２の画素データ転送保持手段により前記サーチウィンド
ウの画素データを前記転送経路に沿って転送するウィン
ドウデータ転送工程と、前記現画像ブロックの画素デー
タと前記第１の画素データ転送保持手段に保持された画
素データとに基づいて、前記現画像ブロックの各々に対
し、前記現画像ブロックと前記複数の候補ブロックとの
間の画像の差を表わす複数のディストーションをそれぞ
れ算出する第１のディストーション算出工程と、前記現
画像ブロックの各々に対し算出された複数のディストー
ションの値のうち最小値を検出して、前記類似する１つ
の候補ブロックを特定する類似ブロック特定工程と、を
含み、さらに、前記第１および第２の画素データ転送保
持手段に入力された前記サーチウィンドウの画素データ
のうち一部の画素データを前記第１および第２の画素デ
ータ転送保持手段から排出しつつ前記第３の画素データ
転送保持手段に保持させる排出データ保持工程と、前記
第３の画素データ転送保持手段に保持された画素データ
を前記第３の画素データ転送保持手段から前記第１およ
び第２の画素データ転送保持手段に戻す画素データ戻し
工程と、該画素データ戻し工程と同時に、前記第１およ
び第２の画素データ転送保持手段に戻された画素データ
を用いて、前記現画像ブロックとは異なる現画像ブロッ
クに対応するディストーションをそれぞれ算出する第２
のディストーション算出工程と、を有することを特徴と
する。According to a second aspect of the present invention, there is provided a method for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image. The current image includes a plurality of current image blocks represented by pixels in a plurality of rows and columns having pixel data, and the reference image includes a plurality of candidate blocks of the same size as the current image block each having pixel data. A motion vector for specifying the motion vector by a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block for each of the current image blocks. A search method, wherein pixel data of the plurality of current image blocks and a small number of Preparing pixel data of a plurality of search windows including two candidate blocks; and forming a search area corresponding to the size of the search window and the current image block, and forming a search area in the search area within the search window. First pixel data transfer and holding means for inputting and holding a part of pixel data of each candidate block and transferring the held pixel data in a predetermined direction of the search area; and first pixel data transfer and holding means A second pixel data transfer holding unit that transfers pixel data between the first and second pixel data along with the first pixel data transfer holding unit along a predetermined transfer path passing through the search area; A third part of inputting and outputting a part of the pixel data transferred along the transfer path from the first and second pixel data transfer holding units; Preparing pixel data transfer and holding means, respectively; and inputting the pixel data of the search window to the first and second pixel data transfer and holding means, and providing the first and second pixel data transfer and holding means. A window data transfer step of transferring the pixel data of the search window along the transfer path, and based on the pixel data of the current image block and the pixel data held in the first pixel data transfer holding unit, For each of the current image blocks, a first distortion calculating step of respectively calculating a plurality of distortions representing an image difference between the current image block and the plurality of candidate blocks; On the other hand, a minimum value is detected from a plurality of calculated distortion values, and the similar one A similar block specifying step of specifying a candidate block, further comprising the step of converting some of the pixel data of the search window input to the first and second pixel data transfer and holding means into the first and second pixel data. A discharge data holding step of holding the third pixel data transfer holding unit while discharging the pixel data from the second pixel data transfer holding unit; and storing the pixel data held in the third pixel data transfer holding unit in the third pixel data transfer holding unit. A step of returning pixel data from the pixel data transfer and holding means to the first and second pixel data transfer and holding means; and a step of returning to the first and second pixel data transfer and holding means simultaneously with the pixel data returning step. A second calculating unit that calculates a distortion corresponding to a current image block different from the current image block using the pixel data.
And a distortion calculating step.

【００２８】請求項３に記載の発明は、動画像を部分的
に構成する現画像を前記動画像を部分的に構成する参照
画像に基づいて予測するのに用いられる動きベクトルを
探索する方法であり、Ｎ，Ｍをそれぞれ整数とすると
き、前記現画像が画素データを有するＮ行Ｍ列の画素に
より表わされる複数の現画像ブロックを含み、前記参照
画像がそれぞれ画素データを有する前記現画像ブロック
と同一サイズの複数の候補ブロックを含み、前記現画像
ブロック毎に、前記複数の候補ブロックのうち該現画像
ブロックに類似する何れか１つの候補ブロックのブロッ
ク位置と該現画像ブロックのブロック位置とによって、
前記動きベクトルを特定する動きベクトル探索方法であ
って、前記複数の現画像ブロックの画素データと、Ｈ，
Ｌをそれぞれ整数とするとき、それぞれ前記参照画像の
複数の候補ブロックのうち少なくとも２つの候補ブロッ
クを含むＨ行Ｌ列の画素により表わされる複数のサーチ
ウィンドウの画素データと、を準備する工程と、前記サ
ーチウィンドウおよび前記現画像ブロックのサイズに応
じた（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列の探索領域を形
成し該探索領域内に前記サーチウィンドウ内の各候補ブ
ロックの画素データの一部を入力して保持するとともに
該保持した画素データを前記探索領域の所定方向に転送
する（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の第１レジスタ
を有する第１の画素データ転送保持手段と、前記第１の
画素データ転送保持手段との間で画素データを授受する
複数の第２レジスタを有し前記第１の画素データ転送保
持手段と共に前記サーチウィンドウの画素データを前記
探索領域を通る所定の転送経路に沿って転送する第２の
画素データ転送保持手段と、前記転送経路に沿って転送
される画素データの一部を前記第１および第２の画素デ
ータ転送保持手段から入力し出力する（Ｍ−１）×Ｈ個
の第３レジスタを有する第３の画素データ転送保持手段
と、をそれぞれ準備する工程と、前記サーチウィンドウ
の画素データを前記第１および第２の画素データ転送保
持手段に入力するとともに、前記第１および第２の画素
データ転送保持手段により前記サーチウィンドウの画素
データを前記転送経路に沿って転送するウィンドウデー
タ転送工程と、前記現画像ブロックの画素データと前記
第１の画素データ転送保持手段に保持された画素データ
とに基づいて、前記現画像ブロックの各々に対し、前記
現画像ブロックと前記複数の候補ブロックとの間の画像
の差を表わす複数のディストーションをそれぞれ算出す
る第１のディストーション算出工程と、前記現画像ブロ
ックの各々に対し算出された複数のディストーションの
値のうち最小値を検出して、前記類似する１つの候補ブ
ロックを特定する類似ブロック特定工程と、を含み、さ
らに、前記第１および第２の画素データ転送保持手段に
入力された前記サーチウィンドウの画素データのうち転
送方向下流側の（Ｍ−１）列分の画素データを前記第１
および第２の画素データ転送保持手段から排出しつつ前
記第３の画素データ転送保持手段に保持させる排出デー
タ保持工程と、前記第３の画素データ転送保持手段に保
持された画素データを前記第３の画素データ転送保持手
段から前記第１および第２の画素データ転送保持手段に
戻す画素データ戻し工程と、該画素データ戻し工程によ
り前記第１および第２の画素データ転送保持手段に戻さ
れた画素データを用いて、前記現画像ブロックとは異な
る現画像ブロックに対応するディストーション算出を開
始する第２のディストーション算出工程と、を有するこ
とを特徴とする。According to a third aspect of the present invention, there is provided a method for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image. When N and M are integers, the current image includes a plurality of current image blocks represented by N rows and M columns of pixels having pixel data, and the reference image has the current image blocks each having pixel data. And a plurality of candidate blocks of the same size as the current image block, and for each of the current image blocks, a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block. By
A motion vector search method for specifying the motion vector, wherein pixel data of the plurality of current image blocks;
When L is an integer, preparing pixel data of a plurality of search windows represented by pixels in H rows and L columns each including at least two candidate blocks among the plurality of candidate blocks of the reference image; A search area of (H−N + 1) rows (LM−M + 1) columns corresponding to the size of the search window and the current image block is formed, and a part of pixel data of each candidate block in the search window is formed in the search area. A first pixel data transfer and holding means having (H−N + 1) × (L−M + 1) first registers for inputting and holding the received pixel data and transferring the held pixel data in a predetermined direction of the search area; A plurality of second registers for transmitting and receiving pixel data to and from the first pixel data transfer holding unit; Second pixel data transfer and holding means for transferring the pixel data of the search window along a predetermined transfer path passing through the search area, and a part of the pixel data transferred along the transfer path with the first and second pixel data. Preparing (M-1) × H third registers for inputting and outputting from the pixel data transfer / holding means, and outputting pixel data of the search window. A window data transfer step of inputting the first and second pixel data transfer and holding means and transferring the pixel data of the search window along the transfer path by the first and second pixel data transfer and holding means; Based on the pixel data of the current image block and the pixel data held in the first pixel data transfer and holding means, A first distortion calculating step of calculating a plurality of distortions each representing an image difference between the current image block and the plurality of candidate blocks; and a plurality of distortions calculated for each of the current image blocks. Detecting the minimum value of the distortion values of the above, and specifying the similar one candidate block. The similar block specifying step further comprises the steps of: The pixel data of (M-1) columns on the downstream side in the transfer direction among the pixel data of the search window
And a discharge data holding step of holding the third pixel data transfer holding means while discharging the pixel data from the second pixel data transfer holding means, and transferring the pixel data held by the third pixel data transfer holding means to the third pixel data transfer holding means. A pixel data return step of returning from the pixel data transfer and holding means to the first and second pixel data transfer and holding means, and a pixel returned to the first and second pixel data transfer and holding means by the pixel data return step And a second distortion calculation step of starting a distortion calculation corresponding to a current image block different from the current image block using the data.

【００２９】請求項４に記載の発明は、請求項３に記載
の動きベクトル探索方法において、前記排出データ保持
工程において、前記第１および第２レジスタに入力され
た画素データのうち前記転送方向最下流の１列分の画素
データを前記（Ｍ−１）×Ｈ個のうちＨ個の第３レジス
タに保持させるとともに該Ｈ個の第３レジスタから残り
の第３レジスタに画素データを転送するステップを（Ｍ
−１）回繰り返し、前記画素データ戻し工程において、
前記（Ｍ−１）×Ｈ個のうちＨ個の第３レジスタから前
記第１および第２レジスタに画素データを転送するとと
もに残りの第３レジスタに保持された画素データを該Ｈ
個の第３レジスタに転送するステップを（Ｍ−１）回繰
り返し、前記第３レジスタに入力された（Ｍ−１）列分
の画素データを再度第１および第２レジスタに戻すのと
同時に、前記第３レジスタに前記（Ｍ−１）列分の画素
データが入力されたとき前記探索領域の１列目に対応す
る第１および第２レジスタに保持されていた画素データ
を前記探索領域のＭ列目の画素列に対応する第１および
第２レジスタに転送して、前記探索領域内に前記第１の
ディストーション算出工程の開始時と同じ画素データを
配置した後、前記第２のディストーション算出工程を実
行することを特徴とする。According to a fourth aspect of the present invention, in the motion vector search method according to the third aspect, in the discharging data holding step, the pixel data input to the first and second registers in the transfer direction is selected. A step of holding pixel data of one column in the downstream in H third registers of the (M-1) × H and transferring pixel data from the H third registers to the remaining third registers; To (M
-1) repeating the pixel data returning step,
The pixel data is transferred from the H third registers out of the (M-1) × H to the first and second registers, and the pixel data held in the remaining third registers is transferred to the H registers.
The step of transferring to the third registers is repeated (M-1) times, and the pixel data of (M-1) columns input to the third register is returned to the first and second registers at the same time. When the (M-1) th column of pixel data is input to the third register, the pixel data held in the first and second registers corresponding to the first column of the search area is replaced by the M of the search area. After transferring the pixel data to the first and second registers corresponding to the pixel columns of the column and arranging the same pixel data in the search area as at the start of the first distortion calculation step, the second distortion calculation step Is performed.

【００３０】請求項５に記載の発明は、動画像を部分的
に構成する現画像を前記動画像を部分的に構成する参照
画像に基づいて予測するのに用いられる動きベクトルを
探索する方法であり、Ｎ，Ｍをそれぞれ整数とすると
き、前記現画像が画素データを有するＮ行Ｍ列の画素に
より表わされる複数の現画像ブロックを含み、前記参照
画像がそれぞれ画素データを有する前記現画像ブロック
と同一サイズの複数の候補ブロックを含み、前記現画像
ブロック毎に、前記複数の候補ブロックのうち該現画像
ブロックに類似する何れか１つの候補ブロックのブロッ
ク位置と該現画像ブロックのブロック位置とによって、
前記動きベクトルを特定する動きベクトル探索方法であ
って、前記複数の現画像ブロックの画素データと、Ｈ，
Ｌをそれぞれ整数とするとき、それぞれ前記参照画像の
複数の候補ブロックのうち少なくとも２つの候補ブロッ
クを含むＨ行Ｌ列の画素により表わされる複数のサーチ
ウィンドウの画素データと、を準備する工程と、前記サ
ーチウィンドウおよび前記現画像ブロックのサイズに応
じた（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列の探索領域を形
成し該探索領域内に前記サーチウィンドウ内の各候補ブ
ロックの画素データの一部を入力して保持するとともに
該保持した画素データを前記探索領域の所定方向に転送
する（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の第１レジスタ
を有する第１の画素データ転送保持手段と、前記第１の
画素データ転送保持手段との間で画素データを授受する
複数の第２レジスタを有し前記第１の画素データ転送保
持手段と共に前記サーチウィンドウの画素データを前記
探索領域を通る所定の転送経路に沿って転送する第２の
画素データ転送保持手段と、前記転送経路に沿って転送
される画素データの一部を前記第１および第２の画素デ
ータ転送保持手段から入力し出力するＭ×Ｈ個の第３レ
ジスタを有する第３の画素データ転送保持手段と、をそ
れぞれ準備する工程と、前記サーチウィンドウの画素デ
ータを前記第１および第２の画素データ転送保持手段に
入力するとともに、前記第１および第２の画素データ転
送保持手段により前記サーチウィンドウの画素データを
前記転送経路に沿って転送するウィンドウデータ転送工
程と、前記現画像ブロックの画素データと前記第１の画
素データ転送保持手段に保持された画素データとに基づ
いて、前記現画像ブロックの各々に対し、前記現画像ブ
ロックと前記複数の候補ブロックとの間の画像の差を表
わす複数のディストーションをそれぞれ算出する第１の
ディストーション算出工程と、前記現画像ブロックの各
々に対し算出された複数のディストーションの値のうち
最小値を検出して、前記類似する１つの候補ブロックを
特定する類似ブロック特定工程と、を含み、さらに、前
記第１および第２の画素データ転送保持手段に入力され
た前記サーチウィンドウの画素データのうち転送方向下
流側のＭ列分の画素データを前記第１および第２の画素
データ転送保持手段から排出しつつ前記第３の画素デー
タ転送保持手段に保持させる排出データ保持工程と、前
記第３の画素データ転送保持手段に保持された画素デー
タを前記第３の画素データ転送保持手段から前記第１お
よび第２の画素データ転送保持手段に戻す画素データ戻
し工程と、該画素データ戻し工程により前記第１および
第２の画素データ転送保持手段に戻された画素データを
用いて、前記現画像ブロックとは異なる現画像ブロック
に対応するディストーション算出を開始する第２のディ
ストーション算出工程と、を有することを特徴とする。According to a fifth aspect of the present invention, there is provided a method for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image. When N and M are integers, the current image includes a plurality of current image blocks represented by N rows and M columns of pixels having pixel data, and the reference image has the current image blocks each having pixel data. And a plurality of candidate blocks of the same size as the current image block, and for each of the current image blocks, a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block. By
A motion vector search method for specifying the motion vector, wherein pixel data of the plurality of current image blocks;
When L is an integer, preparing pixel data of a plurality of search windows represented by pixels in H rows and L columns each including at least two candidate blocks among the plurality of candidate blocks of the reference image; A search area of (H−N + 1) rows (LM−M + 1) columns corresponding to the size of the search window and the current image block is formed, and a part of pixel data of each candidate block in the search window is formed in the search area. A first pixel data transfer and holding means having (H−N + 1) × (L−M + 1) first registers for inputting and holding the received pixel data and transferring the held pixel data in a predetermined direction of the search area; A plurality of second registers for transmitting and receiving pixel data to and from the first pixel data transfer holding unit; Second pixel data transfer and holding means for transferring the pixel data of the search window along a predetermined transfer path passing through the search area, and a part of the pixel data transferred along the transfer path with the first and second pixel data. And a third pixel data transfer holding unit having M × H third registers input and output from the pixel data transfer holding unit, respectively. A window data transfer step of inputting the pixel data of the search window along the transfer path by the first and second pixel data transfer holding means, Based on the pixel data of the current image block and the pixel data held by the first pixel data transfer holding unit. A first distortion calculating step of calculating a plurality of distortions each representing an image difference between the current image block and the plurality of candidate blocks, and a plurality of distortions calculated for each of the current image blocks. Detecting a minimum value among the values and identifying the similar one candidate block. The similarity determination method further comprises the steps of: A discharge data holding step of discharging the pixel data for M columns on the downstream side in the transfer direction from the first and second pixel data transfer holding means and holding the pixel data in the third pixel data transfer holding means among the pixel data of The pixel data held in the third pixel data transfer holding unit is transferred from the third pixel data transfer holding unit to the first pixel data. And a pixel data return step of returning to the first and second pixel data transfer and holding means, and the pixel data returned to the first and second pixel data transfer and hold means by the pixel data return step. And a second distortion calculation step of starting a distortion calculation corresponding to a different current image block.

【００３１】請求項６に記載の発明は、請求項４に記載
の動きベクトル探索方法において、前記排出データ保持
工程において、前記第１および第２レジスタに入力され
た画素データのうち前記転送方向最下流の１列分の画素
データを前記Ｍ×Ｈ個のうちＨ個の第３レジスタに保持
させるとともに該Ｈ個の第３レジスタから残りの第３レ
ジスタに画素データを転送するステップをＭ回繰り返
し、前記画素データ戻し工程において、前記Ｍ×Ｈ個の
うちＨ個の第３レジスタから前記第１および第２レジス
タに画素データを転送するとともに残りの第３レジスタ
に保持された画素データを前記Ｈ個の第３レジスタに転
送するステップをＭ回繰り返して、前記探索領域内に前
記第１のディストーション算出工程の開始時と同じ画素
データを配置した後、前記第２のディストーション算出
工程を実行することを特徴とする。According to a sixth aspect of the present invention, in the motion vector search method according to the fourth aspect, in the discharging data holding step, the pixel data input to the first and second registers has a maximum value in the transfer direction. The step of holding the pixel data of one column in the downstream in the H third registers among the M × H registers and transferring the pixel data from the H third registers to the remaining third registers is repeated M times. In the pixel data returning step, the pixel data is transferred from the H third registers out of the M × H registers to the first and second registers, and the pixel data held in the remaining third registers is transferred to the H registers. After repeating the step of transferring to the third registers M times, and arranging the same pixel data in the search area as at the start of the first distortion calculation step, The method is characterized in that the second distortion calculating step is performed.

【００３２】請求項７に記載の発明は、動画像を部分的
に構成する現画像を前記動画像を部分的に構成する参照
画像に基づいて予測するのに用いられる動きベクトルを
探索する方法であり、前記現画像が画素データを有する
複数行複数列の画素により表わされる複数の現画像ブロ
ックを含み、前記参照画像がそれぞれ画素データを有す
る前記現画像ブロックと同一サイズの複数の候補ブロッ
クを含み、前記現画像ブロック毎に、前記複数の候補ブ
ロックのうち該現画像ブロックに類似する何れか１つの
候補ブロックのブロック位置と該現画像ブロックのブロ
ック位置とによって、前記動きベクトルを特定する動き
ベクトル探索方法であって、前記複数の現画像ブロック
の画素データと、それぞれ前記参照画像の複数の候補ブ
ロックのうち少なくとも２つの候補ブロックを含む複数
のサーチウィンドウの画素データと、を準備する工程
と、前記サーチウィンドウの画素データを記憶し出力す
る参照画像データ記憶手段と、前記サーチウィンドウお
よび前記現画像ブロックのサイズに応じた探索領域を形
成し該探索領域内に前記サーチウィンドウ内の各候補ブ
ロックの画素データの一部を入力して保持するとともに
該保持した画素データを前記探索領域の所定方向に転送
する第１の画素データ転送保持手段と、前記第１の画素
データ転送保持手段との間で画素データを授受し前記第
１の画素データ転送保持手段と共に前記サーチウィンド
ウの画素データを前記探索領域を通る所定の転送経路に
沿って転送する第２の画素データ転送保持手段と、前記
転送経路に沿って転送される画素データの一部を前記第
１および第２の画素データ転送保持手段から入力し出力
する第３の画素データ転送保持手段と、前記参照画像デ
ータ記憶手段から前記複数のうち何れかのサーチウィン
ドウの画素データを取り込んで記憶するとともに記憶済
のサーチウィンドウの画素データを前記参照画像データ
記憶手段からのデータ転送速度より大きい転送速度で前
記第１および第２の画素データ転送保持手段に供給する
高速転送記憶手段と、をそれぞれ準備する工程と、前記
サーチウィンドウの画素データを、前記複数のうち何れ
かのサーチウィンドウの一部の画素データを含む所定画
素領域分ずつ前記参照画像データ記憶手段から読み出し
て前記高速転送記憶手段に記憶させるウィンドウデータ
読み出し工程と、前記高速転送記憶手段に記憶されたサ
ーチウィンドウの画素データを前記第１および第２の画
素データ転送保持手段に入力する第１のウィンドウデー
タ入力工程と、前記第１および第２の画素データ転送保
持手段により前記サーチウィンドウの画素データを前記
転送経路に沿って転送するウィンドウデータ転送工程
と、前記現画像ブロックの画素データと前記第１の画素
データ転送保持手段に保持された画素データとに基づい
て、前記現画像ブロックの各々に対し、前記現画像ブロ
ックと前記複数の候補ブロックとの間の画像の差を表わ
す複数のディストーションをそれぞれ算出する第１のデ
ィストーション算出工程と、前記現画像ブロックの各々
に対し算出された複数のディストーションの値のうち最
小値を検出して、前記類似する１つの候補ブロックを特
定する類似ブロック特定工程と、を含み、さらに、前記
第１および第２の画素データ転送保持手段に入力された
前記サーチウィンドウの画素データのうち一部の画素デ
ータを前記第１および第２の画素データ転送保持手段か
ら排出しつつ前記第３の画素データ転送保持手段に保持
させる排出データ保持工程と、前記第３の画素データ転
送保持手段に保持された画素データを前記第３の画素デ
ータ転送保持手段から前記第１および第２の画素データ
転送保持手段に戻す画素データ戻し工程と、該画素デー
タ戻し工程により前記第１および第２の画素データ転送
保持手段に戻された画素データを用いて、前記現画像ブ
ロックとは異なる現画像ブロックに対応するディストー
ション算出を開始する第２のディストーション算出工程
と、前記ウィンドウデータ読み出し工程で読み出され前
記高速転送記憶手段に記憶されている前記所定画素領域
分の画素データのうち、前記第２のディストーション算
出工程の開始時に前記探索領域内に戻された画素データ
に続く転送順序の画素データを、前記高速転送記憶手段
から前記第１および第２の画素データ転送保持手段に入
力させる第２のウィンドウデータ入力工程と、を有する
ことを特徴とする。According to a seventh aspect of the present invention, there is provided a method for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image. The current image includes a plurality of current image blocks represented by pixels in a plurality of rows and columns having pixel data, and the reference image includes a plurality of candidate blocks of the same size as the current image block each having pixel data. A motion vector for specifying the motion vector by a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block for each of the current image blocks. A search method, wherein pixel data of the plurality of current image blocks and a small number of Preparing pixel data of a plurality of search windows each including two candidate blocks; reference image data storage means for storing and outputting the pixel data of the search window; and sizes of the search window and the current image block. Forming a search area according to the above, inputting and holding a part of the pixel data of each candidate block in the search window in the search area, and transferring the held pixel data in a predetermined direction of the search area. A first pixel data transfer / holding unit, and a first pixel data transfer / holding unit for transmitting / receiving pixel data, and passing the pixel data of the search window together with the first pixel data transfer / holding unit through the search area. Second pixel data transfer holding means for transferring along the transfer path, and pixel data for transfer along the transfer path. A third pixel data transfer and holding means for inputting and outputting a part of the pixel data from the first and second pixel data transfer and holding means, and pixel data of any one of the plurality of search windows from the reference image data storage means High-speed transfer storage means for fetching and storing pixel data of the stored search window to the first and second pixel data transfer holding means at a transfer rate higher than the data transfer rate from the reference image data storage means And reading the pixel data of the search window from the reference image data storage unit by a predetermined pixel area including a part of the pixel data of one of the plurality of search windows. A step of reading window data to be stored in the transfer storage means; A first window data inputting step of inputting the pixel data of the search window to the first and second pixel data transfer and holding means; and the pixel data of the search window by the first and second pixel data transfer and holding means. A window data transfer step of transferring along the transfer path; and, based on the pixel data of the current image block and the pixel data held in the first pixel data transfer holding means, for each of the current image blocks. A first distortion calculating step of calculating a plurality of distortions each representing an image difference between the current image block and the plurality of candidate blocks, and a plurality of distortions calculated for each of the current image blocks. A similar block feature that detects the minimum value among the values and identifies the similar one candidate block. And transferring some of the pixel data of the search window input to the first and second pixel data transfer means to the first and second pixel data transfer means. A discharge data holding step of holding the third pixel data transfer holding unit while discharging the pixel data from the third pixel data transfer holding unit, and discharging the pixel data held by the third pixel data transfer holding unit from the third pixel data transfer holding unit to the third pixel data transfer holding unit A pixel data return step of returning to the first and second pixel data transfer and holding means; and the pixel data returned to the first and second pixel data transfer and hold means by the pixel data return step, using the current image block. A second distortion calculating step of starting a distortion calculation corresponding to a current image block different from the current image block, and a window data reading step Among the pixel data of the predetermined pixel area read out and stored in the high-speed transfer storage unit, the pixels in the transfer order following the pixel data returned into the search area at the start of the second distortion calculation step A second window data input step of inputting data from the high-speed transfer storage unit to the first and second pixel data transfer holding units.

【００３３】請求項８に記載の発明は、動画像を部分的
に構成する現画像を前記動画像を部分的に構成する参照
画像に基づいて予測するのに用いられる動きベクトルを
探索する方法であり、Ｎ，Ｍをそれぞれ整数とすると
き、前記現画像が画素データを有するＮ行Ｍ列の画素に
より表わされる複数の現画像ブロックを含み、前記参照
画像がそれぞれ画素データを有する前記現画像ブロック
と同一サイズの複数の候補ブロックを含み、前記現画像
ブロック毎に、前記複数の候補ブロックのうち該現画像
ブロックに類似する何れか１つの候補ブロックのブロッ
ク位置と該現画像ブロックのブロック位置とによって、
前記動きベクトルを特定する動きベクトル探索方法であ
って、前記複数の現画像ブロックの画素データと、Ｈ，
Ｌをそれぞれ整数とするとき、それぞれ前記参照画像の
複数の候補ブロックのうち少なくとも２つの候補ブロッ
クを含むＨ行Ｌ列の画素により表わされる複数のサーチ
ウィンドウの画素データと、を準備する工程と、前記サ
ーチウィンドウの画素データを記憶し出力する参照画像
データ記憶手段と、前記サーチウィンドウおよび前記現
画像ブロックのサイズに応じた（Ｈ−Ｎ＋１）行（Ｌ−
Ｍ＋１）列の探索領域を形成し該探索領域内に前記サー
チウィンドウ内の各候補ブロックの画素データの一部を
入力して保持するとともに該保持した画素データを前記
探索領域の所定方向に転送する（Ｈ−Ｎ＋１）×（Ｌ−
Ｍ＋１）個の第１レジスタを有する第１の画素データ転
送保持手段と、前記第１の画素データ転送保持手段との
間で画素データを授受する複数の第２レジスタを有し前
記第１の画素データ転送保持手段と共に前記サーチウィ
ンドウの画素データを前記探索領域を通る所定の転送経
路に沿って転送する第２の画素データ転送保持手段と、
前記転送経路に沿って転送される画素データの一部を前
記第１および第２の画素データ転送保持手段から入力し
出力する（Ｍ−１）×Ｈ個又はＭ×Ｈ個の第３レジスタ
を有する第３の画素データ転送保持手段と、前記参照画
像データ記憶手段から前記複数のうち何れかのサーチウ
ィンドウの画素データを取り込んで記憶するとともに記
憶済のサーチウィンドウの画素データを前記参照画像デ
ータ記憶手段からのデータ転送速度より大きい転送速度
で前記第１および第２の画素データ転送保持手段に供給
する高速転送記憶手段と、をそれぞれ準備する工程と、
前記サーチウィンドウの画素データを、前記複数のうち
何れかのサーチウィンドウの一部の画素データを含む所
定画素領域分ずつ前記参照画像データ記憶手段から読み
出して前記高速転送記憶手段に記憶させるウィンドウデ
ータ読み出し工程と、前記高速転送記憶手段に記憶され
たサーチウィンドウの画素データを前記第１および第２
の画素データ転送保持手段に入力する第１のウィンドウ
データ入力工程と、前記第１および第２の画素データ転
送保持手段により前記サーチウィンドウの画素データを
前記転送経路に沿って転送するウィンドウデータ転送工
程と、前記現画像ブロックの画素データと前記第１の画
素データ転送保持手段に保持された画素データとに基づ
いて、前記現画像ブロックの各々に対し、前記現画像ブ
ロックと前記複数の候補ブロックとの間の画像の差を表
わす複数のディストーションをそれぞれ算出する第１の
ディストーション算出工程と、前記現画像ブロックの各
々に対し算出された複数のディストーションの値のうち
最小値を検出して、前記類似する１つの候補ブロックを
特定する類似ブロック特定工程と、を含み、さらに、前
記第１および第２の画素データ転送保持手段に入力され
た前記サーチウィンドウの画素データのうち転送方向下
流側の（Ｍ−１）列又はＭ列分の画素データを前記第１
および第２の画素データ転送保持手段から排出しつつ前
記第３の画素データ転送保持手段に保持させる排出デー
タ保持工程と、前記第３の画素データ転送保持手段に保
持された画素データを前記第３の画素データ転送保持手
段から前記第１および第２の画素データ転送保持手段に
戻す画素データ戻し工程と、該画素データ戻し工程によ
り前記第１および第２の画素データ転送保持手段に戻さ
れた画素データを用いて、前記現画像ブロックとは異な
る現画像ブロックに対応するディストーション算出を開
始する第２のディストーション算出工程と、前記ウィン
ドウデータ読み出し工程で読み出され前記高速転送記憶
手段に記憶されている前記所定画素領域分の画素データ
のうち、前記第２のディストーション算出工程の開始時
に前記探索領域内に戻された画素データに続く転送順序
の画素データを、前記高速転送記憶手段から前記第１お
よび第２の画素データ転送保持手段に入力させる第２の
ウィンドウデータ入力工程と、を有することを特徴とす
る。An eighth aspect of the present invention is a method for searching for a motion vector used to predict a current image partially forming a moving image based on a reference image partially forming the moving image. When N and M are integers, the current image includes a plurality of current image blocks represented by N rows and M columns of pixels having pixel data, and the reference image has the current image blocks each having pixel data. And a plurality of candidate blocks of the same size as the current image block, and for each of the current image blocks, a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block. By
A motion vector search method for specifying the motion vector, wherein pixel data of the plurality of current image blocks;
When L is an integer, preparing pixel data of a plurality of search windows represented by pixels in H rows and L columns each including at least two candidate blocks among the plurality of candidate blocks of the reference image; Reference image data storage means for storing and outputting the pixel data of the search window; and (H-N + 1) rows (L-N) corresponding to the size of the search window and the current image block.
A search area of (M + 1) columns is formed, a part of the pixel data of each candidate block in the search window is inputted and held in the search area, and the held pixel data is transferred in a predetermined direction of the search area. (H−N + 1) × (L−
A first pixel data transfer holding unit having (M + 1) first registers, and a plurality of second registers for transmitting and receiving pixel data between the first pixel data transfer holding unit; A second pixel data transfer holding unit that transfers pixel data of the search window along with a data transfer holding unit along a predetermined transfer path passing through the search area;
(M-1) × H or M × H third registers for inputting and outputting a part of the pixel data transferred along the transfer path from the first and second pixel data transfer holding units. A third pixel data transfer holding unit, and a pixel data of any one of the plurality of search windows from the reference image data storage unit. Providing high-speed transfer storage means for supplying the first and second pixel data transfer holding means at a transfer rate higher than the data transfer rate from the means;
Window data reading in which pixel data of the search window is read from the reference image data storage unit by a predetermined pixel area including a part of pixel data of any of the plurality of search windows and stored in the high-speed transfer storage unit. And storing the pixel data of the search window stored in the high-speed transfer storage means in the first and second search windows.
A first window data input step of inputting the pixel data to the pixel data transfer and holding means, and a window data transfer step of transferring the pixel data of the search window along the transfer path by the first and second pixel data transfer and holding means. And, based on the pixel data of the current image block and the pixel data held in the first pixel data transfer holding means, for each of the current image blocks, the current image block and the plurality of candidate blocks. A first distortion calculating step of calculating a plurality of distortions each representing a difference between images, and detecting a minimum value among a plurality of distortion values calculated for each of the current image blocks, and A similar block specifying step of specifying one candidate block to be performed. Pixel data transfer holding means is input to the transfer direction downstream side of the pixel data of the search window (M-1) column or M columns worth of the pixel data first
And a discharge data holding step of holding the third pixel data transfer holding means while discharging the pixel data from the second pixel data transfer holding means, and transferring the pixel data held by the third pixel data transfer holding means to the third pixel data transfer holding means. A pixel data return step of returning from the pixel data transfer and holding means to the first and second pixel data transfer and holding means, and a pixel returned to the first and second pixel data transfer and holding means by the pixel data return step A second distortion calculation step of starting a distortion calculation corresponding to a current image block different from the current image block using data; and a window data read step which is read and stored in the high-speed transfer storage means. At the start of the second distortion calculation step, the pixel data of the predetermined pixel area A second window data input step of inputting pixel data in a transfer order following the returned pixel data from the high-speed transfer storage unit to the first and second pixel data transfer holding units. I do.

【００３４】請求項９に記載の発明は、請求項７又は８
に記載の動きベクトル探索方法において、前記画素デー
タ戻し工程で前記第１および第２の画素データ転送保持
手段に画素データが戻され、該画素データに続く転送順
序の画素データが前記第２のウィンドウデータ入力工程
で前記高速転送記憶手段から前記第１および第２の画素
データ転送保持手段に入力されることにより、前記複数
のうち何れかのサーチウィンドウの一部の画素データが
前記探索領域に供給される間に、該一部の画素データと
前記複数のうち何れかの現画像ブロックの画素データと
に基づいて、前記第２のディストーション算出工程を実
行するとともに、前記何れかのサーチウィンドウの残部
の画素データを前記参照画像データ記憶手段から読み出
して前記高速転送記憶手段に記憶させるよう前記ウィン
ドウデータ読み出し工程を開始することを特徴とする。The ninth aspect of the present invention is the invention according to the seventh or eighth aspect.
Wherein the pixel data is returned to the first and second pixel data transfer holding means in the pixel data return step, and the pixel data in the transfer order following the pixel data is stored in the second window. In the data input step, a part of pixel data of any one of the plurality of search windows is supplied to the search area by being input from the high-speed transfer storage means to the first and second pixel data transfer holding means. While performing the second distortion calculating step based on the partial pixel data and the pixel data of any of the plurality of current image blocks, and Read out the window data so as to read out the pixel data of Characterized in that to start the process.

【００３５】請求項１０に記載の発明は、請求項３〜６
および８の何れかに記載の動きベクトル探索方法におい
て、前記サーチウィンドウ内で隣り合う２つの画素列の
画素データが互いに列方向で逆方向に転送されるよう、
前記第１レジスタおよび第２レジスタにより、前記探索
領域内で入力画素データを列方向に往復移動させながら
行方向の一方側に転送させることを特徴とする。The tenth aspect of the present invention is the third aspect of the present invention.
In the motion vector search method according to any one of (8) and (9), pixel data of two adjacent pixel columns in the search window are transferred in the column direction in opposite directions to each other.
The first register and the second register transfer input pixel data to one side in the row direction while reciprocating in the column direction in the search area.

【００３６】請求項１１に記載の発明は、請求項１〜４
および７〜９の何れかに記載の動きベクトル探索方法に
おいて、前記現画像ブロックおよび候補ブロックがそれ
ぞれ偶数の画素列を有することを特徴とする。請求項１
２に記載の発明は、請求項１〜２および５〜９の何れか
に記載の動きベクトル探索方法において、前記現画像ブ
ロックおよび候補ブロックがそれぞれ奇数の画素列を有
することを特徴とする。The eleventh aspect of the present invention relates to the first to fourth aspects.
And the motion vector search method according to any one of 7 to 9, wherein the current image block and the candidate block each have an even number of pixel columns. Claim 1
According to a second aspect of the present invention, in the motion vector search method according to any one of the first to second and fifth to ninth aspects, the current image block and the candidate block each have an odd number of pixel columns.

【００３７】請求項１３に記載の発明は、請求項１およ
び３〜８の何れかに記載の動きベクトル探索方法におい
て、前記探索領域内におけるディストーション算出開始
時の画素データの位置を保って、前記第１および第２の
画素データ転送保持手段から第３の画素データ転送保持
手段に画素データを排出させ、かつ、前記第３の画素デ
ータ転送保持手段から前記第１および第２の画素データ
転送保持手段に画素データを戻すよう出力させることを
特徴とする。According to a thirteenth aspect of the present invention, in the motion vector search method according to any one of the first to third aspects, the position of the pixel data at the start of the distortion calculation in the search area is maintained. The pixel data is discharged from the first and second pixel data transfer / holding means to the third pixel data transfer / holding means, and the first and second pixel data transfer / holding is performed from the third pixel data transfer / holding means. And outputting the pixel data to return the pixel data.

【００３８】請求項１４に記載の発明は、動画像を部分
的に構成する現画像を前記動画像を部分的に構成する参
照画像に基づいて予測するのに用いられる動きベクトル
を探索する装置であり、前記現画像が画素データを有す
る複数行複数列の画素により表わされる複数の現画像ブ
ロックを含み、前記参照画像がそれぞれ画素データを有
する前記現画像ブロックと同一サイズの複数の候補ブロ
ックを含み、前記現画像ブロック毎に、前記複数の候補
ブロックのうち該現画像ブロックに類似する何れか１つ
の候補ブロックのブロック位置と該現画像ブロックのブ
ロック位置とによって、前記動きベクトルを特定する動
きベクトル探索装置であって、前記現画像ブロックの画
素データを出力する現画像データ出力手段と、前記参照
画像の画素データを記憶し、前記候補ブロックをそれぞ
れ少なくとも２つ含んだ複数のサーチウィンドウの画素
データを出力可能な参照画像データ記憶手段と、前記サ
ーチウィンドウおよび前記現画像ブロックのサイズに応
じた探索領域を形成し、該探索領域内に前記サーチウィ
ンドウ内の各候補ブロックの画素データの一部を入力し
て保持するとともに、該保持した画素データを前記探索
領域の所定方向に転送する第１の画素データ転送保持手
段と、前記第１の画素データ転送保持手段との間で画素
データを授受し、前記第１の画素データ転送保持手段と
共に前記サーチウィンドウの画素データを前記探索領域
を通る所定の転送経路に沿って転送する第２の画素デー
タ転送保持手段と、前記転送経路に沿って転送された画
素データの一部を前記第１および第２の画素データ転送
保持手段から入力し、該入力した画素データを前記第１
および第２の画素データ転送保持手段に戻すよう出力す
る第３の画素データ転送保持手段と、前記サーチウィン
ドウの画素データを前記第１および第２の画素データ転
送保持手段に入力させるとともに、前記第１および第２
の画素データ転送保持手段により前記サーチウィンドウ
の画素データを前記転送経路に沿って転送させるウィン
ドウデータ転送制御手段と、前記現画像データ出力手段
から出力された現画像ブロックの画素データと前記第１
の画素データ転送保持手段に保持された画素データとに
基づいて、前記現画像ブロックの各々に対し、前記現画
像ブロックと前記複数の候補ブロックとの間の画像の差
を表わす複数のディストーションをそれぞれ算出するデ
ィストーション算出手段と、前記現画像ブロックの各々
に対し算出された複数のディストーションの値のうち最
小値を検出して、前記類似する１つの候補ブロックを特
定する類似ブロック特定手段と、前記第１および第２の
画素データ転送保持手段により画素データが転送される
とき、前記第１および第２の画素データ転送保持手段に
入力された画素データのうち前記サーチウィンドウの１
列目から所定列分だけ各列の画素データを前記第１およ
び第２の画素データ転送保持手段から排出しつつ前記第
３の画素データ転送保持手段に保持させる排出データ保
持制御手段と、前記第３の画素データ転送保持手段に入
力された各列の画素データを前記第３の画素データ転送
保持手段から排出しつつ前記第１および第２の画素デー
タ転送保持手段に保持させる戻しデータ転送制御手段
と、を備え、前記ディストーション算出手段が、前記第
３の画素データ転送保持手段から前記第１および第２の
画素データ転送保持手段に戻された画素データを用い
て、前記現画像ブロックとは異なる現画像ブロックに対
応するディストーション算出を行なうことを特徴とす
る。According to a fourteenth aspect of the present invention, there is provided an apparatus for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image. The current image includes a plurality of current image blocks represented by a plurality of rows and columns of pixels having pixel data, and the reference image includes a plurality of candidate blocks of the same size as the current image block each having pixel data. A motion vector specifying the motion vector by, for each of the current image blocks, a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block. A search device, comprising: current image data output means for outputting pixel data of the current image block; and pixel data of the reference image. Storing reference image data storage means capable of outputting pixel data of a plurality of search windows each including at least two of the candidate blocks, and forming a search area according to the size of the search window and the current image block; First pixel data transfer holding means for inputting and holding a part of pixel data of each candidate block in the search window in the search area, and transferring the held pixel data in a predetermined direction of the search area; And the first pixel data transfer and holding means, and transfers pixel data along with the first pixel data transfer and holding means along a predetermined transfer path through the search area with the pixel data of the search window. A second pixel data transfer holding unit for transferring, and a part of the pixel data transferred along the transfer path the first and second pixel data transfer means. Pixel data transfer type from the holding means, the input the pixel data first has
And a third pixel data transfer and holding means for outputting the pixel data of the search window to the first and second pixel data transfer and holding means. 1st and 2nd
Window data transfer control means for causing the pixel data of the search window to be transferred along the transfer path by the pixel data transfer and holding means; and the pixel data of the current image block output from the current image data output means and the first
Based on the pixel data held by the pixel data transfer holding unit, a plurality of distortions representing the image difference between the current image block and the plurality of candidate blocks are respectively generated for each of the current image blocks. A distortion calculating means for calculating, a similar block specifying means for detecting a minimum value among a plurality of distortion values calculated for each of the current image blocks and specifying the one similar candidate block; When the pixel data is transferred by the first and second pixel data transfer and holding means, one of the search windows in the pixel data input to the first and second pixel data transfer and holding means is selected.
Discharging data holding control means for holding the third pixel data transfer holding means while discharging pixel data of each column by a predetermined column from the first column from the first and second pixel data transfer holding means; Return data transfer control means for causing the first and second pixel data transfer holding means to hold the pixel data of each column input to the third pixel data transfer holding means while discharging the pixel data from the third pixel data transfer holding means Wherein the distortion calculating means differs from the current image block by using the pixel data returned from the third pixel data transfer holding means to the first and second pixel data transfer holding means. Distortion calculation corresponding to the current image block is performed.

【００３９】請求項１５に記載の発明は、動画像を部分
的に構成する現画像を前記動画像を部分的に構成する参
照画像に基づいて予測するのに用いられる動きベクトル
を探索する装置であり、前記現画像が画素データを有す
る複数行複数列の画素により表わされる複数の現画像ブ
ロックを含み、前記参照画像がそれぞれ画素データを有
する前記現画像ブロックと同一サイズの複数の候補ブロ
ックを含み、前記現画像ブロック毎に、前記複数の候補
ブロックのうち該現画像ブロックに類似する何れか１つ
の候補ブロックのブロック位置と該現画像ブロックのブ
ロック位置とによって、前記動きベクトルを特定する動
きベクトル探索装置であって、前記現画像ブロックの画
素データを出力する現画像データ出力手段と、前記参照
画像の画素データを記憶し、前記候補ブロックをそれぞ
れ少なくとも２つ含んだ複数のサーチウィンドウの画素
データを出力可能な参照画像データ記憶手段と、前記サ
ーチウィンドウおよび前記現画像ブロックのサイズに応
じた探索領域を形成し、該探索領域内に前記サーチウィ
ンドウ内の各候補ブロックの画素データの一部を入力し
て保持するとともに、該保持した画素データを前記探索
領域の所定方向に転送する第１の画素データ転送保持手
段と、前記第１の画素データ転送保持手段との間で画素
データを授受し、前記第１の画素データ転送保持手段と
共に前記サーチウィンドウの画素データを前記探索領域
を通る所定の転送経路に沿って転送する第２の画素デー
タ転送保持手段と、前記転送経路に沿って転送された画
素データの一部を前記第１および第２の画素データ転送
保持手段から入力し、該入力した画素データを前記第１
および第２の画素データ転送保持手段に戻すよう出力す
る第３の画素データ転送保持手段と、前記サーチウィン
ドウの画素データを前記第１および第２の画素データ転
送保持手段に入力させるとともに、前記第１および第２
の画素データ転送保持手段により前記サーチウィンドウ
の画素データを前記転送経路に沿って転送させるウィン
ドウデータ転送制御手段と、前記現画像データ出力手段
から出力された現画像ブロックの画素データと前記第１
の画素データ転送保持手段に保持された画素データとに
基づいて、前記現画像ブロックの各々に対し、前記現画
像ブロックと前記複数の候補ブロックとの間の画像の差
を表わす複数のディストーションをそれぞれ算出するデ
ィストーション算出手段と、前記現画像ブロックの各々
に対し算出された複数のディストーションの値のうち最
小値を検出して、前記類似する１つの候補ブロックを特
定する類似ブロック特定手段と、前記第１および第２の
画素データ転送保持手段により画素データが転送される
とき、前記第１および第２の画素データ転送保持手段に
入力された画素データのうち前記サーチウィンドウの１
列目から所定列分だけ各列の画素データを前記第１およ
び第２の画素データ転送保持手段から排出しつつ前記第
３の画素データ転送保持手段に保持させる排出データ保
持制御手段と、前記第３の画素データ転送保持手段に入
力された各列の画素データを前記第３の画素データ転送
保持手段から排出しつつ前記第１および第２の画素デー
タ転送保持手段に保持させる戻しデータ転送制御手段
と、を備え、前記ディストーション算出手段が、前記戻
しデータ転送制御手段による画素データの転送と同時
に、前記第３の画素データ転送保持手段から前記第１お
よび第２の画素データ転送保持手段に戻された画素デー
タを用いて、前記現画像ブロックとは異なる現画像ブロ
ックに対応するディストーション算出を行なうことを特
徴とする。According to a fifteenth aspect of the present invention, there is provided an apparatus for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image. The current image includes a plurality of current image blocks represented by a plurality of rows and columns of pixels having pixel data, and the reference image includes a plurality of candidate blocks of the same size as the current image block each having pixel data. A motion vector specifying the motion vector by, for each of the current image blocks, a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block. A search device, comprising: current image data output means for outputting pixel data of the current image block; and pixel data of the reference image. Storing reference image data storage means capable of outputting pixel data of a plurality of search windows each including at least two of the candidate blocks, and forming a search area according to the size of the search window and the current image block; First pixel data transfer holding means for inputting and holding a part of pixel data of each candidate block in the search window in the search area, and transferring the held pixel data in a predetermined direction of the search area; And the first pixel data transfer and holding means, and transfers pixel data along with the first pixel data transfer and holding means along a predetermined transfer path through the search area with the pixel data of the search window. A second pixel data transfer holding unit for transferring, and a part of the pixel data transferred along the transfer path the first and second pixel data transfer means. Pixel data transfer type from the holding means, the input the pixel data first has
And a third pixel data transfer and holding means for outputting the pixel data of the search window to the first and second pixel data transfer and holding means. 1st and 2nd
Window data transfer control means for causing the pixel data of the search window to be transferred along the transfer path by the pixel data transfer and holding means; and the pixel data of the current image block output from the current image data output means and the first
Based on the pixel data held by the pixel data transfer holding unit, a plurality of distortions representing the image difference between the current image block and the plurality of candidate blocks are respectively generated for each of the current image blocks. A distortion calculating means for calculating, a similar block specifying means for detecting a minimum value among a plurality of distortion values calculated for each of the current image blocks and specifying the one similar candidate block; When the pixel data is transferred by the first and second pixel data transfer and holding means, one of the search windows in the pixel data input to the first and second pixel data transfer and holding means is selected.
Discharge data holding control means for holding the third pixel data transfer holding means while discharging pixel data of each column by a predetermined column from the first row from the first and second pixel data transfer holding means; Return data transfer control means for causing the first and second pixel data transfer holding means to hold the pixel data of each column input to the third pixel data transfer holding means while discharging the pixel data from the third pixel data transfer holding means Wherein the distortion calculation means is returned from the third pixel data transfer holding means to the first and second pixel data transfer holding means simultaneously with the transfer of the pixel data by the return data transfer control means. The distortion calculation is performed for the current image block different from the current image block using the pixel data thus obtained.

【００４０】請求項１６に記載の発明は、動画像を部分
的に構成する現画像を前記動画像を部分的に構成する参
照画像に基づいて予測するのに用いられる動きベクトル
を探索する装置であり、Ｎ，Ｍをそれぞれ整数とすると
き、前記現画像が画素データを有するＮ行Ｍ列の画素に
より表わされる複数の現画像ブロックを含み、前記参照
画像がそれぞれ画素データを有する前記現画像ブロック
と同一サイズの複数の候補ブロックを含み、前記現画像
ブロック毎に、前記複数の候補ブロックのうち該現画像
ブロックに類似する何れか１つの候補ブロックのブロッ
ク位置と該現画像ブロックのブロック位置とによって、
前記動きベクトルを特定する動きベクトル探索装置であ
って、前記現画像ブロックの画素データを出力する現画
像データ出力手段と、前記参照画像の画素データを記憶
し、Ｈ，Ｌをそれぞれ整数とするとき、前記候補ブロッ
クをそれぞれ少なくとも２つ含んだＨ行Ｌ列の画素によ
り表わされる複数のサーチウィンドウの画素データを出
力可能な参照画像データ記憶手段と、前記サーチウィン
ドウおよび前記現画像ブロックのサイズに応じた（Ｈ−
Ｎ＋１）行（Ｌ−Ｍ＋１）列の探索領域を形成し、該探
索領域内に前記サーチウィンドウ内の各候補ブロックの
画素データの一部を入力して保持するとともに、該保持
した画素データを前記探索領域の所定方向に転送する
（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の第１レジスタを有
する第１の画素データ転送保持手段と、前記第１の画素
データ転送保持手段の第１レジスタとの間で画素データ
を授受する複数の第２レジスタを有し、前記第１の画素
データ転送保持手段と共に前記サーチウィンドウの画素
データを前記探索領域を通る所定の転送経路に沿って転
送する第２の画素データ転送保持手段と、前記転送経路
に沿って転送された画素データの一部を前記第１および
第２の画素データ転送保持手段から入力し、該入力した
画素データを前記第１および第２の画素データ転送保持
手段に戻すよう出力する（Ｍ−１）×Ｈ個の第３レジス
タを有する第３の画素データ転送保持手段と、前記サー
チウィンドウの画素データを前記第１および第２の画素
データ転送保持手段に入力させるとともに、前記第１お
よび第２の画素データ転送保持手段により前記サーチウ
ィンドウの画素データを前記転送経路に沿って転送させ
るウィンドウデータ転送制御手段と、前記現画像データ
出力手段から出力された現画像ブロックの画素データと
前記第１の画素データ転送保持手段に保持された画素デ
ータとに基づいて、前記現画像ブロックの各々に対し、
前記現画像ブロックと前記複数の候補ブロックとの間の
画像の差を表わす複数のディストーションをそれぞれ算
出するディストーション算出手段と、前記現画像ブロッ
クの各々に対し算出された複数のディストーションの値
のうち最小値を検出して、前記類似する１つの候補ブロ
ックを特定する類似ブロック特定手段と、前記第１およ
び第２の画素データ転送保持手段により画素データが転
送されるとき、前記第１および第２の画素データ転送保
持手段に入力された画素データのうち前記サーチウィン
ドウの１列目から（Ｍ−１）列目までの各列の画素デー
タを前記第１および第２の画素データ転送保持手段から
排出しつつ前記第３の画素データ転送保持手段に保持さ
せる排出データ保持制御手段と、前記第３の画素データ
転送保持手段により前記第１および第２の画素データ転
送保持手段に画素データが転送されるとき、前記第３の
画素データ転送保持手段に入力された画素データのうち
前記サーチウィンドウの（Ｍ−１）列目から１列目まで
の各列の画素データを前記第３の画素データ転送保持手
段から排出しつつ前記第１および第２の画素データ転送
保持手段に保持させる戻しデータ転送制御手段と、を備
え、前記ディストーション算出手段が、前記第３の画素
データ転送保持手段から前記第１および第２の画素デー
タ転送保持手段に戻された画素データを用いて、前記現
画像ブロックとは異なる現画像ブロックに対応するディ
ストーション算出を行なうことを特徴とする。According to a sixteenth aspect of the present invention, there is provided an apparatus for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image. When N and M are integers, the current image includes a plurality of current image blocks represented by N rows and M columns of pixels having pixel data, and the reference image has the current image blocks each having pixel data. And a plurality of candidate blocks of the same size as the current image block, and for each of the current image blocks, a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block. By
A motion vector searching device for specifying the motion vector, wherein current image data output means for outputting pixel data of the current image block, and pixel data of the reference image are stored, and H and L are integers, respectively. A reference image data storage means capable of outputting pixel data of a plurality of search windows represented by pixels in H rows and L columns each including at least two of the candidate blocks, and according to sizes of the search window and the current image block. (H-
A search area of (N + 1) rows (LM + 1) columns is formed, a part of the pixel data of each candidate block in the search window is input and held in the search area, and the held pixel data is A first pixel data transfer holding unit having (H−N + 1) × (L−M + 1) first registers for transferring data in a predetermined direction of the search area; a first register of the first pixel data transfer holding unit; A plurality of second registers for transmitting and receiving pixel data between the first and second pixel data transfer means, and transferring the pixel data of the search window along a predetermined transfer path passing through the search area together with the first pixel data transfer and holding means. And a part of the pixel data transferred along the transfer path from the first and second pixel data transfer and holding means, and the input pixel data is And third pixel data transfer and holding means having (M-1) × H third registers for outputting the data to the second pixel data transfer and holding means, and outputting the pixel data of the search window to the first and second pixel data transfer and holding means. Window data transfer control means for inputting the pixel data of the search window along the transfer path by the first and second pixel data transfer and holding means, On the basis of the pixel data of the current image block output from the data output unit and the pixel data held by the first pixel data transfer holding unit, for each of the current image blocks,
Distortion calculation means for calculating a plurality of distortions each representing an image difference between the current image block and the plurality of candidate blocks, and a minimum among a plurality of distortion values calculated for each of the current image blocks Detecting pixel values, and when the pixel data is transferred by the similar block specifying means for specifying the similar one candidate block, and the first and second pixel data transfer and holding means, the first and second pixel data are transferred. The pixel data of each column from the first column to the (M-1) th column of the search window among the pixel data input to the pixel data transfer holding unit is discharged from the first and second pixel data transfer holding units. Discharging data holding control means for causing the third pixel data transfer holding means to hold the data while holding the third pixel data transfer holding means. When the pixel data is transferred to the first and second pixel data transfer and holding means, the pixel data input to the third pixel data transfer and holding means starts from the (M-1) th column of the search window. Return data transfer control means for discharging the pixel data of each column up to the first column from the third pixel data transfer / holding means and holding the pixel data in the first and second pixel data transfer / holding means; The distortion calculation unit uses the pixel data returned from the third pixel data transfer holding unit to the first and second pixel data transfer holding units to correspond to a current image block different from the current image block. Distortion calculation is performed.

【００４１】請求項１７に記載の発明は、請求項１６に
記載の動きベクトル探索装置において、前記ウィンドウ
データ転送制御手段が、前記第１レジスタおよび第２レ
ジスタにより、前記サーチウィンドウ内で隣接する２つ
の画素列の画素データを互いに列方向で逆方向に転送さ
せ、かつ、前記サーチウィンドウ内の画素データを列方
向に往復移動させながら行方向の一方側に転送させると
ともに、前記（Ｍ−１）列分の画素データが前記第３レ
ジスタから第１および第２レジスタに戻されるとき、前
記探索領域の１列目の画素列に対応する第１および第２
レジスタに保持されていた画素データを、前記行方向の
他方側に戻すよう転送させ、さらに、これらＭ列分の画
素データが前記何れかの現画像ブロックに対応するディ
ストーション算出開始時の位置に復帰したとき、前記入
力画素データの転送方向を再度前記行方向の一方側に切
り換え、前記ディストーション算出手段が、前記第３レ
ジスタから第１および第２レジスタに戻された（Ｍ−
１）列分の画素データと、前記第３レジスタに前記（Ｍ
−１）列分の画素データが入力されたとき前記探索領域
の１列目の画素列に対応する第１および第２レジスタに
保持されていた画素データとを用いて、前記現画像ブロ
ックとは異なる現画像ブロックに対応するディストーシ
ョンを算出することを特徴とする。According to a seventeenth aspect of the present invention, in the motion vector search device according to the sixteenth aspect, the window data transfer control means uses the first register and the second register to select two adjacent data in the search window. The pixel data in one pixel column are transferred in the opposite direction in the column direction, and the pixel data in the search window is transferred to one side in the row direction while reciprocating in the column direction. When pixel data of a column is returned from the third register to the first and second registers, the first and second pixels corresponding to the first pixel column of the search area are returned.
The pixel data held in the register is transferred back to the other side in the row direction, and the pixel data for these M columns is returned to the position at the start of the distortion calculation corresponding to any of the current image blocks. Then, the transfer direction of the input pixel data is switched again to one side in the row direction, and the distortion calculating means is returned from the third register to the first and second registers (M−
1) The pixel data for the column and the (M) are stored in the third register.
-1) When the pixel data of a column is input, the current image block is defined by using the pixel data held in the first and second registers corresponding to the first pixel column of the search area. Distortions corresponding to different current image blocks are calculated.

【００４２】請求項１８に記載の発明は、動画像を部分
的に構成する現画像を前記動画像を部分的に構成する参
照画像に基づいて予測するのに用いられる動きベクトル
を探索する装置であり、Ｎ，Ｍをそれぞれ整数とすると
き、前記現画像が画素データを有するＮ行Ｍ列の画素に
より表わされる複数の現画像ブロックを含み、前記参照
画像がそれぞれ画素データを有する前記現画像ブロック
と同一サイズの複数の候補ブロックを含み、前記現画像
ブロック毎に、前記複数の候補ブロックのうち該現画像
ブロックに類似する何れか１つの候補ブロックのブロッ
ク位置と該現画像ブロックのブロック位置とによって、
前記動きベクトルを特定する動きベクトル探索装置であ
って、前記現画像ブロックの画素データを出力する現画
像データ出力手段と、前記参照画像の画素データを記憶
し、Ｈ，Ｌをそれぞれ整数とするとき、前記候補ブロッ
クをそれぞれ少なくとも２つ含んだＨ行Ｌ列の画素によ
り表わされる複数のサーチウィンドウの画素データを出
力可能な参照画像データ記憶手段と、前記サーチウィン
ドウおよび前記現画像ブロックのサイズに応じた（Ｈ−
Ｎ＋１）行（Ｌ−Ｍ＋１）列の探索領域を形成し、該探
索領域内に前記サーチウィンドウ内の各候補ブロックの
画素データの一部を入力して保持するとともに、該保持
した画素データを前記探索領域の所定方向に転送する
（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の第１レジスタを有
する第１の画素データ転送保持手段と、前記第１の画素
データ転送保持手段の第１レジスタとの間で画素データ
を授受する複数の第２レジスタを有し、前記第１の画素
データ転送保持手段と共に前記サーチウィンドウの画素
データを前記探索領域を通る所定の転送経路に沿って転
送する第２の画素データ転送保持手段と、前記転送経路
に沿って転送された画素データの一部を前記第１および
第２の画素データ転送保持手段から入力し、該入力した
画素データを前記第１および第２の画素データ転送保持
手段に戻すよう出力するＭ×Ｈ個の第３レジスタを有す
る第３の画素データ転送保持手段と、前記サーチウィン
ドウの画素データを前記第１および第２の画素データ転
送保持手段に入力させるとともに、前記第１および第２
の画素データ転送保持手段により前記サーチウィンドウ
の画素データを前記転送経路に沿って転送させるウィン
ドウデータ転送制御手段と、前記現画像データ出力手段
から出力された現画像ブロックの画素データと前記第１
の画素データ転送保持手段に保持された画素データとに
基づいて、前記現画像ブロックの各々に対し、前記現画
像ブロックと前記複数の候補ブロックとの間の画像の差
を表わす複数のディストーションをそれぞれ算出するデ
ィストーション算出手段と、前記現画像ブロックの各々
に対し算出された複数のディストーションの値のうち最
小値を検出して、前記類似する１つの候補ブロックを特
定する類似ブロック特定手段と、前記第１および第２の
画素データ転送保持手段により画素データが転送される
とき、前記第１および第２の画素データ転送保持手段に
入力された画素データのうち前記サーチウィンドウの１
列目からＭ列目までの各列の画素データを前記第１およ
び第２の画素データ転送保持手段から排出しつつ前記第
３の画素データ転送保持手段に保持させる排出データ保
持制御手段と、前記第３の画素データ転送保持手段によ
り前記第１および第２の画素データ転送保持手段に画素
データが転送されるとき、前記第３の画素データ転送保
持手段に入力された画素データのうち前記サーチウィン
ドウのＭ列目から１列目までの各列の画素データを前記
第３の画素データ転送保持手段から排出しつつ前記第１
および第２の画素データ転送保持手段に保持させる戻し
データ転送制御手段と、を備え、前記ディストーション
算出手段が、前記第３の画素データ転送保持手段から前
記第１および第２の画素データ転送保持手段に戻された
画素データを用いて、前記現画像ブロックとは異なる現
画像ブロックに対応するディストーション算出を行なう
ことを特徴とする。The invention according to claim 18 is an apparatus for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image. When N and M are integers, the current image includes a plurality of current image blocks represented by N rows and M columns of pixels having pixel data, and the reference image has the current image blocks each having pixel data. And a plurality of candidate blocks of the same size as the current image block, and for each of the current image blocks, a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block. By
A motion vector searching device for specifying the motion vector, wherein current image data output means for outputting pixel data of the current image block, and pixel data of the reference image are stored, and H and L are integers, respectively. A reference image data storage means capable of outputting pixel data of a plurality of search windows represented by pixels in H rows and L columns each including at least two of the candidate blocks, and according to sizes of the search window and the current image block. (H-
A search area of (N + 1) rows (LM + 1) columns is formed, a part of the pixel data of each candidate block in the search window is input and held in the search area, and the held pixel data is A first pixel data transfer holding unit having (H−N + 1) × (L−M + 1) first registers for transferring data in a predetermined direction of the search area; a first register of the first pixel data transfer holding unit; A plurality of second registers for transmitting and receiving pixel data between the first and second pixel data transfer means, and transferring the pixel data of the search window along a predetermined transfer path passing through the search area together with the first pixel data transfer and holding means. And a part of the pixel data transferred along the transfer path from the first and second pixel data transfer and holding means, and the input pixel data is And third pixel data transfer and holding means having M × H third registers for outputting the data back to the second pixel data transfer and holding means, and converting the pixel data of the search window into the first and second pixel data. Input to the transfer holding means and the first and second
Window data transfer control means for causing the pixel data of the search window to be transferred along the transfer path by the pixel data transfer and holding means; and the pixel data of the current image block output from the current image data output means and the first
Based on the pixel data held by the pixel data transfer holding unit, a plurality of distortions representing the image difference between the current image block and the plurality of candidate blocks are respectively generated for each of the current image blocks. A distortion calculating means for calculating, a similar block specifying means for detecting a minimum value among a plurality of distortion values calculated for each of the current image blocks and specifying the one similar candidate block; When the pixel data is transferred by the first and second pixel data transfer and holding means, one of the search windows in the pixel data input to the first and second pixel data transfer and holding means is selected.
Discharging data holding control means for holding the third pixel data transfer holding means while discharging pixel data of each column from the column to the Mth column from the first and second pixel data transfer holding means; When the pixel data is transferred to the first and second pixel data transfer holding units by the third pixel data transfer holding unit, the search window is selected from the pixel data input to the third pixel data transfer holding unit. While discharging pixel data of each column from the Mth column to the first column from the third pixel data transfer holding unit.
And return data transfer control means for causing the second pixel data transfer and holding means to hold the data. Using the pixel data returned to the above, a distortion calculation corresponding to a current image block different from the current image block is performed.

【００４３】請求項１９に記載の発明は、請求項１８に
記載の動きベクトル探索装置において、前記ウィンドウ
データ転送制御手段が、前記第１レジスタおよび第２レ
ジスタにより、前記サーチウィンドウ内で隣接する２つ
の画素列の画素データを互いに列方向で逆方向に転送さ
せ、かつ、前記サーチウィンドウ内の画素データを列方
向に往復移動させながら行方向の一方側に転送させると
ともに、前記サーチウィンドウの１列目からＭ列目まで
のＭ列分の画素データを、前記行方向の他方側に戻すよ
う転送させ、さらに、これらＭ列分の画素データが前記
何れかの現画像ブロックに対応するディストーション算
出開始時の位置に復帰したとき、前記入力画素データの
転送方向を再度前記行方向の一方側に切り換え、前記デ
ィストーション算出手段が、前記第３レジスタから第１
および第２レジスタに戻されたＭ列分の画素データを用
いて、前記現画像ブロックとは異なる現画像ブロックに
対応するディストーションを算出することを特徴とす
る。According to a nineteenth aspect of the present invention, in the motion vector search device according to the eighteenth aspect, the window data transfer control means uses the first register and the second register to select two adjacent data in the search window. The pixel data in one pixel column is transferred in the opposite direction in the column direction, and the pixel data in the search window is transferred to one side in the row direction while reciprocating in the column direction. The pixel data for M columns from the first column to the Mth column is transferred back to the other side in the row direction, and the pixel data for these M columns is used to start the distortion calculation corresponding to any of the current image blocks. When the pixel returns to the position of the hour, the transfer direction of the input pixel data is switched again to one side in the row direction, and the distortion calculation is performed. Means, first from the third register 1
And calculating a distortion corresponding to a current image block different from the current image block by using the pixel data of M columns returned to the second register.

【００４４】請求項２０に記載の発明は、動画像を部分
的に構成する現画像を前記動画像を部分的に構成する参
照画像に基づいて予測するのに用いられる動きベクトル
を探索する装置であり、前記現画像が画素データを有す
る複数行複数列の画素により表わされる複数の現画像ブ
ロックを含み、前記参照画像がそれぞれ画素データを有
する前記現画像ブロックと同一サイズの複数の候補ブロ
ックを含み、前記現画像ブロック毎に、前記複数の候補
ブロックのうち該現画像ブロックに類似する何れか１つ
の候補ブロックのブロック位置と該現画像ブロックのブ
ロック位置とによって、前記動きベクトルを特定する動
きベクトル探索装置であって、前記現画像ブロックの画
素データを出力する現画像データ出力手段と、前記参照
画像の画素データを記憶し、前記候補ブロックをそれぞ
れ少なくとも２つ含んだ複数のサーチウィンドウの画素
データを出力可能な参照画像データ記憶手段と、前記サ
ーチウィンドウおよび前記現画像ブロックのサイズに応
じた探索領域を形成し、該探索領域内に前記サーチウィ
ンドウ内の各候補ブロックの画素データの一部を入力し
て保持するとともに、該保持した画素データを前記探索
領域の所定方向に転送する第１の画素データ転送保持手
段と、前記第１の画素データ転送保持手段との間で画素
データを授受し、前記第１の画素データ転送保持手段と
共に前記サーチウィンドウの画素データを前記探索領域
を通る所定の転送経路に沿って転送する第２の画素デー
タ転送保持手段と、前記転送経路に沿って転送された画
素データの一部を前記第１および第２の画素データ転送
保持手段から入力し、該入力した画素データを前記第１
および第２の画素データ転送保持手段に戻すよう出力す
る第３の画素データ転送保持手段と、前記参照画像デー
タ記憶手段から前記複数のうち何れかのサーチウィンド
ウの一部の画素データを含む所定画素領域分ずつ画素デ
ータを読み出して記憶するとともに、記憶済のサーチウ
ィンドウの画素データを前記参照画像データ記憶手段か
らのデータ転送速度より大きい転送速度で前記第１およ
び第２の画素データ転送保持手段に供給する高速転送記
憶手段と、前記高速転送記憶手段に記憶されたサーチウ
ィンドウの画素データを前記第１および第２の画素デー
タ転送保持手段に入力させるとともに、前記複数のうち
少なくとも２つの候補ブロックを前記探索領域内に順次
入力させるよう、前記第１および第２の画素データ転送
保持手段により前記サーチウィンドウの画素データを前
記転送経路に沿って転送させるウィンドウデータ転送制
御手段と、前記現画像データ出力手段から出力された現
画像ブロックの画素データと前記第１の画素データ転送
保持手段に保持された画素データとに基づいて、前記現
画像ブロックの各々に対し、前記現画像ブロックと前記
複数の候補ブロックとの間の画像の差を表わす複数のデ
ィストーションをそれぞれ算出するディストーション算
出手段と、前記現画像ブロックの各々に対し算出された
複数のディストーションの値のうち最小値を検出して、
前記類似する１つの候補ブロックを特定する類似ブロッ
ク特定手段と、前記第１および第２の画素データ転送保
持手段により画素データが転送されるとき、前記第１お
よび第２の画素データ転送保持手段に入力された画素デ
ータのうち前記サーチウィンドウの１列目から所定列分
だけ各列の画素データを前記第１および第２の画素デー
タ転送保持手段から排出しつつ前記第３の画素データ転
送保持手段に保持させる排出データ保持制御手段と、前
記第３の画素データ転送保持手段により前記第１および
第２の画素データ転送保持手段に画素データが転送され
るとき、前記第３の画素データ転送保持手段に入力され
た各列の画素データを前記第３の画素データ転送保持手
段から排出しつつ前記第１および第２の画素データ転送
保持手段に保持させる戻しデータ転送制御手段と、を備
え、前記高速転送記憶手段が、前記参照画像データ記憶
手段から読み出し記憶している前記所定画素領域分の画
素データのうち、前記探索領域内に戻された画素データ
に続く転送順序の画素データを前記第１および第２の画
素データ転送保持手段に再度入力させ、前記ディストー
ション算出手段が、前記第３の画素データ転送保持手段
から前記第１および第２の画素データ転送保持手段に戻
された画素データと、前記高速転送記憶手段から前記第
１および第２の画素データ転送保持手段に再度入力され
た画素データとを用いて、前記現画像ブロックとは異な
る現画像ブロックに対応するディストーション算出を行
なうことを特徴とする。According to a twentieth aspect of the present invention, there is provided an apparatus for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image. The current image includes a plurality of current image blocks represented by pixels in a plurality of rows and columns having pixel data, and the reference image includes a plurality of candidate blocks of the same size as the current image block each having pixel data. A motion vector for specifying the motion vector by a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block for each of the current image blocks. A search device, comprising: current image data output means for outputting pixel data of the current image block; and pixel data of the reference image. Storing reference image data storage means capable of outputting pixel data of a plurality of search windows each including at least two of the candidate blocks, and forming a search area according to the size of the search window and the current image block; First pixel data transfer holding means for inputting and holding a part of pixel data of each candidate block in the search window in the search area, and transferring the held pixel data in a predetermined direction of the search area; And the first pixel data transfer and holding means, and transfers pixel data along with the first pixel data transfer and holding means along a predetermined transfer path through the search area with the pixel data of the search window. A second pixel data transfer holding unit for transferring, and a part of the pixel data transferred along the transfer path the first and second pixel data transfer means. Pixel data transfer type from the holding means, the input the pixel data first has
And a third pixel data transfer and holding unit that outputs the pixel data to be returned to the second pixel data transfer and holding unit; Pixel data is read out and stored for each area, and the stored search window pixel data is transferred to the first and second pixel data transfer holding units at a transfer rate higher than the data transfer rate from the reference image data storage unit. High-speed transfer storage means for supplying, and inputting the pixel data of the search window stored in the high-speed transfer storage means to the first and second pixel data transfer holding means, and The first and second pixel data transfer and holding means are configured to sequentially input the data into the search area. Window data transfer control means for transferring the pixel data of the search window along the transfer path, pixel data of the current image block output from the current image data output means and the first pixel data transfer holding means Distortion calculating means for calculating, for each of the current image blocks, a plurality of distortions representing an image difference between the current image block and the plurality of candidate blocks, based on the pixel data, Detecting a minimum value among a plurality of distortion values calculated for each of the image blocks,
A similar block specifying unit for specifying the similar one candidate block; and a first and a second pixel data transfer and holding unit, when pixel data is transferred by the first and the second pixel data transfer and holding unit. The third pixel data transfer holding unit while discharging the pixel data of each column by a predetermined column from the first column of the search window out of the input pixel data from the first and second pixel data transfer holding units. The third pixel data transfer holding unit when the pixel data is transferred to the first and second pixel data transfer holding units by the third pixel data transfer holding unit. The pixel data of each column input to the first and second pixel data transfer holding units are discharged from the third pixel data transfer holding unit while being discharged from the third pixel data transfer holding unit. Return data transfer control means, wherein the high-speed transfer storage means reads out the pixel data of the predetermined pixel area from the reference image data storage means and stores the pixels returned in the search area. The pixel data in the transfer order following the data is again input to the first and second pixel data transfer holding units, and the distortion calculating unit outputs the first and second pixels from the third pixel data transfer holding unit. Using the pixel data returned to the data transfer holding unit and the pixel data re-input from the high-speed transfer storage unit to the first and second pixel data transfer holding units, a current image different from the current image block is used. A distortion calculation corresponding to an image block is performed.

【００４５】請求項２１に記載の発明は、請求項２０に
記載の動きベクトル探索装置において、前記第３の画素
データ転送保持手段から前記第１および第２の画素デー
タ転送保持手段に画素データが戻され、該画素データに
続く転送順序の画素データが前記高速転送記憶手段から
前記第１および第２の画素データ転送保持手段に再度入
力されることにより、前記複数のうち何れかのサーチウ
ィンドウの一部の画素データが前記探索領域に供給され
るとき、前記何れかのサーチウィンドウの残部の画素デ
ータを前記参照画像データ記憶手段から読み出して前記
高速転送記憶手段に記憶させることを特徴とする。According to a twenty-first aspect of the present invention, in the motion vector search device according to the twentieth aspect, the pixel data is transferred from the third pixel data transfer holding means to the first and second pixel data transfer holding means. And the pixel data in the transfer order following the pixel data is input again from the high-speed transfer storage unit to the first and second pixel data transfer holding units, so that any one of the plurality of search windows When a part of the pixel data is supplied to the search area, the remaining pixel data of any of the search windows is read from the reference image data storage means and stored in the high-speed transfer storage means.

【００４６】請求項２２に記載の発明は、請求項１６〜
２１の何れかに記載の動きベクトル探索装置において、
前記第３の画素データ転送保持手段が、前記探索領域内
におけるディストーション算出開始時の画素データの位
置を保って画素データを入力し出力することを特徴とす
る。The invention according to claim 22 is the invention according to claims 16 to
21. The motion vector search device according to any one of
The third pixel data transfer holding unit inputs and outputs the pixel data while maintaining the position of the pixel data at the start of the distortion calculation in the search area.

【００４７】請求項２３に記載の発明は、請求項１６〜
２２の何れかに記載の動きベクトル探索装置において、
前記ディストーション算出手段が、前記第１レジスタと
共に二次元的に配列された複数の演算器を有するシスト
リックアレー構造の演算回路によって構成されることを
特徴とする。The invention according to claim 23 is the invention according to claims 16 to
22. The motion vector search device according to any one of
The distortion calculating means is constituted by an arithmetic circuit having a systolic array structure having a plurality of arithmetic units two-dimensionally arranged together with the first register.

【００４８】請求項２４に記載の発明は、請求項１６〜
２３の何れかに記載の動きベクトル探索装置において、
前記第２レジスタが前記探索領域の各列の１行目と（Ｈ
−Ｎ＋１）行目の第１レジスタに接続されたことを特徴
とする。請求項２５に記載の発明は、請求項２４に記載
の動きベクトル探索装置において、前記第２レジスタ
が、（Ｎ−１）×（Ｌ−Ｍ＋１）個設けられ、各列同数
になるよう配置されていることを特徴とする。The invention according to claim 24 is the invention according to claims 16 to
23. The motion vector search device according to any one of
The second register stores the first row of each column of the search area and (H
−N + 1) is connected to the first register in the row. According to a twenty-fifth aspect of the present invention, in the motion vector search device according to the twenty-fourth aspect, (N-1) × (L−M + 1) second registers are provided and arranged so that each column has the same number. It is characterized by having.

【００４９】請求項２６に記載の発明は、請求項２４に
記載の動きベクトル探索装置において、前記第２レジス
タが、前記探索領域の各列の１行目の第１レジスタに接
続された第２レジスタを含む（Ｎ−１）×（Ｌ−Ｍ＋
１）個のレジスタと、前記探索領域の各列の（Ｈ−Ｎ＋
１）行目の第１レジスタに接続された第２レジスタを含
む（Ｎ−１）×（Ｌ−Ｍ＋１）個のレジスタからなり、
それぞれ各列同数になるよう配置され、前記第３レジス
タが、各列に（Ｈ＋Ｎ−１）個設けられていることを特
徴とする。According to a twenty-sixth aspect of the present invention, in the motion vector search device according to the twenty-fourth aspect, the second register is connected to a first register in a first row of each column of the search area. (N-1) x (LM-
1) registers and (H-N +
1) Consisting of (N−1) × (L−M + 1) registers including the second register connected to the first register in the row,
Each column is arranged to have the same number, and (H + N-1) third registers are provided in each column.

【００５０】[0050]

【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しつつ説明する。本発明に係る動きベ
クトル探索装置は、図１に示すように、現画像データ出
力手段１０００、参照画像データ記憶手段２０００、第
１の画素データ転送保持手段３００１、第２の画素デー
タ転送保持手段３００２、第３の画素データ転送保持手
段４０００、ディストーション算出手段５０００、類似
ブロック特定手段６０００、ウィンドウデータ転送制御
手段８００１、排出データ保持制御手段８００２および
戻しデータ転送制御手段８００３を備えている。Embodiments of the present invention will be described below with reference to the accompanying drawings. As shown in FIG. 1, a motion vector search device according to the present invention includes a current image data output unit 1000, a reference image data storage unit 2000, a first pixel data transfer holding unit 3001, and a second pixel data transfer holding unit 3002. , A third pixel data transfer holding unit 4000, a distortion calculating unit 5000, a similar block specifying unit 6000, a window data transfer control unit 8001, a discharge data holding control unit 8002, and a return data transfer control unit 8003.

【００５１】現画像データ出力手段１０００は、現画像
ブロックの画素データを第１の画素データ転送保持手段
３００１に出力するものである。参照画像データ記憶手
段２０００は、参照画像の画素データを記憶し、候補ブ
ロックをそれぞれ少なくとも２つ含んだ複数のサーチウ
ィンドウの画素データを第２の画素データ転送保持手段
３００２に出力するものである。The current image data output means 1000 outputs the pixel data of the current image block to the first pixel data transfer holding means 3001. The reference image data storage unit 2000 stores pixel data of a reference image and outputs pixel data of a plurality of search windows including at least two candidate blocks to the second pixel data transfer holding unit 3002.

【００５２】第１の画素データ転送保持手段および第２
の画素データ転送保持手段は、サーチウィンドウ内の各
候補ブロックの画素データの一部を入力して保持すると
ともに、第１および第２の画素データ転送保持手段との
間で画素データを授受し、該保持した画素データを所定
の転送経路に沿って転送するものである。第３の画素デ
ータ転送保持手段は、前記転送経路に沿って転送された
画素データの一部を前記第１および第２の画素データ転
送保持手段から入力し、該入力した画素データを前記第
１および第２の画素データ転送保持手段に戻すよう出力
するものである。The first pixel data transfer holding means and the second
Means for inputting and holding a part of the pixel data of each candidate block in the search window, and exchanging pixel data with the first and second pixel data transfer and holding means, The held pixel data is transferred along a predetermined transfer path. The third pixel data transfer and holding unit inputs a part of the pixel data transferred along the transfer path from the first and second pixel data transfer and holding units, and stores the input pixel data in the first and second pixel data. And output to the second pixel data transfer holding means.

【００５３】ディストーション算出手段５０００は、前
記現画像データ出力手段から出力された現画像ブロック
の画素データと前記第１の画素データ転送保持手段に保
持された画素データとに基づいて、前記現画像ブロック
の各々に対し、前記現画像ブロックと前記複数の候補ブ
ロックとの間の画像の差を表わす複数のディストーショ
ンをそれぞれ算出し、また、前記第３の画素データ転送
保持手段から前記第１および第２の画素データ転送保持
手段に戻された画素データを用いて、前記現画像ブロッ
クとは異なる現画像ブロックに対応するディストーショ
ンをそれぞれ算出するものである。The distortion calculation means 5000 calculates the current image block based on the pixel data of the current image block output from the current image data output means and the pixel data held in the first pixel data transfer holding means. , A plurality of distortions each representing an image difference between the current image block and the plurality of candidate blocks are calculated, and the first and second pixel data transfer and holding means calculate Using the pixel data returned to the pixel data transfer and holding means, a distortion corresponding to a current image block different from the current image block is calculated.

【００５４】類似ブロック特定手段６０００は、前記現
画像ブロックの各々に対し算出された複数のディストー
ションの値のうち最小値を検出して、前記類似する１つ
の候補ブロックを特定するものである。ウィンドウデー
タ転送制御手段８００１は、前記サーチウィンドウの画
素データを前記第１および第２の画素データ転送保持手
段に入力させるとともに、前記第１および第２の画素デ
ータ転送保持手段により前記サーチウィンドウの画素デ
ータを前記転送経路に沿って転送させるものである。The similar block specifying means 6000 detects the minimum value among a plurality of distortion values calculated for each of the current image blocks, and specifies the similar one candidate block. The window data transfer control unit 8001 inputs the pixel data of the search window to the first and second pixel data transfer holding units, and controls the first and second pixel data transfer holding units to store the pixel data of the search window. Data is transferred along the transfer path.

【００５５】排出データ保持制御手段８００２は、前記
第１および第２の画素データ転送保持手段により画素デ
ータが転送されるとき、前記第１および第２の画素デー
タ転送保持手段に入力された画素データのうち前記サー
チウィンドウの１列目から所定列分だけ各列の画素デー
タを前記第１および第２の画素データ転送保持手段から
排出しつつ前記第３の画素データ転送保持手段に保持さ
せるものである。When the pixel data is transferred by the first and second pixel data transfer holding units, the discharged data holding control unit 8002 controls the pixel data input to the first and second pixel data transfer holding units. And discharging the pixel data of each column by a predetermined column from the first column of the search window from the first and second pixel data transfer holding units and holding the pixel data in the third pixel data transfer holding unit. is there.

【００５６】戻しデータ転送制御手段８００３は、前記
第３の画素データ転送保持手段に入力された各列の画素
データを前記第３の画素データ転送保持手段から排出し
つつ前記第１および第２の画素データ転送保持手段に保
持させるものである。以上により、現画像データ出力手
段１０００から出力された現画像ブロックの画素データ
と参照画像データ記憶手段２０００から出力されたサー
チウィンドウの画素データに基づいて、現画像ブロック
と複数の候補ブロックとのディストーションを算出する
ことができ、また、現画像データ出力手段１０００から
出力された現画像ブロックの画素データと第３の画素デ
ータ転送保持手段４０００から戻されたサーチウィンド
ウの画素データに基づいて、現画像ブロックと複数の候
補ブロックとのディストーションを算出することができ
る。The return data transfer control unit 8003 discharges the pixel data of each column input to the third pixel data transfer holding unit from the third pixel data transfer holding unit while discharging the pixel data from the third pixel data transfer holding unit. This is to be held by the pixel data transfer holding means. As described above, based on the pixel data of the current image block output from the current image data output unit 1000 and the pixel data of the search window output from the reference image data storage unit 2000, the distortion between the current image block and a plurality of candidate blocks is determined. Is calculated based on the pixel data of the current image block output from the current image data output unit 1000 and the pixel data of the search window returned from the third pixel data transfer and holding unit 4000. Distortion between the block and a plurality of candidate blocks can be calculated.

【００５７】したがって、参照画像データ記憶手段２０
００から第１の画素データ転送保持手段３００１および
第２の画素データ転送保持手段３００２にデータを転送
する早さよりも早い第３の画素データ転送保持手段４０
００から第１の画素データ転送保持手段３００１および
第２の画素データ転送保持手段３００２にサーチウィン
ドウの画素データを入力することができ、ディストーシ
ョンを短時間で算出をすることができる。Therefore, the reference image data storage means 20
The third pixel data transfer holding unit 40 is faster than the data is transferred from 00 to the first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 3002.
From 00, the pixel data of the search window can be input to the first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 3002, and the distortion can be calculated in a short time.

【００５８】[0058]

【実施例】以下、本発明を図面に基づいて詳しく説明す
る。図１〜図３８は、本発明に係る動きベクトル探索装
置の第１実施例を示す図である。図１に機能ブロック図
を示し、図２に構成例を示す。図１に示すように、動き
ベクトル探索装置は、現画像データ出力手段１０００，
参照画像データ記憶手段２０００，第１の画素データ転
送保持手段３００１，第２の画素データ転送保持手段３
００２，第３の画素データ転送保持手段４０００，ディ
ストーション算出手段５０００，類似ブロック特定手段
６０００，ウィンドウデータ転送制御手段８００１，排
出データ保持制御手段８００２および戻しデータ転送制
御手段８００３からなり、図２に示すように、第１の画
素データ転送保持手段３００１，第２の画素データ転送
保持手段３００２，第３の画素データ転送保持手段４０
００およびディストーション算出手段５０００は入力レ
ジスタＩＲ，プロセッサエレメントＰＥ，垂直サイドレ
ジスタＶＳおよび水平サイドレジスタＨＳから構成さ
れ、図３に示された異なる２つの現画像ブロックすなわ
ち、第１現画像ブロック１１０および第２現画像ブロッ
ク１２０に対する動きベクトルを現画像上の現画像ブロ
ックよりも先に符号化された参照画像上のサーチウィン
ドウ２１０内の複数の候補ブロック３１０に基づいて探
索するものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. FIGS. 1 to 38 are diagrams showing a first embodiment of a motion vector search device according to the present invention. FIG. 1 shows a functional block diagram, and FIG. 2 shows a configuration example. As shown in FIG. 1, the motion vector search device includes a current image data output unit 1000,
Reference image data storage unit 2000, first pixel data transfer holding unit 3001, second pixel data transfer holding unit 3
002, a third pixel data transfer holding unit 4000, a distortion calculation unit 5000, a similar block specifying unit 6000, a window data transfer control unit 8001, a discharge data holding control unit 8002, and a return data transfer control unit 8003, as shown in FIG. As described above, the first pixel data transfer holding unit 3001, the second pixel data transfer holding unit 3002, and the third pixel data transfer holding unit 40
00 and the distortion calculating means 5000 are composed of an input register IR, a processor element PE, a vertical side register VS, and a horizontal side register HS. Two different current image blocks shown in FIG. (2) Search for a motion vector for the current image block 120 based on a plurality of candidate blocks 310 in a search window 210 on a reference image that is encoded earlier than the current image block on the current image.

【００５９】ここで、図１，図２において画素データの
流れを実線の矢印で示し、ディストーションの流れを点
線、制御信号を一点鎖線で示す。また、図３に示される
図は、異なる２つの現画像ブロック１１０，１２０とサ
ーチウインドウ２１０および該サーチウインドウ２１０
内の各候補ブロック３１０の関係を示す図である。図１
２に示すように、プロセッサエレメントＰＥは画素デー
タ入力転送ユニット３１００，ディストーション算出ユ
ニット５２００およびディストーション出力転送ユニッ
ト５３００からなる。In FIGS. 1 and 2, the flow of pixel data is indicated by solid arrows, the flow of distortion is indicated by dotted lines, and the control signal is indicated by dashed lines. FIG. 3 shows two different current image blocks 110 and 120, a search window 210, and the search window 210.
FIG. 6 is a diagram showing the relationship between each candidate block 310 in FIG. FIG.
As shown in FIG. 2, the processor element PE includes a pixel data input transfer unit 3100, a distortion calculation unit 5200, and a distortion output transfer unit 5300.

【００６０】はじめに、各手段の概要について説明す
る。現画像データ出力手段１０００は、現画像を部分的
に構成する一つの現画像ブロックの画素データをディス
トーション算出手段５０００に出力するものである。現
画像ブロックは任意のブロックサイズであってよいが、
以下の説明では図３に示されるように、第１現画像ブロ
ック１１０として、画素データ ａ（０，０），ａ（０，１），ａ（０，２）， ａ（１，０），ａ（１，１），ａ（１，２）， ａ（２，０），ａ（２，１）およびａ（２，２） からなる３×３画素サイズのブロックとする。First, the outline of each means will be described. The current image data output unit 1000 outputs pixel data of one current image block partially forming the current image to the distortion calculation unit 5000. The current image block may be of any block size,
In the following description, as shown in FIG. 3, pixel data a (0,0), a (0,1), a (0,2), a (1,0), A block of 3 × 3 pixels consisting of a (1,1), a (1,2), a (2,0), a (2,1) and a (2,2).

【００６１】参照画像データ記憶手段２０００は、サー
チウィンドウ内の画素データを第１の画素データ転送保
持手段３００１および第２の画素データ転送保持手段３
００２に出力するために記憶し、出力するものである。
サーチウインドウのサイズは、現画像ブロックより大き
ければ任意のサイズでよいが、以下の説明では図３に示
されるように、サーチウィンドウ２１０として、画素デ
ータ ｂ（０，０），ｂ（０，１），ｂ（０，２），ｂ（０，
３），ｂ（０，４）， ｂ（１，０），ｂ（１，１），ｂ（１，２），ｂ（１，
３），ｂ（１，４）， ｂ（２，０），ｂ（２，１），ｂ（２，２），ｂ（２，
３），ｂ（２，４）， ｂ（３，０），ｂ（３，１），ｂ（３，２），ｂ（３，
３），ｂ（３，４）， ｂ（４，０），ｂ（４，１），ｂ（４，２），ｂ（４，
３）およびｂ（４，４）からなる５×５画素サイズとす
る。The reference image data storage means 2000 stores the pixel data in the search window in the first pixel data transfer holding means 3001 and the second pixel data transfer holding means 3.
002 for storage and output.
The size of the search window may be any size as long as it is larger than the current image block. In the following description, as shown in FIG. 3, the search window 210 is used as pixel data b (0,0), ), B (0, 2), b (0,
3), b (0, 4), b (1, 0), b (1, 1), b (1, 2), b (1,
3), b (1, 4), b (2, 0), b (2, 1), b (2, 2), b (2,
3), b (2, 4), b (3, 0), b (3, 1), b (3, 2), b (3, 3)
3), b (3,4), b (4,0), b (4,1), b (4,2), b (4,4)
3) and b (4, 4) are set to a 5 × 5 pixel size.

【００６２】第１の画素データ転送保持手段３００１お
よび第２の画素データ転送保持手段３００２は、入力レ
ジスタＩＲ，垂直サイドレジスタＶＳおよびプロセッサ
エレメントＰＥの画素データ入力転送ユニット３１００
からなり、入力された画素データを各レジスタおよび各
プロセッサエレメントＰＥ間で繰り返し転送させ、各レ
ジスタおよび各プロセッサエレメントＰＥに保持させる
ものである。The first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 3002 are provided with an input register IR, a vertical side register VS, and a pixel data input transfer unit 3100 of the processor element PE.
The input pixel data is repeatedly transferred between each register and each processor element PE, and held in each register and each processor element PE.

【００６３】第３の画素データ転送保持手段４０００は
水平サイドレジスタＨＳからなり、プロセッサエレメン
トＰＥまたは垂直サイドレジスタＶＳから排出された画
素データを受取り、水平サイドレジスタＨＳ間を繰り返
し転送させながら、各水平サイドレジスタＨＳに保持す
るものである。また、各水平サイドレジスタＨＳに保持
した画素データをプロセッサエレメントＰＥまたは垂直
サイドレジスタＶＳに再び戻すように転送するものであ
る。The third pixel data transfer holding means 4000 comprises a horizontal side register HS, receives the pixel data discharged from the processor element PE or the vertical side register VS, and repeatedly transfers the horizontal data between the horizontal side registers HS. This is held in the side register HS. The pixel data held in each horizontal side register HS is transferred back to the processor element PE or the vertical side register VS.

【００６４】図１２に示すように、ディストーション算
出手段５０００は、プロセッサエレメントＰＥのディス
トーション算出ユニット５２００およびディストーショ
ン出力転送ユニット５３００からなり、現画像ブロック
内の各画素データをサーチウインドウの各候補ブロック
内の位置的に対応する各画素データから減算したものを
正数データに変換し、正数変換後の各画素のディストー
ションすなわち局所ディストーションをブロック単位に
合計することによって、現画像上の現画像ブロックと参
照画像上のサーチウインドウ内の各候補ブロックとの間
の各ディストーションを算出し、類似ブロック特定手段
６０００へ出力転送するものである。As shown in FIG. 12, the distortion calculating means 5000 includes a distortion calculating unit 5200 and a distortion output transfer unit 5300 of the processor element PE, and converts each pixel data in the current image block into each candidate block in each search window candidate block. The result of subtraction from each pixel data corresponding to the position is converted to positive data, and the distortion of each pixel after the positive conversion, that is, the local distortion is summed up in block units, thereby referring to the current image block on the current image. Each distortion between each candidate block in the search window on the image and each candidate block is calculated and output to the similar block specifying unit 6000.

【００６５】類似ブロック特定手段６０００は、ディス
トーション算出手段５０００により算出されたディスト
ーションのうちの最小のディストーションを検出して、
検出された最小ディストーションに対応するサーチウィ
ンドウ内の候補ブロックを特定し、動きベクトルを算出
するものである。信号出力ユニット８０００は、現画像
データ出力手段１０００，第１の画素データ転送保持手
段３００１，第２の画素データ転送保持手段３００２，
第３の画素データ転送保持手段４０００，ディストーシ
ョン算出手段５０００および類似ブロック特定手段６０
００の動作を制御するものである。The similar block specifying means 6000 detects the minimum distortion among the distortions calculated by the distortion calculating means 5000,
This is to identify a candidate block in the search window corresponding to the detected minimum distortion and calculate a motion vector. The signal output unit 8000 includes a current image data output unit 1000, a first pixel data transfer holding unit 3001, a second pixel data transfer holding unit 3002,
Third pixel data transfer holding unit 4000, distortion calculating unit 5000, and similar block specifying unit 60
00 is controlled.

【００６６】図４に示されるように、信号出力ユニット
８０００は、第１〜第９信号出力端子Ｐ１〜Ｐ９を有し
ており、各信号出力端子Ｐ１〜Ｐ９から出力される各信
号は、現画像データ出力手段１０００，第１の画素デー
タ転送保持手段３００１，第２の画素データ転送保持手
段３００２，第３の画素データ転送保持手段４０００，
ディストーション算出手段５０００および類似ブロック
特定手段６０００の各手段の動作を制御するための信号
であり、各手段に出力される。As shown in FIG. 4, signal output unit 8000 has first to ninth signal output terminals P1 to P9, and each signal output from each signal output terminal P1 to P9 is Image data output means 1000, first pixel data transfer holding means 3001, second pixel data transfer holding means 3002, third pixel data transfer holding means 4000,
This is a signal for controlling the operation of each unit of the distortion calculating unit 5000 and the similar block specifying unit 6000, and is output to each unit.

【００６７】信号出力ユニット８０００の各信号出力端
子Ｐ１〜Ｐ９から出力される各信号の動作は、図５から
図１０のタイムチャートに示される。図中のｃ１，ｃ
２，ｃ３，．．．は後で述べるクロックパルス信号ＣＫ
１の１クロック目の立ち上がりから２クロック目の立ち
上がりまでの期間をｃ１として、以後、期間ｃ２，ｃ
３，．．．と呼ぶことにする。図５〜図８に示される図
は、参照画像データ記憶手段２０００，第１の画素デー
タ転送保持手段３００１，第２の画素データ転送保持手
段３００２，第３の画素データ転送保持手段４０００お
よびディストーション算出手段５０００に出力される信
号と画素データの入力状態を示す図であり、図９，図１
０に示される図は、類似ブロック特定手段６０００に出
力される信号と各データとの関係を示す図である。The operation of each signal output from each signal output terminal P1 to P9 of the signal output unit 8000 is shown in the time charts of FIGS. C1, c in the figure
2, c3,. . . Is a clock pulse signal CK described later.
The period from the rising edge of the first clock to the rising edge of the second clock is c1.
3,. . . I will call it. FIGS. 5 to 8 show a reference image data storage unit 2000, a first pixel data transfer holding unit 3001, a second pixel data transfer holding unit 3002, a third pixel data transfer holding unit 4000, and a distortion calculation. FIGS. 9 and 1 are diagrams showing input states of a signal output to a means 5000 and pixel data.
FIG. 0 shows a relationship between a signal output to the similar block specifying unit 6000 and each data.

【００６８】また、これらの信号は２値のパルス信号で
あり、ローレベルのときは０を表わし、ハイレベルのと
きは１を表わす。以後の説明においても信号レベルは０
または１と表わすものとする。ここで、図５〜図１０に
示されたＲは、現画像データ出力手段１０００に入力さ
れる現画像ブロックの画素データを示し、Ｓ０およびＳ
１は、参照画像データ記憶手段２０００から第２の画素
データ転送保持手段３００２に入力されるサーチウイン
ドウの画素データを示し、ＬＭＶｙ，ＣＴｘ，Ｍｉｎ，
ＭｙおよびＭｘは、類似ブロック特定手段６０００にお
いて、各処理段階で各機器より出力されるデータであ
り、その内容については後述するものとし、ＭＶｘ，ｙ
は、類似ブロック特定手段６０００で求められた動きベ
クトルを示す。These signals are binary pulse signals. When the signals are low, they represent 0, and when they are high, they represent 1. In the following description, the signal level is 0.
Or 1 Here, R shown in FIGS. 5 to 10 indicates the pixel data of the current image block input to the current image data output means 1000, and S0 and S
Reference numeral 1 denotes pixel data of a search window input from the reference image data storage unit 2000 to the second pixel data transfer holding unit 3002, and LMVy, CTx, Min,
My and Mx are data output from each device at each processing stage in the similar block specifying means 6000, and the contents thereof will be described later, and MVx, y
Indicates a motion vector obtained by the similar block specifying unit 6000.

【００６９】信号出力ユニット８０００の各信号出力端
子Ｐ１〜Ｐ９から出力される各信号は、以下のとおりで
ある。第１信号出力端子Ｐ１から出力される信号は、ク
ロックパルス信号ＣＫ１であり、本装置の基本となるク
ロックパルス信号であり、クロックパルス信号ＣＫ１を
基準として、全ての信号が制御され、さらに各手段の動
作が制御されるものである。The signals output from the signal output terminals P1 to P9 of the signal output unit 8000 are as follows. The signal output from the first signal output terminal P1 is a clock pulse signal CK1, which is a basic clock pulse signal of the present apparatus. All signals are controlled based on the clock pulse signal CK1, and Is controlled.

【００７０】第２信号出力端子Ｐ２から出力される信号
は、パルス信号ＣＫ２で、クロックパルス信号ＣＫ１と
同じパルス幅および同じ周期をもち、クロックパルス信
号ＣＫ１の１クロック目に同期して出力される。本信号
の意味はクロックパルス信号ＣＫ１と次のように区別し
ている。すなわち、クロックパルス信号ＣＫ１は現画像
データ出力手段１０００，第１の画素データ転送保持手
段３００１，第２の画素データ転送保持手段３００２，
第３の画素データ転送保持手段４０００およびディスト
ーション算出手段５０００において、ディストーション
を算出するまでの間の動作を制御するための信号であ
り、パルス信号ＣＫ２はディストーションをもとにディ
ストーション算出手段５０００および類似ブロック特定
手段６０００において最小ディストーションおよび動き
ベクトルを特定する動作の制御をするための信号であ
る。The signal output from the second signal output terminal P2 is a pulse signal CK2 having the same pulse width and the same cycle as the clock pulse signal CK1, and is output in synchronization with the first clock of the clock pulse signal CK1. . The meaning of this signal is distinguished from the clock pulse signal CK1 as follows. That is, the clock pulse signal CK1 is supplied to the current image data output unit 1000, the first pixel data transfer holding unit 3001, the second pixel data transfer holding unit 3002,
The third pixel data transfer / holding unit 4000 and the distortion calculating unit 5000 are signals for controlling the operation until the distortion is calculated. It is a signal for controlling the operation of specifying the minimum distortion and the motion vector in the specifying unit 6000.

【００７１】第３信号出力端子Ｐ３から出力される信号
は、パルス信号ＳＬで、クロックパルス信号ＣＫ１の１
クロック目が出力される前に、クロックパルス信号の立
ち下がりに同期して、クロックパルス信号ＣＫ１の２倍
のパルス幅で出力され、以後、クロックパルス信号ＣＫ
１の３倍の周期で出力され、クロックパルス信号ＣＫ１
の１５クロック目の立ち下がりに同期して出力された
後、クロックパルス信号ＣＫ１の５倍の周期で出力さ
れ、クロックパルス信号ＣＫ１の２０クロック目の立ち
下がりに同期して出力され、以後、クロックパルス信号
ＣＫ１の３倍の周期で出力され、同様の動作を繰り返
し、クロックパルス信号ＣＫ１の１５クロック目から数
えて３４クロック目までを１サイクル、すなわち、クロ
ックパルス信号ＣＫ１の２０クロックを１サイクルとし
て上記動作を繰り返す。The signal output from the third signal output terminal P3 is a pulse signal SL, which is one of the clock pulse signals CK1.
Before the clock pulse is output, the clock pulse signal CK1 is output with a pulse width twice that of the clock pulse signal CK1 in synchronization with the fall of the clock pulse signal.
The clock pulse signal CK1 is output at a period three times as long as
Is output in synchronization with the falling edge of the clock pulse signal CK1, and is output in synchronization with the falling edge of the clock pulse signal CK1 at the 20th clock. The pulse signal CK1 is output at three times the cycle, and the same operation is repeated. One cycle is from the 15th clock to the 34th clock of the clock pulse signal CK1, that is, 20 clocks of the clock pulse signal CK1 as one cycle. The above operation is repeated.

【００７２】本信号の意味は第１の画素データ転送保持
手段３００１，第２の画素データ転送保持手段３００２
および第３の画素データ転送保持手段４０００におい
て、画素データの転送方向を右から左へ伝送するタイミ
ングおよび現画像データ出力手段１０００において画素
データの転送方向を分岐させるタイミングをとるための
ものである。The meaning of this signal is as follows: the first pixel data transfer holding means 3001, the second pixel data transfer holding means 3002
And the third pixel data transfer holding unit 4000 sets the timing for transmitting the pixel data transfer direction from right to left and the current image data output unit 1000 for branching the pixel data transfer direction.

【００７３】第４信号出力端子Ｐ４から出力される信号
は、パルス信号ＳＨで、クロックパルス信号ＣＫ１の２
倍のパルス幅で、クロックパルス信号ＣＫ１の１０クロ
ック目の立ち下がりに同期して、クロックパルス信号Ｃ
Ｋ１の５倍の周期で出力され、クロックパルス信号ＣＫ
１の４倍のパルス幅で、クロックパルス信号ＣＫ１の１
５クロック目の立ち下がりに同期して、クロックパルス
信号ＣＫ１の１５倍の周期で出力され、クロックパルス
信号ＣＫ１の２倍のパルス幅で、クロックパルス信号Ｃ
Ｋ１の３０クロック目の立ち下がりに同期して出力さ
れ、以後クロックパルス信号ＣＫ１の１０クロック目か
ら数えて２９クロック目までを１サイクル、すなわち、
クロックパルス信号ＣＫ１の２０クロックを１サイクル
として上記動作を繰り返す。The signal output from the fourth signal output terminal P4 is a pulse signal SH, which is a signal of the clock pulse signal CK1.
The clock pulse signal C has a double pulse width and is synchronized with the falling edge of the tenth clock of the clock pulse signal CK1.
The clock pulse signal CK is output at a period five times as long as K1.
The pulse width of the clock pulse signal CK1 is 1
In synchronization with the falling edge of the fifth clock, the clock pulse signal CK1 is output at a cycle 15 times as long as the clock pulse signal CK1, and the pulse width of the clock pulse signal C is twice as large as that of the clock pulse signal CK1.
It is output in synchronization with the fall of the 30th clock of K1, and thereafter, one cycle from the 10th clock to the 29th clock of the clock pulse signal CK1, that is,
The above operation is repeated with 20 cycles of the clock pulse signal CK1 as one cycle.

【００７４】本信号の意味は第３の画素データ転送保持
手段４０００において第１の画素データ転送保持手段３
００１および第２の画素データ転送保持手段３００２か
ら排出された画素データを入力し、保持するタイミング
をとるためのものである。なお、第３の画素データ転送
保持手段４０００に入力され、保持される画素データの
配置が、画素データ排出開始前のディストーション算出
開始時の各プロセッサエレメントＰＥ（ｘ，ｙ）におけ
る画素データの配置を保つように本信号は動作するもの
とする。The meaning of this signal is that the third pixel data transfer and holding means 4000
001 and the pixel data discharged from the second pixel data transfer holding unit 3002 are input and held at a timing. The arrangement of the pixel data input to and held by the third pixel data transfer holding unit 4000 is determined by the arrangement of the pixel data in each processor element PE (x, y) at the time of starting the distortion calculation before the start of the pixel data discharge. It is assumed that this signal operates so as to keep it.

【００７５】第５信号出力端子Ｐ５から出力される信号
は、パルス信号ＳＲで、クロックパルス信号ＣＫ１の６
倍のパルス幅で、クロックパルス信号ＣＫ１の１８クロ
ック目の立ち下がりに同期して出力され、以後クロック
パルス信号ＣＫ１の２０倍の周期で出力される。本信号
の意味は第１の画素データ転送保持手段３００１，第２
の画素データ転送保持手段３００２および第３の画素デ
ータ転送保持手段４０００において、各プロセッサエレ
メントおよび各レジスタ間の画素データの転送方向を左
から右へ伝送する、つまり、画素データを戻すタイミン
グをとるためのものである。The signal output from the fifth signal output terminal P5 is a pulse signal SR,
The clock pulse signal CK1 is output with a double pulse width in synchronization with the falling edge of the 18th clock of the clock pulse signal CK1, and then output at a cycle 20 times the clock pulse signal CK1. The meaning of this signal is the first pixel data transfer holding means 3001,
In the pixel data transfer holding unit 3002 and the third pixel data transfer holding unit 4000, the transfer direction of the pixel data between each processor element and each register is transmitted from left to right, that is, the timing for returning the pixel data is taken. belongs to.

【００７６】第６信号出力端子Ｐ６から出力される信号
は、パルス信号ＬＤ１で、クロックパルス信号ＣＫ１の
２倍のパルス幅で、クロックパルス信号ＣＫ１の１８ク
ロック目の立ち下がりに同期して、クロックパルス信号
ＣＫ１の１１倍の周期で出力され、クロックパルス信号
ＣＫ１の２９クロック目の立ち下がりに同期して、クロ
ックパルス信号ＣＫ１の９倍の周期で出力され、クロッ
クパルス信号ＣＫ１の３８クロック目の立ち下がりに同
期して出力され、以後、クロックパルス信号ＣＫ１の１
８クロック目から数えて３７クロック目までを１サイク
ル、すなわち、クロックパルス信号ＣＫ１の２０クロッ
クを１サイクルとして上記動作を繰り返す。The signal output from the sixth signal output terminal P6 is a pulse signal LD1, which has a pulse width twice that of the clock pulse signal CK1 and which is synchronized with the falling edge of the 18th clock of the clock pulse signal CK1. The pulse signal CK1 is output at a cycle 11 times longer than that of the clock pulse signal CK1. The clock signal CK1 is output at a cycle 9 times longer than that of the clock pulse signal CK1 in synchronization with the fall of the clock 29 at the 29th clock. The signal is output in synchronization with the falling edge.
The above operation is repeated with one cycle from the eighth clock to the 37th clock counted as one cycle, that is, one cycle of 20 clocks of the clock pulse signal CK1.

【００７７】本信号の意味はディストーション算出手段
５０００において、ディストーションを算出するタイミ
ングおよび出力あるいは転送するタイミングをとるため
のものである。第７信号出力端子Ｐ７から出力される信
号は、パルス信号ＬＤ２で、クロックパルス信号ＣＫ１
の２倍のパルス幅で、クロックパルス信号ＣＫ１の１９
クロック目の立ち下がりに同期して、クロックパルス信
号ＣＫ１の１１倍の周期で出力され、クロックパルス信
号ＣＫ１の３０クロック目の立ち下がりに同期して、ク
ロックパルス信号ＣＫ１の９倍の周期で出力され、クロ
ックパルス信号ＣＫ１の３９クロック目の立ち下がりに
同期して出力され、以後、クロックパルス信号ＣＫ１の
１９クロック目から数えて３８クロック目までを１サイ
クル、すなわち、クロックパルス信号ＣＫ１の２０クロ
ックを１サイクルとして上記動作を繰り返す。The meaning of this signal is to determine the timing for calculating the distortion and the timing for outputting or transferring the distortion in the distortion calculating means 5000. The signal output from the seventh signal output terminal P7 is a pulse signal LD2 and a clock pulse signal CK1.
Of the clock pulse signal CK1 with a pulse width twice as large as
The clock pulse signal CK1 is output at a period of 11 times in synchronization with the falling edge of the clock pulse, and the clock pulse signal CK1 is output at a period of 9 times the clock pulse signal CK1 in synchronization with the falling edge of the 30th clock. The clock pulse signal CK1 is output in synchronization with the 39th falling edge of the clock pulse signal CK1. Thereafter, one cycle extends from the 19th clock to the 38th clock of the clock pulse signal CK1, that is, 20 clocks of the clock pulse signal CK1. Is one cycle, and the above operation is repeated.

【００７８】本信号の意味は類似ブロック特定手段６０
００において、動きベクトルを求めるための各機器の動
作のタイミングをとるためのものである。第８信号出力
端子Ｐ８から出力される信号は、パルス信号ＣＬで、ク
ロックパルス信号ＣＫ１の２倍のパルス幅で、クロック
パルス信号ＣＫ１の９クロック目の立ち下がりに同期し
て、クロックパルス信号ＣＫ１の１１倍の周期で出力さ
れ、クロックパルス信号ＣＫ１の２０クロック目の立ち
下がりに同期して、クロックパルス信号ＣＫ１の９倍の
周期で出力され、クロックパルス信号ＣＫ１の２９クロ
ック目の立ち下がりに同期して出力され、以後、クロッ
クパルス信号ＣＫ１の９クロック目から数えて２８クロ
ック目までを１サイクル、すなわち、クロックパルス信
号ＣＫ１の２０クロックを１サイクルとして上記動作を
繰り返す。The meaning of this signal is determined by the similar block specifying means 60.
At 00, the operation timing of each device for obtaining the motion vector is set. The signal output from the eighth signal output terminal P8 is a pulse signal CL having a pulse width twice that of the clock pulse signal CK1 and being synchronized with the falling edge of the ninth clock of the clock pulse signal CK1. Is output at a cycle nine times longer than the clock pulse signal CK1 in synchronism with the fall of the clock pulse signal CK1 at the 20th clock, and at the fall of the 29th clock of the clock pulse signal CK1. The clock pulse signal CK1 is output in synchronization, and thereafter, the above operation is repeated with one cycle from the ninth clock of the clock pulse signal CK1 to the 28th clock, that is, 20 cycles of the clock pulse signal CK1.

【００７９】本信号の意味はディストーション算出手段
５０００において、ディストーションを算出する際の積
算値をクリアするタイミングをとるためのものである。
第９信号出力端子Ｐ９から出力される信号は、パルス信
号ＳＭＶ１で、クロックパルス信号ＣＫ１の２倍のパル
ス幅で、クロックパルス信号ＣＫ１の２３クロック目の
立ち下がりに同期して、クロックパルス信号ＣＫ１の１
１倍の周期で出力され、クロックパルス信号ＣＫ１の３
４クロック目の立ち下がりに同期して、クロックパルス
信号ＣＫ１の９倍の周期で出力され、クロックパルス信
号ＣＫ１の４３クロック目の立ち下がりに同期して出力
され、以後、クロックパルス信号ＣＫ１の２３クロック
目から数えて４２クロック目までを１サイクル、すなわ
ち、クロックパルス信号ＣＫ１の２０クロックを１サイ
クルとして上記動作を繰り返す。The meaning of this signal is to set a timing at which the distortion calculating means 5000 clears the integrated value when calculating the distortion.
The signal output from the ninth signal output terminal P9 is a pulse signal SMV1, which has a pulse width twice that of the clock pulse signal CK1 and which is synchronized with the falling edge of the 23rd clock of the clock pulse signal CK1. Of 1
The clock pulse signal CK1 is output at a cycle of 1 time and
The clock pulse signal CK1 is output at nine times the cycle in synchronization with the falling edge of the fourth clock, and is output in synchronization with the falling edge of the clock pulse signal CK1 at the 43rd clock. The above operation is repeated by setting one cycle from the clock to the 42th clock, that is, one cycle of 20 clocks of the clock pulse signal CK1.

【００８０】本信号の意味は類似ブロック特定手段６０
００において、動きベクトルを求めるタイミングをとる
ためのものである。動きベクトル探索装置の各手段の具
体例を以下に説明する。はじめに、各手段の構成につい
て説明する。図１における現画像データ出力手段１００
０のブロック図を図１９に示す。同図に示すように、現
画像データ出力手段１０００はフリップフロップ１１１
０，１１２０，１１３０，１１４０，１２１０，１２３
０および１２５０と、セレクタ１２２０および１２４０
からなる。The meaning of this signal is determined by the similar block specifying means 60.
At 00, the timing for obtaining the motion vector is set. Specific examples of each means of the motion vector search device will be described below. First, the configuration of each means will be described. Current image data output means 100 in FIG.
0 is shown in FIG. As shown in FIG.
0, 1120, 1130, 1140, 1210, 123
0 and 1250 and selectors 1220 and 1240
Consists of

【００８１】フリップフロップ１１１０，１１２０，１
１３０，１１４０，１２１０，１２３０および１２５０
は、Ｄフリップフロップからなり、データ入力端子Ａ，
信号入力端子Ｓおよびデータ出力端子Ｙを有し、信号入
力端子Ｓに入力された信号のパルスに同期して、データ
入力端子Ａに入力されているデータをデータ出力端子Ｙ
にラッチするものである。The flip-flops 1110, 1120, 1
130, 1140, 1210, 1230 and 1250
Is composed of D flip-flops and has data input terminals A,
It has a signal input terminal S and a data output terminal Y, and synchronizes data input to the data input terminal A with a data output terminal Y in synchronization with a pulse of a signal input to the signal input terminal S.
Is to be latched.

【００８２】セレクタ１２２０および１２４０は、第１
データ入力端子Ａ，第２データ入力端子Ｂ，信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号が０のとき第１データ入力端子Ａに入力
されているデータをデータ出力端子Ｙから出力し、信号
入力端子Ｓに入力された信号が１のとき第２データ入力
端子Ｂに入力されているデータをデータ出力端子Ｙから
出力するものである。The selectors 1220 and 1240 are connected to the first
It has a data input terminal A, a second data input terminal B, a signal input terminal S, and a data output terminal Y, and when the signal input to the signal input terminal S is 0, the data input to the first data input terminal A Is output from the data output terminal Y, and when the signal input to the signal input terminal S is 1, the data input to the second data input terminal B is output from the data output terminal Y.

【００８３】現画像データ出力手段１０００の全てのフ
リップフロップ１１１０，１１２０，１１３０，１１４
０，１２１０，１２３０および１２５０の信号入力端子
Ｓは、信号出力ユニット８０００の第１信号出力端子Ｐ
１に電気的に接続されている。フリップフロップ１１１
０のデータ入力端子Ａは、図示しない現画像データ記憶
手段に電気的に接続され、フリップフロップ１１２０の
データ入力端子Ａは、フリップフロップ１１１０のデー
タ出力端子Ｙに電気的に接続されている。フリップフロ
ップ１１３０のデータ入力端子Ａは、フリップフロップ
１１２０のデータ出力端子Ｙに電気的に接続され、フリ
ップフロップ１１４０のデータ入力端子Ａは、フリップ
フロップ１１３０のデータ出力端子Ｙに電気的に接続さ
れている。フリップフロップ１２１０のデータ入力端子
Ａは、フリップフロップ１１３０のデータ出力端子Ｙに
電気的に接続され、フリップフロップ１２３０のデータ
入力端子Ａは、セレクタ１２２０のデータ出力端子Ｙに
電気的に接続され、フリップフロップ１２５０のデータ
入力端子Ａは、セレクタ１２４０のデータ出力端子Ｙに
電気的に接続されている。All the flip-flops 1110, 1120, 1130, 114 of the current image data output means 1000
0, 1210, 1230 and 1250 are connected to the first signal output terminal P of the signal output unit 8000.
1 electrically. Flip-flop 111
The data input terminal A of 0 is electrically connected to a current image data storage unit (not shown), and the data input terminal A of the flip-flop 1120 is electrically connected to the data output terminal Y of the flip-flop 1110. Data input terminal A of flip-flop 1130 is electrically connected to data output terminal Y of flip-flop 1120, and data input terminal A of flip-flop 1140 is electrically connected to data output terminal Y of flip-flop 1130. I have. Data input terminal A of flip-flop 1210 is electrically connected to data output terminal Y of flip-flop 1130, data input terminal A of flip-flop 1230 is electrically connected to data output terminal Y of selector 1220, The data input terminal A of the switch 1250 is electrically connected to the data output terminal Y of the selector 1240.

【００８４】セレクタ１２２０の信号入力端子Ｓは、信
号出力ユニット８０００の第３信号出力端子Ｐ３に電気
的に接続され、第１データ入力端子Ａは、フリップフロ
ップ１２１０のデータ出力端子Ｙに電気的に接続され、
第２データ入力端子Ｂは、フリップフロップ１１２０の
データ出力端子Ｙに電気的に接続されている。セレクタ
１２４０の信号入力端子Ｓは、信号出力ユニット８００
０の第３信号出力端子Ｐ３に電気的に接続され、第１デ
ータ入力端子Ａは、フリップフロップ１２３０のデータ
出力端子Ｙに電気的に接続され、第２データ入力端子Ｂ
は、フリップフロップ１１１０のデータ出力端子Ｙに電
気的に接続されている。The signal input terminal S of the selector 1220 is electrically connected to the third signal output terminal P3 of the signal output unit 8000, and the first data input terminal A is electrically connected to the data output terminal Y of the flip-flop 1210. Connected
The second data input terminal B is electrically connected to the data output terminal Y of the flip-flop 1120. The signal input terminal S of the selector 1240 is connected to the signal output unit 800
0 is electrically connected to the third signal output terminal P3, the first data input terminal A is electrically connected to the data output terminal Y of the flip-flop 1230, and the second data input terminal B
Are electrically connected to the data output terminal Y of the flip-flop 1110.

【００８５】詳しく説明すると、フリップフロップ１１
１０のデータ入力端子Ａに現画像ブロックブロックの画
素データａ（０，０），ａ（０，１），ａ（０，２），
ａ（１，０），ａ（１，１），ａ（１，２）・・・が、
図５〜図８に示すクロックパルス信号ＣＫ１の７，８，
９，１０，１１，１２・・・クロック目のそれぞれのパ
ルスに同期して記載順に入力されるようになっている。More specifically, the flip-flop 11
The pixel data a (0,0), a (0,1), a (0,2), a (0,2),
a (1,0), a (1,1), a (1,2)...
7, 8, and 7 of the clock pulse signal CK1 shown in FIGS.
9, 10, 11, 12,... Are inputted in the order of description in synchronization with the respective pulses of the clock.

【００８６】一方、フリップフロップ１１４０のデータ
出力端子Ｙから画素データａ（０，０），ａ（０，
１），ａ（０，２），ａ（１，０），ａ（１，１），ａ
（１，２）・・・が、クロックパルス信号ＣＫ１の１
０，１１，１２，１３，１４，１５・・・クロック目の
それぞれのパルスに同期して記載順に出力されるように
なっており、フリップフロップ１２５０のデータ出力端
子Ｙから画素データａ（０，２），ａ（０，１），ａ
（０，０），ａ（１，２），ａ（１，１），ａ（１，
０）・・・が、クロックパルス信号ＣＫ１の１０，１
１，１２，１３，１４，１５・・・クロック目のそれぞ
れのパルスに同期して記載順に出力されるようになって
いる。On the other hand, from the data output terminal Y of the flip-flop 1140, the pixel data a (0,0), a (0,
1), a (0, 2), a (1, 0), a (1, 1), a
(1, 2)... Correspond to 1 of the clock pulse signal CK1.
0, 11, 12, 13, 14, 15,... Are output in the order of description in synchronization with the respective pulses of the clock. 2), a (0,1), a
(0,0), a (1,2), a (1,1), a (1,
0)... Are 10, 1 of the clock pulse signal CK1.
1, 12, 13, 14, 15,... Are output in the order of description in synchronization with the respective pulses of the clock.

【００８７】図１における第１の画素データ転送保持手
段３００１，第２の画素データ転送保持手段３００２お
よび第３の画素データ転送保持手段４０００は、図２お
よび図１８に示すように、９個のプロセッサエレメント ＰＥ（０，０），ＰＥ（０，１），ＰＥ（０，２）， ＰＥ（１，０），ＰＥ（１，１），ＰＥ（１，２）， ＰＥ（２，０），ＰＥ（２，１），ＰＥ（２，２）， ６個の垂直サイドレジスタ ＶＳ（０，３），ＶＳ（０，４）， ＶＳ（１，３），ＶＳ（１，４）， ＶＳ（２，３），ＶＳ（２，４）， １５個の水平サイドレジスタ ＨＳ（−３，０），ＨＳ（−３，１），ＨＳ（−３，
２），ＨＳ（−３，３），ＨＳ（−３，４）， ＨＳ（−２，０），ＨＳ（−２，１），ＨＳ（−２，
２），ＨＳ（−２，３），ＨＳ（−２，４）， ＨＳ（−１，０），ＨＳ（−１，１），ＨＳ（−１，
２），ＨＳ（−１，３），ＨＳ（−１，４）、並びに、
５個の入力レジスタ ＩＲ（３，０），ＩＲ（３，１），ＩＲ（３，２），Ｉ
Ｒ（３，３），ＩＲ（３，４）を有している。 ｘ＝−３，−２，−１，０，１，２，３， ｙ＝０，１，２，３，４として、上述の各プロセッサエ
レメントＰＥをＰＥ（ｘ，ｙ），各垂直サイドレジスタ
ＶＳをＶＳ（ｘ，ｙ），各水平サイドレジスタＨＳをＨ
Ｓ（ｘ，ｙ），各入力レジスタＩＲをＩＲ（ｘ，ｙ）と
表わすものとする。As shown in FIGS. 2 and 18, the first pixel data transfer holding means 3001, the second pixel data transfer holding means 3002, and the third pixel data transfer holding means 4000 in FIG. Processor element PE (0,0), PE (0,1), PE (0,2), PE (1,0), PE (1,1), PE (1,2), PE (2,0) , PE (2,1), PE (2,2), 6 vertical side registers VS (0,3), VS (0,4), VS (1,3), VS (1,4), VS (2,3), VS (2,4), 15 horizontal side registers HS (-3,0), HS (-3,1), HS (-3,
2), HS (−3, 3), HS (−3, 4), HS (−2, 0), HS (−2, 1), HS (−2,
2), HS (−2, 3), HS (−2, 4), HS (−1, 0), HS (−1, 1), HS (−1, 1)
2), HS (-1,3), HS (-1,4), and
Five input registers IR (3,0), IR (3,1), IR (3,2), I
R (3,3) and IR (3,4). Assuming that x = −3, −2, −1, 0, 1, 2, 3, y = 0, 1, 2, 3, 4, each processor element PE described above is denoted by PE (x, y) and each vertical side register VS is VS (x, y), and each horizontal side register HS is H
S (x, y) and each input register IR is represented as IR (x, y).

【００８８】ここで、プロセッサエレメントＰＥ（０，
０）の位置を基準として、第１列目のプロセッサエレメ
ントと呼ぶとするとき、第１列目のプロセッサエレメン
トＰＥ（０，ｙ）および第３列目のプロセッサエレメン
トＰＥ（２，ｙ）を奇数列のプロセッサエレメントと呼
び、第２列目のプロセッサエレメントＰＥ（１，ｙ）を
偶数列のプロセッサエレメントと以下の説明で呼ぶこと
にする。Here, the processor element PE (0,
When the processor element in the first column is called the processor element PE (0, y) in the first column and the processor element PE (2, y) in the third column based on the position of the processor element PE (2, y) on the basis of the position of 0), The processor element PE (1, y) in the second column will be referred to as a processor element in an even column in the following description.

【００８９】奇数列のプロセッサエレメントの入出力端
子を図１１（ａ）に示し、偶数列のプロセッサエレメン
トの入出力端子を図１１（ｂ）に示す。同図に示すよう
に、奇数列の各プロセッサエレメントＰＥ（ｘ，ｙ）
は、入力端子Ｘ，ＹＵｉ，ＹＬｉ，ＹＲｉおよびＤｉ、
並びに、出力端子ＹＵｏ，ＹＬｏ，ＹＲｏおよびＤｏを
有し、さらに図示しない信号出力ユニット８０００の各
信号（ＣＫ１，ＣＫ２，ＣＬ，ＬＤ１，ＳＬ，ＳＲ）出
力端子に接続された入力端子を有している。また、偶数
列の各プロセッサエレメントＰＥ（ｘ，ｙ）は、ＹＵ
ｉ、ＹＵｏのかわりに入力端子ＹＤｉおよび出力端子Ｙ
Ｄｏを有している。FIG. 11A shows the input / output terminals of the odd-numbered processor elements, and FIG. 11B shows the input / output terminals of the even-numbered processor elements. As shown in the figure, each processor element PE (x, y) in an odd column
Are input terminals X, YUi, YLi, YRi and Di,
It has output terminals YUo, YLo, YRo and Do, and further has an input terminal connected to each signal (CK1, CK2, CL, LD1, SL, SR) output terminal of the signal output unit 8000 (not shown). I have. Further, each processor element PE (x, y) in the even-numbered column is YU
i, YUo instead of input terminal YDi and output terminal Y
Do.

【００９０】図１における第１の画素データ転送保持手
段３００１，第２の画素データ転送保持手段３００２，
ウィンドウデータ転送制御手段８００１およびディスト
ーション算出手段５０００の各プロセッサエレメントＰ
Ｅ（ｘ，ｙ）の詳細構成ブロック図を図１２に示す。同
図に示すように、各プロセッサエレメントＰＥ（ｘ，
ｙ）は、セレクタ３１１０，フリップフロップ３１２
０，減算器５２１０，正数変換器５２２０，加算器５２
３０，フリップフロップ５２４０，反転器５２５０，論
理積演算器５２６０，セレクタ５３１０およびフリップ
フロップ５３２０を備えている。The first pixel data transfer holding unit 3001, the second pixel data transfer holding unit 3002 in FIG.
Each processor element P of the window data transfer control means 8001 and the distortion calculation means 5000
FIG. 12 shows a detailed configuration block diagram of E (x, y). As shown in the drawing, each processor element PE (x,
y) is a selector 3110 and a flip-flop 312
0, subtractor 5210, positive number converter 5220, adder 52
30, a flip-flop 5240, an inverter 5250, an AND operator 5260, a selector 5310, and a flip-flop 5320.

【００９１】はじめにプロセッサエレメントの構成機器
について個々に説明をする。各プロセッサエレメントＰ
Ｅ（ｘ，ｙ）のセレクタ３１１０は、第１データ入力端
子Ａ，第２データ入力端子Ｂ，第３データ入力端子Ｃ，
第１信号入力端子Ｓ０，第２信号入力端子Ｓ１およびデ
ータ出力端子Ｙを有し、第１信号入力端子Ｓ０，第２信
号入力端子Ｓ１の入力信号の状態により第１データ入力
端子Ａ，第２データ入力端子Ｂ，第３データ入力端子Ｃ
とデータ出力端子Ｙとの接続を切り換えるものである。First, the components of the processor element will be individually described. Each processor element P
The selector 3110 of E (x, y) includes a first data input terminal A, a second data input terminal B, a third data input terminal C,
It has a first signal input terminal S0, a second signal input terminal S1, and a data output terminal Y. The first data input terminal A, the second data input terminal A, and the second Data input terminal B, third data input terminal C
And the connection between the data output terminal Y.

【００９２】信号入力端子Ｓ１に入力された信号が１の
ときは、信号入力端子Ｓ０に入力された信号の状態に関
わらず、第３データ入力端子Ｃに入力されているデータ
をデータ出力端子Ｙから出力し、信号入力端子Ｓ１に入
力された信号が０のときは、信号入力端子Ｓ０に入力さ
れた信号の状態により、データ出力端子Ｙから出力する
データを第１データ入力端子Ａと第２データ入力端子Ｂ
のデータで切換え、信号入力端子Ｓ０に入力された信号
が１のときは、第２データ入力端子Ｂに入力されている
データをデータ出力端子Ｙから出力し、信号入力端子Ｓ
０に入力された信号が０のときは、第１データ入力端子
Ａに入力されているデータをデータ出力端子Ｙから出力
するものである。When the signal input to the signal input terminal S1 is 1, the data input to the third data input terminal C is transferred to the data output terminal Y regardless of the state of the signal input to the signal input terminal S0. When the signal input to the signal input terminal S1 is 0, the data output from the data output terminal Y is output to the first data input terminal A and the second data input terminal depending on the state of the signal input to the signal input terminal S0. Data input terminal B
When the signal input to the signal input terminal S0 is 1, the data input to the second data input terminal B is output from the data output terminal Y, and the signal input terminal S0
When the signal input to 0 is 0, the data input to the first data input terminal A is output from the data output terminal Y.

【００９３】各プロセッサエレメントＰＥ（ｘ，ｙ）の
フリップフロップ３１２０は、Ｄフリップフロップから
なり、データ入力端子Ａ，信号入力端子Ｓおよびデータ
出力端子Ｙを有し、信号入力端子Ｓに入力された信号の
パルスに同期して、データ入力端子Ａに入力されている
データをデータ出力端子Ｙにラッチするものである。各
プロセッサエレメントＰＥ（ｘ，ｙ）の減算器５２１０
は、第１データ入力端子Ａ，第２データ入力端子Ｂおよ
びデータ出力端子Ｙを有し、第１データ入力端子Ａに入
力されたデータから第２データ入力端子Ｂに入力された
データを減算してデータ出力端子Ｙから出力するもので
ある。The flip-flop 3120 of each processor element PE (x, y) is composed of a D flip-flop, has a data input terminal A, a signal input terminal S, and a data output terminal Y, and is input to the signal input terminal S. The data input to the data input terminal A is latched to the data output terminal Y in synchronization with the signal pulse. Subtractor 5210 of each processor element PE (x, y)
Has a first data input terminal A, a second data input terminal B, and a data output terminal Y, and subtracts data input to the second data input terminal B from data input to the first data input terminal A. From the data output terminal Y.

【００９４】各プロセッサエレメントＰＥ（ｘ，ｙ）の
正数変換器５２２０は、データ入力端子Ａおよびデータ
出力端子Ｙを有し、データ入力端子Ａに入力されたデー
タを絶対値演算または二乗演算により正数データに変換
してデータ出力端子Ｙから出力するものである。各プロ
セッサエレメントＰＥ（ｘ，ｙ）の加算器５２３０は、
第１データ入力端子Ａ，第２データ入力端子Ｂおよびデ
ータ出力端子Ｙを有し、第１データ入力端子Ａに入力さ
れたデータと第２データ入力端子Ｂに入力されたデータ
を加算してデータ出力端子Ｙから出力するものである。The positive number converter 5220 of each processor element PE (x, y) has a data input terminal A and a data output terminal Y, and converts the data input to the data input terminal A by an absolute value operation or a square operation. The data is converted into positive data and output from the data output terminal Y. The adder 5230 of each processor element PE (x, y)
It has a first data input terminal A, a second data input terminal B, and a data output terminal Y. The data input to the first data input terminal A and the data input to the second data input terminal B are added to generate data. This is output from the output terminal Y.

【００９５】各プロセッサエレメントＰＥ（ｘ，ｙ）の
フリップフロップ５２４０は、Ｄフリップフロップから
なり、データ入力端子Ａ，信号入力端子Ｓおよびデータ
出力端子Ｙを有し、信号入力端子Ｓに入力された信号の
パルスに同期して、データ入力端子Ａに入力されている
データをデータ出力端子Ｙにラッチするものである。各
プロセッサエレメントＰＥ（ｘ，ｙ）の反転器５２５０
は、信号入力端子Ｓおよびデータ出力端子Ｙを有し、信
号入力端子Ｓに入力された信号が０を表わす信号である
場合には、データ出力端子Ｙに全てのビットが１で表さ
れるデータを出力し、入力された信号が１を表わす信号
である場合には、データ出力端子Ｙに全てのビットが０
で表されるデータを出力するものである。The flip-flop 5240 of each processor element PE (x, y) is composed of a D flip-flop, has a data input terminal A, a signal input terminal S, and a data output terminal Y, and is input to the signal input terminal S. The data input to the data input terminal A is latched to the data output terminal Y in synchronization with the signal pulse. Inverter 5250 of each processor element PE (x, y)
Has a signal input terminal S and a data output terminal Y. When the signal input to the signal input terminal S is a signal representing 0, the data output terminal Y has all bits represented by 1 Is output, and when the input signal is a signal representing 1, all bits are set to 0 at the data output terminal Y.
Is output.

【００９６】各プロセッサエレメントＰＥ（ｘ，ｙ）の
論理積演算器５２６０は、第１データ入力端子Ａ，第２
データ入力端子Ｂおよびデータ出力端子Ｙを有し、第１
データ入力端子Ａおよび第２データ入力端子Ｂに入力さ
れたデータをビット毎に論理積演算を行い、その結果得
られたデータをデータ出力端子Ｙに出力するものであ
る。The AND operator 5260 of each processor element PE (x, y) has a first data input terminal A, a second data input terminal A,
A data input terminal B and a data output terminal Y;
It performs a logical AND operation on the data input to the data input terminal A and the second data input terminal B for each bit, and outputs the resulting data to the data output terminal Y.

【００９７】各プロセッサエレメントＰＥ（ｘ，ｙ）の
セレクタ５３１０は、第１データ入力端子Ａ，第２デー
タ入力端子Ｂ，信号入力端子Ｓおよびデータ出力端子Ｙ
を有し、信号入力端子Ｓに入力された信号が０のとき第
１データ入力端子Ａに入力されているデータをデータ出
力端子Ｙから出力し、信号入力端子Ｓに入力された信号
が１のとき第２データ入力端子Ｂに入力されているデー
タをデータ出力端子Ｙから出力するものである。The selector 5310 of each processor element PE (x, y) has a first data input terminal A, a second data input terminal B, a signal input terminal S, and a data output terminal Y.
When the signal input to the signal input terminal S is 0, the data input to the first data input terminal A is output from the data output terminal Y, and when the signal input to the signal input terminal S is 1 At this time, the data input to the second data input terminal B is output from the data output terminal Y.

【００９８】各プロセッサエレメントＰＥ（ｘ，ｙ）の
フリップフロップ５３２０は、Ｄフリップフロップから
なり、データ入力端子Ａ，信号入力端子Ｓおよびデータ
出力端子Ｙを有し、信号入力端子Ｓに入力された信号の
パルスに同期して、データ入力端子Ａに入力されている
データをデータ出力端子Ｙにラッチするものである。つ
ぎに、各プロセッサエレメントＰＥ（ｘ，ｙ）の各構成
機器間の接続について説明する。The flip-flop 5320 of each processor element PE (x, y) is composed of a D flip-flop, has a data input terminal A, a signal input terminal S and a data output terminal Y, and is input to the signal input terminal S. The data input to the data input terminal A is latched to the data output terminal Y in synchronization with the signal pulse. Next, the connection between the components of each processor element PE (x, y) will be described.

【００９９】各プロセッサエレメントＰＥ（ｘ，ｙ）の
セレクタ３１１０の第１データ入力端子Ａは、プロセッ
サエレメントＰＥ（ｘ，ｙ）が奇数列にある場合には、
一つ下側に位置する別のプロセッサエレメントＰＥ
（ｘ，ｙ＋１）の出力端子ＹＵｏまたは垂直サイドレジ
スタＶＳ（ｘ，３）の出力端子に入力端子ＹＵｉを介し
て電気的に接続され、プロセッサエレメントＰＥ（ｘ，
ｙ）が偶数列にある場合には、一つ上側に位置する別の
プロセッサエレメントＰＥ（ｘ，ｙ−１）の出力端子Ｙ
Ｄｏまたは垂直サイドレジスタＶＳ（ｘ，４）の出力端
子に入力端子ＹＤｉを介して電気的に接続されている。The first data input terminal A of the selector 3110 of each processor element PE (x, y) is connected to the first data input terminal A when the processor element PE (x, y) is in an odd column.
Another processor element PE located one below
It is electrically connected to the output terminal YUo of (x, y + 1) or the output terminal of the vertical side register VS (x, 3) via the input terminal YUi, and the processor element PE (x,
If y) is in an even-numbered column, the output terminal Y of another processor element PE (x, y-1) located one level above
Do or the output terminal of the vertical side register VS (x, 4) is electrically connected via the input terminal YDi.

【０１００】セレクタ３１１０の第２データ入力端子Ｂ
は、一つ右側に位置する別のプロセッサエレメントＰＥ
（ｘ＋１，ｙ）の出力端子ＹＬｏまたは入力レジスタＩ
Ｒ（ｘ＋１，ｙ）の出力端子に入力端子ＹＬｉを介して
電気的に接続されている。セレクタ３１１０の第３デー
タ入力端子Ｃは、一つ左側に位置する別のプロセッサエ
レメントＰＥ（ｘ−１，ｙ）の出力端子ＹＲｏまたは水
平サイドレジスタＨＳ（−１，ｙ）の出力端子に入力端
子ＹＲｉを介して電気的に接続されている。Second data input terminal B of selector 3110
Is another processor element PE located on the right
(X + 1, y) output terminal YLo or input register I
It is electrically connected to the output terminal of R (x + 1, y) via the input terminal YLi. The third data input terminal C of the selector 3110 is connected to the output terminal YRo of another processor element PE (x-1, y) located on the left side or the output terminal of the horizontal side register HS (-1, y). They are electrically connected via YRi.

【０１０１】セレクタ３１１０の第１信号入力端子Ｓ０
は、信号出力ユニット８０００の第３信号出力端子Ｐ３
に電気的に接続され、第２信号入力端子Ｓ１は、信号出
力ユニット８０００の第５信号出力端子Ｐ５に電気的に
接続されている。各プロセッサエレメントＰＥ（ｘ，
ｙ）のフリップフロップ３１２０のデータ入力端子Ａは
同じプロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ３
１１０のデータ出力端子Ｙに電気的に接続され、信号入
力端子Ｓは信号出力ユニット８０００の第１信号出力端
子Ｐ１に電気的に接続されている。The first signal input terminal S0 of the selector 3110
Is the third signal output terminal P3 of the signal output unit 8000.
And the second signal input terminal S1 is electrically connected to the fifth signal output terminal P5 of the signal output unit 8000. Each processor element PE (x,
y), the data input terminal A of the flip-flop 3120 is connected to the selector 3 of the same processor element PE (x, y).
110 is electrically connected to the data output terminal Y, and the signal input terminal S is electrically connected to the first signal output terminal P1 of the signal output unit 8000.

【０１０２】各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器５２１０の第１データ入力端子Ａは同じプロセッ
サエレメントＰＥ（ｘ，ｙ）のフリップフロップ３１２
０のデータ出力端子Ｙに電気的に接続され、第２データ
入力端子Ｂは奇数列の各プロセッサエレメントにおいて
は、現画像データ出力手段１０００のフリップフロップ
１１４０のデータ出力端子Ｙに入力端子Ｘを介して電気
的に接続され、偶数列の各プロセッサエレメントにおい
ては、現画像データ出力手段１０００のフリップフロッ
プ１２５０のデータ出力端子Ｙに入力端子Ｘを介して電
気的に接続されている。The first data input terminal A of the subtractor 5210 of each processor element PE (x, y) is connected to the flip-flop 312 of the same processor element PE (x, y).
0 is electrically connected to the data output terminal Y, and the second data input terminal B is connected to the data output terminal Y of the flip-flop 1140 of the current image data output means 1000 via the input terminal X in each odd-numbered processor element. Each of the processor elements in the even-numbered columns is electrically connected to the data output terminal Y of the flip-flop 1250 of the current image data output unit 1000 via the input terminal X.

【０１０３】各プロセッサエレメントＰＥ（ｘ，ｙ）の
正数変換器５２２０のデータ入力端子Ａは同じプロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器５２１０のデータ
出力端子Ｙに電気的に接続されている。各プロセッサエ
レメントＰＥ（ｘ，ｙ）の加算器５２３０の第１データ
入力端子Ａは同じプロセッサエレメントＰＥ（ｘ，ｙ）
の正数変換器５２２０のデータ出力端子Ｙに電気的に接
続され、第２データ入力端子Ｂは同じプロセッサエレメ
ントＰＥ（ｘ，ｙ）の論理積演算器５２６０のデータ出
力端子Ｙに電気的に接続されている。The data input terminal A of the positive number converter 5220 of each processor element PE (x, y) is electrically connected to the data output terminal Y of the subtractor 5210 of the same processor element PE (x, y). . The first data input terminal A of the adder 5230 of each processor element PE (x, y) is connected to the same processor element PE (x, y).
Is electrically connected to the data output terminal Y of the positive number converter 5220, and the second data input terminal B is electrically connected to the data output terminal Y of the AND operator 5260 of the same processor element PE (x, y). Have been.

【０１０４】各プロセッサエレメントＰＥ（ｘ，ｙ）の
フリップフロップ５２４０のデータ入力端子Ａは同じプ
ロセッサエレメントＰＥ（ｘ，ｙ）の加算器５２３０の
データ出力端子Ｙに電気的に接続され、信号入力端子Ｓ
は信号出力ユニット８０００の第１信号出力端子Ｐ１に
電気的に接続されている。各プロセッサエレメントＰＥ
（ｘ，ｙ）の反転器５２５０の信号入力端子Ｓは信号出
力ユニット８０００の第８信号出力端子Ｐ８に電気的に
接続されている。The data input terminal A of the flip-flop 5240 of each processor element PE (x, y) is electrically connected to the data output terminal Y of the adder 5230 of the same processor element PE (x, y), and the signal input terminal S
Is electrically connected to the first signal output terminal P1 of the signal output unit 8000. Each processor element PE
The signal input terminal S of the (x, y) inverter 5250 is electrically connected to the eighth signal output terminal P8 of the signal output unit 8000.

【０１０５】各プロセッサエレメントＰＥ（ｘ，ｙ）の
論理積演算器５２６０の第１データ入力端子Ａは同じプ
ロセッサエレメントＰＥ（ｘ，ｙ）の反転器５２５０の
データ出力端子Ｙに電気的に接続され、第２データ入力
端子Ｂは同じプロセッサエレメントＰＥ（ｘ，ｙ）のフ
リップフロップ５２４０のデータ出力端子Ｙに電気的に
接続されている。The first data input terminal A of the AND operator 5260 of each processor element PE (x, y) is electrically connected to the data output terminal Y of the inverter 5250 of the same processor element PE (x, y). , The second data input terminal B is electrically connected to the data output terminal Y of the flip-flop 5240 of the same processor element PE (x, y).

【０１０６】各プロセッサエレメントＰＥ（ｘ，ｙ）の
反転器５２５０と論理積演算器５２６０と加算器５２３
０とフリップフロップ５２４０の組合わせにより以下の
ような動作が可能となる。ここで、フリップフロップ５
２４０からクロックパルス信号ＣＫ１に同期してラッチ
され出力されているデータを前回データとし、正数変換
器５２２０から出力されているデータを今回データと呼
ぶとする。Inverter 5250, AND operator 5260, and adder 523 of each processor element PE (x, y)
The combination of 0 and the flip-flop 5240 enables the following operation. Here, flip-flop 5
The data latched and output from 240 in synchronization with the clock pulse signal CK1 is referred to as previous data, and the data output from the positive number converter 5220 is referred to as current data.

【０１０７】反転器５２５０の信号入力端子Ｓに入力さ
れた信号が１のときは加算器５２３０では第２データ入
力端子Ｂに入力されたデータが０となるため、加算器５
２３０では第１データ入力端子Ａに入力された今回デー
タがデータ出力端子Ｙにそのまま出力され、フリップフ
ロップ５２４０のデータ入力端子Ａに入力される。一
方、反転器５２５０の信号入力端子Ｓに入力された信号
が０のときはフリップフロップ５２４０のデータ出力端
子Ｙから出力された前回データが、論理積演算器５２６
０の第２データ入力端子Ｂに入力され、その前回データ
がデータ出力端子Ｙから出力されて、加算器５２３０の
第２データ入力端子Ｂに入力されるため、加算器５２３
０では第１データ入力端子Ａに入力された今回データ
と、フリップフロップ５２４０にラッチされ出力され、
第２データ入力端子Ｂに入力された前回データとを加算
してデータ出力端子Ｙにその結果が出力され、フリップ
フロップ５２４０のデータ入力端子Ａに入力されるもの
である。When the signal input to the signal input terminal S of the inverter 5250 is 1, the data input to the second data input terminal B becomes 0 in the adder 5230.
In 230, the current data input to the first data input terminal A is output to the data output terminal Y as it is, and is input to the data input terminal A of the flip-flop 5240. On the other hand, when the signal input to the signal input terminal S of the inverter 5250 is 0, the previous data output from the data output terminal Y of the flip-flop 5240 is output by the AND operator 526.
0 is input to the second data input terminal B of the adder 5230, and the previous data is output from the data output terminal Y and input to the second data input terminal B of the adder 5230.
At 0, the current data input to the first data input terminal A and the flip-flop 5240 are latched and output,
The result is added to the previous data input to the second data input terminal B, the result is output to the data output terminal Y, and the result is input to the data input terminal A of the flip-flop 5240.

【０１０８】各プロセッサエレメントＰＥ（ｘ，ｙ）の
セレクタ５３１０の第１データ入力端子Ａは、一つ右側
に位置する別のプロセッサエレメントＰＥ（ｘ＋１，
ｙ）のフリップフロップ５３２０のデータ出力端子Ｙに
入力端子Ｄｉを介して電気的に接続され、第２データ入
力端子Ｂは、同じプロセッサエレメントＰＥ（ｘ，ｙ）
のフリップフロップ５２４０のデータ出力端子Ｙに電気
的に接続され、信号入力端子Ｓは、信号出力ユニット８
０００の第６信号出力端子Ｐ６に電気的に接続されてい
る。The first data input terminal A of the selector 5310 of each processor element PE (x, y) is connected to another processor element PE (x + 1,
y) is electrically connected to the data output terminal Y of the flip-flop 5320 via the input terminal Di, and the second data input terminal B is connected to the same processor element PE (x, y).
Is electrically connected to the data output terminal Y of the flip-flop 5240, and the signal input terminal S is connected to the signal output unit 8
000 to the sixth signal output terminal P6.

【０１０９】各プロセッサエレメントＰＥ（ｘ，ｙ）の
フリップフロップ５３２０のデータ入力端子Ａは同じプ
ロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ５３１０
のデータ出力端子Ｙに電気的に接続され、信号入力端子
Ｓは信号出力ユニット８０００の第２信号出力端子Ｐ２
に電気的に接続されている。図１における第２の画素デ
ータ転送保持手段３００２の入力レジスタＩＲ（ｘ，
ｙ）の構成例を図１３に示す。同図に示すように、入力
レジスタＩＲ（ｘ，ｙ）は、フリップフロップ３２２０
からなる。The data input terminal A of the flip-flop 5320 of each processor element PE (x, y) is connected to the selector 5310 of the same processor element PE (x, y).
Is electrically connected to a data output terminal Y of the second signal output terminal P2 of the signal output unit 8000.
Is electrically connected to The input register IR (x, x, x) of the second pixel data transfer holding unit 3002 in FIG.
FIG. 13 shows a configuration example of y). As shown in the figure, the input register IR (x, y) is a flip-flop 3220
Consists of

【０１１０】フリップフロップ３２２０は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。入力レジスタＩＲ（３，０），ＩＲ（３，
１）およびＩＲ（３，３）のフリップフロップ３２２０
のデータ入力端子Ａは一つ下側に位置する別の入力レジ
スタＩＲ（ｘ，ｙ＋１）の出力端子Ｏｕｔに電気的に接
続され、入力レジスタＩＲ（３，２）およびＩＲ（３，
４）のフリップフロップ３２２０のデータ入力端子Ａ
は、参照画像データ記憶手段２０００のデータ出力端子
に電気的に接続され、全ての入力レジスタＩＲ（ｘ，
ｙ）のフリップフロップ３２２０の信号入力端子Ｓは信
号出力ユニット８０００の第１信号出力端子Ｐ１に電気
的に接続されている。The flip-flop 3220 is composed of a D flip-flop, and has a data input terminal A and a signal input terminal S.
And a data output terminal Y, and latches data input to the data input terminal A to the data output terminal Y in synchronization with a pulse of a signal input to the signal input terminal S. Input registers IR (3,0), IR (3,3)
1) and IR (3,3) flip-flop 3220
Is electrically connected to the output terminal Out of another input register IR (x, y + 1) located one lower side, and the input registers IR (3, 2) and IR (3,
4) Data input terminal A of flip-flop 3220
Are electrically connected to the data output terminals of the reference image data storage means 2000, and all the input registers IR (x,
The signal input terminal S of the flip-flop 3220 of y) is electrically connected to the first signal output terminal P1 of the signal output unit 8000.

【０１１１】図１における第２の画素データ転送保持手
段３００２の垂直サイドレジスタＶＳ（ｘ，ｙ）の構成
例を図１４，図１５に示す。ここで、第１列目の垂直サ
イドレジスタＶＳ（０，ｙ）および第３列目の垂直サイ
ドレジスタＶＳ（２，ｙ）を奇数列の垂直サイドレジス
タと呼び、第２列目の垂直サイドレジスタＶＳ（１，
ｙ）を偶数列の垂直サイドレジスタと以下の説明で呼ぶ
ことにする。FIGS. 14 and 15 show examples of the configuration of the vertical side register VS (x, y) of the second pixel data transfer holding means 3002 in FIG. Here, the first column vertical side registers VS (0, y) and the third column vertical side registers VS (2, y) are called odd-numbered column vertical side registers, and the second column vertical side registers. VS (1,
y) will be referred to as an even column vertical side register in the following description.

【０１１２】図１４（ａ）に示す図は、奇数列の各垂直
サイドレジスタＶＳ（ｘ，ｙ）を示す図であり、図１４
（ｂ）に示す図は、偶数列の各垂直サイドレジスタＶＳ
（ｘ，ｙ）を示す図である。図１４（ａ）に示すよう
に、奇数列の各垂直サイドレジスタＶＳ（ｘ，ｙ）は、
入力端子ＹＵｉ，ＹＬｉ，ＹＲｉおよび出力端子ＹＵ
ｏ，ＹＬｏ，ＹＲｏを有し、さらに図示されない信号出
力ユニット８０００の各信号（ＣＫ１，ＳＬ，ＳＲ）出
力端子に接続された入力端子を有している。また、図１
４（ｂ）に示すように、偶数列の各垂直サイドレジスタ
ＶＳ（ｘ，ｙ）は、入力端子ＹＤｉ，ＹＬｉ，ＹＲｉお
よび出力端子ＹＤｏ，ＹＬｏ，ＹＲｏを有し、さらに図
示されない信号出力ユニット８０００の各信号（ＣＫ
１，ＳＬ，ＳＲ）出力端子に接続された入力端子を有し
ている。FIG. 14A is a diagram showing each vertical side register VS (x, y) in an odd-numbered column.
The diagram shown in (b) shows each of the vertical side registers VS in the even columns.
It is a figure showing (x, y). As shown in FIG. 14A, each of the vertical side registers VS (x, y) in the odd columns is
Input terminals YUi, YLi, YRi and output terminal YU
o, YLo, and YRo, and an input terminal connected to each signal (CK1, SL, SR) output terminal of the signal output unit 8000 (not shown). FIG.
As shown in FIG. 4B, each vertical side register VS (x, y) in the even-numbered column has input terminals YDi, YLi, YRi and output terminals YDo, YLo, YRo, and further has a signal output unit 8000 (not shown). Of each signal (CK
1, SL, SR) output terminals.

【０１１３】各垂直サイドレジスタＶＳ（ｘ，ｙ）は、
図１５に示すように、セレクタ３３１０、フリップフロ
ップ３３２０からなる。セレクタ３３１０は、第１デー
タ入力端子Ａ，第２データ入力端子Ｂ，第３データ入力
端子Ｃ，信号入力端子Ｓ０，信号入力端子Ｓ１およびデ
ータ出力端子Ｙを有し、第１信号入力端子Ｓ０，第２信
号入力端子Ｓ１の入力信号の状態により第１データ入力
端子Ａ，第２データ入力端子Ｂ，第３データ入力端子Ｃ
とデータ出力端子Ｙとの接続を切り換えるものである。Each vertical side register VS (x, y) is
As shown in FIG. 15, a selector 3310 and a flip-flop 3320 are provided. The selector 3310 has a first data input terminal A, a second data input terminal B, a third data input terminal C, a signal input terminal S0, a signal input terminal S1, and a data output terminal Y, and the first signal input terminal S0, The first data input terminal A, the second data input terminal B, and the third data input terminal C depend on the state of the input signal of the second signal input terminal S1.
And the connection between the data output terminal Y.

【０１１４】信号入力端子Ｓ１に入力された信号が１の
ときは、信号入力端子Ｓ０に入力された信号の状態に関
わらず、第３データ入力端子Ｃに入力されているデータ
をデータ出力端子Ｙから出力し、信号入力端子Ｓ１に入
力された信号が０のときは、信号入力端子Ｓ０に入力さ
れた信号の状態により、データ出力端子Ｙから出力する
データを第１データ入力端子Ａと第２データ入力端子Ｂ
のデータで切換え、信号入力端子Ｓ０に入力された信号
が１のときは、第２データ入力端子Ｂに入力されている
データをデータ出力端子Ｙから出力し、信号入力端子Ｓ
０に入力された信号が０のときは、第１データ入力端子
Ａに入力されているデータをデータ出力端子Ｙから出力
するものである。When the signal input to the signal input terminal S1 is 1, the data input to the third data input terminal C is transferred to the data output terminal Y regardless of the state of the signal input to the signal input terminal S0. When the signal input to the signal input terminal S1 is 0, the data output from the data output terminal Y is output to the first data input terminal A and the second data input terminal depending on the state of the signal input to the signal input terminal S0. Data input terminal B
When the signal input to the signal input terminal S0 is 1, the data input to the second data input terminal B is output from the data output terminal Y, and the signal input terminal S0
When the signal input to 0 is 0, the data input to the first data input terminal A is output from the data output terminal Y.

【０１１５】フリップフロップ３３２０は、Ｄフリップ
フロップからなり、データ入力端子Ａ，信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。各垂直サイドレジスタＶＳ（ｘ，ｙ）のセレ
クタ３３１０の第１データ入力端子Ａは、垂直サイドレ
ジスタＶＳ（ｘ，ｙ）が奇数列にある場合には、一つ下
側に位置する別の垂直サイドレジスタＶＳ（ｘ，ｙ＋
１）の出力端子ＹＵｏまたはプロセッサエレメントＰＥ
（ｘ，０）の出力端子ＹＵｏに入力端子ＹＵｉを介して
電気的に接続され、垂直サイドレジスタＶＳ（ｘ，ｙ）
が偶数列にある場合には、一つ上側に位置する別の垂直
サイドレジスタＶＳ（ｘ，ｙ−１）の出力端子ＹＤｏま
たはプロセッサエレメントＰＥ（ｘ，ｙ−１）の出力端
子ＹＤｏに入力端子ＹＤｉを介して電気的に接続されて
いる。The flip-flop 3320 comprises a D flip-flop, and has a data input terminal A and a signal input terminal S.
And a data output terminal Y, and latches data input to the data input terminal A to the data output terminal Y in synchronization with a pulse of a signal input to the signal input terminal S. The first data input terminal A of the selector 3310 of each vertical side register VS (x, y) is connected to another vertical position located below by one when the vertical side registers VS (x, y) are in odd columns. Side register VS (x, y +
Output terminal YUo of 1) or processor element PE
The output terminal YUo of (x, 0) is electrically connected via the input terminal YUi, and the vertical side register VS (x, y)
Is in an even-numbered column, the input terminal is connected to the output terminal YDo of another vertical side register VS (x, y-1) located one position above or the output terminal YDo of the processor element PE (x, y-1). They are electrically connected via YDi.

【０１１６】セレクタ３３１０の第２データ入力端子Ｂ
は、一つ右側に位置する別の垂直サイドレジスタＶＳ
（ｘ＋１，ｙ）の出力端子ＹＬｏまたは入力レジスタＩ
Ｒ（ｘ＋１，ｙ）の出力端子に入力端子ＹＬｉを介して
電気的に接続されている。セレクタ３３１０の第３デー
タ入力端子Ｃは、一つ左側に位置する別の垂直サイドレ
ジスタＶＳ（ｘ−１，ｙ）の出力端子ＹＲｏまたは水平
サイドレジスタＨＳ（ｘ−１，ｙ）の出力端子に入力端
子ＹＲｉを介して電気的に接続されている。Second data input terminal B of selector 3310
Is another vertical side register VS located on the right
(X + 1, y) output terminal YLo or input register I
It is electrically connected to the output terminal of R (x + 1, y) via the input terminal YLi. The third data input terminal C of the selector 3310 is connected to the output terminal YRo of another vertical side register VS (x-1, y) located on the left side or the output terminal of the horizontal side register HS (x-1, y). They are electrically connected via the input terminal YRi.

【０１１７】セレクタ３３１０の第１信号入力端子Ｓ０
は信号出力ユニット８０００の第３信号出力端子Ｐ３に
電気的に接続され、第２信号入力端子Ｓ１は信号出力ユ
ニット８０００の第５信号出力端子Ｐ５に電気的に接続
されている。各垂直サイドレジスタＶＳ（ｘ，ｙ）のフ
リップフロップ３３２０のデータ入力端子Ａは同じ垂直
サイドレジスタＶＳ（ｘ，ｙ）のセレクタ３３１０のデ
ータ出力端子Ｙに電気的に接続され、信号入力端子Ｓは
信号出力ユニット８０００の第１信号出力端子Ｐ１に電
気的に接続されている。First signal input terminal S0 of selector 3310
Is electrically connected to the third signal output terminal P3 of the signal output unit 8000, and the second signal input terminal S1 is electrically connected to the fifth signal output terminal P5 of the signal output unit 8000. The data input terminal A of the flip-flop 3320 of each vertical side register VS (x, y) is electrically connected to the data output terminal Y of the selector 3310 of the same vertical side register VS (x, y). It is electrically connected to the first signal output terminal P1 of the signal output unit 8000.

【０１１８】図１における第３の画素データ転送保持手
段４０００の水平サイドレジスタＨＳ（ｘ，ｙ）の構成
例を図１６，図１７に示す。図１６に示すように、各水
平サイドレジスタＨＳ（ｘ，ｙ）は、入力端子ＹＬｉ，
ＹＲｉおよび出力端子ＹＬｏ，ＹＲｏを有し、さらに図
示されない信号出力ユニット８０００の各信号（ＣＫ
１，ＳＨ，ＳＲ）出力端子に接続された入力端子を有し
ている。FIGS. 16 and 17 show examples of the configuration of the horizontal side register HS (x, y) of the third pixel data transfer holding means 4000 in FIG. As shown in FIG. 16, each horizontal side register HS (x, y) has an input terminal YLi,
YRi and output terminals YLo and YRo, and each signal (CK) of a signal output unit 8000 (not shown).
1, SH, SR) output terminals.

【０１１９】各水平サイドレジスタＨＳ（ｘ，ｙ）は、
図１７に示すように、セレクタ３４１０，フリップフロ
ップ３４２０からなる。セレクタ３４１０は、第１デー
タ入力端子Ａ，第２データ入力端子Ｂ，第３データ入力
端子Ｃ，信号入力端子Ｓ０，信号入力端子Ｓ１およびデ
ータ出力端子Ｙを有し、第１信号入力端子Ｓ０，第２信
号入力端子Ｓ１の入力信号の状態により第１データ入力
端子Ａ，第２データ入力端子Ｂ，第３データ入力端子Ｃ
とデータ出力端子Ｙとの接続を切り換えるものである。Each horizontal side register HS (x, y) is
As shown in FIG. 17, it comprises a selector 3410 and a flip-flop 3420. The selector 3410 has a first data input terminal A, a second data input terminal B, a third data input terminal C, a signal input terminal S0, a signal input terminal S1, and a data output terminal Y. The first data input terminal A, the second data input terminal B, and the third data input terminal C depend on the state of the input signal of the second signal input terminal S1.
And the connection between the data output terminal Y.

【０１２０】信号入力端子Ｓ１に入力された信号が１の
ときは、信号入力端子Ｓ０に入力された信号の状態に関
わらず、第３データ入力端子Ｃに入力されているデータ
をデータ出力端子Ｙから出力し、信号入力端子Ｓ１に入
力された信号が０のときは、信号入力端子Ｓ０に入力さ
れた信号の状態により、データ出力端子Ｙから出力する
データを第１データ入力端子Ａと第２データ入力端子Ｂ
のデータで切換え、信号入力端子Ｓ０に入力された信号
が１のときは、第２データ入力端子Ｂに入力されている
データをデータ出力端子Ｙから出力し、信号入力端子Ｓ
０に入力された信号が０のときは、第１データ入力端子
Ａに入力されているデータをデータ出力端子Ｙから出力
するものである。When the signal input to the signal input terminal S1 is 1, the data input to the third data input terminal C is transferred to the data output terminal Y regardless of the state of the signal input to the signal input terminal S0. When the signal input to the signal input terminal S1 is 0, the data output from the data output terminal Y is output to the first data input terminal A and the second data input terminal depending on the state of the signal input to the signal input terminal S0. Data input terminal B
When the signal input to the signal input terminal S0 is 1, the data input to the second data input terminal B is output from the data output terminal Y, and the signal input terminal S0
When the signal input to 0 is 0, the data input to the first data input terminal A is output from the data output terminal Y.

【０１２１】フリップフロップ３４２０は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。各水平サイドレジスタＨＳ（ｘ，ｙ）のセレ
クタ３４１０の第１データ入力端子Ａは、同じ水平サイ
ドレジスタＨＳ（ｘ，ｙ）のフリップフロップ３４２０
のデータ出力端子Ｙに電気的に接続されている。The flip-flop 3420 comprises a D flip-flop, and has a data input terminal A and a signal input terminal S.
And a data output terminal Y, and latches data input to the data input terminal A to the data output terminal Y in synchronization with a pulse of a signal input to the signal input terminal S. The first data input terminal A of the selector 3410 of each horizontal side register HS (x, y) is connected to the flip-flop 3420 of the same horizontal side register HS (x, y).
Are electrically connected to the data output terminal Y.

【０１２２】セレクタ３４１０の第２データ入力端子Ｂ
は、一つ右側に位置する別の水平サイドレジスタＨＳ
（ｘ＋１，ｙ）の出力端子ＹＬｏ，プロセッサエレメン
トＰＥ（０，ｙ）の出力端子ＹＬｏまたは垂直サイドレ
ジスタＶＳ（０，ｙ）の出力端子ＹＬｏに入力端子ＹＬ
ｉを介して電気的に接続されている。セレクタ３４１０
の第３データ入力端子Ｃは、一つ左側に位置する別の水
平サイドレジスタＨＳ（ｘ−１，ｙ）の出力端子ＹＲｏ
に入力端子ＹＲｉを介して電気的に接続されている。Second data input terminal B of selector 3410
Is another horizontal side register HS located on the right side
The input terminal YL is connected to the output terminal YLo of (x + 1, y), the output terminal YLo of the processor element PE (0, y), or the output terminal YLo of the vertical side register VS (0, y).
It is electrically connected via i. Selector 3410
Is connected to an output terminal YRo of another horizontal side register HS (x-1, y) located on the left side.
Are electrically connected to each other through an input terminal YRi.

【０１２３】セレクタ３４１０の第１信号入力端子Ｓ０
は信号出力ユニット８０００の第４信号出力端子Ｐ４に
電気的に接続され、第２信号入力端子Ｓ１は信号出力ユ
ニット８０００の第５信号出力端子Ｐ５に電気的に接続
されている。各水平サイドレジスタＨＳ（ｘ，ｙ）のフ
リップフロップ３４２０のデータ入力端子Ａは同じ水平
サイドレジスタＨＳ（ｘ，ｙ）のセレクタ３４１０のデ
ータ出力端子Ｙに電気的に接続され、信号入力端子Ｓは
信号出力ユニット８０００の第１信号出力端子Ｐ１に電
気的に接続されている。The first signal input terminal S0 of the selector 3410
Is electrically connected to the fourth signal output terminal P4 of the signal output unit 8000, and the second signal input terminal S1 is electrically connected to the fifth signal output terminal P5 of the signal output unit 8000. The data input terminal A of the flip-flop 3420 of each horizontal side register HS (x, y) is electrically connected to the data output terminal Y of the selector 3410 of the same horizontal side register HS (x, y), and the signal input terminal S is It is electrically connected to the first signal output terminal P1 of the signal output unit 8000.

【０１２４】図１における参照画像データ記憶手段２０
００は、構成については特に規定しないが、以下に示す
機能を有するものとする。参照画像データ記憶手段２０
００は、図５〜図８に示すように、第２の画素データ転
送保持手段３００２の入力レジスタＩＲ（３，２）の入
力端子にサーチウインドウの画素データ ｂ（０，０），ｂ（０，１），ｂ（０，２）， ｂ（１，０），ｂ（１，１），ｂ（１，２）， ｂ（２，０），ｂ（２，１），ｂ（２，２）・・・を、
クロックパルス信号ＣＫ１の１クロック毎にそれぞれの
クロックに同期して記載順に出力されるようになってお
り、一方、入力レジスタＩＲ（３，４）の入力端子にサ
ーチウインドウの画素データ ｂ（０，３），ｂ（０，４）， ｂ（１，３），ｂ（１，４）， ｂ（２，３），ｂ（２，４）・・・を、クロックパルス
信号ＣＫ１の２クロック目より１クロック毎にそれぞれ
のクロックに同期して記載順に出力し、以後、３クロッ
クを１周期として、２画素分ずつ画素データが出力され
るようになっている。The reference image data storage means 20 in FIG.
00 has no particular limitation on the configuration, but has the following functions. Reference image data storage means 20
00 is the search window pixel data b (0,0), b (0) input to the input terminal of the input register IR (3,2) of the second pixel data transfer holding means 3002 as shown in FIGS. , 1), b (0,2), b (1,0), b (1,1), b (1,2), b (2,0), b (2,1), b (2, 2) ...
The clock pulse signal CK1 is output for each clock in synchronism with each clock in the order described. On the other hand, pixel data b (0, 0, 3), b (0,4), b (1,3), b (1,4), b (2,3), b (2,4),... Are the second clock of the clock pulse signal CK1. In this manner, the data is output in the order described in synchronization with each clock for each clock, and thereafter, pixel data for two pixels is output with three clocks as one cycle.

【０１２５】図１における類似ブロック特定手段６００
０の詳細構成ブロック図を図２０に示す。同図に示すよ
うに類似ブロック特定手段６０００は、最小ディストー
ション検出ユニット６１００、動きベクトル垂直成分検
出ユニット６２００および動きベクトル水平成分検出ユ
ニット６３００からなり、最小ディストーション検出ユ
ニット６１００は、比較器６１１０，比較器６１２０，
セレクタ６１３０，フリップフロップ６１４０，論理和
演算器６１５０およびセレクタ付きフリップフロップ６
１８０を備え、動きベクトル垂直成分検出ユニット６２
００は、セレクタ６２２０，フリップフロップ６２３
０，換算テーブル６２４０およびセレクタ付きフリップ
フロップ６２８０を備え、動きベクトル水平成分検出ユ
ニット６３００は、カウンタ６３１０，セレクタ６３２
０，フリップフロップ６３３０，換算テーブル６３４０
およびセレクタ付きフリップフロップ６３８０を備えて
いる。Similar block specifying means 600 in FIG.
0 is shown in FIG. As shown in the figure, the similar block specifying unit 6000 includes a minimum distortion detection unit 6100, a motion vector vertical component detection unit 6200, and a motion vector horizontal component detection unit 6300. The minimum distortion detection unit 6100 includes a comparator 6110 and a comparator. 6120,
Selector 6130, flip-flop 6140, OR operator 6150, and flip-flop 6 with selector
180, the motion vector vertical component detection unit 62
00 is the selector 6220, flip-flop 623
0, a conversion table 6240 and a flip-flop 6280 with a selector. The motion vector horizontal component detection unit 6300 includes a counter 6310, a selector 632,
0, flip-flop 6330, conversion table 6340
And a flip-flop 6380 with a selector.

【０１２６】はじめに、類似ブロック特定手段６０００
の構成機器について個々に説明をする。最小ディストー
ション検出ユニット６１００の比較器６１１０は、デー
タ入力端子Ａ０，Ａ１，Ａ２，データ出力端子Ｍおよび
Ｙを有し、データ入力端子Ａ０，Ａ１，Ａ２に入力され
たデータの中で最小の値を持つデータＬＭＤｉｓを出力
端子Ｙから出力し、最小の値を持つデータの入力された
入力端子がＡ０ならば０を、Ａ１ならば１を、Ａ２なら
ば２をＬＭＶｙとしてデータ出力端子Ｍから出力するも
のである。First, similar block specifying means 6000
Each component will be described individually. The comparator 6110 of the minimum distortion detection unit 6100 has data input terminals A0, A1, A2, data output terminals M and Y, and calculates the minimum value among the data input to the data input terminals A0, A1, A2. Is output from the output terminal Y, and if the input terminal to which data having the minimum value is input is A0, 0 is output, A1 is 1, and A2 is 2 is output from the data output terminal M as LMVy. Things.

【０１２７】最小ディストーション検出ユニット６１０
０の比較器６１２０は、第１データ入力端子Ａ，第２デ
ータ入力端子Ｂおよび信号出力端子Ｙを有し、第１デー
タ入力端子Ａに入力されたデータが第２データ入力端子
Ｂに入力されたデータ以上の大きさであるとき、０を表
わす信号Ｍｉｎを信号出力端子Ｙから出力し、第１デー
タ入力端子Ａに入力されたデータが第２データ入力端子
Ｂに入力されたデータより小さいとき、１を表わす信号
Ｍｉｎを信号出力端子Ｙから出力するものである。The minimum distortion detection unit 610
The zero comparator 6120 has a first data input terminal A, a second data input terminal B, and a signal output terminal Y, and the data input to the first data input terminal A is input to the second data input terminal B. A signal Min representing 0 is output from the signal output terminal Y when the data input to the first data input terminal A is smaller than the data input to the second data input terminal B , 1 from the signal output terminal Y.

【０１２８】最小ディストーション検出ユニット６１０
０のセレクタ６１３０は、第１データ入力端子Ａ，第２
データ入力端子Ｂ，信号入力端子Ｓおよびデータ出力端
子Ｙを有し、信号入力端子Ｓに入力された信号が０を表
わす信号のとき、第２データ入力端子Ｂに入力されてい
るデータをデータ出力端子Ｙから出力し、信号入力端子
Ｓに入力された信号が１を表わす信号のとき、第１デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。Minimum distortion detection unit 610
0 selector 6130 includes a first data input terminal A, a second data input terminal A,
It has a data input terminal B, a signal input terminal S, and a data output terminal Y. When the signal input to the signal input terminal S is a signal representing 0, the data input to the second data input terminal B is output as data. When the signal output from the terminal Y and the signal input to the signal input terminal S is a signal representing 1, the data input to the first data input terminal A is output from the data output terminal Y.

【０１２９】最小ディストーション検出ユニット６１０
０のフリップフロップ６１４０は、Ｄフリップフロップ
からなり、データ入力端子Ａ，信号入力端子Ｓおよびデ
ータ出力端子Ｙを有し、信号入力端子Ｓに入力された信
号のパルスに同期して、データ入力端子Ａに入力されて
いるデータをデータ出力端子Ｙにラッチするものであ
る。Minimum distortion detecting unit 610
The 0 flip-flop 6140 is composed of a D flip-flop, has a data input terminal A, a signal input terminal S, and a data output terminal Y, and synchronizes with a signal pulse input to the signal input terminal S to generate a data input terminal. The data input to A is latched at the data output terminal Y.

【０１３０】最小ディストーション検出ユニット６１０
０の論理和演算器６１５０は、信号入力端子Ｓ，データ
入力端子Ｂおよびデータ出力端子Ｙを有し、信号入力端
子Ｓの信号が１を表わすときはデータ入力端子Ｂのデー
タに関わらず、データ出力端子Ｙに全ビットが１を表わ
すデータを出力し、信号入力端子Ｓの信号が０を表わす
ときはデータ入力端子Ｂに入力されたデータをデータ出
力端子Ｙに出力するものである。The minimum distortion detection unit 610
OR operation unit 6150 of 0 has signal input terminal S, data input terminal B, and data output terminal Y. When the signal of signal input terminal S represents 1, regardless of the data of data input terminal B, The output terminal Y outputs data in which all bits represent 1, and when the signal at the signal input terminal S indicates 0, the data input to the data input terminal B is output to the data output terminal Y.

【０１３１】言換えれば、最小ディストーション検出ユ
ニット６１００では、フリップフロップ６１４０からパ
ルス信号ＣＫ２に同期してラッチされ出力されているデ
ータを前回までの最小ディストーションとし、比較器６
１１０から出力されているデータＬＭＤｉｓを今回の最
小ディストーションと呼ぶとすると、論理和演算器６１
５０の信号入力端子Ｓに入力された信号が０のとき、比
較器６１２０で第１データ入力端子Ａに入力された今回
の最小ディストーションと第２データ入力端子Ｂに入力
された前回までの最小ディストーションとを比較して小
さい方のディストーションをセレクタ６１３０を介して
フリップフロップ６１４０に入力しするもので、論理和
演算器６１５０の信号入力端子Ｓに入力された信号が１
のときは、前回までの最小ディストーションは無効とし
て、今回の最小ディストーションを最も小さい最小ディ
ストーションとしてセレクタ６１３０を介してフリップ
フロップ６１４０に入力するものである。In other words, in the minimum distortion detecting unit 6100, the data latched and output from the flip-flop 6140 in synchronization with the pulse signal CK2 is set as the minimum distortion up to the previous time, and
If the data LMDis output from 110 is called the current minimum distortion, the logical sum operation unit 61
When the signal input to the signal input terminal 50 is 0, the current minimum distortion input to the first data input terminal A by the comparator 6120 and the previous minimum distortion input to the second data input terminal B by the comparator 6120 And the smaller distortion is input to the flip-flop 6140 via the selector 6130, and the signal input to the signal input terminal S of the OR gate 6150 is 1
In this case, the minimum distortion up to the previous time is invalidated, and the current minimum distortion is input to the flip-flop 6140 via the selector 6130 as the minimum distortion.

【０１３２】最小ディストーション検出ユニット６１０
０のセレクタ付きフリップフロップ６１８０は、データ
入力端子Ｉ，第１信号入力端子Ｅ，第２信号入力端子Ｆ
およびデータ出力端子Ｏを有し、図２１に示されるよう
に、セレクタ９１１０およびフリップフロップ９１２０
からなる。最小ディストーション検出ユニット６１００
のセレクタ付きフリップフロップ６１８０のセレクタ９
１１０は、第１データ入力端子Ａ，第２データ入力端子
Ｂ，信号入力端子Ｓおよびデータ出力端子Ｙを有し、信
号入力端子Ｓに入力された信号が０を表わす信号のと
き、第１データ入力端子Ａに入力されているデータをデ
ータ出力端子Ｙから出力し、信号入力端子Ｓに入力され
た信号が１を表わす信号のとき、第２データ入力端子Ｂ
に入力されているデータをデータ出力端子Ｙから出力す
るものである。Minimum distortion detection unit 610
The flip-flop 6180 with a selector of 0 has a data input terminal I, a first signal input terminal E, and a second signal input terminal F
And a data output terminal O, as shown in FIG.
Consists of Minimum distortion detection unit 6100
Selector 9 of flip-flop 6180 with selector
110 has a first data input terminal A, a second data input terminal B, a signal input terminal S, and a data output terminal Y, and when the signal input to the signal input terminal S is a signal representing 0, the first data input terminal S The data input to the input terminal A is output from the data output terminal Y. When the signal input to the signal input terminal S is a signal representing 1, the second data input terminal B
Is output from the data output terminal Y.

【０１３３】最小ディストーション検出ユニット６１０
０のセレクタ付きフリップフロップ６１８０のフリップ
フロップ９１２０は、Ｄフリップフロップからなり、デ
ータ入力端子Ａ、信号入力端子Ｓおよびデータ出力端子
Ｙを有し、信号入力端子Ｓに入力された信号のパルスに
同期して、データ入力端子Ａに入力されているデータを
データ出力端子Ｙにラッチするものである。Minimum distortion detection unit 610
The flip-flop 9120 of the flip-flop 6180 with a selector of 0 is a D flip-flop, has a data input terminal A, a signal input terminal S, and a data output terminal Y, and is synchronized with a pulse of a signal input to the signal input terminal S. Then, the data input to the data input terminal A is latched at the data output terminal Y.

【０１３４】動きベクトル垂直成分検出ユニット６２０
０のセレクタ６２２０は、第１データ入力端子Ａ、第２
データ入力端子Ｂ、信号入力端子Ｓおよびデータ出力端
子Ｙを有し、信号入力端子Ｓに入力された信号が０を表
わす信号のとき、第１データ入力端子Ａに入力されてい
るデータをデータ出力端子Ｙから出力し、信号入力端子
Ｓに入力された信号が１を表わす信号のとき、第２デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。Motion vector vertical component detection unit 620
0 selector 6220 includes a first data input terminal A, a second data input terminal A,
It has a data input terminal B, a signal input terminal S, and a data output terminal Y. When the signal input to the signal input terminal S is a signal representing 0, the data input to the first data input terminal A is output as data. When the signal output from the terminal Y and the signal input to the signal input terminal S is a signal representing 1, the data input to the second data input terminal B is output from the data output terminal Y.

【０１３５】動きベクトル垂直成分検出ユニット６２０
０のフリップフロップ６２３０は、Ｄフリップフロップ
からなり、データ入力端子Ａ，信号入力端子Ｓおよびデ
ータ出力端子Ｙを有し、信号入力端子Ｓに入力された信
号のパルスに同期して、データ入力端子Ａに入力されて
いるデータをデータ出力端子Ｙにラッチするものであ
る。ここで、出力されるデータをＭｙと呼ぶことにす
る。Motion vector vertical component detection unit 620
The 0 flip-flop 6230 is composed of a D flip-flop, has a data input terminal A, a signal input terminal S, and a data output terminal Y. The data input to A is latched at the data output terminal Y. Here, the output data is referred to as My.

【０１３６】動きベクトル垂直成分検出ユニット６２０
０の換算テーブル６２４０は、データ入力端子Ａおよび
データ出力端子Ｙを有し、データ入力端子Ａに入力され
たデータをあらかじめ準備されている換算テーブルに基
づいて、動きベクトルデータに換算し、データ出力端子
Ｙに出力するものである。動きベクトル垂直成分検出ユ
ニット６２００のセレクタ付きフリップフロップ６２８
０は、データ入力端子Ｉ，第１信号入力端子Ｅ，第２信
号入力端子Ｆおよびデータ出力端子Ｏを有し、図２１に
示されるように、セレクタ付きフリップフロップ６１８
０と同様の構成である。Motion vector vertical component detection unit 620
The conversion table 6240 of 0 has a data input terminal A and a data output terminal Y, converts data input to the data input terminal A into motion vector data based on a conversion table prepared in advance, and outputs data. Output to terminal Y. Flip-flop 628 with selector of motion vector vertical component detection unit 6200
0 has a data input terminal I, a first signal input terminal E, a second signal input terminal F, and a data output terminal O, and as shown in FIG.
The configuration is the same as that of 0.

【０１３７】動きベクトル水平成分検出ユニット６３０
０のカウンタ６３１０は、信号入力端子ＣＬ，ＣＫおよ
びカウントデータ出力端子Ｑｎを有し、信号入力端子Ｃ
Ｌに入力された信号が１を表わす信号のとき出力カウン
トＣＴｘを０にリセットし、カウントデータ出力端子Ｑ
ｎに出力し、信号入力端子ＣＬに入力された信号が０を
表わす信号でかつ、信号入力端子ＣＫに入力された信号
が１を表わす信号のときにそのパルス信号の立上がりに
同期して出力カウントＣＴｘを１づつカウントアップし
て、カウントデータ出力端子Ｑｎに出力するものであ
る。Motion vector horizontal component detection unit 630
0 counter 6310 has signal input terminals CL and CK and count data output terminal Qn.
When the signal input to L is a signal representing 1, the output count CTx is reset to 0, and the count data output terminal Q
n, and when the signal input to the signal input terminal CL is a signal representing 0 and the signal input to the signal input terminal CK is a signal representing 1, the output count is synchronized with the rise of the pulse signal. CTx is incremented by one and output to the count data output terminal Qn.

【０１３８】動きベクトル水平成分検出ユニット６３０
０のセレクタ６３２０は、第１データ入力端子Ａ，第２
データ入力端子Ｂ，信号入力端子Ｓおよびデータ出力端
子Ｙを有し、信号入力端子Ｓに入力された信号が０を表
わす信号のとき、第１データ入力端子Ａに入力されてい
るデータをデータ出力端子Ｙから出力し、信号入力端子
Ｓに入力された信号が１を表わす信号のとき、第２デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。Motion vector horizontal component detection unit 630
0 selector 6320 includes a first data input terminal A, a second data input terminal A,
It has a data input terminal B, a signal input terminal S, and a data output terminal Y. When the signal input to the signal input terminal S is a signal representing 0, the data input to the first data input terminal A is output to the data output terminal. When the signal output from the terminal Y and the signal input to the signal input terminal S is a signal representing 1, the data input to the second data input terminal B is output from the data output terminal Y.

【０１３９】動きベクトル水平成分検出ユニット６３０
０のフリップフロップ６３３０は、Ｄフリップフロップ
からなり、データ入力端子Ａ，信号入力端子Ｓおよびデ
ータ出力端子Ｙを有し、信号入力端子Ｓに入力された信
号のパルスに同期して、データ入力端子Ａに入力されて
いるデータをデータ出力端子Ｙにラッチするものであ
る。ここで、出力されるデータをＭｘと呼ぶことにす
る。Motion vector horizontal component detection unit 630
The 0 flip-flop 6330 is formed of a D flip-flop, has a data input terminal A, a signal input terminal S, and a data output terminal Y. The data flip-flop 6330 The data input to A is latched at the data output terminal Y. Here, the output data is referred to as Mx.

【０１４０】動きベクトル水平成分検出ユニット６３０
０の換算テーブル６３４０は、データ入力端子Ａおよび
データ出力端子Ｙを有し、データ入力端子Ａに入力され
たデータをあらかじめ準備されている換算テーブルに基
づいて、動きベクトルデータに換算し、データ出力端子
Ｙに出力するものである。動きベクトル水平成分検出ユ
ニット６３００のセレクタ付きフリップフロップ６３８
０は、データ入力端子Ｉ，第１信号入力端子Ｅ，第２信
号入力端子Ｆおよびデータ出力端子Ｏを有し、図２１に
示されるように、第１セレクタ付きフリップフロップ６
１８０と同様の構成である。Motion vector horizontal component detection unit 630
The conversion table 6340 of 0 has a data input terminal A and a data output terminal Y, converts data input to the data input terminal A into motion vector data based on a conversion table prepared in advance, and outputs data. Output to terminal Y. Flip-flop 638 with selector of motion vector horizontal component detection unit 6300
0 has a data input terminal I, a first signal input terminal E, a second signal input terminal F, and a data output terminal O, and as shown in FIG.
It has the same configuration as 180.

【０１４１】つぎに、類似ブロック特定手段６０００の
各構成機器間の接続について説明する。最小ディストー
ション検出ユニット６１００の比較器６１１０のデータ
入力端子Ａ０は、プロセッサエレメントＰＥ（０，０）
のフリップフロップ５３２０のデータ出力端子Ｙに、プ
ロセッサエレメントＰＥ（０，０）の出力端子Ｄｏを介
して電気的に接続され、データ入力端子Ａ１は、プロセ
ッサエレメントＰＥ（０，１）のフリップフロップ５３
２０のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，１）の出力端子Ｄｏを介して電気的に接続され、
データ入力端子Ａ２は、プロセッサエレメントＰＥ
（０，２）のフリップフロップ５３２０のデータ出力端
子Ｙに、プロセッサエレメントＰＥ（０，２）の出力端
子Ｄｏを介して電気的に接続されている。Next, the connection between the components of the similar block specifying means 6000 will be described. The data input terminal A0 of the comparator 6110 of the minimum distortion detection unit 6100 is connected to the processor element PE (0,0).
The data input terminal A1 is electrically connected to the data output terminal Y of the flip-flop 5320 of the processor element PE (0, 0) via the output terminal Do of the processor element PE (0, 1).
20, the processor element PE is connected to the data output terminal Y.
Electrically connected via the output terminal (0, 1) Do,
The data input terminal A2 is connected to the processor element PE
The data output terminal Y of the (0,2) flip-flop 5320 is electrically connected via the output terminal Do of the processor element PE (0,2).

【０１４２】最小ディストーション検出ユニット６１０
０の比較器６１２０の第１データ入力端子Ａは、比較器
６１１０のデータ出力端子Ｙに電気的に接続され、第２
データ入力端子Ｂは、論理和演算器６１５０のデータ出
力端子Ｙに電気的に接続されている。最小ディストーシ
ョン検出ユニット６１００のセレクタ６１３０の第１デ
ータ入力端子Ａは、比較器６１１０のデータ出力端子Ｙ
に電気的に接続され、第２データ入力端子Ｂは、フリッ
プフロップ６１４０のデータ出力端子Ｙに電気的に接続
され、信号入力端子Ｓは、比較器６１２０の信号出力端
子Ｙに電気的に接続されている。Minimum distortion detection unit 610
The first data input terminal A of the zero comparator 6120 is electrically connected to the data output terminal Y of the comparator 6110,
The data input terminal B is electrically connected to the data output terminal Y of the OR operation unit 6150. The first data input terminal A of the selector 6130 of the minimum distortion detection unit 6100 is connected to the data output terminal Y of the comparator 6110.
The second data input terminal B is electrically connected to the data output terminal Y of the flip-flop 6140, and the signal input terminal S is electrically connected to the signal output terminal Y of the comparator 6120. ing.

【０１４３】最小ディストーション検出ユニット６１０
０のフリップフロップ６１４０のデータ入力端子Ａは、
セレクタ６１３０のデータ出力端子Ｙに電気的に接続さ
れ、信号入力端子Ｓは、信号出力ユニット８０００の第
２信号出力端子Ｐ２に電気的に接続されている。最小デ
ィストーション検出ユニット６１００の論理和演算器６
１５０の信号入力端子Ｓは、信号出力ユニット８０００
の第７信号出力端子Ｐ７に電気的に接続され、データ入
力端子Ｂは、フリップフロップ６１４０のデータ出力端
子Ｙに電気的に接続されている。Minimum distortion detection unit 610
The data input terminal A of the 0 flip-flop 6140 is
The signal output terminal Y of the selector 6130 is electrically connected to the data output terminal Y, and the signal input terminal S is electrically connected to the second signal output terminal P2 of the signal output unit 8000. OR operator 6 of minimum distortion detection unit 6100
The signal input terminal S of 150 is a signal output unit 8000
And the data input terminal B is electrically connected to the data output terminal Y of the flip-flop 6140.

【０１４４】最小ディストーション検出ユニット６１０
０のセレクタ付きフリップフロップ６１８０のデータ入
力端子Ｉは、フリップフロップ６１４０のデータ出力端
子Ｙに電気的に出力され、信号入力端子Ｅは、信号出力
ユニット８０００の第９信号出力端子Ｐ９に電気的に接
続され、信号入力端子Ｆは、信号出力ユニット８０００
の第２信号出力端子Ｐ２に電気的に接続されている。Minimum distortion detection unit 610
The data input terminal I of the flip-flop 6180 with a selector of 0 is electrically output to the data output terminal Y of the flip-flop 6140, and the signal input terminal E is electrically connected to the ninth signal output terminal P9 of the signal output unit 8000. The signal input terminal F is connected to the signal output unit 8000
Is electrically connected to the second signal output terminal P2.

【０１４５】また、図２１に示す、セレクタ付きフリッ
プフロップのセレクタ９１１０の第１データ入力端子Ａ
は、フリップフロップ９１２０のデータ出力端子Ｙに電
気的に接続され、第２データ入力端子Ｂおよび信号入力
端子Ｓは、セレクタ付きフリップフロップのデータ入力
端子Ｉおよび信号入力端子Ｅを通してそれぞれセレクタ
付きフリップフロップにおいて説明する入力端子に電気
的に接続され、フリップフロップ９１２０のデータ入力
端子Ａは、セレクタ９１１０のデータ出力端子Ｙに電気
的に接続され、信号入力端子Ｓは、セレクタ付きフリッ
プフロップの信号入力端子Ｆを通してセレクタ付きフリ
ップフロップにおいて説明する入力端子に電気的に接続
されている。また、フリップフロップ９１２０の信号出
力端子Ｙは、セレクタ付きフリップフロップの出力端子
Ｏを通してそれぞれセレクタ付きフリップフロップにお
いて説明する出力端子に電気的に接続されている。The first data input terminal A of the selector 9110 of the flip-flop with selector shown in FIG.
Is electrically connected to the data output terminal Y of the flip-flop 9120, and the second data input terminal B and the signal input terminal S are connected through the data input terminal I and the signal input terminal E of the flip-flop with the selector, respectively. The data input terminal A of the flip-flop 9120 is electrically connected to the data output terminal Y of the selector 9110, and the signal input terminal S is the signal input terminal of the flip-flop with selector. It is electrically connected through F to an input terminal described in the flip-flop with a selector. Further, the signal output terminal Y of the flip-flop 9120 is electrically connected to the output terminal described in the flip-flop with a selector through the output terminal O of the flip-flop with a selector.

【０１４６】動きベクトル垂直成分検出ユニット６２０
０のセレクタ６２２０の第１データ入力端子Ａは、フリ
ップフロップ６２３０のデータ出力端子Ｙに電気的に接
続され、第２データ入力端子Ｂは、最小ディストーショ
ン検出ユニット６１００の比較器６１１０のデータ出力
端子Ｍに電気的に接続され、信号入力端子Ｓは、最小デ
ィストーション検出ユニット６１００の比較器６１２０
の信号出力端子Ｙに電気的に接続されている。Motion vector vertical component detection unit 620
0 selector 6220 is electrically connected to data output terminal Y of flip-flop 6230, and second data input terminal B is connected to data output terminal M of comparator 6110 of minimum distortion detection unit 6100. The signal input terminal S is electrically connected to the comparator 6120 of the minimum distortion detection unit 6100.
Is electrically connected to the signal output terminal Y of

【０１４７】動きベクトル垂直成分検出ユニット６２０
０のフリップフロップ６２３０のデータ入力端子Ａは、
セレクタ６２２０のデータ出力端子Ｙに電気的に接続さ
れ、信号入力端子Ｓは、信号出力ユニット８０００の第
２信号出力端子Ｐ２に電気的に接続されている。動きベ
クトル垂直成分検出ユニット６２００の換算テーブル６
２４０のデータ入力端子Ａは、フリップフロップ６２３
０のデータ出力端子Ｙに電気的に接続されている。Motion vector vertical component detection unit 620
The data input terminal A of the 0 flip-flop 6230 is
The signal output terminal Y of the selector 6220 is electrically connected to the data output terminal Y, and the signal input terminal S is electrically connected to the second signal output terminal P2 of the signal output unit 8000. Conversion table 6 of motion vector vertical component detection unit 6200
The data input terminal A of 240 is a flip-flop 623
0 is electrically connected to the data output terminal Y.

【０１４８】動きベクトル垂直成分検出ユニット６２０
０のセレクタ付きフリップフロップ６２８０のデータ入
力端子Ｉは、換算テーブル６２４０のデータ出力端子Ｙ
に電気的に出力され、信号入力端子Ｅは、信号出力ユニ
ット８０００の第９信号出力端子Ｐ９に電気的に接続さ
れ、信号入力端子Ｆは、信号出力ユニット８０００の第
２信号出力端子Ｐ２に電気的に接続されている。Motion vector vertical component detection unit 620
The data input terminal I of the flip-flop 6280 with the selector of 0 is the data output terminal Y of the conversion table 6240.
The signal input terminal E is electrically connected to the ninth signal output terminal P9 of the signal output unit 8000, and the signal input terminal F is electrically connected to the second signal output terminal P2 of the signal output unit 8000. Connected.

【０１４９】動きベクトル水平成分検出ユニット６３０
０のカウンタ６３１０の信号入力端子ＣＬは、信号出力
ユニット８０００の第７信号出力端子Ｐ７に電気的に接
続され、信号入力端子ＣＫは、信号出力ユニット８００
０の第２信号出力端子Ｐ２に電気的に接続されている。
動きベクトル水平成分検出ユニット６３００のセレクタ
６３２０の第１データ入力端子Ａは、フリップフロップ
６３３０のデータ出力端子Ｙに電気的に接続され、第２
データ入力端子Ｂは、カウンタ６３１０のカウントデー
タ出力端子Ｑｎに電気的に接続され、信号入力端子Ｓ
は、最小ディストーション検出ユニット６１００の比較
器６１２０の信号出力端子Ｙに電気的に接続されてい
る。Motion vector horizontal component detection unit 630
The signal input terminal CL of the zero counter 6310 is electrically connected to the seventh signal output terminal P7 of the signal output unit 8000, and the signal input terminal CK is connected to the signal output unit 800.
0 is electrically connected to the second signal output terminal P2.
The first data input terminal A of the selector 6320 of the motion vector horizontal component detection unit 6300 is electrically connected to the data output terminal Y of the flip-flop 6330,
The data input terminal B is electrically connected to the count data output terminal Qn of the counter 6310, and the signal input terminal S
Is electrically connected to the signal output terminal Y of the comparator 6120 of the minimum distortion detection unit 6100.

【０１５０】動きベクトル水平成分検出ユニット６３０
０のフリップフロップ６３３０のデータ入力端子Ａは、
セレクタ６３２０のデータ出力端子Ｙに電気的に接続さ
れ、信号入力端子Ｓは、信号出力ユニット８０００の第
２信号出力端子Ｐ２に電気的に接続されている。動きベ
クトル水平成分検出ユニット６３００の換算テーブル６
３４０のデータ入力端子Ａは、フリップフロップ６３３
０のデータ出力端子Ｙに電気的に接続されている。Motion vector horizontal component detection unit 630
The data input terminal A of the 0 flip-flop 6330 is
The signal output terminal Y of the selector 6320 is electrically connected to the data output terminal Y, and the signal input terminal S is electrically connected to the second signal output terminal P2 of the signal output unit 8000. Conversion table 6 of motion vector horizontal component detection unit 6300
The data input terminal A of 340 is connected to the flip-flop 633.
0 is electrically connected to the data output terminal Y.

【０１５１】動きベクトル水平成分検出ユニット６３０
０のセレクタ付きフリップフロップ６３８０のデータ入
力端子Ｉは、換算テーブル６３４０のデータ出力端子Ｙ
に電気的に出力され、信号入力端子Ｅは、信号出力ユニ
ット８０００の第９信号出力端子Ｐ９に電気的に接続さ
れ、信号入力端子Ｆは、信号出力ユニット８０００の第
２信号出力端子Ｐ２に電気的に接続されている。Motion vector horizontal component detection unit 630
The data input terminal I of the flip-flop 6380 with the selector of 0 is the data output terminal Y of the conversion table 6340.
The signal input terminal E is electrically connected to the ninth signal output terminal P9 of the signal output unit 8000, and the signal input terminal F is electrically connected to the second signal output terminal P2 of the signal output unit 8000. Connected.

【０１５２】次に、作用を説明する。最初に、現画像デ
ータ出力手段１０００および参照画像データ記憶手段２
０００から第１の画素データ転送保持手段３００１，第
２の画素データ転送保持手段３００２およびディストー
ション算出手段５０００に入力される画素データの流れ
を説明するとともに、第１の画素データ転送保持手段３
００１および第２の画素データ転送保持手段３００２の
データ保持状態およびディストーション算出手段５００
０における演算処理について説明する。Next, the operation will be described. First, the current image data output unit 1000 and the reference image data storage unit 2
000 to the first pixel data transfer holding unit 3001, the second pixel data transfer holding unit 3002, and the distortion calculation unit 5000.
001 and the data holding state and distortion calculating means 500 of the second pixel data transfer holding means 3002
The arithmetic processing at 0 will be described.

【０１５３】なお、図５〜図１０のパルス信号ＳＬ，パ
ルス信号ＳＲおよびクロックパルス信号ＣＫ１のタイミ
ングから理解されるように、クロックパルス信号ＣＫ１
の各パルスが発せられる前に、パルス信号ＳＬおよびパ
ルス信号ＳＲの信号が変化するため、プロセッサエレメ
ントＰＥ（ｘ，ｙ）のセレクタ３１１０では、パルス信
号ＳＬによりクロックパルス信号ＣＫ１の１クロック目
が発せられる前に、第２データ入力端子Ｂが選択され、
２クロック目が発せられる前に、第１データ入力端子Ａ
が選択され、この選択がクロックパルス信号ＣＫ１の３
クロック毎に、以後の各クロックで繰り返され、さら
に、パルス信号ＳＲによりクロックパルス信号ＣＫ１の
１９クロック目が発せられる前に、第３データ入力端子
Ｃが選択され、２２クロック目が発せられる前に、パル
ス信号ＳＬにより選択された第１データ入力端子Ａが選
択されて、この選択は、クロックパルス信号ＣＫ１の２
０クロック毎に、以後の各クロックで繰り返される。As understood from the timings of pulse signal SL, pulse signal SR and clock pulse signal CK1 in FIGS. 5 to 10, clock pulse signal CK1
Since the pulse signal SL and the pulse signal SR change before each pulse is generated, the selector 3110 of the processor element PE (x, y) generates the first clock of the clock pulse signal CK1 by the pulse signal SL. Before the second data input terminal B is selected,
Before the second clock is issued, the first data input terminal A
Is selected, and this selection corresponds to 3 of the clock pulse signal CK1.
The third data input terminal C is selected before the nineteenth clock of the clock pulse signal CK1 is generated by the pulse signal SR, and is repeated before the twenty-second clock is generated before the nineteenth clock of the clock pulse signal CK1 is generated by the pulse signal SR. , The first data input terminal A selected by the pulse signal SL is selected.
It is repeated at every clock after every 0 clock.

【０１５４】また、現画像データ出力手段１０００のセ
レクタ１２２０および１２４０では、パルス信号ＳＬに
よりクロックパルス信号ＣＫ１の１クロック目が発せら
れる前に、第２データ入力端子Ｂが選択され、２クロッ
ク目が発せられる前に、第１データ入力端子Ａが選択さ
れ、この選択がクロックパルス信号ＣＫ１の３クロック
毎に、以後の各クロックで繰り返される。In the selectors 1220 and 1240 of the current image data output means 1000, the second data input terminal B is selected before the first clock of the clock pulse signal CK1 is generated by the pulse signal SL, and the second clock is selected. Before being issued, the first data input terminal A is selected, and this selection is repeated every three clocks of the clock pulse signal CK1 in each of the subsequent clocks.

【０１５５】一方、図１３に示されるように、各入力レ
ジスタＩＲ（ｘ，ｙ）のフリップフロップ３２２０で
は、データ入力端子に入力されている画素データがクロ
ックパルス信号ＣＫ１の各パルスに同期してラッチされ
て、各垂直サイドレジスタＶＳまたは各プロセッサエレ
メントＰＥに出力され、図１５に示されるように、各垂
直サイドレジスタＶＳ（ｘ，ｙ）のフリップフロップ３
３２０では、セレクタ３３１０で選択されているデータ
入力端子に入力されている画素データがクロックパルス
信号ＣＫ１の各パルスに同期してラッチされ、他の各プ
ロセッサエレメントＰＥ，各垂直サイドレジスタＶＳま
たは各水平サイドレジスタＨＳに出力端子ＹＬｏ，ＹＲ
ｏ，ＹＵｏ，ＹＤｏを通して出力され、図１７に示され
るように、各水平サイドレジスタＨＳ（ｘ，ｙ）のフリ
ップフロップ３４２０では、セレクタ３４１０で選択さ
れているデータ入力端子に入力されている画素データが
クロックパルス信号ＣＫ１の各パルスに同期してラッチ
され、他の各プロセッサエレメントＰＥ，各垂直サイド
レジスタＶＳまたは各水平サイドレジスタＨＳに出力端
子ＹＬｏ，ＹＲｏを通して出力され、図１２に示される
ように、各プロセッサエレメントＰＥ（ｘ，ｙ）のフリ
ップフロップ３１２０では、セレクタ３１１０で選択さ
れているデータ入力端子に入力されている画素データが
クロックパルス信号ＣＫ１の各パルスに同期してラッチ
され、他の各プロセッサエレメントＰＥ，各垂直サイド
レジスタＶＳまたは各水平サイドレジスタＨＳに出力端
子ＹＬｏ，ＹＲｏ，ＹＵｏ，ＹＤｏを通して出力され
る。On the other hand, as shown in FIG. 13, in the flip-flop 3220 of each input register IR (x, y), the pixel data input to the data input terminal is synchronized with each pulse of the clock pulse signal CK1. After being latched and output to each vertical side register VS or each processor element PE, as shown in FIG. 15, the flip-flop 3 of each vertical side register VS (x, y)
At 320, the pixel data input to the data input terminal selected by the selector 3310 is latched in synchronization with each pulse of the clock pulse signal CK1, and the other processor elements PE, each vertical side register VS, or each horizontal side register VS1 is latched. Output terminals YLo and YR are connected to the side register HS.
o, YUo, and YDo, and as shown in FIG. 17, in the flip-flop 3420 of each horizontal side register HS (x, y), the pixel data input to the data input terminal selected by the selector 3410 Is latched in synchronization with each pulse of the clock pulse signal CK1, and is output to the other processor elements PE, the vertical side registers VS or the horizontal side registers HS through the output terminals YLo and YRo, as shown in FIG. In the flip-flop 3120 of each processor element PE (x, y), the pixel data input to the data input terminal selected by the selector 3110 is latched in synchronization with each pulse of the clock pulse signal CK1, and Each processor element PE, each vertical side register VS or Output terminals YLo in each horizontal side register HS, YRo, YUo, output through YDO.

【０１５６】また、図１９に示されるように、現画像デ
ータ出力手段１０００のフリップフロップ１１４０で
は、フリップフロップ１１３０のデータ出力端子Ｙから
出力されている画素データがクロックパルス信号ＣＫ１
の各パルスに同期してラッチされ、奇数列の各プロセッ
サエレメントに出力端子Ｕｐを通して出力され、現画像
データ出力手段１０００のフリップフロップ１２５０で
は、セレクタ１２４０で選択されているデータ入力端子
に入力されている画素データがクロックパルス信号ＣＫ
１の各パルスに同期してラッチされ、偶数列の各プロセ
ッサエレメントに出力端子Ｄｏｗｎを通して出力され
る。As shown in FIG. 19, in the flip-flop 1140 of the current image data output means 1000, the pixel data output from the data output terminal Y of the flip-flop 1130 is supplied to the clock pulse signal CK1.
Are latched in synchronism with each of the pulses, and output to the processor elements in the odd-numbered columns through the output terminal Up. In the flip-flop 1250 of the current image data output means 1000, the flip-flop 1250 is Pixel data is clock pulse signal CK
The signal is latched in synchronization with each pulse of 1 and output to each processor element in the even-numbered column through the output terminal Down.

【０１５７】よって、以下で説明する第１の画素データ
転送保持手段３００１および第２の画素データ転送保持
手段３００２における各入力レジスタＩＲ（ｘ，ｙ）に
対しての画素データの入力は、各入力レジスタＩＲ
（ｘ，ｙ）のフリップフロップ３２２０におけるラッチ
時を意味するものとし、各垂直サイドレジスタＶＳ
（ｘ，ｙ）に対しての画素データの入力は、各垂直サイ
ドレジスタＶＳ（ｘ，ｙ）のフリップフロップ３３２０
におけるラッチ時を意味するものとし、各水平サイドレ
ジスタＨＳ（ｘ，ｙ）に対しての画素データの入力は、
各水平サイドレジスタＨＳ（ｘ，ｙ）のフリップフロッ
プ３４２０におけるラッチ時を意味するものとする。ま
た、各プロセッサエレメントＰＥ（ｘ，ｙ）に対しての
画素データの入力は、各プロセッサエレメントＰＥ
（ｘ，ｙ）のフリップフロップ３１２０におけるラッチ
時を意味するものとする。Therefore, the input of pixel data to each input register IR (x, y) in the first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 3002 described below Register IR
This means that the (x, y) flip-flop 3220 is latched, and each vertical side register VS
Input of pixel data to (x, y) is performed by flip-flop 3320 of each vertical side register VS (x, y).
, And the input of pixel data to each horizontal side register HS (x, y)
This means that the flip-flop 3420 of each horizontal side register HS (x, y) is latched. The input of the pixel data to each processor element PE (x, y) is performed by each processor element PE (x, y).
This means that the (x, y) flip-flop 3120 is latched.

【０１５８】クロックパルス信号ＣＫ１のパルス信号に
同期して、各入力レジスタＩＲ（ｘ，ｙ）は、図１８に
おける下側の入力レジスタＩＲ（ｘ，ｙ−１）あるいは
参照画像データ記憶手段２０００からデータを入力する
ようになっており、クロックパルス信号ＣＫ１の各クロ
ック毎に上述の動作が繰り返される。また、クロックパ
ルス信号ＣＫ１の１クロック目には、各プロセッサエレ
メントＰＥ（ｘ，ｙ）および各垂直サイドレジスタＶＳ
（ｘ，ｙ）は図１８における右側のプロセッサエレメン
トＰＥ（ｘ＋１，ｙ）あるいは垂直サイドレジスタＶＳ
（ｘ＋１，ｙ）から画素データを入力し、２，３クロッ
ク目には、奇数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）および各垂直サイドレジスタＶＳ（ｘ，ｙ）では図
１８における下側のプロセッサエレメントＰＥ（ｘ，ｙ
＋１）あるいは垂直サイドレジスタＶＳ（ｘ，ｙ＋１）
から画素データを入力し、偶数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）および各垂直サイドレジスタＶＳ
（ｘ，ｙ）では図１８における上側のプロセッサエレメ
ントＰＥ（ｘ，ｙ−１）あるいは垂直サイドレジスタＶ
Ｓ（ｘ，ｙ−１）から画素データを入力するようになっ
ている。In synchronization with the pulse signal of the clock pulse signal CK1, each input register IR (x, y) is supplied from the lower input register IR (x, y-1) or the reference image data storage means 2000 in FIG. Data is input, and the above operation is repeated for each clock of the clock pulse signal CK1. In addition, in the first clock of the clock pulse signal CK1, each processor element PE (x, y) and each vertical side register VS
(X, y) is the processor element PE (x + 1, y) on the right side in FIG. 18 or the vertical side register VS
Pixel data is input from (x + 1, y), and at the second and third clocks, each processor element PE (x,
y) and each of the vertical side registers VS (x, y), the lower processor element PE (x, y) in FIG.
+1) or the vertical side register VS (x, y + 1)
, Pixel data from each of the processor elements PE (x, y) and the vertical side registers VS in the even columns.
In (x, y), the upper processor element PE (x, y-1) or the vertical side register V in FIG.
Pixel data is input from S (x, y-1).

【０１５９】ここで、最上端である第１行目に位置する
プロセッサエレメントＰＥ（ｘ，０）と最下端である第
５行目に位置する垂直サイドレジスタＶＳ（ｘ，４）に
おいては上述の動作ではそれぞれ奇数列においては第５
行目に位置する垂直サイドレジスタＶＳ（ｘ，４）には
第１行目に位置するプロセッサエレメントＰＥ（ｘ，
０）からデータを入力し、偶数列においては第１行目に
位置するプロセッサエレメントＰＥ（ｘ，０）には第５
行目に位置する垂直サイドレジスタＶＳ（ｘ，４）から
データを入力するようになる。以下の説明においてはこ
れらの動作は省略し、下側のプロセッサエレメントある
いは垂直サイドレジスタからの入力または上側のプロセ
ッサエレメントあるいは垂直サイドレジスタからの入力
と記述することにする。Here, in the processor element PE (x, 0) located on the first row, which is the uppermost end, and the vertical side register VS (x, 4) located on the fifth row, which is the lowermost end, In operation, each of the odd columns has a fifth
In the vertical side register VS (x, 4) located on the line, the processor element PE (x,
0), the processor element PE (x, 0) located in the first row in the even-numbered column has the fifth
Data is input from the vertical side register VS (x, 4) located in the row. In the following description, these operations will be omitted and described as an input from the lower processor element or the vertical side register or an input from the upper processor element or the vertical side register.

【０１６０】上述の動作はクロックパルス信号ＣＫ１の
３クロック毎に、以後の各クロックにおいて繰り返され
る。詳しく説明すると、クロックパルス信号ＣＫ１の１
クロック目に同期して、図２２に示されるように、参照
画像データ記憶手段２０００から、画素データｂ（０，
０）が入力レジスタＩＲ（３，２）に入力される。次い
で、クロックパルス信号ＣＫ１の２クロック目に同期し
て、図２３に示されるように、画素データｂ（０，０）
が入力レジスタＩＲ（３，２）から一つ上に位置する入
力レジスタＩＲ（３，１）に伝送される。The above operation is repeated every three clocks of the clock pulse signal CK1 in each of the subsequent clocks. More specifically, one of the clock pulse signals CK1
In synchronization with the clock, as shown in FIG. 22, the pixel data b (0,
0) is input to the input register IR (3, 2). Next, in synchronization with the second clock of the clock pulse signal CK1, as shown in FIG. 23, the pixel data b (0,0)
Is transmitted from the input register IR (3, 2) to the input register IR (3, 1) located one level above.

【０１６１】同時に、参照画像データ記憶手段２０００
から、画素データｂ（０，１）が入力レジスタＩＲ
（３，２）に、画素データｂ（０，３）が入力レジスタ
ＩＲ（３，４）に、それぞれ入力される。次いで、クロ
ックパルス信号ＣＫ１の３クロック目に同期して、図２
４に示されるように、画素データｂ（０，０）が入力レ
ジスタＩＲ（３，１）から一つ上側に位置する入力レジ
スタＩＲ（３，０）に、画素データｂ（０，１）が入力
レジスタＩＲ（３，２）から一つ上側に位置する入力レ
ジスタＩＲ（３，１）に、画素データｂ（０，３）が入
力レジスタＩＲ（３，４）から一つ上側に位置する入力
レジスタＩＲ（３，３）に、それぞれ伝送される。At the same time, reference image data storage means 2000
, The pixel data b (0, 1) is stored in the input register IR.
The pixel data b (0,3) is input to (3,2), respectively, to the input register IR (3,4). Next, in synchronization with the third clock of the clock pulse signal CK1, FIG.
As shown in FIG. 4, the pixel data b (0,1) is stored in the input register IR (3,0) located one level above the input register IR (3,1). The pixel data b (0,3) is input to the input register IR (3,1) located one level above the input register IR (3,2). The data is transmitted to the registers IR (3, 3).

【０１６２】同時に、参照画像データ記憶手段２０００
から、画素データｂ（０，２）が入力レジスタＩＲ
（３，２）に、画素データｂ（０，４）が入力レジスタ
ＩＲ（３，４）に、それぞれ入力される。次いで、クロ
ックパルス信号ＣＫ１の４クロック目に同期して、図２
５に示されるように、各入力レジスタＩＲに入力された
画素データｂ（０，０），ｂ（０，１），ｂ（０，
２），ｂ（０，３），ｂ（０，４）は一つ左側に位置す
る各プロセッサエレメントＰＥまたは各垂直サイドレジ
スタＶＳにそれぞれ伝送される。At the same time, reference image data storage means 2000
, The pixel data b (0, 2) is stored in the input register IR.
The pixel data b (0,4) is input to (3,2), respectively, to the input register IR (3,4). Next, in synchronization with the fourth clock of the clock pulse signal CK1, FIG.
As shown in FIG. 5, the pixel data b (0,0), b (0,1), b (0,
2), b (0,3) and b (0,4) are transmitted to each processor element PE or each vertical side register VS located one position to the left.

【０１６３】詳しく説明すると、画素データｂ（０，
０）が入力レジスタＩＲ（３，０）からプロセッサエレ
メントＰＥ（２，０）に、画素データｂ（０，１）が入
力レジスタＩＲ（３，１）からプロセッサエレメントＰ
Ｅ（２，１）に、画素データｂ（０，２）が入力レジス
タＩＲ（３，２）からプロセッサエレメントＰＥ（２，
２）に、画素データｂ（０，３）が入力レジスタＩＲ
（３，３）から垂直サイドレジスタＶＳ（２，３）に、
画素データｂ（０，４）が入力レジスタＩＲ（３，４）
から垂直サイドレジスタＶＳ（２，４）に、それぞれ伝
送される。同時に、参照画像データ記憶手段２０００か
ら、画素データｂ（１，０）が入力レジスタＩＲ（３，
２）に、入力される。More specifically, the pixel data b (0,
0) from input register IR (3,0) to processor element PE (2,0), and pixel data b (0,1) from input register IR (3,1) to processor element P
In E (2,1), pixel data b (0,2) is transferred from input register IR (3,2) to processor element PE (2,1).
2), the pixel data b (0, 3) is stored in the input register IR.
From (3,3) to the vertical side register VS (2,3),
The pixel data b (0,4) is stored in the input register IR (3,4).
To the vertical side register VS (2, 4). At the same time, the pixel data b (1,0) is stored in the input register IR (3,3) from the reference image data storage unit 2000.
2) is input.

【０１６４】次いで、クロックパルス信号ＣＫ１の５ク
ロック目に同期して、図２６に示されるように、各プロ
セッサエレメントＰＥおよび各垂直サイドレジスタＶＳ
に入力された画素データｂ（０，０），ｂ（０，１），
ｂ（０，２），ｂ（０，３），ｂ（０，４）および入力
レジスタＩＲ（３，２）に入力された画素データｂ
（１，０）は、一つ上側に位置する各プロセッサエレメ
ントＰＥあるいは各レジスタにそれぞれ伝送される。Next, in synchronization with the fifth clock of the clock pulse signal CK1, as shown in FIG. 26, each processor element PE and each vertical side register VS
, The pixel data b (0,0), b (0,1),
b (0,2), b (0,3), b (0,4) and pixel data b input to the input register IR (3,2)
(1, 0) is transmitted to each processor element PE or each register located one level above.

【０１６５】詳しく説明すると、画素データｂ（０，
０）がプロセッサエレメントＰＥ（２，０）から垂直サ
イドレジスタＶＳ（２，４）に、画素データｂ（０，
１）がプロセッサエレメントＰＥ（２，１）からプロセ
ッサエレメントＰＥ（２，０）に、画素データｂ（０，
２）がプロセッサエレメントＰＥ（２，２）からプロセ
ッサエレメントＰＥ（２，１）に、画素データｂ（０，
３）が垂直サイドレジスタＶＳ（２，３）からプロセッ
サエレメントＰＥ（２，２）に、画素データｂ（０，
４）が垂直サイドレジスタＶＳ（２，４）から垂直サイ
ドレジスタＶＳ（２，３）に、画素データｂ（１，０）
が入力レジスタＩＲ（３，２）から入力レジスタＩＲ
（３，１）に、それぞれ伝送される。More specifically, the pixel data b (0,
0) is transferred from the processor element PE (2, 0) to the vertical side register VS (2, 4), and the pixel data b (0,
1) from the processor element PE (2, 1) to the processor element PE (2, 0), the pixel data b (0,
2) from the processor element PE (2, 2) to the processor element PE (2, 1), the pixel data b (0,
3) transfers pixel data b (0,2) from the vertical side register VS (2,3) to the processor element PE (2,2).
4) the pixel data b (1,0) is transferred from the vertical side register VS (2,4) to the vertical side register VS (2,3).
From input register IR (3,2) to input register IR
(3, 1).

【０１６６】同時に、参照画像データ記憶手段２０００
から、画素データｂ（１，１）が入力レジスタＩＲ
（３，２）に、画素データｂ（１，３）が入力レジスタ
ＩＲ（３，４）に、それぞれ入力される。次いで、クロ
ックパルス信号ＣＫ１の６クロック目に同期して、図２
７に示されるように、各プロセッサエレメントＰＥおよ
び各垂直サイドレジスタＶＳに入力された画素データｂ
（０，０），ｂ（０，１），ｂ（０，２），ｂ（０，
３），ｂ（０，４）は、一つ上側に位置する各プロセッ
サエレメントＰＥあるいは各レジスタに、各入力レジス
タＩＲに入力された画素データｂ（１，０），ｂ（１，
１），ｂ（１，３）は、一つ上側の入力レジスタＩＲ
に、それぞれ伝送される。At the same time, reference image data storage means 2000
, The pixel data b (1, 1) is stored in the input register IR.
The pixel data b (1,3) is input to (3,2), respectively, to the input register IR (3,4). Next, in synchronization with the sixth clock of the clock pulse signal CK1, FIG.
As shown in FIG. 7, the pixel data b input to each processor element PE and each vertical side register VS
(0,0), b (0,1), b (0,2), b (0,
3) and b (0,4) are the pixel data b (1,0) and b (1,1) input to each input register IR in each processor element PE or each register located one level above.
1), b (1, 3) are input registers IR one level above
, Respectively.

【０１６７】詳しく説明すると、画素データｂ（０，
１）がプロセッサエレメントＰＥ（２，０）から垂直サ
イドレジスタＶＳ（２，４）に、画素データｂ（０，
２）がプロセッサエレメントＰＥ（２，１）からプロセ
ッサエレメントＰＥ（２，０）に、画素データｂ（０，
３）がプロセッサエレメントＰＥ（２，２）からプロセ
ッサエレメントＰＥ（２，１）に、画素データｂ（０，
４）が垂直サイドレジスタＶＳ（２，３）からプロセッ
サエレメントＰＥ（２，２）に、画素データｂ（０，
０）が垂直サイドレジスタＶＳ（２，４）から垂直サイ
ドレジスタＶＳ（２，３）に、画素データｂ（１，０）
が入力レジスタＩＲ（３，１）から入力レジスタＩＲ
（３，０）に、画素データｂ（１，１）が入力レジスタ
ＩＲ（３，２）から入力レジスタＩＲ（３，１）に、画
素データｂ（１，３）が入力レジスタＩＲ（３，４）か
ら入力レジスタＩＲ（３，３）に、それぞれ伝送され
る。More specifically, the pixel data b (0,
1) sends pixel data b (0,2) from the processor element PE (2,0) to the vertical side register VS (2,4).
2) from the processor element PE (2,1) to the processor element PE (2,0), the pixel data b (0,
3) transfers pixel data b (0,2) from the processor element PE (2,2) to the processor element PE (2,1).
4) sends pixel data b (0,2) from the vertical side register VS (2,3) to the processor element PE (2,2).
0) from the vertical side register VS (2,4) to the vertical side register VS (2,3),
From the input register IR (3,1) to the input register IR
At (3,0), pixel data b (1,1) is transferred from input register IR (3,2) to input register IR (3,1), and pixel data b (1,3) is stored at input register IR (3,1). 4) to the input registers IR (3,3).

【０１６８】同時に、参照画像データ記憶手段２０００
から、画素データｂ（１，２）が入力レジスタＩＲ
（３，２）に、画素データｂ（１，４）が入力レジスタ
ＩＲ（３，４）に、それぞれ入力される。次いで、クロ
ックパルス信号ＣＫ１の７クロック目に同期して、図２
８に示されるように、各プロセッサエレメントＰＥおよ
び各垂直サイドレジスタＶＳに伝送された画素データｂ
（０，０），ｂ（０，１），ｂ（０，２），ｂ（０，
３），ｂ（０，４）は一つ左側に位置する各プロセッサ
エレメントＰＥまたは各垂直サイドレジスタＶＳに、各
入力レジスタＩＲに入力された画素データｂ（１，
０），ｂ（１，１），ｂ（１，２），ｂ（１，３），ｂ
（１，４）は一つ左側に位置する各プロセッサエレメン
トＰＥまたは各垂直サイドレジスタＶＳに、それぞれ伝
送される。At the same time, reference image data storage means 2000
From the input register IR
The pixel data b (1, 4) is input to (3, 2), respectively, to the input register IR (3, 4). Next, in synchronization with the seventh clock of the clock pulse signal CK1, FIG.
As shown in FIG. 8, the pixel data b transmitted to each processor element PE and each vertical side register VS
(0,0), b (0,1), b (0,2), b (0,
3) and b (0,4) are the pixel data b (1,1) input to each input register IR in each processor element PE or each vertical side register VS located on the left side.
0), b (1, 1), b (1, 2), b (1, 3), b
(1, 4) is transmitted to each processor element PE or each vertical side register VS located one position to the left.

【０１６９】詳しく説明すると、画素データｂ（０，
２）がプロセッサエレメントＰＥ（２，０）からプロセ
ッサエレメントＰＥ（１，０）に、画素データｂ（０，
３）がプロセッサエレメントＰＥ（２，１）からプロセ
ッサエレメントＰＥ（１，１）に、画素データｂ（０，
４）がプロセッサエレメントＰＥ（２，２）からプロセ
ッサエレメントＰＥ（１，２）に、画素データｂ（０，
０）が垂直サイドレジスタＶＳ（２，３）から垂直サイ
ドレジスタＶＳ（１，３）に、画素データｂ（０，１）
が垂直サイドレジスタＶＳ（２，４）から垂直サイドレ
ジスタＶＳ（１，４）に、画素データｂ（１，０）が入
力レジスタＩＲ（３，０）からプロセッサエレメントＰ
Ｅ（２，０）に、画素データｂ（１，１）が入力レジス
タＩＲ（３，１）からプロセッサエレメントＰＥ（２，
１）に、画素データｂ（１，２）が入力レジスタＩＲ
（３，２）からプロセッサエレメントＰＥ（２，２）
に、画素データｂ（１，３）が入力レジスタＩＲ（３，
３）から垂直サイドレジスタＶＳ（２，３）に、画素デ
ータｂ（１，４）が入力レジスタＩＲ（３，４）から垂
直サイドレジスタＶＳ（２，４）に、それぞれ伝送され
る。More specifically, pixel data b (0,
2) from the processor element PE (2, 0) to the processor element PE (1, 0), the pixel data b (0,
3) transfers pixel data b (0,0) from the processor element PE (2,1) to the processor element PE (1,1).
4) transfers pixel data b (0,0) from the processor element PE (2,2) to the processor element PE (1,2).
0) is transferred from the vertical side register VS (2,3) to the vertical side register VS (1,3), and the pixel data b (0,1)
From the vertical side register VS (2,4) to the vertical side register VS (1,4), and the pixel data b (1,0) from the input register IR (3,0) to the processor element P
At E (2,0), pixel data b (1,1) is transferred from the input register IR (3,1) to the processor element PE (2,1).
1), the pixel data b (1, 2) is stored in the input register IR.
From (3, 2) to processor element PE (2, 2)
The pixel data b (1,3) is input to the input register IR (3,3).
3) to the vertical side register VS (2,3), and the pixel data b (1,4) from the input register IR (3,4) to the vertical side register VS (2,4).

【０１７０】同時に、参照画像データ記憶手段２０００
から、画素データｂ（２，０）が入力レジスタＩＲ
（３，２）に、入力される。さらに、現画像データ出力
手段１０００では、クロックパルス信号ＣＫ１の７クロ
ック目に同期して、図示しない現画像データ記憶手段か
ら、画素データａ（０，０）がフリップフロップ１１１
０に入力される。At the same time, reference image data storage means 2000
From the input register IR
(3, 2) is input. Further, in the current image data output means 1000, in synchronization with the seventh clock of the clock pulse signal CK1, the pixel data a (0,0) is supplied from the current image data storage means (not shown) to the flip-flop 111.
Input to 0.

【０１７１】次いで、クロックパルス信号ＣＫ１の８ク
ロック目に同期して、図２９に示されるように、各プロ
セッサエレメントＰＥおよび各垂直サイドレジスタＶＳ
に伝送された画素データｂ（０，０），ｂ（０，１），
ｂ（０，２），ｂ（０，３），ｂ（０，４）は一つ下側
に位置する各プロセッサエレメントＰＥおよび各垂直サ
イドレジスタＶＳに、各プロセッサエレメントＰＥおよ
び各垂直サイドレジスタＶＳに伝送された画素データｂ
（１，０），ｂ（１，１），ｂ（１，２），ｂ（１，
３），ｂ（１，４）および入力レジスタＩＲ（３，２）
に入力された画素データｂ（２，０）は、一つ上側に位
置する各プロセッサエレメントＰＥあるいは各レジスタ
に、それぞれ伝送される。Next, in synchronization with the eighth clock of the clock pulse signal CK1, as shown in FIG. 29, each processor element PE and each vertical side register VS
Pixel data b (0,0), b (0,1),
b (0,2), b (0,3), b (0,4) are assigned to each processor element PE and each vertical side register VS located one position below, and each processor element PE and each vertical side register VS Pixel data b transmitted to
(1,0), b (1,1), b (1,2), b (1,
3), b (1, 4) and input register IR (3, 2)
Is transmitted to each processor element PE or each register located one upper position.

【０１７２】同時に、参照画像データ記憶手段２０００
から、画素データｂ（２，１）が入力レジスタＩＲ
（３，２）に、画素データｂ（２，３）が入力レジスタ
ＩＲ（３，４）に、それぞれ入力される。さらに、現画
像データ出力手段１０００では、クロックパルス信号Ｃ
Ｋ１の８クロック目に同期して、画素データａ（０，
０）がフリップフロップ１１１０からフリップフロップ
１１２０に伝送され、同時に現画像データ記憶手段から
画素データａ（０，１）がフリップフロップ１１１０に
入力される。At the same time, reference image data storage means 2000
From the input register IR
The pixel data b (2,3) is input to (3,2), respectively, to the input register IR (3,4). Further, in the current image data output means 1000, the clock pulse signal C
In synchronization with the eighth clock of K1, the pixel data a (0,
0) is transmitted from the flip-flop 1110 to the flip-flop 1120, and at the same time, the pixel data a (0, 1) is input to the flip-flop 1110 from the current image data storage means.

【０１７３】次いで、クロックパルス信号ＣＫ１の９ク
ロック目に同期して、図３０に示されるように、各プロ
セッサエレメントＰＥおよび各垂直サイドレジスタＶＳ
に伝送された画素データｂ（０，０），ｂ（０，１），
ｂ（０，２），ｂ（０，３），ｂ（０，４）は一つ下側
に位置する各プロセッサエレメントＰＥあるいは各垂直
サイドレジスタＶＳに、各プロセッサエレメントＰＥお
よび各垂直サイドレジスタＶＳに伝送された画素データ
ｂ（１，０），ｂ（１，１），ｂ（１，２），ｂ（１，
３），ｂ（１，４）は一つ上側に位置する各プロセッサ
エレメントＰＥあるいは各垂直サイドレジスタＶＳに、
各入力レジスタＩＲに入力された画素データｂ（２，
０），ｂ（２，１），ｂ（２，３）は、一つ上側に位置
する各入力レジスタＩＲに、それぞれ伝送される。Next, in synchronization with the ninth clock of the clock pulse signal CK1, as shown in FIG. 30, each processor element PE and each vertical side register VS
Pixel data b (0,0), b (0,1),
b (0,2), b (0,3), b (0,4) are assigned to each processor element PE or each vertical side register VS located one position below, each processor element PE and each vertical side register VS Pixel data b (1,0), b (1,1), b (1,2), b (1,
3), b (1, 4) are stored in each processor element PE or each vertical side register VS located one level above,
The pixel data b (2,2) input to each input register IR
0), b (2, 1) and b (2, 3) are transmitted to the input registers IR located one level above, respectively.

【０１７４】同時に、参照画像データ記憶手段２０００
から、画素データｂ（２，２）が入力レジスタＩＲ
（３，２）に、画素データｂ（２，４）が入力レジスタ
ＩＲ（３，４）に、それぞれ入力される。さらに、現画
像データ出力手段１０００では、クロックパルス信号Ｃ
Ｋ１の９クロック目に同期して、画素データａ（０，
０）がフリップフロップ１１２０からフリップフロップ
１１３０に、画素データａ（０，１）がフリップフロッ
プ１１１０からフリップフロップ１１２０に、それぞれ
伝送され、同時に、現画像データ記憶手段から、画素デ
ータａ（０，２）がフリップフロップ１１１０に入力さ
れる。At the same time, reference image data storage means 2000
From the input register IR
The pixel data b (2,4) is input to (3,2), respectively, to the input register IR (3,4). Further, in the current image data output means 1000, the clock pulse signal C
In synchronization with the ninth clock of K1, the pixel data a (0,
0) is transmitted from the flip-flop 1120 to the flip-flop 1130, and the pixel data a (0, 1) is transmitted from the flip-flop 1110 to the flip-flop 1120. At the same time, the pixel data a (0, 2) ) Is input to the flip-flop 1110.

【０１７５】次いで、クロックパルス信号ＣＫ１の１０
クロック目に同期して、図３１に示されるように、各プ
ロセッサエレメントＰＥおよび各垂直サイドレジスタＶ
Ｓに伝送された画素データｂ（０，０），ｂ（０，
１），ｂ（０，２），ｂ（０，３），ｂ（０，４），ｂ
（１，０），ｂ（１，１），ｂ（１，２），ｂ（１，
３），ｂ（１，４）は一つ左側に位置する各プロセッサ
エレメントＰＥまたは各垂直サイドレジスタＶＳに、各
入力レジスタＩＲに入力された画素データｂ（２，
０），ｂ（２，１），ｂ（２，２），ｂ（２，３），ｂ
（２，４）は一つ左側に位置する各プロセッサエレメン
トＰＥまたは各垂直サイドレジスタＶＳに、それぞれ伝
送される。Next, 10 of the clock pulse signal CK1
In synchronization with the clock, as shown in FIG. 31, each processor element PE and each vertical side register V
The pixel data b (0,0), b (0,0,
1), b (0, 2), b (0, 3), b (0, 4), b
(1,0), b (1,1), b (1,2), b (1,
3) and b (1, 4) are stored in each processor element PE or each vertical side register VS located on the left side and the pixel data b (2, 2) input to each input register IR.
0), b (2, 1), b (2, 2), b (2, 3), b
(2, 4) is transmitted to each processor element PE or each vertical side register VS located one to the left.

【０１７６】同時に、参照画像データ記憶手段２０００
から、画素データｂ（３，０）が入力レジスタＩＲ
（３，２）に入力される。さらに、現画像データ出力手
段１０００では、クロックパルス信号ＣＫ１の９クロッ
ク目の立ち下がりに同期してパルス信号ＳＬが１を表わ
す信号となるため、セレクタ１２２０およびセレクタ１
２４０では第２データ入力端子Ｂとデータ出力端子Ｙが
電気的に接続され、クロックパルス信号ＣＫ１の１０ク
ロック目に同期して、画素データａ（０，０）がフリッ
プフロップ１１３０からフリップフロップ１１４０およ
びフリップフロップ１２１０に、画素データａ（０，
１）がフリップフロップ１１２０からフリップフロップ
１１３０およびセレクタ１２２０の第２データ入力端子
Ｂを介してフリップフロップ１２３０に、画素データａ
（０，２）がフリップフロップ１１１０からフリップフ
ロップ１１２０およびセレクタ１２４０の第２データ入
力端子Ｂを介してフリップフロップ１２５０に、それぞ
れ伝送され、同時に、現画像データ記憶手段２０００か
ら画素データａ（１，０）がフリップフロップ１１１０
に入力される。At the same time, reference image data storage means 2000
From the input register IR
Input to (3, 2). Further, in the current image data output means 1000, the pulse signal SL becomes a signal representing 1 in synchronization with the falling edge of the ninth clock of the clock pulse signal CK1, so that the selector 1220 and the selector 1
At 240, the second data input terminal B and the data output terminal Y are electrically connected, and the pixel data a (0,0) is transmitted from the flip-flop 1130 to the flip-flop 1140 and in synchronization with the tenth clock of the clock pulse signal CK1. In the flip-flop 1210, the pixel data a (0,
1) the pixel data a from the flip-flop 1120 to the flip-flop 1230 via the flip-flop 1130 and the second data input terminal B of the selector 1220;
(0, 2) is transmitted from the flip-flop 1110 to the flip-flop 1250 via the flip-flop 1120 and the second data input terminal B of the selector 1240, respectively, and at the same time, the pixel data a (1, 0) is a flip-flop 1110
Is input to

【０１７７】以上の動作で各プロセッサエレメント ＰＥ（０，０），ＰＥ（０，１），ＰＥ（０，２）， ＰＥ（１，０），ＰＥ（１，１），ＰＥ（１，２）， ＰＥ（２，０），ＰＥ（２，１）およびＰＥ（２，２）
に画素データ ｂ（０，０），ｂ（０，１），ｂ（０，２）， ｂ（１，２），ｂ（１，３），ｂ（１，４）， ｂ（２，０），ｂ（２，１）およびｂ（２，２）が記載
順に入力され、ディストーション算出の準備が完了した
ことになり、各プロセッサエレメントＰＥでは、以下の
演算処理が開始される。With the above operation, each processor element PE (0,0), PE (0,1), PE (0,2), PE (1,0), PE (1,1), PE (1,2) ), PE (2,0), PE (2,1) and PE (2,2)
, The pixel data b (0,0), b (0,1), b (0,2), b (1,2), b (1,3), b (1,4), b (2,0) ), B (2,1) and b (2,2) are input in the stated order, and the preparation for the distortion calculation is completed, and the following arithmetic processing is started in each processor element PE.

【０１７８】なお、クロックパルス信号ＣＫ１の１１ク
ロック目以降１８クロック目までの間、各プロセッサエ
レメント，各垂直サイドレジスタおよび各入力レジスタ
間の画素データの伝送および入力は同様に行なわれる。
一旦、画素データの転送動作についての説明はここで終
わりにして、演算処理の説明の後、再び説明することに
する。The transmission and input of pixel data between each processor element, each vertical side register, and each input register are performed in the same manner from the 11th clock to the 18th clock of the clock pulse signal CK1.
The description of the transfer operation of the pixel data once ends here, and will be described again after the description of the arithmetic processing.

【０１７９】図６に示されるクロックパルス信号ＣＫ１
の１０クロック目のアップエッヂから１９クロック目の
アップエッヂまでの間の期間ｃ１０，ｃ１１，ｃ１２，
ｃ１３，ｃ１４，ｃ１５，ｃ１６，ｃ１７，ｃ１８にお
いて、各プロセッサエレメントＰＥ（ｘ，ｙ）の各素子
では、以下の演算処理が行われ、ディストーションがそ
れぞれ求められる。Clock pulse signal CK1 shown in FIG.
Period c10, c11, c12, c10, c11, c12,
In c13, c14, c15, c16, c17, and c18, the following arithmetic processing is performed in each element of each processor element PE (x, y), and distortion is obtained.

【０１８０】すなわち、期間ｃ１０においては、図３１
に示すように、各画素データ ｂ（０，０），ｂ（０，１），ｂ（０，２）， ｂ（１，２），ｂ（１，３），ｂ（１，４）， ｂ（２，０），ｂ（２，１）およびｂ（２，２）が、各
プロセッサエレメントのセレクタ３１１０およびフリッ
プフロップ３１２０を経由して、それぞれ記載順に対応
するプロセッサエレメント ＰＥ（０，０），ＰＥ（０，１），ＰＥ（０，２）， ＰＥ（１，０），ＰＥ（１，１），ＰＥ（１，２）， ＰＥ（２，０），ＰＥ（２，１），ＰＥ（２，２）の減
算器５２１０に第１データ入力端子Ａを介して入力され
る。That is, in the period c10, FIG.
, Each of the pixel data b (0,0), b (0,1), b (0,2), b (1,2), b (1,3), b (1,4), b (2,0), b (2,1) and b (2,2) pass through the selector 3110 and the flip-flop 3120 of each processor element, and correspond to the corresponding processor element PE (0,0). , PE (0,1), PE (0,2), PE (1,0), PE (1,1), PE (1,2), PE (2,0), PE (2,1), The data is input to the subtractor 5210 of PE (2, 2) via the first data input terminal A.

【０１８１】すなわち、奇数列の各プロセッサエレメン
トＰＥ（ｘ，ｙ）には、画素データｂ（ｘ，ｙ）が入力
され、偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）
には、画素データｂ（ｘ，ｙ＋２）が入力される。ま
た、同時に奇数列の各プロセッサエレメントＰＥでは現
画像ブロックの画素データａ（０，０）が、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器５２１０に第２デ
ータ入力端子Ｂを介して入力され、偶数列の各プロセッ
サエレメントでは現画像ブロックの画素データａ（０，
２）が、各プロセッサエレメントＰＥ（ｘ，ｙ）の減算
器５２１０に第２データ入力端子Ｂを介して入力され
る。That is, pixel data b (x, y) is input to each of the odd-numbered processor elements PE (x, y), and each of the even-numbered processor elements PE (x, y).
, Pixel data b (x, y + 2) is input. At the same time, the pixel data a (0,0) of the current image block is input to the subtractor 5210 of each processor element PE (x, y) via the second data input terminal B in each processor element PE in the odd column. , The pixel data a (0,
2) is input to the subtractor 5210 of each processor element PE (x, y) via the second data input terminal B.

【０１８２】これにより、奇数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、減算器５２１０によりｂ
（ｘ，ｙ）−ａ（０，０）が演算され、偶数列の各プロ
セッサエレメントＰＥ（ｘ，ｙ）では、減算器５２１０
によりｂ（ｘ，ｙ＋２）−ａ（０，２）が演算され、正
数変換器５２２０により、 （奇数） |b(x,y) - a(0,0)| （偶数） |b(x,y+2) - a(0,2)| に変換されて、加算器５２３０に第１データ入力端子Ａ
を介して入力される。Thus, in each processor element PE (x, y) in the odd-numbered column, b
(X, y) -a (0,0) is calculated, and in each processor element PE (x, y) in the even-numbered column, a subtractor 5210 is used.
B (x, y + 2) −a (0,2) is calculated by the following equation, and the positive number converter 5220 calculates (odd) | b (x, y) −a (0,0) | (even number) | b (x , y + 2) -a (0,2) |, and the first data input terminal A
Is entered via

【０１８３】一方、各プロセッサエレメントの反転器５
２５０には、信号入力端子Ｓを介してパルス信号ＣＬが
入力される。このパルス信号ＣＬが期間ｃ１０の前の期
間ｃ９において、クロックパルス信号ＣＫ１の９クロッ
ク目の立ち下がりに同期して１となるため、反転器５２
５０の信号入力端子Ｓには１が入力され、その結果、論
理積演算器５２６０のデータ出力端子Ｙを介してデータ
０が出力され、加算器５２３０に第２データ入力端子Ｂ
を介して入力される。よって、加算器５２３０では、第
１データ入力端子Ａを介して入力される上記今回データ
と第２データ入力端子Ｂを介して入力される０とが加算
され、 （奇数） |b(x,y) - a(0,0)| （偶数） |b(x,y+2) - a(0,2)| が算出されて、フリップフロップ５２４０に入力され
る。On the other hand, the inverter 5 of each processor element
The pulse signal CL is input to 250 via the signal input terminal S. Since the pulse signal CL becomes 1 in a period c9 before the period c10 in synchronization with the falling of the ninth clock of the clock pulse signal CK1, the inverter 52
1 is input to the signal input terminal S of the logical AND operation unit 5260, and as a result, data 0 is output via the data output terminal Y of the AND operator 5260, and the second data input terminal B
Is entered via Therefore, in the adder 5230, the current data input through the first data input terminal A and 0 input through the second data input terminal B are added, and (odd number) | b (x, y ) -a (0,0) | (even number) | b (x, y + 2) -a (0,2) | is calculated and input to the flip-flop 5240.

【０１８４】期間ｃ１１においては、奇数列の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の減算器５２１０には、
第１データ入力端子Ａを介して、画素データｂ（ｘ，ｙ
＋１）が入力され、第２データ入力端子Ｂを介して、現
画像ブロックの画素データａ（０，１）が入力される。
偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算
器５２１０には、第１データ入力端子Ａを介して、画素
データｂ（ｘ，ｙ＋１）が入力され、第２データ入力端
子Ｂを介して、現画像ブロックの画素データａ（０，
１）が入力される。In the period c11, the subtractor 5210 of each processor element PE (x, y) in the odd-numbered column supplies
Through the first data input terminal A, the pixel data b (x, y
+1) is input, and pixel data a (0, 1) of the current image block is input via the second data input terminal B.
The pixel data b (x, y + 1) is input to the subtractor 5210 of each processor element PE (x, y) in the even-numbered column via the first data input terminal A, and is input via the second data input terminal B. , Pixel data a (0,
1) is input.

【０１８５】したがって、奇数列および偶数列の各プロ
セッサエレメントＰＥ（ｘ，ｙ）では、ともに減算器５
２１０によりｂ（ｘ，ｙ＋１）−ａ（０，１）が演算さ
れ、正数変換器５２２０により （奇数） |b(x,y+1) - a(0,1)| （偶数） |b(x,y+1) - a(0,1)| に変換されて、加算器５２３０に第１データ入力端子Ａ
を介して入力される。Therefore, in each of the odd-column and even-column processor elements PE (x, y), the subtractor 5
210 calculates b (x, y + 1) -a (0,1), and the positive number converter 5220 calculates (odd) | b (x, y + 1) -a (0,1) | (even) | b (x, y + 1) -a (0,1) |, and the first data input terminal A
Is entered via

【０１８６】一方、各プロセッサエレメントの反転器５
２５０には、信号入力端子Ｓを介してパルス信号ＣＬが
入力される。このパルス信号ＣＬが期間ｃ１１の前の期
間ｃ１０において、クロックパルス信号ＣＫ１の１０ク
ロック目の立ち下がりに同期して０となるため、反転器
５２５０の信号入力端子Ｓには０が入力され、その結果
フリップフロップ５２４０にラッチされ出力されている
前回データ （奇数） |b(x,y) - a(0,0)| （偶数） |b(x,y+2) - a(0,2)| が論理積演算器５２６０のデータ出力端子Ｙを介して出
力され、加算器５２３０に第２データ入力端子Ｂを介し
て入力される。よって、加算器５２３０では、第１デー
タ入力端子Ａを介して入力される上記今回データと第２
データ入力端子Ｂを介して入力される上記前回データと
が加算され、 が算出されて、フリップフロップ５２４０に入力され
る。On the other hand, the inverter 5 of each processor element
The pulse signal CL is input to 250 via the signal input terminal S. Since the pulse signal CL becomes 0 in a period c10 before the period c11 in synchronization with the fall of the tenth clock of the clock pulse signal CK1, 0 is input to the signal input terminal S of the inverter 5250. Previous data latched and output by result flip-flop 5240 (odd number) | b (x, y)-a (0,0) | (even number) | b (x, y + 2)-a (0,2) Is output via the data output terminal Y of the AND operator 5260 and is input to the adder 5230 via the second data input terminal B. Therefore, in the adder 5230, the current data input through the first data input terminal A and the second data
The previous data input via the data input terminal B is added, Is calculated and input to the flip-flop 5240.

【０１８７】尚、期間ｃ１１以降、つぎにパルス信号Ｃ
Ｌが１となるまでの間は論理積演算器５２６０のデータ
出力端子Ｙからは常にフリップフロップ５２４０のデー
タ出力端子Ｙより出力され、論理積演算器の第２データ
入力端子Ｂに入力された前回データが出力され、加算器
５２３０では第１データ入力端子Ａに今回データが入力
され、第２データ入力端子Ｂに前回データが入力され、
したがって、今回データと前回データを加算した値をデ
ータ出力端子Ｙから出力することになる。After the period c11, the pulse signal C
Until L becomes 1, data is always output from the data output terminal Y of the flip-flop 5240 from the data output terminal Y of the AND operator 5260, and is output to the second data input terminal B of the AND operator. The data is output. In the adder 5230, the current data is input to the first data input terminal A, and the previous data is input to the second data input terminal B.
Therefore, a value obtained by adding the current data and the previous data is output from the data output terminal Y.

【０１８８】期間ｃ１２において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器５２１０には、第
１データ入力端子Ａを介して、画素データｂ（ｘ，ｙ＋
２）が入力され、第２データ入力端子Ｂを介して、現画
像ブロックの画素データａ（０，２）が入力される。偶
数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器
５２１０には、第１データ入力端子Ａを介して、画素デ
ータｂ（ｘ，ｙ）が入力され、第２データ入力端子Ｂを
介して、現画像ブロックの画素データａ（０，０）が入
力される。In the period c12, the pixel data b (x, y +) is supplied via the first data input terminal A to the subtractor 5210 of each processor element PE (x, y) in the odd column.
2) is input, and pixel data a (0, 2) of the current image block is input via the second data input terminal B. The pixel data b (x, y) is input to the subtractor 5210 of each processor element PE (x, y) in the even-numbered column via the first data input terminal A, and is input via the second data input terminal B. , Pixel data a (0,0) of the current image block is input.

【０１８９】これにより、奇数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、減算器５２１０によりｂ
（ｘ，ｙ＋２）−ａ（０，２）が演算され、偶数列の各
プロセッサエレメントＰＥ（ｘ，ｙ）では、減算器５２
１０によりｂ（ｘ，ｙ）−ａ（０，０）が演算され、正
数変換器５２２０により （奇数） |b(x,y+2) - a(0,2)| （偶数） |b(x,y) - a(0,0)| に変換されて、加算器５２３０に第１データ入力端子Ａ
を介して入力される。また、加算器５２３０には、第２
データ入力端子Ｂを介して、期間ｃ１１において計算さ
れた上記前回データがフリップフロップ５２４０より論
理積演算器５２６０を通して入力される。As a result, in each processor element PE (x, y) in the odd-numbered column, b
(X, y + 2) -a (0, 2) is calculated, and in each processor element PE (x, y) in the even-numbered column, the subtracter 52
10 calculates b (x, y) -a (0,0), and the positive number converter 5220 calculates (odd) | b (x, y + 2) -a (0,2) | (even) | b (x, y) -a (0,0) | and the first data input terminal A
Is entered via The adder 5230 includes the second
Through the data input terminal B, the previous data calculated in the period c11 is input from the flip-flop 5240 through the logical product calculator 5260.

【０１９０】加算器５２３０では、上記２つのデータが
加算され、 が算出されて、フリップフロップ５２４０に入力され
る。In the adder 5230, the above two data are added. Is calculated and input to the flip-flop 5240.

【０１９１】期間ｃ１３において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器５２１０には、第
１データ入力端子Ａを介して、画素データｂ（ｘ＋１，
ｙ）が入力され、第２データ入力端子Ｂを介して、現画
像ブロックの画素データａ（１，０）が入力される。偶
数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器
５２１０には、第１データ入力端子Ａを介して、画素デ
ータｂ（ｘ＋１，ｙ＋２）が入力され、第２データ入力
端子Ｂを介して、現画像ブロックの画素データａ（１，
２）が入力される。In the period c13, the pixel data b (x + 1,2) is supplied to the subtractor 5210 of each processor element PE (x, y) in the odd column via the first data input terminal A.
y) is input, and pixel data a (1, 0) of the current image block is input via the second data input terminal B. The pixel data b (x + 1, y + 2) is input to the subtractor 5210 of each processor element PE (x, y) in the even-numbered column via the first data input terminal A, and is input via the second data input terminal B. , Pixel data a (1,
2) is input.

【０１９２】これにより、奇数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、減算器５２１０によりｂ（ｘ
＋１，ｙ）−ａ（１，０）が演算され、偶数列の各プロ
セッサエレメントＰＥ（ｘ，ｙ）では、減算器５２１０
によりｂ（ｘ＋１，ｙ＋２）−ａ（１，２）が演算さ
れ、正数変換器５２２０により （奇数） |b(x+1,y) - a(1,0)| （偶数） |b(x+1,y+2) - a(1,2)| に変換されて、加算器５２３０に第１データ入力端子Ａ
を介して入力される。また、加算器５２３０には、第２
データ入力端子Ｂを介して、期間ｃ１２において計算さ
れた上記前回データがフリップフロップ５２４０より論
理積演算器５２６０を通して入力される。Thus, in each processor element PE (x, y) in the odd-numbered column, b (x
+1, y) -a (1, 0) is calculated, and in each processor element PE (x, y) in an even-numbered column, a subtractor 5210 is used.
B (x + 1, y + 2) -a (1,2) is calculated by the following equation, and the positive number converter 5220 calculates (odd number) | b (x + 1, y)-a (1,0) | (even number) | b ( x + 1, y + 2)-a (1,2) |
Is entered via The adder 5230 includes the second
Via the data input terminal B, the previous data calculated in the period c12 is input from the flip-flop 5240 through the logical product calculator 5260.

【０１９３】加算器５２３０では、上記２つのデータが
加算され、 が算出されて、フリップフロップ５２４０に入力され
る。In the adder 5230, the above two data are added. Is calculated and input to the flip-flop 5240.

【０１９４】期間ｃ１４において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器５２１０には、第
１データ入力端子Ａを介して、画素データｂ（ｘ＋１，
ｙ＋１）が入力され、また、第２データ入力端子Ｂを介
して、現画像ブロックの画素データａ（１，１）が入力
される。偶数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器５２１０には、第１データ入力端子Ａを介
して、画素データｂ（ｘ＋１，ｙ＋１）が入力され、ま
た、第２データ入力端子Ｂを介して、現画像ブロックの
画素データａ（１，１）が入力される。In the period c14, the pixel data b (x + 1,2) is supplied to the subtracter 5210 of each processor element PE (x, y) in the odd column via the first data input terminal A.
y + 1) is input, and the pixel data a (1, 1) of the current image block is input via the second data input terminal B. Each processor element PE (x,
The pixel data b (x + 1, y + 1) is input to the subtractor 5210 of y) via the first data input terminal A, and the pixel data a of the current image block is input via the second data input terminal B. (1, 1) is input.

【０１９５】したがって、奇数列および偶数列の各プロ
セッサエレメントＰＥ（ｘ，ｙ）では、ともに減算器５
２１０によりｂ（ｘ＋１，ｙ＋１）−ａ（１，１）が演
算され、正数変換器５２２０により （奇数） |b(x+1,y+1) - a(1,1)| （偶数） |b(x+1,y+1) - a(1,1)| に変換されて、加算器５２３０に第１データ入力端子Ａ
を介して入力される。また、加算器５２３０には、第２
データ入力端子Ｂを介して、期間ｃ１３において計算さ
れた上記前回データがフリップフロップ５２４０より論
理積演算器５２６０を介して入力される。Therefore, in each of the odd-numbered and even-numbered processor elements PE (x, y), the subtractor 5
210 calculates b (x + 1, y + 1) -a (1,1), and the positive number converter 5220 calculates (odd number) | b (x + 1, y + 1) -a (1,1) | (even number) | b (x + 1, y + 1) -a (1,1) | and the first data input terminal A
Is entered via The adder 5230 includes the second
Through the data input terminal B, the previous data calculated in the period c13 is input from the flip-flop 5240 via the logical product calculator 5260.

【０１９６】加算器５２３０では、上記２つのデータが
加算され、 が算出されて、フリップフロップ５２４０に入力され
る。In the adder 5230, the above two data are added. Is calculated and input to the flip-flop 5240.

【０１９７】期間ｃ１５において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器５２１０には、第
１データ入力端子Ａを介して、画素データｂ（ｘ＋１，
ｙ＋２）が入力され、第２データ入力端子Ｂを介して、
現画像ブロックの画素データａ（１，２）が入力され
る。偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器５２１０には、第１データ入力端子Ａを介して、
画素データｂ（ｘ＋１，ｙ）が入力され、第２データ入
力端子Ｂを介して、現画像ブロックの画素データａ
（１，０）が入力される。In the period c15, the pixel data b (x + 1,2) is supplied to the subtractor 5210 of each processor element PE (x, y) in the odd column via the first data input terminal A.
y + 2) is input, and via the second data input terminal B,
Pixel data a (1,2) of the current image block is input. The subtracter 5210 of each processor element PE (x, y) in the even-numbered column is connected via the first data input terminal A to
The pixel data b (x + 1, y) is input, and the pixel data a of the current image block is input via the second data input terminal B.
(1, 0) is input.

【０１９８】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器５２１０によりｂ（ｘ＋１，ｙ
＋２）−ａ（１，２）が演算され、偶数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）では、減算器５２１０によ
りｂ（ｘ＋１，ｙ）−ａ（１，０）が演算され、正数変
換器５２２０により （奇数） |b(x+1,y+2) - a(1,2)| （偶数） |b(x+1,y) - a(1,0)| に変換されて、加算器５２３０に第１データ入力端子Ａ
を介して入力される。また、加算器５２３０には、第２
データ入力端子Ｂを介して、期間ｃ１４において計算さ
れた上記前回データがフリップフロップ５２４０より論
理積演算器５２６０を介して入力される。Each processor element PE in an odd column
In (x, y), b (x + 1, y) is subtracted by the subtractor 5210.
+2) −a (1,2) is calculated, and in each processor element PE (x, y) in the even-numbered column, b (x + 1, y) −a (1,0) is calculated by the subtractor 5210 to obtain a positive number. Is converted to (odd) | b (x + 1, y + 2)-a (1,2) | (even) | b (x + 1, y)-a (1,0) | , The first data input terminal A to adder 5230
Is entered via The adder 5230 includes the second
Through the data input terminal B, the previous data calculated in the period c14 is input from the flip-flop 5240 through the logical product calculator 5260.

【０１９９】加算器５２３０では、上記２つのデータが
加算され、 が算出されて、フリップフロップ５２４０に入力され
る。The adder 5230 adds the above two data, and Is calculated and input to the flip-flop 5240.

【０２００】期間１６から期間１８においても同様に演
算処理が行われ、この結果 （奇数） |b(x+2,y+2) - a(2,2)| ＋ |b(x+2,y+1) - a(2,1)| ＋ |b(x+2,y) - a(2,0)| ＋ |b(x+1,y+2) - a(1,2)| ＋ |b(x+1,y+1) - a(1,1)| ＋ |b(x+1,y) - a(1,0)| ＋ |b(x,y+2) - a(0,2)| ＋ |b(x,y+1) - a(0,1)| ＋ |b(x,y) - a(0,0)| ・・・（Ｑ１） （偶数） |b(x+2,y) - a(2,0)| ＋ |b(x+2,y+1) - a(2,1)| ＋ |b(x+2,y+2) - a(2,2)| ＋ |b(x+1,y) - a(1,0)| ＋ |b(x+1,y+1) - a(1,1)| ＋ |b(x+1,y+2) - a(1,2)| ＋ |b(x,y) - a(0,0)| ＋ |b(x,y+1) - a(0,1)| ＋ |b(x,y+2) - a(0,2)| ・・・（Ｑ２） が算出されて、フリップフロップ５２４０に入力され
る。The same arithmetic processing is performed from the period 16 to the period 18, and as a result (odd number) | b (x + 2, y + 2) −a (2,2) | + | b (x + 2, y + 1)-a (2,1) | + | b (x + 2, y)-a (2,0) | + | b (x + 1, y + 2)-a (1,2) | + | B (x + 1, y + 1)-a (1,1) | + | b (x + 1, y)-a (1,0) | + | b (x, y + 2)-a (0,2) | + | b (x, y + 1) -a (0,1) | + | b (x, y) -a (0,0) | (Q1) (even number) | b (x + 2, y)-a (2,0) | + | b (x + 2, y + 1)-a (2,1) | + | b (x + 2, y + 2)-a (2,2) | + | b (x + 1, y)-a (1,0) | + | b (x + 1, y + 1)-a (1,1) | + | b (x + 1, y + 2)-a (1,2) | + | b (x, y)-a (0,0) | + | b (x, y + 1)-a (0,1) | + | b (x, y + 2) -a (0,2) | (Q2) is calculated and input to the flip-flop 5240.

【０２０１】奇数列のプロセッサエレメントＰＥ（ｘ，
ｙ）から出力される上記式（Ｑ１）は、変形すると偶数
列のプロセッサエレメントＰＥ（ｘ，ｙ）から出力され
る上記式（Ｑ２）と同等である。上記式（Ｑ１）および
（Ｑ２）は、図３に示されたサーチウィンドウ２１０の
複数の候補ブロック３１０と、第１現画像ブロック１１
０とのディストーションを表わす式である。The processor elements PE (x,
The above equation (Q1) output from y) is equivalent to the above equation (Q2) output from the even-numbered column of processor elements PE (x, y) when deformed. The above equations (Q1) and (Q2) are obtained by dividing the plurality of candidate blocks 310 of the search window 210 shown in FIG.
This is an expression representing distortion with 0.

【０２０２】以下の説明では、上記式（Ｑ１），（Ｑ
２）をＤ（ｘ，ｙ）とする。以上の動作で各プロセッサ
エレメント ＰＥ（０，０），ＰＥ（０，１），ＰＥ（０，２）， ＰＥ（１，０），ＰＥ（１，１），ＰＥ（１，２）， ＰＥ（２，０），ＰＥ（２，１）およびＰＥ（２，２）
におけるディストーション Ｄ（０，０），Ｄ（０，１），Ｄ（０，２）， Ｄ（１，０），Ｄ（１，１），Ｄ（１，２）， Ｄ（２，０），Ｄ（２，１）およびＤ（２，２）が算出
されたことになり、各プロセッサエレメントＰＥの出力
端子Ｄｏを介して類似ブロック特定手段６０００へ出力
される。In the following description, the above equations (Q1), (Q
2) is D (x, y). By the above operation, each processor element PE (0,0), PE (0,1), PE (0,2), PE (1,0), PE (1,1), PE (1,2), PE (2,0), PE (2,1) and PE (2,2)
D (0,0), D (0,1), D (0,2), D (1,0), D (1,1), D (1,2), D (2,0) , D (2,1) and D (2,2) are calculated and output to the similar block specifying means 6000 via the output terminal Do of each processor element PE.

【０２０３】つぎに、再び画素データの流れの説明に戻
り、第１の画素データ転送保持手段３００１および第２
の画素データ転送保持手段３００２から出力され第３の
画素データ転送保持手段４０００へ入力される画素デー
タの流れを説明するとともに、第３の画素データ転送保
持手段４０００における画素データの保持状態について
説明し、さらに、第３の画素データ転送保持手段４００
０から第１の画素データ転送保持手段３００１および第
２の画素データ転送保持手段３００２へ画素データを戻
す処理について説明する。Next, returning to the description of the flow of the pixel data, the first pixel data transfer holding means 3001 and the second
The flow of pixel data output from the pixel data transfer holding unit 3002 and input to the third pixel data transfer holding unit 4000 will be described, and the holding state of pixel data in the third pixel data transfer holding unit 4000 will be described. And the third pixel data transfer holding means 400
A process of returning pixel data from 0 to the first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 3002 will be described.

【０２０４】クロックパルス信号ＣＫ１の１１クロック
目に同期して、図３２に示されるように、各プロセッサ
エレメントＰＥおよび各垂直サイドレジスタＶＳに保持
されている画素データｂ（０，０），ｂ（０，１），ｂ
（０，２），ｂ（０，３）およびｂ（０，４）は一つ左
側に位置する隣の各水平サイドレジスタＨＳ（−１，
０），ＨＳ（−１，１），ＨＳ（−１，２），ＨＳ（−
１，３）およびＨＳ（−１，４）に記載順に、それぞれ
伝送される。In synchronization with the eleventh clock of the clock pulse signal CK1, as shown in FIG. 32, the pixel data b (0,0), b (0) held in each processor element PE and each vertical side register VS. 0,1), b
(0,2), b (0,3) and b (0,4) are adjacent horizontal side registers HS (-1 ,,
0), HS (-1,1), HS (-1,2), HS (-
1, 3) and HS (-1, 4), respectively.

【０２０５】詳しく説明すると、期間１１の前の期間１
０において図６に示されるように、クロックパルス信号
ＣＫ１の１０クロック目の立ち下がりに同期してパルス
信号ＳＨが１となるため、各水平サイドレジスタＨＳの
セレクタ３４１０の第１信号入力端子Ｓ０に１が入力さ
れ、第２信号入力端子Ｓ１には０が入力されており、し
たがって、セレクタ３４１０の第２データ入力端子Ｂと
データ出力端子Ｙが電気的に接続され、各水平サイドレ
ジスタのフリップフロップ３４２０のデータ入力端子Ａ
に各水平サイドレジスタの入力端子ＹＬｉを介して一つ
右側に位置する各プロセッサエレメントあるいは各垂直
サイドレジスタの出力端子ＹＬｏから出力された画素デ
ータが入力される。More specifically, the period 1 before the period 11
At 0, as shown in FIG. 6, the pulse signal SH becomes 1 in synchronization with the fall of the 10th clock of the clock pulse signal CK1, so that the first signal input terminal S0 of the selector 3410 of each horizontal side register HS is 1 is input, and 0 is input to the second signal input terminal S1. Therefore, the second data input terminal B and the data output terminal Y of the selector 3410 are electrically connected, and the flip-flop of each horizontal side register is 3420 data input terminal A
The pixel data output from each processor element located on the right side or the output terminal YLo of each vertical side register is input via the input terminal YLi of each horizontal side register.

【０２０６】次いで、クロックパルス信号ＣＫ１の１２
クロック目から１５クロック目までは図６に示されるよ
うに、パルス信号ＳＨおよびパルス信号ＳＲともに０な
ので、各水平サイドレジスタのセレクタ３４１０の第１
信号入力端子Ｓ０および第２信号入力端子Ｓ１に０が入
力され、したがって、各水平サイドレジスタのセレクタ
３４１０では第１データ入力端子Ａとデータ出力端子Ｙ
が電気的に接続され、同じ水平サイドレジスタのフリッ
プフロップ３４２０のデータ出力端子Ｙから出力された
画素データを入力し、再び、各水平サイドレジスタのフ
リップフロップ３４２０のデータ入力端子Ａに画素デー
タが入力され、保持される。Next, 12 of the clock pulse signal CK1
As shown in FIG. 6, since the pulse signal SH and the pulse signal SR are both 0 from the 15th clock to the 15th clock, the first of the selectors 3410 of each horizontal side register
0 is input to the signal input terminal S0 and the second signal input terminal S1, so that the selector 3410 of each horizontal side register has the first data input terminal A and the data output terminal Y
Are electrically connected, the pixel data output from the data output terminal Y of the flip-flop 3420 of the same horizontal side register is input, and the pixel data is input again to the data input terminal A of the flip-flop 3420 of each horizontal side register. Is retained.

【０２０７】次いで、クロックパルス信号ＣＫ１の１６
クロック目に同期して、図３３に示されるように、各水
平サイドレジスタＨＳに保持されている画素データｂ
（０，０），ｂ（０，１），ｂ（０，２），ｂ（０，
３）およびｂ（０，４）は一つ左側に位置する隣の各水
平サイドレジスタＨＳ（−２，０），ＨＳ（−２，
１），ＨＳ（−２，２），ＨＳ（−２，３）およびＨＳ
（−２，４）に記載順に、各プロセッサエレメントＰＥ
および各垂直サイドレジスタＶＳに保持されている画素
データｂ（１，２），ｂ（１，３），ｂ（１，４），ｂ
（１，０）およびｂ（１，１）は一つ左側に位置する隣
の各水平サイドレジスタＨＳ（−１，０），ＨＳ（−
１，１），ＨＳ（−１，２），ＨＳ（−１，３）および
ＨＳ（−１，４）に記載順に、それぞれ伝送される。Next, 16 of the clock pulse signal CK1
In synchronization with the clock, as shown in FIG. 33, the pixel data b held in each horizontal side register HS
(0,0), b (0,1), b (0,2), b (0,
3) and b (0,4) are adjacent horizontal side registers HS (−2,0), HS (−2,
1), HS (-2, 2), HS (-2, 3) and HS
Each processor element PE is described in the order described in (-2, 4).
And pixel data b (1,2), b (1,3), b (1,4), b held in each vertical side register VS
(1,0) and b (1,1) are adjacent horizontal side registers HS (-1,0), HS (-
1, (1), HS (-1, 2), HS (-1, 3), and HS (-1, 4), respectively.

【０２０８】詳しく説明すると、期間１６の前の期間１
５において図６に示されるように、クロックパルス信号
ＣＫ１の１５クロック目の立ち下がりに同期してパルス
信号ＳＨが１となるため、各水平サイドレジスタのセレ
クタ３４１０の第１信号入力端子Ｓ０に１が入力され、
第２信号入力端子Ｓ１には０が入力されており、したが
って、セレクタ３４１０の第２データ入力端子Ｂとデー
タ出力端子Ｙが電気的に接続され、各水平サイドレジス
タのフリップフロップ３４２０のデータ入力端子Ａに各
水平サイドレジスタの入力端子ＹＬｉを介して一つ右側
に位置する各プロセッサエレメント，各垂直サイドレジ
スタあるいは各水平サイドレジスタの出力端子ＹＬｏか
ら出力された画素データが入力される。More specifically, period 1 before period 16
5, the pulse signal SH becomes 1 in synchronization with the falling edge of the 15th clock of the clock pulse signal CK1, so that 1 is input to the first signal input terminal S0 of the selector 3410 of each horizontal side register. Is entered,
Since 0 is input to the second signal input terminal S1, the second data input terminal B and the data output terminal Y of the selector 3410 are electrically connected, and the data input terminal of the flip-flop 3420 of each horizontal side register. Pixel data output from the output terminal YLo of each processor element, each vertical side register, or each horizontal side register located on the right side is input to A via the input terminal YLi of each horizontal side register.

【０２０９】次いで、クロックパルス信号ＣＫ１の１７
クロック目に同期して、図３４に示されるように、各水
平サイドレジスタＨＳに保持されている画素データｂ
（０，０），ｂ（０，１），ｂ（０，２），ｂ（０，
３），ｂ（０，４），ｂ（１，２），ｂ（１，３），ｂ
（１，４），ｂ（１，０）およびｂ（１，１）は一つ左
側に位置する隣の各水平サイドレジスタＨＳ（−３，
０），ＨＳ（−３，１），ＨＳ（−３，２），ＨＳ（−
３，３），ＨＳ（−３，４），ＨＳ（−２，０），ＨＳ
（−２，１），ＨＳ（−２，２），ＨＳ（−２，３）お
よびＨＳ（−２，４）に記載順に、各プロセッサエレメ
ントＰＥおよび各垂直サイドレジスタＶＳに保持されて
いる画素データｂ（２，０），ｂ（２，１），ｂ（２，
２），ｂ（２，３）およびｂ（２，４）は一つ左側に位
置する隣の各水平サイドレジスタＨＳ（−１，０），Ｈ
Ｓ（−１，１），ＨＳ（−１，２），ＨＳ（−１，３）
およびＨＳ（−１，４）に記載順に、それぞれ伝送され
る。Next, 17 of the clock pulse signal CK1
In synchronization with the clock, as shown in FIG. 34, the pixel data b held in each horizontal side register HS
(0,0), b (0,1), b (0,2), b (0,
3), b (0, 4), b (1, 2), b (1, 3), b
(1,4), b (1,0) and b (1,1) are adjacent horizontal side registers HS (−3,
0), HS (−3, 1), HS (−3, 2), HS (−)
3,3), HS (-3,4), HS (-2,0), HS
(-2,1), HS (-2,2), HS (-2,3) and HS (-2,4) in the order described, the pixels held in each processor element PE and each vertical side register VS. Data b (2,0), b (2,1), b (2,
2), b (2,3) and b (2,4) are adjacent horizontal side registers HS (-1,0), H
S (-1,1), HS (-1,2), HS (-1,3)
And HS (-1,4) in the order described.

【０２１０】詳しく説明すると、図６に示されるよう
に、パルス信号ＳＨが１となるため、各水平サイドレジ
スタのセレクタ３４１０の第１信号入力端子Ｓ０に１が
入力され、第２信号入力端子Ｓ１には０が入力されてお
り、したがって、セレクタ３４１０の第２データ入力端
子Ｂとデータ出力端子Ｙが電気的に接続され、各水平サ
イドレジスタのフリップフロップ３４２０のデータ入力
端子Ａに各水平サイドレジスタの入力端子ＹＬｉを介し
て一つ右側に位置する各プロセッサエレメント，各垂直
サイドレジスタあるいは各水平サイドレジスタの出力端
子ＹＬｏから出力された画素データが入力される。More specifically, as shown in FIG. 6, since the pulse signal SH becomes 1, 1 is input to the first signal input terminal S0 of the selector 3410 of each horizontal side register, and the second signal input terminal S1 , The second data input terminal B of the selector 3410 is electrically connected to the data output terminal Y, and the data input terminal A of the flip-flop 3420 of each horizontal side register is connected to each horizontal side register. , The pixel data output from the output terminal YLo of each processor element, each vertical side register, or each horizontal side register located on the right side via the input terminal YLi.

【０２１１】以上の動作で水平サイドレジスタ ＨＳ（−３，０），ＨＳ（−３，１），ＨＳ（−３，
２），ＨＳ（−３，３），ＨＳ（−３，４）， ＨＳ（−２，０），ＨＳ（−２，１），ＨＳ（−２，
２），ＨＳ（−２，３），ＨＳ（−２，４）， ＨＳ（−１，０），ＨＳ（−１，１），ＨＳ（−１，
２），ＨＳ（−１，３）およびＨＳ（−１，４）に、画
素データ ｂ（０，０），ｂ（０，１），ｂ（０，２），ｂ（０，
３），ｂ（０，４）， ｂ（１，２），ｂ（１，３），ｂ（１，４），ｂ（１，
０），ｂ（１，１）， ｂ（２，０），ｂ（２，１），ｂ（２，２），ｂ（２，
３）およびｂ（２，４）が、それぞれ記載順に転送保持
されたことになる。By the above operation, the horizontal side registers HS (-3,0), HS (-3,1), HS (-3,1)
2), HS (−3, 3), HS (−3, 4), HS (−2, 0), HS (−2, 1), HS (−2,
2), HS (−2, 3), HS (−2, 4), HS (−1, 0), HS (−1, 1), HS (−1, 1)
2), HS (-1,3) and HS (-1,4) have pixel data b (0,0), b (0,1), b (0,2), b (0,0).
3), b (0, 4), b (1, 2), b (1, 3), b (1, 4), b (1,
0), b (1, 1), b (2, 0), b (2, 1), b (2, 2), b (2,
3) and b (2, 4) are transferred and held in the order described.

【０２１２】つぎに、第３の画素データ転送保持手段４
０００に転送保持された画素データを再び第１の画素デ
ータ転送保持手段３００１および第２の画素データ転送
保持手段３００２へ戻す作用について説明する。クロッ
クパルス信号ＣＫ１の１９クロック目に同期して、図３
６に示されるように、各水平サイドレジスタＨＳに保持
されている画素データｂ（０，０），ｂ（０，１），ｂ
（０，２），ｂ（０，３），ｂ（０，４），ｂ（１，
２），ｂ（１，３），ｂ（１，４），ｂ（１，０）およ
びｂ（１，１）は一つ右側に位置する隣の各水平サイド
レジスタＨＳに、画素データｂ（２，０），ｂ（２，
１），ｂ（２，２），ｂ（２，３）およびｂ（２，４）
は一つ右側に位置する隣の各プロセッサエレメントＰＥ
および各垂直サイドレジスタＶＳに、それぞれ伝送され
る。Next, the third pixel data transfer holding means 4
The operation of returning the pixel data transferred and held to the first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 3002 again will be described. In synchronization with the 19th clock of the clock pulse signal CK1, FIG.
As shown in FIG. 6, the pixel data b (0,0), b (0,1), b held in each horizontal side register HS
(0,2), b (0,3), b (0,4), b (1,
2), b (1,3), b (1,4), b (1,0) and b (1,1) are stored in the next horizontal side register HS located on the right side by one pixel data b ( 2,0), b (2,
1), b (2,2), b (2,3) and b (2,4)
Is the next processor element PE located on the right
And each of the vertical side registers VS.

【０２１３】詳しく説明すると、図６に示されるよう
に、パルス信号ＳＲが１となるため、各水平サイドレジ
スタのセレクタ３４１０の第２信号入力端子Ｓ１に１が
入力される。したがって、第１信号入力端子Ｓ０に関わ
らず、セレクタ３４１０の第３データ入力端子Ｃとデー
タ出力端子Ｙが電気的に接続され、各水平サイドレジス
タのフリップフロップ３４２０のデータ入力端子Ａに各
水平サイドレジスタの入力端子ＹＲｉを介して一つ左側
に位置する各水平サイドレジスタの出力端子ＹＲｏから
出力された画素データが入力される。More specifically, as shown in FIG. 6, since the pulse signal SR becomes 1, 1 is input to the second signal input terminal S1 of the selector 3410 of each horizontal side register. Therefore, regardless of the first signal input terminal S0, the third data input terminal C and the data output terminal Y of the selector 3410 are electrically connected, and each horizontal side register is connected to the data input terminal A of the flip-flop 3420 of each horizontal side register. The pixel data output from the output terminal YRo of each horizontal side register located on the left side via the input terminal YRi of the register is input.

【０２１４】一方、各プロセッサエレメントのセレクタ
３１１０の第２信号入力端子Ｓ１にも１が入力される。
したがって、第１信号入力端子Ｓ０に関わらず、セレク
タ３１１０の第３データ入力端子Ｃとデータ出力端子Ｙ
が電気的に接続され、各プロセッサエレメントのフリッ
プフロップ３１２０のデータ入力端子Ａに各プロセッサ
エレメントの入力端子ＹＲｉを介して一つ左側に位置す
る各水平サイドレジスタの出力端子ＹＲｏあるいは各プ
ロセッサエレメントの出力端子ＹＲｏから出力された画
素データが入力される。On the other hand, 1 is also input to the second signal input terminal S1 of the selector 3110 of each processor element.
Therefore, regardless of the first signal input terminal S0, the third data input terminal C and the data output terminal Y of the selector 3110
Is electrically connected to the data input terminal A of the flip-flop 3120 of each processor element via the input terminal YRi of each processor element. The pixel data output from the terminal YRo is input.

【０２１５】各垂直サイドレジスタにおいても同様で、
セレクタ３３１０の第２信号入力端子Ｓ１にも１が入力
される。したがって、第１信号入力端子Ｓ０に関わら
ず、セレクタ３３１０の第３データ入力端子Ｃとデータ
出力端子Ｙが電気的に接続され、各垂直サイドレジスタ
のフリップフロップ３３２０のデータ入力端子Ａに各垂
直サイドレジスタの入力端子ＹＲｉを介して一つ左側に
位置する各水平サイドレジスタの出力端子ＹＲｏあるい
は各垂直サイドレジスタの出力端子ＹＲｏから出力され
た画素データが入力される。The same applies to each vertical side register.
1 is also input to the second signal input terminal S1 of the selector 3310. Therefore, regardless of the first signal input terminal S0, the third data input terminal C and the data output terminal Y of the selector 3310 are electrically connected, and the data input terminal A of the flip-flop 3320 of each vertical side register is connected to each vertical side terminal. The pixel data output from the output terminal YRo of each horizontal side register or the output terminal YRo of each vertical side register located on the left side via the input terminal YRi of the register is input.

【０２１６】次いで、クロックパルス信号ＣＫ１の２０
クロック目に同期して、図３７に示されるように、各プ
ロセッサエレメントＰＥおよび各垂直サイドレジスタＶ
Ｓに保持されている画素データｂ（２，０），ｂ（２，
１），ｂ（２，２），ｂ（２，３）およびｂ（２，４）
は一つ右側に位置する隣の各プロセッサエレメントＰＥ
および各垂直サイドレジスタＶＳに、各水平サイドレジ
スタＨＳに保持されている画素データｂ（１，２），ｂ
（１，３），ｂ（１，４），ｂ（１，０）およびｂ
（１，１）は一つ右側に位置する隣の各プロセッサエレ
メントＰＥおよび各垂直サイドレジスタＶＳに、画素デ
ータｂ（０，０），ｂ（０，１），ｂ（０，２），ｂ
（０，３）およびｂ（０，４）は、一つ右側に位置する
隣の各水平サイドレジスタＨＳに、それぞれ伝送され
る。Next, 20 of the clock pulse signal CK1
In synchronization with the clock, as shown in FIG. 37, each processor element PE and each vertical side register V
The pixel data b (2,0) and b (2,2) held in S
1), b (2,2), b (2,3) and b (2,4)
Is the next processor element PE located on the right
And pixel data b (1,2), b held in each horizontal side register HS in each vertical side register VS.
(1,3), b (1,4), b (1,0) and b
(1,1) indicates that pixel data b (0,0), b (0,1), b (0,2), b are stored in the adjacent processor elements PE and the respective vertical side registers VS located on the right side.
(0,3) and b (0,4) are transmitted to the adjacent horizontal side registers HS located one position to the right.

【０２１７】詳しく説明すると、図６に示されるよう
に、パルス信号ＳＲが１となるため、各水平サイドレジ
スタのセレクタ３４１０の第２信号入力端子Ｓ１に１が
入力される。したがって、第１信号入力端子Ｓ０に関わ
らず、セレクタ３４１０の第３データ入力端子Ｃとデー
タ出力端子Ｙが電気的に接続され、各水平サイドレジス
タのフリップフロップ３４２０のデータ入力端子Ａに各
水平サイドレジスタの入力端子ＹＲｉを介して一つ左側
に位置する各水平サイドレジスタの出力端子ＹＲｏから
出力された画素データが入力される。More specifically, as shown in FIG. 6, since the pulse signal SR becomes 1, 1 is input to the second signal input terminal S1 of the selector 3410 of each horizontal side register. Therefore, regardless of the first signal input terminal S0, the third data input terminal C and the data output terminal Y of the selector 3410 are electrically connected, and each horizontal side register is connected to the data input terminal A of the flip-flop 3420 of each horizontal side register. The pixel data output from the output terminal YRo of each horizontal side register located on the left side via the input terminal YRi of the register is input.

【０２１８】一方、各プロセッサエレメントのセレクタ
３１１０の第２信号入力端子Ｓ１にも１が入力される。
したがって、第１信号入力端子Ｓ０に関わらず、セレク
タ３１１０の第３データ入力端子Ｃとデータ出力端子Ｙ
が電気的に接続され、各プロセッサエレメントのフリッ
プフロップ３１２０のデータ入力端子Ａに各プロセッサ
エレメントの入力端子ＹＲｉを介して一つ左側に位置す
る各水平サイドレジスタの出力端子ＹＲｏあるいは各プ
ロセッサエレメントの出力端子ＹＲｏから出力された画
素データが入力される。On the other hand, 1 is also input to the second signal input terminal S1 of the selector 3110 of each processor element.
Therefore, regardless of the first signal input terminal S0, the third data input terminal C and the data output terminal Y of the selector 3110
Is electrically connected to the data input terminal A of the flip-flop 3120 of each processor element via the input terminal YRi of each processor element. The pixel data output from the terminal YRo is input.

【０２１９】各垂直サイドレジスタにおいても同様で、
セレクタ３３１０の第２信号入力端子Ｓ１にも１が入力
される。したがって、第１信号入力端子Ｓ０に関わら
ず、セレクタ３３１０の第３データ入力端子Ｃとデータ
出力端子Ｙが電気的に接続され、各垂直サイドレジスタ
のフリップフロップ３３２０のデータ入力端子Ａに各垂
直サイドレジスタの入力端子ＹＲｉを介して一つ左側に
位置する各水平サイドレジスタの出力端子ＹＲｏあるい
は各垂直サイドレジスタの出力端子ＹＲｏから出力され
た画素データが入力される。The same applies to each vertical side register.
1 is also input to the second signal input terminal S1 of the selector 3310. Therefore, regardless of the first signal input terminal S0, the third data input terminal C and the data output terminal Y of the selector 3310 are electrically connected, and the data input terminal A of the flip-flop 3320 of each vertical side register is connected to each vertical side terminal. The pixel data output from the output terminal YRo of each horizontal side register or the output terminal YRo of each vertical side register located on the left side via the input terminal YRi of the register is input.

【０２２０】次いで、クロックパルス信号ＣＫ１の２１
クロック目に同期して、図３８に示されるように、各プ
ロセッサエレメントＰＥに保持されている画素データｂ
（２，０），ｂ（２，１），ｂ（２，２），ｂ（２，
３），ｂ（２，４），ｂ（１，２），ｂ（１，３），ｂ
（１，４），ｂ（１，０）およびｂ（１，１）は、一つ
右側に位置する隣の各プロセッサエレメントＰＥおよび
各垂直サイドレジスタＶＳに、各水平サイドレジスタＨ
Ｓに保持されている画素データｂ（０，０），ｂ（０，
１），ｂ（０，２），ｂ（０，３）およびｂ（０，４）
は、一つ右側に位置する隣の各プロセッサエレメントＰ
Ｅおよび各垂直サイドレジスタＶＳに、それぞれ伝送さ
れる。Next, 21 of the clock pulse signal CK1
In synchronization with the clock, as shown in FIG. 38, the pixel data b held in each processor element PE
(2,0), b (2,1), b (2,2), b (2,
3), b (2, 4), b (1, 2), b (1, 3), b
(1,4), b (1,0) and b (1,1) are stored in the adjacent processor elements PE and the vertical side registers VS located on the right side by one and the horizontal side registers H in the respective vertical side registers VS.
The pixel data b (0,0), b (0,
1), b (0,2), b (0,3) and b (0,4)
Is the next processor element P located on the right
E and each of the vertical side registers VS.

【０２２１】詳しく説明すると、図６に示されるよう
に、パルス信号ＳＲが１となるため、各水平サイドレジ
スタのセレクタ３４１０の第２信号入力端子Ｓ１に１が
入力される。したがって、第１信号入力端子Ｓ０に関わ
らず、セレクタ３４１０の第３データ入力端子Ｃとデー
タ出力端子Ｙが電気的に接続され、各水平サイドレジス
タのフリップフロップ３４２０のデータ入力端子Ａに各
水平サイドレジスタの入力端子ＹＲｉを介して一つ左側
に位置する各水平サイドレジスタの出力端子ＹＲｏから
出力された画素データが入力される。More specifically, as shown in FIG. 6, since the pulse signal SR is 1, 1 is input to the second signal input terminal S1 of the selector 3410 of each horizontal side register. Therefore, regardless of the first signal input terminal S0, the third data input terminal C and the data output terminal Y of the selector 3410 are electrically connected, and each horizontal side register is connected to the data input terminal A of the flip-flop 3420 of each horizontal side register. The pixel data output from the output terminal YRo of each horizontal side register located on the left side via the input terminal YRi of the register is input.

【０２２２】一方、各プロセッサエレメントのセレクタ
３１１０の第２信号入力端子Ｓ１にも１が入力される。
したがって、第１信号入力端子Ｓ０に関わらず、セレク
タ３１１０の第３データ入力端子Ｃとデータ出力端子Ｙ
が電気的に接続され、各プロセッサエレメントのフリッ
プフロップ３１２０のデータ入力端子Ａに各プロセッサ
エレメントの入力端子ＹＲｉを介して一つ左側に位置す
る各水平サイドレジスタの出力端子ＹＲｏあるいは各プ
ロセッサエレメントの出力端子ＹＲｏから出力された画
素データが入力される。On the other hand, 1 is also input to the second signal input terminal S1 of the selector 3110 of each processor element.
Therefore, regardless of the first signal input terminal S0, the third data input terminal C and the data output terminal Y of the selector 3110
Is electrically connected to the data input terminal A of the flip-flop 3120 of each processor element via the input terminal YRi of each processor element. The pixel data output from the terminal YRo is input.

【０２２３】各垂直サイドレジスタにおいても同様で、
セレクタ３３１０の第２信号入力端子Ｓ１にも１が入力
される。したがって、第１信号入力端子Ｓ０に関わら
ず、セレクタ３３１０の第３データ入力端子Ｃとデータ
出力端子Ｙが電気的に接続され、各垂直サイドレジスタ
のフリップフロップ３３２０のデータ入力端子Ａに各垂
直サイドレジスタの入力端子ＹＲｉを介して一つ左側に
位置する各水平サイドレジスタの出力端子ＹＲｏあるい
は各垂直サイドレジスタの出力端子ＹＲｏから出力され
た画素データが入力される。The same applies to each vertical side register.
1 is also input to the second signal input terminal S1 of the selector 3310. Therefore, regardless of the first signal input terminal S0, the third data input terminal C and the data output terminal Y of the selector 3310 are electrically connected, and the data input terminal A of the flip-flop 3320 of each vertical side register is connected to each vertical side terminal. The pixel data output from the output terminal YRo of each horizontal side register or the output terminal YRo of each vertical side register located on the left side via the input terminal YRi of the register is input.

【０２２４】以上の動作で第３の画素データ転送保持手
段４０００により保持されていた画素データｂ（０，
０），ｂ（０，１），ｂ（０，２），ｂ（０，３），ｂ
（０，４），ｂ（１，２），ｂ（１，３），ｂ（１，
４），ｂ（１，０），ｂ（１，１），ｂ（２，０），ｂ
（２，１），ｂ（２，２），ｂ（２，３）およびｂ
（２，４）が、プロセッサエレメントおよび垂直サイド
レジスタのＰＥ（０，０），ＰＥ（０，１），ＰＥ
（０，２），ＶＳ（０，３），ＶＳ（０，４），ＰＥ
（１，０），ＰＥ（１，１），ＰＥ（１，２），ＶＳ
（１，３），ＶＳ（１，４），ＰＥ（２，０），ＰＥ
（２，１），ＰＥ（２，２），ＶＳ（２，３）およびＶ
Ｓ（２，４）に、記載順に転送されたことになる。In the above operation, the pixel data b (0,0,0) held by the third pixel data transfer holding
0), b (0, 1), b (0, 2), b (0, 3), b
(0,4), b (1,2), b (1,3), b (1,
4), b (1, 0), b (1, 1), b (2, 0), b
(2,1), b (2,2), b (2,3) and b
(2, 4) are PE (0, 0), PE (0, 1), PE of the processor element and the vertical side register.
(0,2), VS (0,3), VS (0,4), PE
(1, 0), PE (1, 1), PE (1, 2), VS
(1, 3), VS (1, 4), PE (2, 0), PE
(2,1), PE (2,2), VS (2,3) and V
It is transferred to S (2,4) in the order described.

【０２２５】つぎに、ディストーション算出手段５００
０において算出され保持されている各プロセッサエレメ
ントＰＥ毎のディストーションの類似ブロック特定手段
６０００への転送についてタイムチャートの図６を参照
しながら説明するとともに、類似ブロック特定手段６０
００において最小ディストーションおよび動きベクトル
を求める作用についてタイムチャートの図９，１０を参
照しながら説明する。Next, the distortion calculating means 500
The transfer of the distortion calculated and held for each processor element PE to the similar block specifying means 6000 at 0 will be described with reference to FIG.
The operation of determining the minimum distortion and the motion vector at 00 will be described with reference to FIGS.

【０２２６】期間ｃ１９において、図６に示すように、
期間ｃ１９の前の期間ｃ１８の間にパルス信号ＬＤ１が
１となるため、各プロセッサエレメントＰＥ（ｘ，ｙ）
のセレクタ５３１０の信号入力端子Ｓに１が入力され、
セレクタ５３１０の第２データ入力端子Ｂがデータ出力
端子Ｙと電気的に接続され、さらにフリップフロップ５
３２０のデータ入力端子Ａに接続される。In a period c19, as shown in FIG.
Since the pulse signal LD1 becomes 1 during the period c18 before the period c19, each processor element PE (x, y)
Is input to the signal input terminal S of the selector 5310 of
The second data input terminal B of the selector 5310 is electrically connected to the data output terminal Y.
320 is connected to the data input terminal A.

【０２２７】期間ｃ１９の間に発せられるパルス信号Ｃ
Ｋ２に同期して、各プロセッサエレメントＰＥ（ｘ，
ｙ）で算出されたディストーションＤ（ｘ，ｙ）が各プ
ロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ５３１０
の第２データ入力端子Ｂを介してフリップフロップ５３
２０のデータ入力端子Ａに入力される。そして、期間ｃ
２０の間に発せられるパルス信号ＣＫ２に同期して、デ
ィストーションＤ（ｘ，ｙ）は、フリップフロップ５３
２０のデータ出力端子Ｙを介して各プロセッサエレメン
トＰＥ（ｘ，ｙ）の出力端子Ｄｏから出力される。The pulse signal C generated during the period c19
In synchronization with K2, each processor element PE (x,
The distortion D (x, y) calculated in y) is the selector 5310 of each processor element PE (x, y).
Through the second data input terminal B of the flip-flop 53
20 are input to the data input terminal A. And period c
In synchronization with the pulse signal CK2 generated during the period 20, the distortion D (x, y) is
The data is output from the output terminal Do of each processor element PE (x, y) via the 20 data output terminals Y.

【０２２８】このとき、プロセッサエレメントＰＥ
（０，０），ＰＥ（０，１）およびＰＥ（０，２）で算
出された各ディストーションＤ（０，０），Ｄ（０，
１）およびＤ（０，２）は、それぞれプロセッサエレメ
ントＰＥ（０，０），ＰＥ（０，１）およびＰＥ（０，
２）の出力端子Ｄｏを介して類似ブロック特定手段６０
００の比較器６１１０に入力される。At this time, the processor element PE
Each of the distortions D (0,0), D (0,0) calculated by (0,0), PE (0,1) and PE (0,2).
1) and D (0,2) are the processor elements PE (0,0), PE (0,1) and PE (0,1), respectively.
Similar block specifying means 60 via the output terminal Do of 2)
00 is input to the comparator 6110.

【０２２９】次いで、期間ｃ２０において、図６に示す
ように、期間ｃ２０の前の期間ｃ１９の間にパルス信号
ＬＤ１が０となるため、各プロセッサエレメントＰＥ
（ｘ，ｙ）のセレクタ５３１０の信号入力端子Ｓに０が
入力され、セレクタ５３１０の第１データ入力端子Ａが
データ出力端子Ｙと電気的に接続され、さらにフリップ
フロップ５３２０のデータ入力端子Ａに接続される。Next, in the period c20, as shown in FIG. 6, since the pulse signal LD1 becomes 0 during the period c19 before the period c20, each processor element PE
0 is input to the signal input terminal S of the (x, y) selector 5310, the first data input terminal A of the selector 5310 is electrically connected to the data output terminal Y, and the data input terminal A of the flip-flop 5320 is Connected.

【０２３０】期間ｃ２０の間に発せられるパルス信号Ｃ
Ｋ２に同期して、各プロセッサエレメントＰＥ（ｘ＋
１，ｙ）で算出されたディストーションＤ（ｘ＋１，
ｙ）がそれぞれプロセッサエレメントＰＥ（ｘ，ｙ）の
入力端子Ｄｉを介してセレクタ５３１０の第１データ入
力端子Ａに入力される。そして、期間ｃ２１の間に発せ
られるパルス信号ＣＫ２に同期して、ディストーション
Ｄ（ｘ＋１，ｙ）は、フリップフロップ５３２０のデー
タ入力端子Ａに入力され、フリップフロップ５３２０の
データ出力端子Ｙを介してそれぞれプロセッサエレメン
トＰＥ（ｘ，ｙ）の出力端子Ｄｏから出力される。A pulse signal C generated during the period c20
In synchronization with K2, each processor element PE (x +
, Y), the distortion D (x + 1,
y) is input to the first data input terminal A of the selector 5310 via the input terminal Di of the processor element PE (x, y). Then, in synchronization with the pulse signal CK2 generated during the period c21, the distortion D (x + 1, y) is input to the data input terminal A of the flip-flop 5320, and is output via the data output terminal Y of the flip-flop 5320, respectively. It is output from the output terminal Do of the processor element PE (x, y).

【０２３１】このとき、プロセッサエレメントＰＥ
（１，０），ＰＥ（１，１）およびＰＥ（１，２）で算
出された各ディストーションＤ（１，０），Ｄ（１，
１）およびＤ（１，２）は、それぞれプロセッサエレメ
ントＰＥ（０，０），ＰＥ（０，１）およびＰＥ（０，
２）の出力端子Ｄｏを介して類似ブロック特定手段６０
００の比較器６１１０に入力される。At this time, the processor element PE
The distortions D (1,0), D (1,1) calculated by (1,0), PE (1,1) and PE (1,2)
1) and D (1,2) are the processor elements PE (0,0), PE (0,1) and PE (0,1), respectively.
Similar block specifying means 60 via the output terminal Do of 2)
00 is input to the comparator 6110.

【０２３２】次いで、期間ｃ２１において、図６に示す
ように、パルス信号ＬＤ１は０のままであるので、各プ
ロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ５３１０
の信号入力端子Ｓに０が入力され、セレクタ５３１０の
第１データ入力端子Ａがデータ出力端子Ｙと電気的に接
続され、さらにフリップフロップ５３２０のデータ入力
端子Ａに接続される。Next, in the period c21, as shown in FIG. 6, since the pulse signal LD1 remains 0, the selector 5310 of each processor element PE (x, y)
Is input to the signal input terminal S of the flip-flop 5320, the first data input terminal A of the selector 5310 is electrically connected to the data output terminal Y, and further connected to the data input terminal A of the flip-flop 5320.

【０２３３】期間ｃ２１の間に発せられるパルス信号Ｃ
Ｋ２に同期して、各プロセッサエレメントＰＥ（ｘ＋
２，ｙ）で算出されたディストーションＤ（ｘ＋２，
ｙ）がそれぞれプロセッサエレメントＰＥ（ｘ，ｙ）の
入力端子Ｄｉを介してセレクタ５３１０の第１データ入
力端子Ａに入力され、さらにフリップフロップ５３２０
のデータ入力端子Ａに入力される。そして、期間ｃ２２
の間に発せられるパルス信号ＣＫ２に同期して、ディス
トーションＤ（ｘ＋２，ｙ）は、フリップフロップ５３
２０のデータ出力端子Ｙを介してそれぞれプロセッサエ
レメントＰＥ（ｘ，ｙ）の出力端子Ｄｏから出力され
る。The pulse signal C generated during the period c21
In synchronization with K2, each processor element PE (x +
2, the distortion D (x + 2,
y) is input to the first data input terminal A of the selector 5310 via the input terminal Di of the processor element PE (x, y).
Is input to the data input terminal A. And period c22
In synchronization with the pulse signal CK2 generated during the period, the distortion D (x + 2, y)
The data is output from the output terminal Do of the processor element PE (x, y) via the 20 data output terminals Y.

【０２３４】このとき、プロセッサエレメントＰＥ
（２，０），ＰＥ（２，１）およびＰＥ（２，２）で算
出された各ディストーションＤ（２，０），Ｄ（２，
１）およびＤ（２，２）は、それぞれプロセッサエレメ
ントＰＥ（０，０），ＰＥ（０，１）およびＰＥ（０，
２）の出力端子Ｄｏを介して類似ブロック特定手段６０
００の比較器６１１０に入力される。At this time, the processor element PE
(2,0), PE (2,1) and distortions D (2,0), D (2,2) calculated by PE (2,2).
1) and D (2,2) are processor elements PE (0,0), PE (0,1) and PE (0,1), respectively.
Similar block specifying means 60 via the output terminal Do of 2)
00 is input to the comparator 6110.

【０２３５】以上の動作でディストーション算出手段５
０００において、各プロセッサエレメントＰＥ毎に算出
されたディストーションＤ（ｘ，ｙ）がすべて類似ブロ
ック特定手段６０００へ転送されたことになり、類似ブ
ロック特定手段６０００では最小ディストーションおよ
び動きベクトルを求めることになる。類似ブロック特定
手段６０００では、比較器６１１０に各データ入力端子
Ａ０，Ａ１，Ａ２を介して、第１の画素データ転送保持
手段３００１およびディストーション算出手段５０００
の各プロセッサエレメントＰＥ（ｘ，ｙ）によって求め
られたそれぞれのディストーションが入力される。In the above operation, the distortion calculating means 5
000, the distortion D (x, y) calculated for each processor element PE is all transferred to the similar block specifying means 6000, and the similar block specifying means 6000 determines the minimum distortion and motion vector. . In the similar block specifying unit 6000, the first pixel data transfer holding unit 3001 and the distortion calculating unit 5000 are supplied to the comparator 6110 via the data input terminals A0, A1, and A2.
Are input by the respective processor elements PE (x, y).

【０２３６】まず、期間ｃ１９において、パルス信号Ｌ
Ｄ２に同期して、論理和演算器６１５０に信号入力端子
Ｓを介して信号１が入力され、また、カウンタ６３１０
に信号入力端子ＣＬを介して信号１にされることにより
より、カウンタ６３１０の内部データの出力カウントＣ
Ｔｘが０にリセットされる。次いで、パルス信号ＣＫ２
の２０クロック目に同期して、Ｄ（０，０），Ｄ（０，
１），Ｄ（０，２）が、類似ブロック特定手段６０００
の最小ディストーション検出ユニット６１００の比較器
６１１０にデータ入力端子Ａ０，Ａ１，Ａ２を介してそ
れぞれ入力される。比較器６１１０では、データ入力端
子Ａ０，Ａ１，Ａ２を介してそれぞれ入力されたデータ
が比較され、その中から最も小さいディストーションが
選択されて、データ出力端子Ｙを介して最小ディストー
ションＬＭＤｉｓが出力され、最小ディストーションに
対応するデータ入力端子をＬＭＶｙとし、０，１または
２がデータ出力端子Ｍを介して出力される。First, in the period c19, the pulse signal L
In synchronization with D2, the signal 1 is input to the OR operation unit 6150 via the signal input terminal S.
Is changed to a signal 1 through the signal input terminal CL, so that the internal data output count C
Tx is reset to zero. Next, the pulse signal CK2
In synchronization with the 20th clock of D (0,0), D (0,0,
1) and D (0, 2) are similar block specifying means 6000
Is input to the comparator 6110 of the minimum distortion detection unit 6100 via the data input terminals A0, A1, and A2, respectively. The comparator 6110 compares the data input through the data input terminals A0, A1, and A2, selects the smallest distortion from the data, and outputs the minimum distortion LMDis via the data output terminal Y. The data input terminal corresponding to the minimum distortion is LMVy, and 0, 1 or 2 is output via the data output terminal M.

【０２３７】本実施例では、図９に示されるようにＬＭ
Ｖｙ＝０であり、最小ディストーションＬＭＤｉｓ＝Ｄ
（０，０）である。類似ブロック特定手段６０００の最
小ディストーション検出ユニット６１００の論理和演算
器６１５０では、信号入力端子Ｓを介して信号１が入力
されているので、データ入力端子Ｂを介して入力されて
いるデータ、すなわち、フリップフロップ６１４０のデ
ータ出力端子Ｙから出力され、入力されているデータに
関わらず、データ出力端子Ｙを介してすべてのビットが
１のデータ、すなわち、最大値のデータが出力される。
比較器６１２０では、第１データ入力端子Ａを介して入
力された最小ディストーションＬＭＤｉｓ＝Ｄ（０，
０）と、第２データ入力端子Ｂを介して入力された上記
最大値のデータを比較し、Ｄ（０，０）の方が小さいた
め信号出力端子Ｙを介してＭｉｎ＝１が出力される。セ
レクタ６１３０では、信号入力端子Ｓを介して信号１が
入力されるため、第１データ入力端子Ａを介して入力さ
れているＤ（０，０）がデータ出力端子Ｙを介してフリ
ップフロップ６１４０に出力される。In this embodiment, as shown in FIG.
Vy = 0, minimum distortion LMDis = D
(0,0). In the OR operation unit 6150 of the minimum distortion detection unit 6100 of the similar block specifying unit 6000, since the signal 1 is input through the signal input terminal S, the data input through the data input terminal B, that is, Data is output from the data output terminal Y of the flip-flop 6140 and all bits are 1 via the data output terminal Y, that is, data having the maximum value, regardless of the input data.
In the comparator 6120, the minimum distortion LMDis = D (0, 0) input via the first data input terminal A
0) is compared with the data of the maximum value input through the second data input terminal B, and Min = 1 is output through the signal output terminal Y because D (0,0) is smaller. . In the selector 6130, since the signal 1 is input through the signal input terminal S, D (0,0) input through the first data input terminal A is input to the flip-flop 6140 through the data output terminal Y. Is output.

【０２３８】類似ブロック特定手段６０００の動きベク
トル垂直成分検出ユニット６２００のセレクタ６２２０
では、信号入力端子Ｓを介して入力された信号１によ
り、第２データ入力端子Ｂがデータ出力端子Ｙと電気的
に接続され、ＬＭＶｙ＝０を入力し、データ出力端子Ｙ
を介してフリップフロップ６２３０に出力される。類似
ブロック特定手段６０００の動きベクトル水平成分検出
ユニット６３００のカウンタ６３１０では、ＣＫ２のパ
ルス信号に同期して、信号入力端子ＣＬに入力される信
号ＬＤ２によってリセットされた内部データの出力カウ
ントＣＴｘがカウント出力端子Ｑｎを介してＣＴｘ＝０
として出力される。セレクタ６３２０では、信号入力端
子Ｓを介して入力された信号１により、第２データ入力
端子Ｂがデータ出力端子Ｙと電気的に接続され、ＣＴｘ
＝０を入力し、データ出力端子Ｙを介してフリップフロ
ップ６３３０に出力される。Selector 6220 of motion vector vertical component detection unit 6200 of similar block specifying means 6000
In response to the signal 1 input via the signal input terminal S, the second data input terminal B is electrically connected to the data output terminal Y, LMVy = 0 is input, and the data output terminal Y
Is output to the flip-flop 6230 via the. In the counter 6310 of the motion vector horizontal component detection unit 6300 of the similar block identification unit 6000, the output count CTx of the internal data reset by the signal LD2 input to the signal input terminal CL is output in synchronization with the pulse signal of CK2. CTx = 0 via terminal Qn
Is output as In the selector 6320, the second data input terminal B is electrically connected to the data output terminal Y by the signal 1 input via the signal input terminal S, and the signal CTx
= 0, and output to the flip-flop 6330 via the data output terminal Y.

【０２３９】次いで、パルス信号ＣＫ２の２１クロック
目に同期して、類似ブロック特定手段６０００の最小デ
ィストーション検出ユニット６１００のフリップフロッ
プ６１４０では、入力データＤ（０，０）がラッチさ
れ、データ出力端子Ｙを介してセレクタ付きフリップフ
ロップ６１８０に出力される。類似ブロック特定手段６
０００の動きベクトル垂直成分検出ユニット６２００の
フリップフロップ６２３０では、入力データ０がラッチ
され、データ出力端子Ｙを介してＭｙ＝０として換算テ
ーブル６２４０に出力され、換算テーブル６２４０で
は、データ入力端子Ａを介して入力されたデータＭｙ＝
０が動きベクトルに換算され、データ出力端子Ｙを介し
て換算データがセレクタ付きフリップフロップ６２８０
に出力される。Next, in synchronization with the 21st clock of the pulse signal CK2, in the flip-flop 6140 of the minimum distortion detection unit 6100 of the similar block specifying means 6000, the input data D (0,0) is latched, and the data output terminal Y Is output to the flip-flop 6180 with the selector through. Similar block specifying means 6
In the flip-flop 6230 of the motion vector vertical component detection unit 6200 of 000, input data 0 is latched and output to the conversion table 6240 as My = 0 via the data output terminal Y. Data My =
0 is converted into a motion vector, and the converted data is converted via a data output terminal Y into a flip-flop 6280 with a selector.
Is output to

【０２４０】類似ブロック特定手段６０００の動きベク
トル水平成分検出ユニット６３００のフリップフロップ
６３３０では、入力データ０がラッチされ、データ出力
端子Ｙを介してＭｘ＝０として換算テーブル６３４０に
出力され、換算テーブル６３４０では、データ入力端子
Ａを介して入力されたデータＭｘ＝０が動きベクトルに
換算され、データ出力端子Ｙを介して換算データがセレ
クタ付きフリップフロップ６３８０に出力される。In the flip-flop 6330 of the motion vector horizontal component detecting unit 6300 of the similar block specifying means 6000, the input data 0 is latched and output to the conversion table 6340 as Mx = 0 via the data output terminal Y. Then, the data Mx = 0 input through the data input terminal A is converted into a motion vector, and the converted data is output to the flip-flop with selector 6380 through the data output terminal Y.

【０２４１】つまり、前回求められたデータがそれぞれ
フリップフロップ６１４０，６２３０および６３３０に
保持されたことになる。同時に、パルス信号ＣＫ２の２
１クロック目に同期して、Ｄ（１，０），Ｄ（１，
１），Ｄ（１，２）が、類似ブロック特定手段６０００
の最小ディストーション検出ユニット６１００の比較器
６１１０にデータ入力端子Ａ０，Ａ１，Ａ２を介してそ
れぞれ入力される。比較器６１１０では、データ入力端
子Ａ０，Ａ１，Ａ２を介してそれぞれ入力されたデータ
が比較され、その中で最も小さいディストーションが選
択されて、最小ディストーションＬＭＤｉｓ＝Ｄ（１，
２）がデータ出力端子Ｙを介して出力され、Ｄ（１，
２）が入力されたデータ入力端子Ａ２を表わすＬＭＶｙ
＝２が、データ出力端子Ｍを介して出力される。That is, the data obtained last time is held in flip-flops 6140, 6230 and 6330, respectively. At the same time, 2 of the pulse signal CK2
In synchronization with the first clock, D (1,0), D (1,
1) and D (1, 2) are similar block specifying means 6000
Is input to the comparator 6110 of the minimum distortion detection unit 6100 via the data input terminals A0, A1, and A2, respectively. The comparator 6110 compares the data input via the data input terminals A0, A1, A2, and selects the smallest distortion among them, and the minimum distortion LMDis = D (1,
2) is output via the data output terminal Y and D (1,
LMVy representing data input terminal A2 to which 2) has been input
= 2 is output via the data output terminal M.

【０２４２】類似ブロック特定手段６０００の最小ディ
ストーション検出ユニット６１００の論理和演算器６１
５０では、信号入力端子Ｓを介して信号０が入力されて
いるので、データ入力端子Ｂを介して入力されているデ
ータ、すなわち、フリップフロップ６１４０のデータ出
力端子Ｙから出力され、入力されている前回最小ディス
トーションのＤ（０，０）がデータ出力端子Ｙを介して
出力される。比較器６１２０では、第１データ入力端子
Ａを介して入力された上記今回最小ディストーションＬ
ＭＤｉｓ＝Ｄ（１，２）と、第２データ入力端子Ｂを介
して入力された上記前回最小ディストーションのＤ
（０，０）とを比較し、Ｄ（０，０）の方が小さいため
信号出力端子Ｙを介してＭｉｎ＝０が出力される。セレ
クタ６１３０では、信号入力端子Ｓを介して信号０が入
力されるため、第２データ入力端子Ｂを介して入力され
ているＤ（０，０）がデータ出力端子Ｙを介してフリッ
プフロップ６１４０に出力される。The OR calculator 61 of the minimum distortion detecting unit 6100 of the similar block specifying means 6000
In 50, since the signal 0 is input through the signal input terminal S, the data input through the data input terminal B, that is, the data is output from the data output terminal Y of the flip-flop 6140 and input. The previous minimum distortion D (0,0) is output via the data output terminal Y. In the comparator 6120, the current minimum distortion L input through the first data input terminal A is
MDis = D (1,2) and D of the previous minimum distortion input via the second data input terminal B
(0, 0), and Min = 0 is output via the signal output terminal Y because D (0, 0) is smaller. In the selector 6130, since the signal 0 is input through the signal input terminal S, D (0,0) input through the second data input terminal B is input to the flip-flop 6140 through the data output terminal Y. Is output.

【０２４３】つまり、第１列目および第２列目のプロセ
ッサエレメントＰＥにおける最小ディストーションが求
められ、フリップフロップ６１４０に入力されたことに
なる。一方、類似ブロック特定手段６０００の動きベク
トル垂直成分検出ユニット６２００のセレクタ６２２０
では、信号入力端子Ｓを介して信号０が入力されるた
め、第１データ入力端子Ａがデータ出力端子Ｙと電気的
に接続され、前回ＬＭＶｙ＝０を入力し、データ出力端
子Ｙを介してフリップフロップ６２３０に出力される。That is, the minimum distortion in the processor elements PE in the first and second columns is obtained and input to the flip-flop 6140. On the other hand, the selector 6220 of the motion vector vertical component detection unit 6200 of the similar block specifying unit 6000
In the example, since the signal 0 is input through the signal input terminal S, the first data input terminal A is electrically connected to the data output terminal Y. Output to flip-flop 6230.

【０２４４】一方、類似ブロック特定手段６０００の動
きベクトル水平成分検出ユニット６３００のカウンタ６
３１０では、ＣＫ２のパルス信号に同期して、カウント
アップされた出力カウントＣＴｘがカウント出力端子Ｑ
ｎを介してＣＴｘ＝１として出力される。セレクタ６３
２０では、信号入力端子Ｓを介して信号０が入力される
ため、第１データ入力端子Ａがデータ出力端子Ｙと電気
的に接続され、前回ＣＴｘ＝０を入力し、データ出力端
子Ｙを介してフリップフロップ６３３０に出力される。On the other hand, the counter 6 of the motion vector horizontal component detection unit 6300 of the similar block specifying means 6000
At 310, the output count CTx, which has been counted up in synchronization with the pulse signal of CK2, is output to the count output terminal Q.
Output as CTx = 1 via n. Selector 63
At 20, the signal 0 is input via the signal input terminal S, so that the first data input terminal A is electrically connected to the data output terminal Y, the previous CTx = 0 is input, and the first data input terminal A is input via the data output terminal Y. And output to the flip-flop 6330.

【０２４５】次いで、パルス信号ＣＫ２の２２クロック
目に同期して、類似ブロック特定手段６０００の最小デ
ィストーション検出ユニット６１００のフリップフロッ
プ６１４０では、入力データＤ（０，０）がラッチさ
れ、データ出力端子Ｙを介してセレクタ付きフリップフ
ロップ６１８０に出力される。類似ブロック特定手段６
０００の動きベクトル垂直成分検出ユニット６２００の
フリップフロップ６２３０では、入力データ０がラッチ
され、データ出力端子Ｙを介してＭｙ＝０として換算テ
ーブル６２４０に出力され、換算テーブル６２４０で
は、データ入力端子Ａを介して入力されたデータＭｙ＝
０が動きベクトルに換算され、データ出力端子Ｙを介し
て換算データがセレクタ付きフリップフロップ６２８０
に出力される。類似ブロック特定手段６０００の動きベ
クトル水平成分検出ユニット６３００のフリップフロッ
プ６３３０では、入力データ１がラッチされ、データ出
力端子Ｙを介してＭｘ＝１として換算テーブル６３４０
に出力され、換算テーブル６３４０では、データ入力端
子Ａを介して入力されたデータＭｘ＝１が動きベクトル
に換算され、データ出力端子Ｙを介して換算データがセ
レクタ付きフリップフロップ６３８０に出力される。Next, in synchronization with the 22nd clock of the pulse signal CK2, the flip-flop 6140 of the minimum distortion detection unit 6100 of the similar block specifying means 6000 latches the input data D (0,0) and outputs the data output terminal Y Is output to the flip-flop 6180 with the selector through. Similar block specifying means 6
In the flip-flop 6230 of the motion vector vertical component detection unit 6200 of 000, input data 0 is latched and output to the conversion table 6240 as My = 0 via the data output terminal Y. Data My =
0 is converted into a motion vector, and the converted data is converted via a data output terminal Y into a flip-flop 6280 with a selector.
Is output to In the flip-flop 6330 of the motion vector horizontal component detection unit 6300 of the similar block specifying unit 6000, the input data 1 is latched, and the conversion table 6340 is set as Mx = 1 via the data output terminal Y.
In the conversion table 6340, the data Mx = 1 input via the data input terminal A is converted into a motion vector, and the converted data is output to the flip-flop with selector 6380 via the data output terminal Y.

【０２４６】つまり、前回求められたデータがそれぞれ
フリップフロップ６１４０，６２３０および６３３０に
保持されたことになる。同時に、パルス信号ＣＫ２の２
２クロック目に同期して、Ｄ（２，０），Ｄ（２，
１），Ｄ（２，２）が、類似ブロック特定手段６０００
の最小ディストーション検出ユニット６１００の比較器
６１１０にデータ入力端子Ａ０，Ａ１，Ａ２を介してそ
れぞれ入力される。比較器６１１０では、データ入力端
子Ａ０，Ａ１，Ａ２を介してそれぞれ入力されたデータ
が比較され、その中で最も小さいディストーションＤ
（２，１）がデータ出力端子Ｙを介して出力され、Ｄ
（２，１）が入力されたデータ入力端子Ａ１を表わすＬ
ＭＶｙ＝１が、データ出力端子Ｍを介して出力される。That is, the data obtained last time is held in flip-flops 6140, 6230 and 6330, respectively. At the same time, 2 of the pulse signal CK2
In synchronization with the second clock, D (2, 0), D (2,
1) and D (2, 2) are similar block specifying means 6000
Is input to the comparator 6110 of the minimum distortion detection unit 6100 via the data input terminals A0, A1, and A2, respectively. The comparator 6110 compares the data input through the data input terminals A0, A1, A2, respectively, and finds the smallest distortion D among them.
(2, 1) is output via the data output terminal Y, and D
L representing the data input terminal A1 to which (2, 1) has been input
MVy = 1 is output via the data output terminal M.

【０２４７】類似ブロック特定手段６０００の最小ディ
ストーション検出ユニット６１００の論理和演算器６１
５０では、信号入力端子Ｓを介して信号０が入力されて
いるので、データ入力端子Ｂを介して入力されているデ
ータ、すなわち、フリップフロップ６１４０のデータ出
力端子Ｙより出力されている前回最小ディストーション
のＤ（０，０）がデータ出力端子Ｙを介して出力され
る。比較器６１２０では、第１データ入力端子Ａを介し
て入力された上記今回最小ディストーションＬＭＤｉｓ
＝Ｄ（２，１）と、第２データ入力端子Ｂを介して入力
された上記前回最小ディストーションのＤ（０，０）と
を比較し、Ｄ（２，１）の方が小さいためＭｉｎ＝１が
信号出力端子Ｙを介して出力される。セレクタ６１３０
では、信号入力端子Ｓを介して信号１が入力されるた
め、第１データ入力端子Ａを介して入力されているＤ
（２，１）がデータ出力端子Ｙを介して出力され、フリ
ップフロップ６１４０に入力される。The OR calculator 61 of the minimum distortion detecting unit 6100 of the similar block specifying means 6000
At 50, since the signal 0 is input via the signal input terminal S, the data input via the data input terminal B, that is, the previous minimum distortion output from the data output terminal Y of the flip-flop 6140 Are output via the data output terminal Y. In the comparator 6120, the current minimum distortion LMDis inputted through the first data input terminal A
= D (2,1) is compared with the previous minimum distortion D (0,0) input via the second data input terminal B. Since D (2,1) is smaller, Min = 1 is output via the signal output terminal Y. Selector 6130
Since the signal 1 is input through the signal input terminal S, the signal D is input through the first data input terminal A.
(2, 1) is output through the data output terminal Y and input to the flip-flop 6140.

【０２４８】つまり、第１列目から第３列目のプロセッ
サエレメントＰＥにおける最小ディストーションが求め
られ、フリップフロップ６１４０に入力されたことにな
る。一方、類似ブロック特定手段６０００の動きベクト
ル垂直成分検出ユニット６２００のセレクタ６２２０で
は、信号入力端子Ｓを介して信号１が入力されるので、
第２データ入力端子Ｂがデータ出力端子Ｙと電気的に接
続され、ＬＭＶｙ＝１を入力し、データ出力端子Ｙを介
してフリップフロップ６２３０に出力される。That is, the minimum distortion in the processor elements PE in the first to third columns is obtained and input to the flip-flop 6140. On the other hand, since the signal 1 is input to the selector 6220 of the motion vector vertical component detection unit 6200 of the similar block specifying unit 6000 through the signal input terminal S,
The second data input terminal B is electrically connected to the data output terminal Y, receives LMVy = 1, and is output to the flip-flop 6230 via the data output terminal Y.

【０２４９】一方、類似ブロック特定手段６０００の動
きベクトル水平成分検出ユニット６３００のカウンタ６
３１０では、ＣＫ２のパルス信号に同期して、カウント
アップされた出力カウントＣＴｘがカウント出力端子Ｑ
ｎを介してＣＴｘ＝２として出力される。セレクタ６３
２０では、信号入力端子Ｓを介して信号１が入力される
ので、第２データ入力端子Ｂがデータ出力端子Ｙと電気
的に接続され、ＣＴｘ＝２を入力し、データ出力端子Ｙ
を介してフリップフロップ６３３０に出力される。On the other hand, the counter 6 of the motion vector horizontal component detection unit 6300 of the similar block specifying means 6000
At 310, the output count CTx, which has been counted up in synchronization with the pulse signal of CK2, is output to the count output terminal Q.
Output as CTx = 2 via n. Selector 63
At 20, the signal 1 is input via the signal input terminal S, so that the second data input terminal B is electrically connected to the data output terminal Y, CTx = 2 is input, and the data output terminal Y
Is output to the flip-flop 6330 via the.

【０２５０】次いで、パルス信号ＣＫ２の２３クロック
目に同期して、類似ブロック特定手段６０００の最小デ
ィストーション検出ユニット６１００のフリップフロッ
プ６１４０では、入力データＤ（２，１）がラッチさ
れ、データ出力端子Ｙを介してセレクタ付きフリップフ
ロップ６１８０に出力される。類似ブロック特定手段６
０００の動きベクトル垂直成分検出ユニット６２００の
フリップフロップ６２３０では、入力データ１がラッチ
され、データ出力端子Ｙを介してＭｙ＝１として換算テ
ーブル６２４０に出力され、換算テーブル６２４０で
は、データ入力端子Ａを介して入力されたデータＭｙ＝
１が動きベクトルに換算され、データ出力端子Ｙを介し
て換算データがセレクタ付きフリップフロップ６２８０
に出力される。Next, in synchronization with the 23rd clock of the pulse signal CK2, the flip-flop 6140 of the minimum distortion detection unit 6100 of the similar block specifying means 6000 latches the input data D (2,1) and outputs the data output terminal Y Is output to the flip-flop 6180 with the selector through. Similar block specifying means 6
In the flip-flop 6230 of the motion vector vertical component detection unit 6200 of 000, the input data 1 is latched and output to the conversion table 6240 as My = 1 via the data output terminal Y. Data My =
1 is converted to a motion vector, and the converted data is supplied via a data output terminal Y to a flip-flop 6280 with a selector.
Is output to

【０２５１】類似ブロック特定手段６０００の動きベク
トル水平成分検出ユニット６３００のフリップフロップ
６３３０では、入力データ２がラッチされ、データ出力
端子Ｙを介してＭｘ＝２として換算テーブル６３４０に
出力され、換算テーブル６３４０では、データ入力端子
Ａを介して入力されたデータＭｘ＝２が動きベクトルに
換算され、データ出力端子Ｙを介して換算データがセレ
クタ付きフリップフロップ６３８０に出力される。In the flip-flop 6330 of the motion vector horizontal component detection unit 6300 of the similar block specifying means 6000, the input data 2 is latched and output to the conversion table 6340 as Mx = 2 via the data output terminal Y. Then, the data Mx = 2 input through the data input terminal A is converted into a motion vector, and the converted data is output to the flip-flop with selector 6380 through the data output terminal Y.

【０２５２】つまり、前回求められたデータがそれぞれ
フリップフロップ６１４０，６２３０および６３３０に
保持されたことになる。次いで、パルス信号ＣＫ２の２
３クロック目の立ち下がりに同期して、パルス信号ＳＭ
Ｖ１が１となるため、類似ブロック特定手段６０００の
最小ディストーション検出ユニット６１００のセレクタ
付きフリップフロップ６１８０では、信号入力端子Ｅに
信号１が入力されるため、セレクタ９１１０の信号入力
端子Ｓに１が入力され、セレクタ９１１０の第２データ
入力端子Ｂとデータ出力端子Ｙが電気的に接続され、フ
リップフロップ９１２０のデータ入力端子Ａに最小ディ
ストーションＤ（２，１）が入力され、類似ブロック特
定手段６０００の動きベクトル垂直成分検出ユニット６
２００のセレクタ付きフリップフロップ６２８０では、
信号入力端子Ｅに信号１が入力されるため、セレクタ９
１１０の信号入力端子Ｓに１が入力され、セレクタ９１
１０の第２データ入力端子Ｂとデータ出力端子Ｙが電気
的に接続され、フリップフロップ９１２０のデータ入力
端子Ａに換算テーブル６２４０で求められたデータ０が
入力され、類似ブロック特定手段６０００の動きベクト
ル水平成分検出ユニット６３００のセレクタ付きフリッ
プフロップ６３８０では、信号入力端子Ｅに信号１が入
力されるため、セレクタ９１１０の信号入力端子Ｓに１
が入力され、セレクタ９１１０の第２データ入力端子Ｂ
とデータ出力端子Ｙが電気的に接続され、フリップフロ
ップ９１２０のデータ入力端子Ａに換算テーブル６３４
０で求められたデータ２が入力される。That is, the data obtained last time is held in flip-flops 6140, 6230 and 6330, respectively. Next, 2 of the pulse signal CK2
The pulse signal SM is synchronized with the falling edge of the third clock.
Since V1 is 1, the signal 1 is input to the signal input terminal E of the flip-flop 6180 with the selector of the minimum distortion detection unit 6100 of the similar block specifying unit 6000, so that 1 is input to the signal input terminal S of the selector 9110. Then, the second data input terminal B and the data output terminal Y of the selector 9110 are electrically connected, the minimum distortion D (2,1) is input to the data input terminal A of the flip-flop 9120, and the similar block specifying means 6000 Motion vector vertical component detection unit 6
In 200 flip-flops 6280 with selectors,
Since the signal 1 is input to the signal input terminal E, the selector 9
1 is input to the signal input terminal S of the selector 110 and the selector 91
10, the second data input terminal B and the data output terminal Y are electrically connected, the data 0 obtained by the conversion table 6240 is input to the data input terminal A of the flip-flop 9120, and the motion vector of the similar block specifying means 6000 is input. In the flip-flop with selector 6380 of the horizontal component detection unit 6300, since the signal 1 is input to the signal input terminal E, 1 is input to the signal input terminal S of the selector 9110.
Is input to the second data input terminal B of the selector 9110.
And the data output terminal Y are electrically connected, and the conversion table 634 is connected to the data input terminal A of the flip-flop 9120.
Data 2 obtained at 0 is input.

【０２５３】次いで、パルス信号ＣＫ２の２４クロック
目に同期して、類似ブロック特定手段６０００の最小デ
ィストーション検出ユニット６１００のセレクタ付きフ
リップフロップ６１８０では、フリップフロップ９１２
０に入力データＤ（２，１）がラッチされ、データ出力
端子Ｙから出力され、最小ディストーションＭｉｎＤｉ
ｓとしてＤ（２，１）がデータ出力端子Ｏを介して出力
され、類似ブロック特定手段６０００の動きベクトル垂
直成分検出ユニット６２００のセレクタ付きフリップフ
ロップ６２８０では、フリップフロップ９１２０に入力
データ０がラッチされ、動きベクトル垂直成分ＭＶｙと
してデータ０がデータ出力端子Ｏを介して出力され、類
似ブロック特定手段６０００の動きベクトル水平成分検
出ユニット６３００のセレクタ付きフリップフロップ６
３８０では、フリップフロップ９１２０に入力データ２
がラッチされ、動きベクトル水平成分ＭＶｘとしてデー
タ２がデータ出力端子Ｏを介して出力される。Next, in synchronization with the 24th clock of the pulse signal CK2, in the flip-flop 6180 with the selector of the minimum distortion detecting unit 6100 of the similar block specifying means 6000, the flip-flop 912
0, the input data D (2, 1) is latched and output from the data output terminal Y, and the minimum distortion MinDi
As s, D (2,1) is output via the data output terminal O, and in the flip-flop 6280 with the selector of the motion vector vertical component detection unit 6200 of the similar block specifying means 6000, the input data 0 is latched in the flip-flop 9120. , Data 0 is output via the data output terminal O as the vertical component MVy of the motion vector, and the flip-flop 6
At 380, the input data 2 is input to the flip-flop 9120.
Are latched, and data 2 is output via the data output terminal O as the motion vector horizontal component MVx.

【０２５４】以上により、第１現画像ブロック１１０に
対応する最小ディストーションＭｉｎＤｉｓ（２，１）
と動きベクトル（２，０）が求まる。したがって、類似
ブロック特定手段６０００により、サーチウインドウ２
１０内の全ての候補ブロック３１０と第１現画像ブロッ
ク１１０との間の最小ディストーションＭｉｎＤｉｓお
よび最小ディストーションに対応する動きベクトルＭＶ
ｘ，ｙが算出されたことになる。As described above, the minimum distortion MinDis (2, 1) corresponding to the first current image block 110 is obtained.
And the motion vector (2, 0) are obtained. Therefore, the search window 2
10 and the motion vector MV corresponding to the minimum distortion MinDis and the minimum distortion between all the candidate blocks 310 and the first current image block 110.
x and y are calculated.

【０２５５】図３９〜図４０は、本発明に係る動きベク
トル探索装置の第２実施例を示す図である。図３９に示
すように、ここでは、第１実施例において対象にした第
１現画像ブロック１１０およびサーチウインドウ２１０
内の候補ブロック３１０をそれぞれ第１現画像ブロック
１１０および第１サーチウインドウ２１０内の候補ブロ
ック３１０とし、該第１現画像ブロック１１０および第
１サーチウインドウ２１０内の候補ブロック３１０に対
し、Ｍ画素分横にずれた第２現画像ブロック１２０およ
び第２サーチウインドウ２２０内の候補ブロック３２０
とし、さらにＭ画素分横にずれた第３現画像ブロック１
３０および第３サーチウインドウ２３０内の候補ブロッ
ク３３０とを探索対象にし、第１実施例に続いて動きベ
クトルを探索する場合について説明する。FIGS. 39 to 40 show a second embodiment of the motion vector search apparatus according to the present invention. As shown in FIG. 39, here, the first current image block 110 and the search window 210 targeted in the first embodiment are used.
Are set as the first current image block 110 and the candidate block 310 in the first search window 210, respectively. Horizontally shifted second current image block 120 and candidate block 320 in second search window 220
And the third current image block 1 shifted horizontally by M pixels
A description will be given of a case where a search is made for a motion vector following the first embodiment, with the search block 30 and the candidate block 330 in the third search window 230 as search targets.

【０２５６】はじめに、現画像データ出力手段１０００
および参照画像データ記憶手段２０００から第１の画素
データ転送保持手段３００１および第２の画素データ転
送保持手段３００２に入力される画素データの流れを説
明する。尚、ここでは第１実施例において使用したタイ
ムチャート図５〜図１０も合わせて参照しながら説明す
る。First, the current image data output means 1000
The flow of pixel data input from the reference image data storage unit 2000 to the first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 3002 will be described. The description will be made with reference to the time charts used in the first embodiment and FIGS.

【０２５７】現画像データ出力手段１０００では第１実
施例から引続き、クロックパルス信号ＣＫ１の１８クロ
ック目に同期して、第２現画像ブロック１２０の画素デ
ータａ（３，０）が現画像データ出力手段１０００のフ
リップフロップ１１１０に入力される。以後、クロック
パルス信号ＣＫ１に同期して、画素データａ（３，
１），ａ（３，２），ａ（４，０），ａ（４，
１），．．．が順次、現画像データ出力手段１０００の
フリップフロップ１１１０に入力される。In the current image data output means 1000, the pixel data a (3,0) of the second current image block 120 outputs the current image data in synchronization with the eighteenth clock of the clock pulse signal CK1. It is input to the flip-flop 1110 of the means 1000. Thereafter, in synchronization with the clock pulse signal CK1, the pixel data a (3,
1), a (3, 2), a (4, 0), a (4,
1),. . . Are sequentially input to the flip-flop 1110 of the current image data output unit 1000.

【０２５８】現画像データ出力手段１０００における画
素データの転送については、第１実施例と同様であり、
ここでは詳しい説明は省略するが、クロックパルス信号
ＣＫ１の２１クロック目より、現画像データ出力手段１
０００の出力端子を介して、ディストーション算出手段
５０００の各プロセッサエレメントＰＥへ第２現画像ブ
ロックの画素データが伝送され、各プロセッサエレメン
トＰＥではディストーションの算出処理が開始されるこ
とになる。The transfer of pixel data in the current image data output means 1000 is the same as in the first embodiment.
Although the detailed description is omitted here, the current image data output unit 1 starts from the 21st clock of the clock pulse signal CK1.
The pixel data of the second current image block is transmitted to each processor element PE of the distortion calculation means 5000 via the output terminal of 000, and each processor element PE starts a distortion calculation process.

【０２５９】また、上記期間ｃ１９から期間ｃ２１にお
いて、第１の画素データ転送保持手段３００１および第
２の画素データ転送保持手段３００２では第３の画素デ
ータ転送保持手段４０００に保持されていた画素データ
が戻され、第１の画素データ転送保持手段３００１の各
プロセッサエレメント ＰＥ（０，０），ＰＥ（０，１），ＰＥ（０，２）， ＰＥ（１，０），ＰＥ（１，１），ＰＥ（１，２）， ＰＥ（２，０），ＰＥ（２，１）およびＰＥ（２，２）
に、第１サーチウィンドウ２１０内の候補ブロック３１
０の画素データ ｂ（０，０），ｂ（０，１），ｂ（０，２）， ｂ（１，２），ｂ（１，３），ｂ（１，４）， ｂ（２，０），ｂ（２，１）およびｂ（２，２）が記載
順に入力され、ディストーション算出の準備が完了した
ことになり、各プロセッサエレメントＰＥでは、上記準
備が完了する期間ｃ２１からつぎのディストーション算
出が開始される。In the period c19 to the period c21, the first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 3002 store the pixel data held in the third pixel data transfer holding unit 4000. The processor elements PE (0,0), PE (0,1), PE (0,2), PE (1,0), PE (1,1) of the first pixel data transfer holding unit 3001 are returned. , PE (1,2), PE (2,0), PE (2,1) and PE (2,2)
The candidate block 31 in the first search window 210
0 pixel data b (0,0), b (0,1), b (0,2), b (1,2), b (1,3), b (1,4), b (2, 0), b (2, 1) and b (2, 2) are input in the stated order, and the preparation for distortion calculation is completed. In each processor element PE, the next distortion starts from the period c21 when the preparation is completed. Calculation is started.

【０２６０】図６に示されるクロックパルス信号ＣＫ１
の２１クロック目のアップエッヂから３０クロック目の
アップエッヂまでの間の期間ｃ２１，ｃ２２，ｃ２３，
ｃ２４，ｃ２５，ｃ２６，ｃ２７，ｃ２８，ｃ２９にお
いて、各プロセッサエレメントＰＥ（ｘ，ｙ）の各素子
では、第１実施例と同様の演算処理が行われ、ディスト
ーションがそれぞれ求められる。Clock pulse signal CK1 shown in FIG.
, C21, c22, c23, and c23 between the up edge of the 21st clock and the 30th clock.
In c24, c25, c26, c27, c28, and c29, in each element of each processor element PE (x, y), the same arithmetic processing as in the first embodiment is performed, and distortion is obtained.

【０２６１】ここでは、詳しい説明は省略するが、期間
ｃ２９の演算処理が終了したとき、 （奇数） |b(x+2,y+2) - a(5,2)| ＋ |b(x+2,y+1) - a(5,1)| ＋ |b(x+2,y) - a(5,0)| ＋ |b(x+1,y+2) - a(4,2)| ＋ |b(x+1,y+1) - a(4,1)| ＋ |b(x+1,y) - a(4,0)| ＋ |b(x,y+2) - a(3,2)| ＋ |b(x,y+1) - a(3,1)| ＋ |b(x,y) - a(3,0)| ・・・（Ｑ３） （偶数） |b(x+2,y) - a(5,0)| ＋ |b(x+2,y+1) - a(5,1)| ＋ |b(x+2,y+2) - a(5,2)| ＋ |b(x+1,y) - a(4,0)| ＋ |b(x+1,y+1) - a(4,1)| ＋ |b(x+1,y+2) - a(4,2)| ＋ |b(x,y) - a(3,0)| ＋ |b(x,y+1) - a(3,1)| ＋ |b(x,y+2) - a(3,2)| ・・・（Ｑ４） が、各プロセッサエレメントＰＥの加算器５２３０で算
出され、各プロセッサエレメントＰＥのフリップフロッ
プ５２４０へ出力される。Although the detailed description is omitted here, when the arithmetic processing in the period c29 ends, (odd number) | b (x + 2, y + 2) −a (5,2) | + | b (x + 2, y + 1)-a (5,1) | + | b (x + 2, y)-a (5,0) | + | b (x + 1, y + 2)-a (4, 2) | + | b (x + 1, y + 1)-a (4,1) | + | b (x + 1, y)-a (4,0) | + | b (x, y + 2 ) -a (3,2) | + | b (x, y + 1) -a (3,1) | + | b (x, y) -a (3,0) | ... (Q3) ( (Even number) | b (x + 2, y)-a (5,0) | + | b (x + 2, y + 1)-a (5,1) | + | b (x + 2, y + 2 )-a (5,2) | + | b (x + 1, y)-a (4,0) | + | b (x + 1, y + 1)-a (4,1) | + | b (x + 1, y + 2)-a (4,2) | + | b (x, y)-a (3,0) | + | b (x, y + 1)-a (3,1) | + | B (x, y + 2) −a (3,2) | (Q4) is calculated by the adder 5230 of each processor element PE and output to the flip-flop 5240 of each processor element PE. You.

【０２６２】奇数列のプロセッサエレメントＰＥ（ｘ，
ｙ）から出力される上記式（Ｑ３）は、変形すると偶数
列のプロセッサエレメントＰＥ（ｘ，ｙ）から出力され
る上記式（Ｑ４）と同等である。上記式（Ｑ３）および
（Ｑ４）は、図３９に示された第１サーチウィンドウ２
１０内の各候補ブロック３１０と、第２現画像ブロック
１２０とのディストーションを表わす式である。The processor elements PE (x,
The above equation (Q3) output from y) is equivalent to the above equation (Q4) output from the even-numbered row of processor elements PE (x, y) when deformed. The above equations (Q3) and (Q4) correspond to the first search window 2 shown in FIG.
10 is an expression representing the distortion between each candidate block 310 in 10 and the second current image block 120.

【０２６３】以下の説明では、上記式（Ｑ３），（Ｑ
４）をＤ２（ｘ，ｙ）とし、第１実施例で算出された、
第１サーチウィンドウ２１０内の各候補ブロック３１０
と、第１現画像ブロック１１０とのディストーションを
Ｄ１（ｘ，ｙ）とする。以上の動作で各プロセッサエレ
メント ＰＥ（０，０），ＰＥ（０，１），ＰＥ（０，２）， ＰＥ（１，０），ＰＥ（１，１），ＰＥ（１，２）， ＰＥ（２，０），ＰＥ（２，１）およびＰＥ（２，２）
における各ディストーション Ｄ２（０，０），Ｄ２（０，１），Ｄ２（０，２）， Ｄ２（１，０），Ｄ２（１，１），Ｄ２（１，２）， Ｄ２（２，０），Ｄ２（２，１）およびＤ２（２，２）
が算出されたことになり、各プロセッサエレメントＰＥ
の出力端子Ｄｏを介して類似ブロック特定手段６０００
へ出力される。In the following description, the above equations (Q3) and (Q
4) is D2 (x, y), and is calculated in the first embodiment.
Each candidate block 310 in the first search window 210
, And the distortion with the first current image block 110 is D1 (x, y). By the above operation, each processor element PE (0,0), PE (0,1), PE (0,2), PE (1,0), PE (1,1), PE (1,2), PE (2,0), PE (2,1) and PE (2,2)
, D2 (0,0), D2 (0,1), D2 (0,2), D2 (1,0), D2 (1,1), D2 (1,2), D2 (2,0) ), D2 (2,1) and D2 (2,2)
Is calculated, and each processor element PE
Similar block specifying means 6000 via the output terminal Do
Output to

【０２６４】つぎに、ディストーション算出手段５００
０において算出され保持されている各プロセッサエレメ
ントＰＥ毎のディストーションを類似ブロック特定手段
６０００へ転送する作用についても第１実施例と同様で
あり、詳しい説明は省略するが、タイムチャートの図
７，図８に示すように、期間ｃ２９においてパルス信号
ＬＤ１が１となり、各プロセッサエレメントＰＥのセレ
クタ５３１０では第２データ入力端子Ｂが選択され、パ
ルス信号ＣＫ２の３０クロック目に同期して、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）で算出されたディストー
ションＤ２（ｘ，ｙ）が各プロセッサエレメントＰＥ
（ｘ，ｙ）の出力端子Ｄｏを介して類似ブロック特定手
段６０００あるいは各プロセッサエレメントＰＥ（ｘ−
１，ｙ）へ出力される。Next, the distortion calculating means 500
The operation of transferring the distortion calculated for each processor element PE and held for each processor element PE to the similar block specifying means 6000 is also the same as that of the first embodiment, and detailed description is omitted, but FIGS. As shown in FIG. 8, the pulse signal LD1 becomes 1 during the period c29, the second data input terminal B is selected by the selector 5310 of each processor element PE, and each processor element PE is synchronized with the 30th clock of the pulse signal CK2. The distortion D2 (x, y) calculated by (x, y) is calculated for each processor element PE.
The similar block specifying means 6000 or each processor element PE (x-
1, y).

【０２６５】期間ｃ３０から再び、パルス信号ＬＤ１は
０となるため、各プロセッサエレメントＰＥ（ｘ，ｙ）
のセレクタ５３１０では第１データ入力端子Ａが選択さ
れ、パルス信号ＣＫ２の３１クロック目，３２クロック
目に同期して、各プロセッサエレメントＰＥ（ｘ＋１，
ｙ）およびＰＥ（ｘ＋２，ｙ）で算出されたディストー
ションＤ２（ｘ＋１，ｙ）およびＤ２（ｘ＋２，ｙ）が
それぞれ各プロセッサエレメントＰＥ（ｘ，ｙ）の出力
端子Ｄｏを介して順次、類似ブロック特定手段６０００
へ出力される。Since the pulse signal LD1 becomes 0 again from the period c30, each of the processor elements PE (x, y)
Selector 5310 selects the first data input terminal A, and in synchronization with the 31st clock and the 32nd clock of the pulse signal CK2, each processor element PE (x + 1,
y) and the distortions D2 (x + 1, y) and D2 (x + 2, y) calculated by PE (x + 2, y) are sequentially specified through the output terminal Do of each processor element PE (x, y). Means 6000
Output to

【０２６６】つぎに、類似ブロック特定手段６０００に
おいて最小ディストーションおよび動きベクトルを求め
る作用についても第１実施例と同様であり、詳しい説明
は省略するが、タイムチャートの図１０に示すように、
類似ブロック特定手段６０００では、期間ｃ３１から期
間ｃ３４までの間に最小ディストーションおよび動きベ
クトルが求められ、パルス信号ＣＫ２の３４クロック目
の立ち下がりに同期して、パルス信号ＳＭＶ１が１とな
るため、類似ブロック特定手段６０００の最小ディスト
ーション検出ユニット６１００のセレクタ付きフリップ
フロップ６１８０，類似ブロック特定手段６０００の動
きベクトル垂直成分検出ユニット６２００のセレクタ付
きフリップフロップ６２８０および類似ブロック特定手
段６０００の動きベクトル水平成分検出ユニット６３０
０のセレクタ付きフリップフロップ６３８０では、信号
入力端子Ｅに信号１が入力されるため、セレクタ９１１
０の信号入力端子Ｓに１が入力され、セレクタ９１１０
の第２データ入力端子Ｂとデータ出力端子Ｙが電気的に
接続され、フリップフロップ９１２０のデータ入力端子
ＡにＤ２（２，０），データ−１およびデータ−２がそ
れぞれ入力される。Next, the operation for obtaining the minimum distortion and the motion vector in the similar block specifying means 6000 is the same as that in the first embodiment, and the detailed description is omitted, but as shown in FIG.
In the similar block specifying unit 6000, the minimum distortion and the motion vector are obtained from the period c31 to the period c34, and the pulse signal SMV1 becomes 1 in synchronization with the falling of the 34th clock of the pulse signal CK2. The flip-flop with selector 6180 of the minimum distortion detecting unit 6100 of the block specifying unit 6000, the flip-flop with selector 6280 of the motion vector vertical component detecting unit 6200 of the similar block specifying unit 6000, and the motion vector horizontal component detecting unit 630 of the similar block specifying unit 6000.
In the flip-flop 6380 with the selector of 0, since the signal 1 is input to the signal input terminal E, the selector 911
1 is input to the 0 signal input terminal S, and the selector 9110
Is electrically connected to the second data input terminal B, and the data input terminal A of the flip-flop 9120 receives D2 (2,0), data-1 and data-2, respectively.

【０２６７】次いで、パルス信号ＣＫ２の３５クロック
目に同期して、類似ブロック特定手段６０００の最小デ
ィストーション検出ユニット６１００のセレクタ付きフ
リップフロップ６１８０，類似ブロック特定手段６００
０の動きベクトル垂直成分検出ユニット６２００のセレ
クタ付きフリップフロップ６２８０および類似ブロック
特定手段６０００の動きベクトル水平成分検出ユニット
６３００のセレクタ付きフリップフロップ６３８０で
は、フリップフロップ９１２０に入力データＤ２（２，
１），データ−１およびデータ−２がそれぞれラッチさ
れ、データ出力端子Ｙから出力され、最小ディストーシ
ョンＭｉｎＤｉｓとしてＤ２（２，０）が、動きベクト
ル垂直成分ＭＶｙとしてデータ−１が、動きベクトル水
平成分ＭＶｘとしてデータ−２がデータ出力端子Ｏを介
して出力される。Next, in synchronization with the 35th clock of the pulse signal CK2, the flip-flop with selector 6180 of the minimum distortion detection unit 6100 of the similar block specifying unit 6000 and the similar block specifying unit 600
In the flip-flop 6280 with selector of the motion vector vertical component detection unit 6200 of 0 and the flip-flop 6380 with selector of the motion vector horizontal component detection unit 6300 of the similar block specifying means 6000, the input data D2 (2,
1), data-1 and data-2 are respectively latched and output from the data output terminal Y, D2 (2,0) as the minimum distortion MinDis, data-1 as the motion vector vertical component MVy, and the motion vector horizontal component Data-2 is output via the data output terminal O as MVx.

【０２６８】以上により、第１サーチウィンドウ２１０
内の各候補ブロック３１０と第２現画像ブロック１２０
に対応する最小ディストーションＭｉｎＤｉｓＤ２
（２，０）と動きベクトル（−２，−１）が求まる。し
たがって、類似ブロック特定手段６０００により、第１
サーチウインドウ２１０内の候補ブロック３１０と第１
現画像ブロック１１０との間の最小ディストーションＭ
ｉｎＤｉｓＤ１（２，１）および最小ディストーション
に対応する動きベクトルＭＶｘ，ｙ（２，０）および第
１サーチウインドウ２１０内の候補ブロック３１０と第
２現画像ブロック１２０との間の最小ディストーション
ＭｉｎＤｉｓＤ２（２，０）および最小ディストーショ
ンに対応する動きベクトルＭＶｘ，ｙ（−２，−１）が
算出されたことになる。Thus, the first search window 210
In each of the candidate blocks 310 and the second current image block 120
Distortion MinDisD2 corresponding to
(2, 0) and the motion vector (−2, −1) are obtained. Therefore, the similar block specifying means 6000 sets the first
The candidate block 310 in the search window 210 and the first
Minimum distortion M with current image block 110
The motion vector MVx, y (2,0) corresponding to inDisD1 (2,1) and the minimum distortion, and the minimum distortion MinDisD2 (2,2) between the candidate block 310 and the second current image block 120 in the first search window 210. 0) and the motion vector MVx, y (−2, −1) corresponding to the minimum distortion.

【０２６９】以上の処理をまとめ、第１実施例の処理と
ともに第２実施例のパイプライン処理の流れを時系列で
図４０に示す。同図に示すように、処理工程は大きく分
けて、現画像データ出力手段１０００による現画像ブロ
ックの画素データの準備および参照画像データ記憶手段
２０００による参照画像の候補ブロックを含むサーチウ
ィンドウの画素データを準備し、これらを入出力し、転
送保持する工程とディストーション算出手段５０００に
よるディストーション算出工程と第３の画素データ転送
保持手段４０００により保持されていた画素データの戻
し工程と類似ブロック特定手段６０００による最小ディ
ストーションと動きベクトルの特定および出力工程とに
分類される。The above processing is summarized, and the flow of the pipeline processing of the second embodiment together with the processing of the first embodiment is shown in time series in FIG. As shown in the figure, the processing steps are roughly divided into preparation of pixel data of a current image block by a current image data output unit 1000 and pixel data of a search window including a candidate block of a reference image by a reference image data storage unit 2000. Preparing, inputting / outputting, transferring and holding these, a distortion calculating step by the distortion calculating means 5000, a returning step of the pixel data held by the third pixel data transfer holding means 4000, and a minimum by the similar block specifying means 6000. Distortion and motion vector identification and output are classified.

【０２７０】これらの工程はそれぞれ、信号出力ユニッ
ト８０００からの制御信号により制御されており、現画
像データ出手段１０００による現画像ブロックの画素デ
ータの準備および参照画像データ記憶手段２０００によ
る参照画像の候補ブロックを含むサーチウィンドウの画
素データを準備し、これらを入出力し、転送保持する工
程はクロックパルス信号ＣＫ１およびパルス信号ＳＬに
より制御され、ディストーション算出手段５０００によ
るディストーション算出工程はクロックパルス信号ＣＫ
１およびパルス信号ＳＬおよびパルス信号ＬＤ１により
制御され、第３の画素データ転送保持手段４０００によ
り保持されていた画素データの戻し工程はクロックパル
ス信号ＣＫ１およびパルス信号ＳＲにより制御され、類
似ブロック特定手段６０００による最小ディストーショ
ンと動きベクトルの特定および出力工程はパルス信号Ｃ
Ｋ２，パルス信号ＬＤ２およびパルス信号ＳＭＶ１によ
り制御される。Each of these steps is controlled by a control signal from the signal output unit 8000. The preparation of the pixel data of the current image block by the current image data output unit 1000 and the reference image candidate by the reference image data storage unit 2000 The process of preparing the pixel data of the search window including the block, inputting / outputting and transferring and holding the data is controlled by the clock pulse signal CK1 and the pulse signal SL.
1 and the pulse signal SL and the pulse signal LD1, and the process of returning the pixel data held by the third pixel data transfer holding unit 4000 is controlled by the clock pulse signal CK1 and the pulse signal SR. The process of identifying and outputting the minimum distortion and motion vector by the pulse signal C
K2, controlled by a pulse signal LD2 and a pulse signal SMV1.

【０２７１】図４０に示すように、上記信号により各工
程は順次処理を行う。上記工程をここで仮に、画素デー
タ準備工程，ディストーション算出工程，画素データ戻
し工程および類似ブロック特定工程と呼ぶことにする
と、画素データ準備工程はクロックパルス信号ＣＫ１の
１クロック目より第１サーチウィンドウ２１０内の各候
補ブロック３１０の画素データを準備開始し、以後同様
にして、クロックパルス信号ＣＫ１の２０クロックを１
サイクルとして第２サーチウィンドウ２２０内の候補ブ
ロック３２０，第３サーチウィンドウ２３０内の候補ブ
ロック３３０，．．．の画素データを入力する。さらに
画素データ準備工程はクロックパルス信号ＣＫ１の７ク
ロック目より第１現画像ブロック１１０の画素データを
準備開始し、ついで、クロックパルス信号ＣＫ１の１８
クロック目より第２現画像ブロック１２０の画素データ
を準備開始し、ついで、クロックパルス信号ＣＫ１の９
クロック後の２７クロック目より第２現画像ブロックの
画素データを再び、準備開始し、以後同様にして、クロ
ックパルス信号ＣＫ１の２０クロックを１サイクルとし
て第３現画像ブロック１３０，第４現画像ブロック１４
０，．．．の画素データを２度づつ入力する。As shown in FIG. 40, each step is sequentially processed by the above signals. If the above steps are referred to as a pixel data preparation step, a distortion calculation step, a pixel data return step, and a similar block identification step, the pixel data preparation step starts with the first search window 210 starting from the first clock of the clock pulse signal CK1. , The preparation of the pixel data of each candidate block 310 is started, and thereafter, 20 clocks of the clock pulse signal CK1 are set to 1
As a cycle, the candidate blocks 320 in the second search window 220, the candidate blocks 330 in the third search window 230,. . . Is input. Further, in the pixel data preparation step, the preparation of the pixel data of the first current image block 110 is started from the seventh clock of the clock pulse signal CK1.
The preparation of the pixel data of the second current image block 120 is started from the clock, and the 9th of the clock pulse signal CK1 is started.
The preparation of the pixel data of the second current image block is started again from the 27th clock after the clock, and thereafter, similarly, the 20th clock of the clock pulse signal CK1 is regarded as one cycle, and the third current image block 130 and the fourth current image block are similarly performed. 14
0,. . . Are input twice.

【０２７２】ディストーション算出工程はパルス信号Ｃ
Ｌによりディストーション算出手段５０００の加算器５
２３０のデータがクリアされ、ディストーション算出が
開始され、パルス信号ＬＤ１により算出されたディスト
ーションが類似ブロック特定手段６０００へ出力され
る。したがって、第１サーチウィンドウ２１０内の候補
ブロック３１０と第１現画像ブロック１１０のディスト
ーションＤ１が期間ｃ１０から期間ｃ１８までの間に算
出され、第１サーチウィンドウ２１０内の候補ブロック
３１０と第２現画像ブロック１２０のディストーション
Ｄ２が期間ｃ２１から期間ｃ２９までの間に算出され、
以後同様にして、クロックパルス信号ＣＫ１の２０クロ
ックを１サイクルとして第２サーチウィンドウ２２０内
の候補ブロック３２０と第２現画像ブロック１２０のデ
ィストーション算出，さらに第３現画像ブロック１３０
のディストーション算出，第３サーチウィンドウ２３０
内の候補ブロック３３０と第３現画像ブロック１３０の
ディストーション算出，さらに第４現画像ブロック１４
０のディストーション算出，．．．とディストーション
算出が行われ各ディストーションが出力される。In the distortion calculation step, the pulse signal C
L, the adder 5 of the distortion calculating means 5000
The data of 230 is cleared, the distortion calculation is started, and the distortion calculated by the pulse signal LD1 is output to the similar block specifying means 6000. Accordingly, the distortion D1 between the candidate block 310 in the first search window 210 and the first current image block 110 is calculated from the period c10 to the period c18, and the candidate block 310 and the second current image in the first search window 210 are calculated. The distortion D2 of the block 120 is calculated from the period c21 to the period c29,
Thereafter, similarly, the distortion of the candidate block 320 and the second current image block 120 in the second search window 220 in the second search window 220 is calculated using the 20 clocks of the clock pulse signal CK1 as one cycle.
, Distortion search, third search window 230
, The distortion of the candidate block 330 and the third current image block 130, and the fourth current image block 14
0 distortion calculation,. . . Is calculated, and each distortion is output.

【０２７３】画素データ戻し工程はパルス信号ＳＲによ
り第３の画素データ転送保持手段４０００に保持されて
いた画素データを第１の画素データ転送保持手段３００
１および第２の画素データ転送保持手段３００２へ戻
し、上記ディストーション算出工程で１度算出に用いた
候補ブロックの画素データを、再び、参照画像データ記
憶手段２０００より入力転送処理することなく、ディス
トーション算出を行うことができる。In the pixel data return step, the pixel data held in the third pixel data transfer holding means 4000 is converted to the first pixel data transfer holding means 300 by the pulse signal SR.
Returning to the first and second pixel data transfer holding means 3002, the pixel data of the candidate block used once in the distortion calculation step is subjected to the distortion calculation without the input transfer processing from the reference image data storage means 2000 again. It can be performed.

【０２７４】類似ブロック特定工程はパルス信号ＬＤ２
により類似ブロック特定手段６０００より転送されたデ
ィストーションを入力し、最小ディストーションおよび
動きベクトルを特定し、パルス信号ＳＭＶ１によりこれ
らを出力する。したがって、第１サーチウィンドウ２１
０内の候補ブロック３１０と第１現画像ブロック１１０
の最小ディストーションＤ１および動きベクトルが期間
ｃ２４から期間ｃ３４までの間に出力され、第１サーチ
ウィンドウ２１０内の候補ブロック３１０と第２現画像
ブロック１２０の最小ディストーションＤ２および動き
ベクトルが期間ｃ３５から期間ｃ４３までの間に出力さ
れ、以後同様にして、クロックパルス信号ＣＫ１の２０
クロックを１サイクルとして第２サーチウィンドウ２２
０内の候補ブロック３２０と第２現画像ブロック１２０
の最小ディストーションＤ３および動きベクトル，さら
に第３現画像ブロック１３０の最小ディストーションＤ
４および動きベクトル，第３サーチウィンドウ２３０内
の候補ブロック３３０と第３現画像ブロック１３０の最
小ディストーションＤ５および動きベクトル，さらに第
４現画像ブロック１４０の最小ディストーションＤ６お
よび動きベクトル，．．．と最小ディストーションおよ
び動きベクトルの特定が行われ最小ディストーションお
よび動きベクトルが出力される。The similar block specifying step includes the pulse signal LD2.
To input the distortion transferred from the similar block specifying means 6000, specify the minimum distortion and the motion vector, and output them by the pulse signal SMV1. Therefore, the first search window 21
0 and the first current image block 110
Is output during the period c24 to the period c34, and the minimum distortion D2 and the motion vector of the candidate block 310 and the second current image block 120 in the first search window 210 are changed from the period c35 to the period c43. Until the clock pulse signal CK1
Using the clock as one cycle, the second search window 22
0 and the second current image block 120
, The minimum distortion D3 and the motion vector of the third current image block 130.
4 and the motion vector, the minimum distortion D5 and the motion vector of the candidate block 330 and the third current image block 130 in the third search window 230, and the minimum distortion D6 and the motion vector of the fourth current image block 140,. . . Then, the minimum distortion and the motion vector are specified, and the minimum distortion and the motion vector are output.

【０２７５】図４１は、本発明に係る動きベクトル探索
装置の第３実施例を示す図である。同図に示すように、
動きベクトル探索装置は、第１実施例および第２実施例
に加えて、参照画像データ記憶手段２０００から、第１
の画素データ転送保持手段３００１および第２の画素デ
ータ転送保持手段３００２へ入力保持された画素データ
を記憶する高速転送記憶手段７０００を具備することを
特徴とするものである。FIG. 41 is a diagram showing a third embodiment of the motion vector search device according to the present invention. As shown in the figure,
The motion vector search device includes a first image data storage unit 2000 in addition to the first and second embodiments.
And a high-speed transfer storage unit 7000 for storing the pixel data input and held to the pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 3002.

【０２７６】高速転送記憶手段７０００は、参照画像デ
ータ記憶手段２０００から第１の画素データ転送保持手
段３００１および第２の画素データ転送保持手段３００
２へ画素データが入力されるとき、同時に画素データを
記憶し、記憶したサーチウィンドウの画素データを参照
画像データ記憶手段２０００からのデータ転送速度より
大きい転送速度で、第１の画素データ転送保持手段３０
０１および第２の画素データ転送保持手段３００２に供
給するものである。The high-speed transfer storage unit 7000 is provided from the reference image data storage unit 2000 to the first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 300.
When the pixel data is input to the second pixel data storage unit, the pixel data is simultaneously stored and the stored pixel data of the search window is stored in the first pixel data transfer holding unit at a transfer speed higher than the data transfer speed from the reference image data storage unit 2000. 30
01 and the second pixel data transfer holding unit 3002.

【０２７７】これにより、参照画像データ記憶手段２０
００に入力された後、一旦、削除され再度、入力される
画素データを、より迅速に第１の画素データ転送保持手
段３００１および第２の画素データ転送保持手段３００
２へ入力することが可能となる。高速転送記憶手段７０
００は従来のキャッシュメモリ等でも良く、その構成に
ついては、ここでは特に規定しない。As a result, the reference image data storage means 20
After the pixel data is input to the first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 300, the pixel data is deleted once and input again.
2 can be input. High-speed transfer storage means 70
00 may be a conventional cache memory or the like, and its configuration is not particularly defined here.

【０２７８】詳しく説明すると、第１実施例および第２
実施例で示したように、クロックパルス信号ＣＫ１の１
８クロック目において、図３５に示すように、第１の画
素データ転送保持手段３００１および第２の画素データ
転送保持手段３００２の各プロセッサエレメントＰＥ
（１，０），ＰＥ（１，１），ＰＥ（１，２），ＰＥ
（２，０），ＰＥ（２，１），ＰＥ（２，２），垂直サ
イドレジスタＶＳ（１，３），ＶＳ（１，４），ＶＳ
（２，３），ＶＳ（２，４），および入力レジスタＩＲ
（３，０），ＩＲ（３，１），ＩＲ（３，２），ＩＲ
（３，３）およびＩＲ（３，４）には、第２サーチウィ
ンドウ２２０内の複数の候補ブロック３２０の画素デー
タｂ（３，０），ｂ（３，１），ｂ（３，２），ｂ
（４，２），ｂ（４，３），ｂ（４，４），ｂ（３，
３），ｂ（３，４），ｂ（４，０），ｂ（４，１），ｂ
（５，０），ｂ（５，１），ｂ（５，２），ｂ（５，
３）およびｂ（５，４）が入力されている。To be more specific, the first embodiment and the second embodiment
As described in the embodiment, 1 of the clock pulse signal CK1 is used.
At the eighth clock, as shown in FIG. 35, each processor element PE of the first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 3002
(1, 0), PE (1, 1), PE (1, 2), PE
(2, 0), PE (2, 1), PE (2, 2), vertical side register VS (1, 3), VS (1, 4), VS
(2, 3), VS (2, 4), and input register IR
(3,0), IR (3,1), IR (3,2), IR
The pixel data b (3,0), b (3,1), b (3,2) of the plurality of candidate blocks 320 in the second search window 220 are included in (3,3) and IR (3,4). , B
(4,2), b (4,3), b (4,4), b (3,
3), b (3, 4), b (4, 0), b (4, 1), b
(5,0), b (5,1), b (5,2), b (5,
3) and b (5, 4) are input.

【０２７９】つまり、これらの画素データはこの時点ま
でに、同時に高速転送記憶手段７０００にも入力され、
記憶される。ついで、クロックパルス信号ＣＫ１の２１
クロック目より、再び、第１の画素データ転送保持手段
３００１および第２の画素データ転送保持手段３００２
へ入力されるとき、第１実施例および第２実施例とは異
なり、参照画像データ記憶手段２０００からではなく、
高速転送記憶手段７０００から上記第２サーチウィンド
ウ２２０内の複数の候補ブロック３２０の画素データを
入力するものである。That is, these pixel data are simultaneously input to the high-speed transfer storage means 7000 by this time.
It is memorized. Next, 21 of the clock pulse signal CK1
From the clock, the first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 3002 again
Is input from the reference image data storage unit 2000, unlike the first and second embodiments.
The pixel data of the plurality of candidate blocks 320 in the second search window 220 is input from the high-speed transfer storage unit 7000.

【０２８０】同様にして、クロックパルス信号ＣＫ１の
３０クロック目から３９クロック目までの間に第１の画
素データ転送保持手段３００１および第２の画素データ
転送保持手段３００２へ入力保持された第３サーチウィ
ンドウ２３０内の複数の候補ブロック３３０の画素デー
タは、同時に高速転送記憶手段７０００へも入力され、
記憶される。Similarly, the third search input and held to the first pixel data transfer holding means 3001 and the second pixel data transfer holding means 3002 during the 30th clock to the 39th clock of the clock pulse signal CK1. The pixel data of the plurality of candidate blocks 330 in the window 230 are also input to the high-speed transfer storage unit 7000 at the same time,
It is memorized.

【０２８１】ついで、クロックパルス信号ＣＫ１の４１
クロック目より、再び、第１の画素データ転送保持手段
３００１および第２の画素データ転送保持手段３００２
へ高速転送記憶手段７０００から上記第３サーチウィン
ドウ２３０内の複数の候補ブロック３３０の画素データ
を入力するものである。図４２〜図４３は、本発明に係
る動きベクトル探索装置の第４実施例を示す図である。
図４２に示すように、動きベクトル探索装置は、第１実
施例あるいは第３実施例と同様の手段からなるものであ
る。Next, 41 of the clock pulse signal CK1
From the clock, the first pixel data transfer holding unit 3001 and the second pixel data transfer holding unit 3002 again
The pixel data of a plurality of candidate blocks 330 in the third search window 230 is input from the high-speed transfer storage unit 7000. 42 to 43 are diagrams showing a fourth embodiment of the motion vector search device according to the present invention.
As shown in FIG. 42, the motion vector search device comprises the same means as in the first embodiment or the third embodiment.

【０２８２】現画像ブロックの画素データのサイズをＮ
行Ｍ列とするとき、前述の実施例においてはＮ＝３，Ｍ
＝３とＭが奇数であったが、第４実施例においてはＮ＝
３，Ｍ＝４とＭが偶数であるとする。図４２における第
１の画素データ転送保持手段３００１，第２の画素デー
タ転送保持手段３００２，第３の画素データ転送保持手
段４０００およびディストーション算出手段５０００
は、１２個のプロセッサエレメント ＰＥ（０，０），ＰＥ（０，１），ＰＥ（０，２）， ＰＥ（１，０），ＰＥ（１，１），ＰＥ（１，２）， ＰＥ（２，０），ＰＥ（２，１），ＰＥ（２，２）， ＰＥ（３，０），ＰＥ（３，１），ＰＥ（３，２）， ８個の垂直サイドレジスタ ＶＳ（０，３），ＶＳ（０，４）， ＶＳ（１，３），ＶＳ（１，４）， ＶＳ（２，３），ＶＳ（２，４）， ＶＳ（３，３），ＶＳ（３，４）， １５個の水平サイドレジスタ ＨＳ（−３，０），ＨＳ（−３，１），ＨＳ（−３，
２），ＨＳ（−３，３），ＨＳ（−３，４）， ＨＳ（−２，０），ＨＳ（−２，１），ＨＳ（−２，
２），ＨＳ（−２，３），ＨＳ（−２，４）， ＨＳ（−１，０），ＨＳ（−１，１），ＨＳ（−１，
２），ＨＳ（−１，３），ＨＳ（−１，４）、並びに、
５個の入力レジスタＩＲ（３，０），ＩＲ（３，１），
ＩＲ（３，２），ＩＲ（３，３），ＩＲ（３，４）を有
している。The size of the pixel data of the current image block is set to N
When the number of rows is M, N = 3 and M in the above embodiment.
= 3 and M were odd numbers, but in the fourth embodiment, N =
3, M = 4 and M is an even number. 42. First pixel data transfer holding unit 3001, second pixel data transfer holding unit 3002, third pixel data transfer holding unit 4000 and distortion calculating unit 5000 in FIG.
Are the 12 processor elements PE (0,0), PE (0,1), PE (0,2), PE (1,0), PE (1,1), PE (1,2), PE (2,0), PE (2,1), PE (2,2), PE (3,0), PE (3,1), PE (3,2), 8 vertical side registers VS (0 , 3), VS (0, 4), VS (1, 3), VS (1, 4), VS (2, 3), VS (2, 4), VS (3, 3), VS (3, 4), 15 horizontal side registers HS (-3,0), HS (-3,1), HS (-3,
2), HS (−3, 3), HS (−3, 4), HS (−2, 0), HS (−2, 1), HS (−2,
2), HS (−2, 3), HS (−2, 4), HS (−1, 0), HS (−1, 1), HS (−1, 1)
2), HS (-1,3), HS (-1,4), and
Five input registers IR (3,0), IR (3,1),
IR (3,2), IR (3,3) and IR (3,4).

【０２８３】つまり、水平サイドレジスタＨＳの数は
（Ｍ−１）×Ｎ個からなることになる。このように、現
画像ブロックの画素データのサイズをＮ行Ｍ列とすると
き、Ｍが奇数であるときは、水平サイドレジスタＨＳは
Ｍ×Ｎ個からなり、Ｍが偶数であるときは、水平サイド
レジスタＨＳは（Ｍ−１）×Ｎ個からなる。That is, the number of horizontal side registers HS is (M-1) × N. As described above, when the size of the pixel data of the current image block is N rows and M columns, the horizontal side register HS is composed of M × N when M is odd, and when M is even, the horizontal side register HS is horizontal. The number of side registers HS is (M-1) × N.

【０２８４】また、ディストーション算出手段５０００
の各プロセッサエレメントＰＥ（ｘ，ｙ）の接続におい
て、第１実施例と異なる点は、減算器５２１０の第１デ
ータ入力端子Ａは同じプロセッサエレメントＰＥ（ｘ，
ｙ）のフリップフロップ３１２０のデータ出力端子に電
気的に接続され、第２データ入力端子Ｂは奇数列の各プ
ロセッサエレメントにおいては、現画像データ出力手段
１０００のフリップフロップ１２５０のデータ出力端子
に入力端子Ｘを介して電気的に接続され、偶数列の各プ
ロセッサエレメントにおいては、現画像データ出力手段
１０００のフリップフロップ１１４０のデータ出力端子
に入力端子Ｘを介して電気的に接続されている。Also, the distortion calculating means 5000
Is different from the first embodiment in that the first data input terminal A of the subtractor 5210 is connected to the same processor element PE (x, y).
y) is electrically connected to the data output terminal of the flip-flop 3120, and the second data input terminal B is connected to the data output terminal of the flip-flop 1250 of the current image data output means 1000 in each of the odd-numbered processor elements. Each of the processor elements in the even columns is electrically connected to the data output terminal of the flip-flop 1140 of the current image data output unit 1000 via the input terminal X.

【０２８５】言換えれば、現画像データ出力手段１００
０のデータ出力端子とプロセッサエレメントＰＥの入力
端子Ｘの接続において、奇数列と偶数列で接続が逆にな
る。また、第１実施例のように、ディストーション算出
手段５０００および類似ブロック特定手段６０００にお
いて、ディストーションが右から左の各プロセッサエレ
メントＰＥへ伝送され、プロセッサエレメントＰＥ
（０，０），ＰＥ（０，１），ＰＥ（０，２）の出力端
子Ｄｏを介して、類似ブロック特定手段６０００の比較
器６１１０へ出力されるように構成しても良いが、本実
施例においては、図４２に示すようにディストーション
は下から上の各プロセッサエレメントＰＥへ伝送される
ものとし、プロセッサエレメントＰＥ（０，０），ＰＥ
（１，０），ＰＥ（２，０），ＰＥ（３，０）出力端子
Ｄｏを介して、類似ブロック特定手段６０００の比較器
６１１０へ出力されるものとする。In other words, the current image data output means 100
In the connection between the data output terminal of 0 and the input terminal X of the processor element PE, the connection is reversed between the odd columns and the even columns. Further, as in the first embodiment, in the distortion calculating means 5000 and the similar block specifying means 6000, the distortion is transmitted to each processor element PE from right to left, and the processor element PE
It may be configured to output to the comparator 6110 of the similar block specifying means 6000 via the output terminal Do of (0,0), PE (0,1), PE (0,2). In this embodiment, as shown in FIG. 42, it is assumed that the distortion is transmitted from the bottom to the top processor elements PE, and the processor elements PE (0,0), PE
It is assumed that the signal is output to the comparator 6110 of the similar block specifying means 6000 via the (1,0), PE (2,0), PE (3,0) output terminal Do.

【０２８６】つまり、類似ブロック特定手段６０００の
構成機器の比較器６１１０、並びに、ディストーション
算出手段５０００の各プロセッサエレメントＰＥおよび
類似ブロック特定手段６０００の各構成機器間の接続に
おいて、以下に示す部分が第１実施例と異なる。類似ブ
ロック特定手段６０００の最小ディストーション検出ユ
ニット６１００の比較器６１１０は、データ入力端子Ａ
０，Ａ１，Ａ２，Ａ３，データ出力端子ＭおよびＹを有
し、データ入力端子Ａ０，Ａ１，Ａ２，Ａ３に入力され
たデータの中で最小の値を持つデータＬＭＤｉｓを出力
端子Ｙから出力し、最小の値を持つデータの入力された
入力端子がＡ０ならば０を、Ａ１ならば１を、Ａ２なら
ば２を、Ａ３ならば３をＬＭＶｙとしてデータ出力端子
Ｍから出力するものである。In other words, in the connection between the comparators 6110 of the constituent devices of the similar block specifying means 6000 and the respective processor elements PE of the distortion calculating means 5000 and the respective constituent devices of the similar block specifying means 6000, the following parts are the following. Different from the first embodiment. The comparator 6110 of the minimum distortion detection unit 6100 of the similar block specifying means 6000 has a data input terminal A
0, A1, A2, A3, data output terminals M and Y, and data LMDis having the minimum value among the data input to the data input terminals A0, A1, A2, A3 are output from the output terminal Y. When the input terminal to which the data having the minimum value is input is A0, 0 is output if A1, 1 is output if A1, 2 is output if A2, and 3 is output as LMVy if A3.

【０２８７】ディストーション算出手段５０００の各プ
ロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ５３１０
の第１データ入力端子Ａは、一つ下側に位置する別のプ
ロセッサエレメントＰＥ（ｘ，ｙ−１）のフリップフロ
ップ５３２０のデータ出力端子Ｙに入力端子Ｄｉを介し
て電気的に接続され、類似ブロック特定手段６０００の
最小ディストーション検出ユニット６１００の比較器６
１１０のデータ入力端子Ａ０は、プロセッサエレメント
ＰＥ（０，０）のフリップフロップ５３２０のデータ出
力端子Ｙに、プロセッサエレメントＰＥ（０，０）の出
力端子Ｄｏを介して電気的に接続され、データ入力端子
Ａ１は、プロセッサエレメントＰＥ（１，０）のフリッ
プフロップ５３２０のデータ出力端子Ｙに、プロセッサ
エレメントＰＥ（１，０）の出力端子Ｄｏを介して電気
的に接続され、データ入力端子Ａ２は、プロセッサエレ
メントＰＥ（２，０）のフリップフロップ５３２０のデ
ータ出力端子Ｙに、プロセッサエレメントＰＥ（２，
０）の出力端子Ｄｏを介して電気的に接続され、データ
入力端子Ａ３は、プロセッサエレメントＰＥ（３，０）
のフリップフロップ５３２０のデータ出力端子Ｙに、プ
ロセッサエレメントＰＥ（３，０）の出力端子Ｄｏを介
して電気的に接続されている。The selector 5310 of each processor element PE (x, y) of the distortion calculating means 5000
The first data input terminal A is electrically connected to the data output terminal Y of the flip-flop 5320 of another processor element PE (x, y-1) located one lower side via the input terminal Di, Comparator 6 of minimum distortion detection unit 6100 of similar block specifying means 6000
The data input terminal A0 of 110 is electrically connected to the data output terminal Y of the flip-flop 5320 of the processor element PE (0, 0) via the output terminal Do of the processor element PE (0, 0). The terminal A1 is electrically connected to the data output terminal Y of the flip-flop 5320 of the processor element PE (1, 0) via the output terminal Do of the processor element PE (1, 0). The data output terminal Y of the flip-flop 5320 of the processor element PE (2,0) is connected to the processor element PE (2,0).
0), and the data input terminal A3 is electrically connected to the processor element PE (3, 0).
Is electrically connected to the data output terminal Y of the flip-flop 5320 via the output terminal Do of the processor element PE (3, 0).

【０２８８】また、信号出力ユニット８０００において
は出力信号のタイミングが第１実施例と異なる。各信号
の意味は第１実施例と同じである。図４３に出力信号の
タイミングの概略と、パイプライン処理工程を示す。信
号出力ユニット８０００の各信号出力端子Ｐ１〜Ｐ９か
ら出力される各信号は、以下のとおりである。In the signal output unit 8000, the timing of the output signal is different from that in the first embodiment. The meaning of each signal is the same as in the first embodiment. FIG. 43 shows an outline of the timing of the output signal and a pipeline processing step. The signals output from the signal output terminals P1 to P9 of the signal output unit 8000 are as follows.

【０２８９】第１信号出力端子Ｐ１から出力される信号
は、クロックパルス信号ＣＫ１であり、第１実施例と同
様の仕様である。第２信号出力端子Ｐ２から出力される
信号は、パルス信号ＣＫ２で、第１実施例と同様の仕様
である。第３信号出力端子Ｐ３から出力される信号はパ
ルス信号ＳＬで、クロックパルス信号ＣＫ１の１クロッ
ク目が出力される前に、クロックパルス信号の立ち下が
りに同期して出力され、クロックパルス信号ＣＫ１の２
倍のパルス幅で、以後、クロックパルス信号ＣＫ１の３
倍の周期で出力され、クロックパルス信号ＣＫ１の２１
クロック目の立ち下がりに同期して出力された後、クロ
ックパルス信号ＣＫ１の５倍の周期で出力され、クロッ
クパルス信号ＣＫ１の２６クロック目の立ち下がりに同
期して出力され、以後、クロックパルス信号ＣＫ１の３
倍の周期で出力され、同様の動作を繰り返し、クロック
パルス信号ＣＫ１の２３クロック目から数えて４８クロ
ック目までを１サイクル、すなわち、クロックパルス信
号ＣＫ１の２６クロックを１サイクルとして上記動作を
繰り返す。The signal output from the first signal output terminal P1 is a clock pulse signal CK1, which has the same specifications as in the first embodiment. The signal output from the second signal output terminal P2 is a pulse signal CK2 having the same specifications as in the first embodiment. The signal output from the third signal output terminal P3 is a pulse signal SL, which is output in synchronization with the falling edge of the clock pulse signal before the first clock of the clock pulse signal CK1 is output. 2
The pulse width is twice that of the clock pulse signal CK1.
The clock pulse signal CK1 is output at twice the cycle and
After being output in synchronization with the falling edge of the clock pulse, the clock pulse signal CK1 is output at five times the cycle, and is output in synchronization with the falling edge of the clock pulse signal CK1 at the 26th clock. 3 of CK1
The same operation is repeated at twice the cycle, and the same operation is repeated, and the above operation is repeated with one cycle from the 23rd clock to the 48th clock of the clock pulse signal CK1, that is, 26 clocks of the clock pulse signal CK1 as one cycle.

【０２９０】第４信号出力端子Ｐ４から出力される信号
は、パルス信号ＳＨで、クロックパルス信号ＣＫ１の２
倍のパルス幅で、クロックパルス信号ＣＫ１の１３クロ
ック目の立ち下がりに同期して出力され、クロックパル
ス信号ＣＫ１の５倍の周期で、クロックパルス信号ＣＫ
１の４倍のパルス幅で、クロックパルス信号ＣＫ１の１
８クロック目の立ち下がりに同期して出力され、クロッ
クパルス信号ＣＫ１の２１倍の周期で、クロックパルス
信号ＣＫ１の２倍のパルス幅で、クロックパルス信号Ｃ
Ｋ１の３９クロック目の立ち下がりに同期して出力さ
れ、以後クロックパルス信号ＣＫ１の１３クロック目か
ら数えて３８クロック目までを１サイクル、すなわち、
クロックパルス信号ＣＫ１の２６クロックを１サイクル
として上記動作を繰り返す。The signal output from the fourth signal output terminal P4 is a pulse signal SH, which is a signal of the clock pulse signal CK1.
The clock pulse signal CK1 is output at a double pulse width in synchronization with the falling edge of the 13th clock of the clock pulse signal CK1, and at a period five times the clock pulse signal CK1.
The pulse width of the clock pulse signal CK1 is 1
The clock pulse signal C is output in synchronization with the falling edge of the eighth clock, and has a cycle 21 times as long as the clock pulse signal CK1 and a pulse width twice as large as the clock pulse signal CK1.
It is output in synchronization with the fall of the 39th clock of K1, and thereafter, one cycle from the 13th clock to the 38th clock of the clock pulse signal CK1, ie, one cycle,
The above operation is repeated with 26 clocks of the clock pulse signal CK1 as one cycle.

【０２９１】第５信号出力端子Ｐ５から出力される信号
は、パルス信号ＳＲで、クロックパルス信号ＣＫ１の６
倍のパルス幅で、クロックパルス信号ＣＫ１の２４クロ
ック目の立ち下がりに同期して出力され、以後クロック
パルス信号ＣＫ１の２６倍の周期で出力される。第６信
号出力端子Ｐ６から出力される信号は、パルス信号ＬＤ
１で、クロックパルス信号ＣＫ１の２倍のパルス幅で、
クロックパルス信号ＣＫ１の２４クロック目の立ち下が
りに同期して出力され、クロックパルス信号ＣＫ１の１
４倍の周期で、クロックパルス信号ＣＫ１の３８クロッ
ク目の立ち下がりに同期して出力され、クロックパルス
信号ＣＫ１の１２倍の周期で、クロックパルス信号ＣＫ
１の５０クロック目の立ち下がりに同期して出力され、
以後、クロックパルス信号ＣＫ１の２４クロック目から
数えて４９クロック目までを１サイクル、すなわち、ク
ロックパルス信号ＣＫ１の２６クロックを１サイクルと
して上記動作を繰り返す。The signal output from the fifth signal output terminal P5 is a pulse signal SR, which is a signal of the clock pulse signal CK1.
The clock pulse signal CK1 is output at a double pulse width in synchronization with the falling edge of the 24th clock of the clock pulse signal CK1, and thereafter output at a 26 times cycle of the clock pulse signal CK1. The signal output from the sixth signal output terminal P6 is a pulse signal LD.
1, with a pulse width twice as large as the clock pulse signal CK1,
The clock pulse signal CK1 is output in synchronization with the fall of the 24th clock, and the clock pulse signal CK1
The clock pulse signal CK1 is output at a four-fold cycle in synchronization with the falling edge of the 38th clock of the clock pulse signal CK1, and at a 12-fold cycle of the clock pulse signal CK1.
1 is output in synchronization with the fall of the 50th clock,
Thereafter, the above operation is repeated with one cycle from the 24th clock to the 49th clock of the clock pulse signal CK1, that is, 26 cycles of the clock pulse signal CK1 as one cycle.

【０２９２】第７信号出力端子Ｐ７から出力される信号
は、パルス信号ＬＤ２で、クロックパルス信号ＣＫ１の
２倍のパルス幅で、クロックパルス信号ＣＫ１の２５ク
ロック目の立ち下がりに同期して出力され、クロックパ
ルス信号ＣＫ１の１４倍の周期で、クロックパルス信号
ＣＫ１の３９クロック目の立ち下がりに同期して出力さ
れ、クロックパルス信号ＣＫ１の１２倍の周期で、クロ
ックパルス信号ＣＫ１の５１クロック目の立ち下がりに
同期して出力され、以後、クロックパルス信号ＣＫ１の
２５クロック目から数えて５０クロック目までを１サイ
クル、すなわち、クロックパルス信号ＣＫ１の２６クロ
ックを１サイクルとして上記動作を繰り返す。The signal output from the seventh signal output terminal P7 is a pulse signal LD2 having a pulse width twice that of the clock pulse signal CK1 and is output in synchronization with the falling edge of the 25th clock of the clock pulse signal CK1. The clock pulse signal CK1 is output at a period of 14 times in synchronization with the falling edge of the 39th clock of the clock pulse signal CK1. The signal is output in synchronization with the fall, and thereafter, the above operation is repeated with one cycle from the 25th clock to the 50th clock of the clock pulse signal CK1, that is, 26 cycles of the clock pulse signal CK1.

【０２９３】第８信号出力端子Ｐ８から出力される信号
は、パルス信号ＣＬで、クロックパルス信号ＣＫ１の２
倍のパルス幅で、クロックパルス信号ＣＫ１の１２クロ
ック目の立ち下がりに同期して出力され、クロックパル
ス信号ＣＫ１の１４倍の周期で出力され、クロックパル
ス信号ＣＫ１の２６クロック目の立ち下がりに同期して
出力され、クロックパルス信号ＣＫ１の１２倍の周期
で、クロックパルス信号ＣＫ１の３８クロック目の立ち
下がりに同期して出力され、以後、クロックパルス信号
ＣＫ１の１２クロック目から数えて３７クロック目まで
を１サイクル、すなわち、クロックパルス信号ＣＫ１の
２６クロックを１サイクルとして上記動作を繰り返す。The signal output from the eighth signal output terminal P8 is a pulse signal CL,
It is output with a double pulse width in synchronization with the falling edge of the 12th clock of the clock pulse signal CK1, and is output with a cycle 14 times that of the clock pulse signal CK1, and synchronized with the falling edge of the 26th clock of the clock pulse signal CK1. The clock pulse signal CK1 is output at a cycle 12 times as long as the clock pulse signal CK1 in synchronization with the falling edge of the clock pulse signal CK1 at the 38th clock. Up to one cycle, that is, 26 clocks of the clock pulse signal CK1 as one cycle, and the above operation is repeated.

【０２９４】第９信号出力端子Ｐ９から出力される信号
は、パルス信号ＳＭＶ１で、クロックパルス信号ＣＫ１
の２倍のパルス幅で、クロックパルス信号ＣＫ１の２９
クロック目の立ち下がりに同期して出力され、クロック
パルス信号ＣＫ１の１４倍の周期で出力され、クロック
パルス信号ＣＫ１の４３クロック目の立ち下がりに同期
して出力され、クロックパルス信号ＣＫ１の１２倍の周
期で、クロックパルス信号ＣＫ１の５５クロック目の立
ち下がりに同期して出力され、以後、クロックパルス信
号ＣＫ１の２９クロック目から数えて５４クロック目ま
でを１サイクル、すなわち、クロックパルス信号ＣＫ１
の２６クロックを１サイクルとして上記動作を繰り返
す。The signal output from the ninth signal output terminal P9 is a pulse signal SMV1 and a clock pulse signal CK1.
Of the clock pulse signal CK1 with twice the pulse width of
The clock pulse signal CK1 is output in synchronization with the falling edge of the clock pulse signal CK1, and is output in a cycle 14 times as large as the clock pulse signal CK1. The clock pulse signal CK1 is output in synchronization with the 43rd falling edge of the clock pulse signal CK1. , And is output in synchronization with the fall of the 55th clock of the clock pulse signal CK1. Thereafter, one cycle from the 29th clock to the 54th clock of the clock pulse signal CK1, ie, the clock pulse signal CK1
The above operation is repeated with 26 clocks as one cycle.

【０２９５】なお、作用については第１実施例と現画像
ブロックの画素データ数が違うため、処理のタイミング
が異なるが、信号出力ユニット８０００からの制御信号
に基づいて第１実施例と同様に動作するものであり、こ
こでは説明は省略する。図４４は、本発明に係る動きベ
クトル探索装置の第５実施例を示す図である。同図に示
すように、動きベクトル探索装置は、第１実施例あるい
は第３実施例と同様の手段からなるものであるが、第２
の画素データ転送保持手段３００２における垂直サイド
レジスタＶＳをプロセッサエレメントＰＥの上側にも設
けるものである。The operation is the same as that of the first embodiment based on the control signal from the signal output unit 8000, although the operation timing is different because the number of pixel data of the current image block is different from that of the first embodiment. The description is omitted here. FIG. 44 is a diagram showing a fifth embodiment of the motion vector search device according to the present invention. As shown in the figure, the motion vector search device comprises the same means as in the first embodiment or the third embodiment.
The vertical side register VS in the pixel data transfer holding means 3002 is also provided above the processor element PE.

【０２９６】詳しく説明すると、第１の画素データ転送
保持手段３００１，第２の画素データ転送保持手段３０
０２，第３の画素データ転送保持手段４０００およびデ
ィストーション算出手段５０００は、図４４に示すよう
に、９個のプロセッサエレメント ＰＥ（０，０），ＰＥ（０，１），ＰＥ（０，２）， ＰＥ（１，０），ＰＥ（１，１），ＰＥ（１，２）， ＰＥ（２，０），ＰＥ（２，１），ＰＥ（２，２）， １２個の垂直サイドレジスタ ＶＳ（０，−２），ＶＳ（０，−１），ＶＳ（０，
３），ＶＳ（０，４）， ＶＳ（１，−２），ＶＳ（１，−１），ＶＳ（１，
３），ＶＳ（１，４）， ＶＳ（２，−２），ＶＳ（２，−１），ＶＳ（２，
３），ＶＳ（２，４）， ２１個の水平サイドレジスタ ＨＳ（−３，−２），ＨＳ（−３，−１），ＨＳ（−
３，０），ＨＳ（−３，１），ＨＳ（−３，２），ＨＳ
（−３，３），ＨＳ（−３，４）， ＨＳ（−２，−２），ＨＳ（−２，−１），ＨＳ（−
２，０），ＨＳ（−２，１），ＨＳ（−２，２），ＨＳ
（−２，３），ＨＳ（−２，４）， ＨＳ（−１，−２），ＨＳ（−１，−１），ＨＳ（−
１，０），ＨＳ（−１，１），ＨＳ（−１，２），ＨＳ
（−１，３），ＨＳ（−１，４）、並びに、５個の入力
レジスタ ＩＲ（３，０），ＩＲ（３，１），ＩＲ（３，２），Ｉ
Ｒ（３，３），ＩＲ（３，４）を有している。 ｘ＝−３，−２，−１，０，１，２，３， ｙ＝−２，−１，０，１，２，３，４として、上述の各
プロセッサエレメントＰＥをＰＥ（ｘ，ｙ），各垂直サ
イドレジスタＶＳをＶＳ（ｘ，ｙ），各水平サイドレジ
スタＨＳをＨＳ（ｘ，ｙ），各入力レジスタＩＲをＩＲ
（ｘ，ｙ）と表わすものとする。More specifically, the first pixel data transfer holding unit 3001, the second pixel data transfer holding unit 30
02, the third pixel data transfer holding unit 4000 and the distortion calculating unit 5000, as shown in FIG. 44, include nine processor elements PE (0,0), PE (0,1), PE (0,2). , PE (1,0), PE (1,1), PE (1,2), PE (2,0), PE (2,1), PE (2,2), 12 vertical side registers VS (0, -2), VS (0, -1), VS (0,
3), VS (0, 4), VS (1, -2), VS (1, -1), VS (1,
3), VS (1, 4), VS (2, -2), VS (2, -1), VS (2,
3), VS (2, 4), 21 horizontal side registers HS (-3, -2), HS (-3, -1), HS (-
3,0), HS (-3,1), HS (-3,2), HS
(-3,3), HS (-3,4), HS (-2, -2), HS (-2, -1), HS (-
2,0), HS (-2,1), HS (-2,2), HS
(-2,3), HS (-2,4), HS (-1, -2), HS (-1, -1), HS (-
1,0), HS (-1,1), HS (-1,2), HS
(-1,3), HS (-1,4), and five input registers IR (3,0), IR (3,1), IR (3,2), I
R (3,3) and IR (3,4). Assuming that x = −3, −2, −1, 0, 1, 2, 3, y = −2, −1, 0, 1, 2, 3, 4, each processor element PE described above is denoted by PE (x, y ), Each vertical side register VS is VS (x, y), each horizontal side register HS is HS (x, y), and each input register IR is IR
(X, y).

【０２９７】図４４に示すように、最上端に位置する垂
直サイドレジスタＶＳ（ｘ，−２）と最下端に位置する
垂直サイドレジスタＶＳ（ｘ，４）は互いに電気的に接
続されず、したがって、奇数列においては最下端に位置
する垂直サイドレジスタＶＳ（ｘ，４）の入力端子ＹＵ
ｉは電気的に接続されず、偶数列においては最上端に位
置する垂直サイドレジスタＶＳ（ｘ，−２）の入力端子
ＹＵｉは電気的に接続されないことになる。As shown in FIG. 44, the uppermost vertical side register VS (x, -2) and the lowermost vertical side register VS (x, 4) are not electrically connected to each other, and , The input terminal YU of the vertical side register VS (x, 4) located at the lowermost position in the odd-numbered column
i is not electrically connected, and the input terminal YUi of the vertical side register VS (x, -2) located at the uppermost end in the even-numbered column is not electrically connected.

【０２９８】次に、水平サイドレジスタＨＳからプロセ
ッサエレメントＰＥ方向に画素データを戻しながらディ
ストーションの算出を行なう場合について説明する。本
実施例においては、プロセッサエレメントＰＥおよび垂
直サイドレジスタＶＳから水平サイドレジスタＨＳに画
素データを出力するタイミングは、すべて水平サイドレ
ジスタＨＳに接続されているプロセッサエレメントＰＥ
および垂直サイドレジスタＶＳの列のディストーション
算出開始位置を保って出力される。すなわち、プロセッ
サエレメントＰＥ（０，０），ＰＥ（０，１），ＰＥ
（０，２），垂直サイドレジスタＶＳ（０，３），ＶＳ
（０，４）に、入力された画素データ（ｘ，０），
（ｘ，１），（ｘ，２），（ｘ，３），（ｘ，４）が、
水平サイドレジスタＨＳ（−１，０），ＨＳ（−１，
１），ＨＳ（−１，２），ＨＳ（−１，３），ＨＳ（−
１，４）に出力される。Next, the case where the distortion is calculated while returning pixel data from the horizontal side register HS in the direction of the processor element PE will be described. In the present embodiment, the timing at which pixel data is output from the processor element PE and the vertical side register VS to the horizontal side register HS is determined by the processor element PE connected to the horizontal side register HS.
The signal is output while maintaining the distortion calculation start position in the column of the vertical side register VS. That is, the processor elements PE (0,0), PE (0,1), PE
(0, 2), vertical side register VS (0, 3), VS
In (0,4), input pixel data (x, 0),
(X, 1), (x, 2), (x, 3), (x, 4)
Horizontal side registers HS (-1,0), HS (-1 ,,
1), HS (−1, 2), HS (−1, 3), HS (−)
1, 4).

【０２９９】また、プロセッサエレメントのある列の２
列目以降に保持されている画素データは、ディストーシ
ョン算出後、隣の列に一旦シフトされ、上下のシフト
後、元の列に戻される。この戻されるタイミングに同期
して、水平サイドレジスタＶＳからも画素データがプロ
セッサエレメントのある１列目に転送され、ディストー
ションの算出が開始される。[0299] Also, 2 in the column having the processor element
The pixel data held in the columns and thereafter is temporarily shifted to the next column after the distortion is calculated, and is returned to the original column after being shifted up and down. In synchronization with this return timing, the pixel data is also transferred from the horizontal side register VS to the first column having the processor element, and the calculation of the distortion is started.

【０３００】また、第１、第２、第３および第４実施例
のような構成においては、画素データを隣の列にシフト
してディストーション開始位置に戻さずに、上下に転送
を続けてディストーション算出開始位置に戻してもよ
い。In the arrangements of the first, second, third, and fourth embodiments, the pixel data is not shifted to the next column and returned to the distortion start position, but the data is continuously transferred up and down to obtain the distortion. It may return to the calculation start position.

【０３０１】[0301]

【発明の効果】請求項１記載の発明によれば、第１のデ
ィストーション算出工程において、現画像ブロックの画
素データとサーチウィンドウの画素データとに基づい
て、前記現画像ブロックと前記サーチウィンドウの複数
の候補ブロックとの間のディストーションをそれぞれ算
出し、さらに、第２のディストーション算出工程におい
て、画素データ戻し工程により第３の画素データ転送保
持手段から戻されたサーチウィンドウの画素データを用
いて、前記現画像ブロックとは異なる現画像ブロックに
対応するディストーションを算出することができる。According to the first aspect of the present invention, in the first distortion calculating step, a plurality of the current image block and the search window are determined based on the pixel data of the current image block and the pixel data of the search window. , Respectively, and further, in the second distortion calculation step, using the pixel data of the search window returned from the third pixel data transfer holding unit in the pixel data return step, A distortion corresponding to a current image block different from the current image block can be calculated.

【０３０２】このため、第２のディストーション算出時
にサーチウィンドウの画素データを高速に読み込みディ
ストーションを算出することができ、動きベクトル探索
処理を高速化することができる。請求項２記載の発明に
よれば、第１のディストーション算出工程において、現
画像ブロックの画素データとサーチウィンドウの画素デ
ータとに基づいて、前記現画像ブロックと前記サーチウ
ィンドウの複数の候補ブロックとの間のディストーショ
ンをそれぞれ算出し、さらに、第３の画素データ転送保
持手段からサーチウィンドウの画素データを第１および
第２の画素データ転送保持手段に戻す画素データ戻し工
程と同時に、第２のディストーション算出工程におい
て、前記サーチウィンドウの画素データを用いて、前記
現画像ブロックとは異なる現画像ブロックに対応するデ
ィストーションを算出することができる。[0302] Therefore, at the time of the second distortion calculation, the pixel data of the search window can be read at high speed to calculate the distortion, and the speed of the motion vector search processing can be increased. According to the second aspect of the present invention, in the first distortion calculation step, the current image block and the plurality of candidate blocks of the search window are determined based on the pixel data of the current image block and the pixel data of the search window. Calculating the distortion between the pixel data and the pixel data in the search window from the third pixel data transfer and holding means to the first and second pixel data transfer and holding means. In the step, a distortion corresponding to a current image block different from the current image block can be calculated using the pixel data of the search window.

【０３０３】このため、第２のディストーション算出時
にサーチウィンドウの画素データを高速に読み込みディ
ストーションを算出することができ、動きベクトル探索
処理を高速化することができる。請求項３記載の発明に
よれば、第１のディストーション算出工程において、現
画像ブロックの画素データとサーチウィンドウの画素デ
ータとに基づいて、前記現画像ブロックと前記サーチウ
ィンドウの複数の候補ブロックとの間のディストーショ
ンをそれぞれ算出し、さらに、第２のディストーション
算出工程において、画素データ戻し工程により第３の画
素データ転送保持手段から戻された（Ｍ−１）列分のサ
ーチウィンドウの画素データを用いて、前記現画像ブロ
ックとは異なる現画像ブロックに対応するディストーシ
ョンを算出することができる。[0303] Therefore, at the time of the second distortion calculation, the pixel data of the search window can be read at high speed to calculate the distortion, and the speed of the motion vector search processing can be increased. According to the third aspect of the present invention, in the first distortion calculating step, the current image block and the plurality of candidate blocks of the search window are determined based on the pixel data of the current image block and the pixel data of the search window. And the second distortion calculation step uses the pixel data of the search window for (M-1) columns returned from the third pixel data transfer holding unit in the pixel data return step in the second distortion calculation step. Thus, the distortion corresponding to the current image block different from the current image block can be calculated.

【０３０４】このため、第２のディストーション算出時
にサーチウィンドウの画素データを高速に読み込みディ
ストーションを算出することができ、動きベクトル探索
処理を高速化することができる。請求項４記載の発明に
よれば、請求項３に記載の発明において、サーチウィン
ドウの画素データを（Ｍ−１）ステップでディストーシ
ョン算出行程の開始位置に転送することができる。この
ため、画素データの転送方向を切り換えるだけでディス
トーションの算出ができ、容易にディストーションの算
出ができる。Therefore, at the time of the second distortion calculation, the pixel data of the search window can be read at high speed to calculate the distortion, and the speed of the motion vector search processing can be increased. According to the fourth aspect of the present invention, in the third aspect of the present invention, the pixel data of the search window can be transferred to the start position of the distortion calculation process in the (M-1) step. Therefore, the distortion can be calculated simply by switching the transfer direction of the pixel data, and the distortion can be easily calculated.

【０３０５】請求項５記載の発明によれば、第１のディ
ストーション算出工程において、現画像ブロックの画素
データとサーチウィンドウの画素データとに基づいて、
前記現画像ブロックと前記サーチウィンドウの複数の候
補ブロックとの間のディストーションをそれぞれ算出
し、さらに、第２のディストーション算出工程におい
て、画素データ戻し工程により第３の画素データ転送保
持手段から戻されたＭ列分のサーチウィンドウの画素デ
ータを用いて、前記現画像ブロックとは異なる現画像ブ
ロックに対応するディストーションを算出することがで
きる。[0305] According to the fifth aspect of the invention, in the first distortion calculating step, based on the pixel data of the current image block and the pixel data of the search window,
The distortion between the current image block and the plurality of candidate blocks in the search window is calculated, and the pixel data is returned from the third pixel data transfer holding unit in the pixel data return step in the second distortion calculation step. The distortion corresponding to the current image block different from the current image block can be calculated using the pixel data of the search window for M columns.

【０３０６】このため、第２のディストーション算出時
にサーチウィンドウの画素データを高速に読み込みディ
ストーションを算出することができ、動きベクトル探索
処理を高速化することができる。請求項６記載の発明に
よれば、請求項５に記載の発明において、サーチウィン
ドウの画素データをＭステップでディストーション算出
行程の開始位置に転送することができる。このため、画
素データの転送方向を切り換えるだけでディストーショ
ンの算出ができ、容易にディストーションの算出ができ
る。Therefore, at the time of the second distortion calculation, the pixel data of the search window can be read at high speed to calculate the distortion, and the speed of the motion vector search processing can be increased. According to the invention described in claim 6, in the invention described in claim 5, the pixel data of the search window can be transferred to the start position of the distortion calculation process in M steps. Therefore, the distortion can be calculated simply by switching the transfer direction of the pixel data, and the distortion can be easily calculated.

【０３０７】請求項７記載の発明によれば、第１のディ
ストーション算出工程において、現画像ブロックの画素
データと高速転送記憶手段から入力されたサーチウィン
ドウの画素データとに基づいて、前記現画像ブロックと
前記サーチウィンドウの複数の候補ブロックとの間のデ
ィストーションをそれぞれ算出し、さらに、第２のディ
ストーション算出工程において、画素データ戻し工程に
より第３の画素データ転送保持手段から戻されたサーチ
ウィンドウの画素データと、前記高速転送記憶手段から
入力されたサーチウィンドウの画素データとを用いて、
前記現画像ブロックとは異なる現画像ブロックに対応す
るディストーションを算出することができる。According to the seventh aspect of the present invention, in the first distortion calculating step, the current image block based on the pixel data of the current image block and the pixel data of the search window inputted from the high-speed transfer storage means. And a plurality of candidate blocks of the search window are calculated respectively. Further, in the second distortion calculation step, the pixels of the search window returned from the third pixel data transfer holding unit in the pixel data return step are calculated. Using the data and the pixel data of the search window input from the high-speed transfer storage means,
Distortion corresponding to a current image block different from the current image block can be calculated.

【０３０８】このため、サーチウィンドウの画素データ
を高速に読み込みディストーションを算出することがで
き、動きベクトル探索処理を高速化することができる。
請求項８記載の発明によれば、第１のディストーション
算出工程において、現画像ブロックの画素データと高速
転送記憶手段から入力されたサーチウィンドウの画素デ
ータとに基づいて、前記現画像ブロックと前記サーチウ
ィンドウの複数の候補ブロックとの間のディストーショ
ンをそれぞれ算出し、さらに、第２のディストーション
算出工程において、画素データ戻し工程により第３の画
素データ転送保持手段から戻された（Ｍ−１）列又はＭ
列分のサーチウィンドウの画素データと、前記高速転送
記憶手段から入力されたサーチウィンドウの画素データ
とを用いて、前記現画像ブロックとは異なる現画像ブロ
ックに対応するディストーションを算出することができ
る。[0308] Therefore, the pixel data of the search window can be read at high speed to calculate the distortion, and the motion vector search processing can be sped up.
According to the invention described in claim 8, in the first distortion calculation step, the current image block and the search are input based on the pixel data of the current image block and the pixel data of the search window input from the high-speed transfer storage unit. The distortion between each of the plurality of candidate blocks in the window is calculated, and further, in the second distortion calculating step, the (M-1) column or the (M-1) column returned from the third pixel data transfer holding unit in the pixel data returning step M
The distortion corresponding to the current image block different from the current image block can be calculated using the pixel data of the search window for the column and the pixel data of the search window input from the high-speed transfer storage unit.

【０３０９】このため、サーチウィンドウの画素データ
を高速に読み込みディストーションを算出することがで
き、動きベクトル探索処理を高速化することができる。
請求項９記載の発明によれば、請求項７又は８に記載の
発明において、画素データ戻し工程、第１および第２の
ウィンドウデータ入力工程の期間に参照画像データ記憶
手段から前記高速転送記憶手段に画素データを転送させ
ることができる。このため、参照画像データ記憶手段か
らの転送速度に制限されることなく、高速で画素データ
を転送することができ、動きベクトル探索処理を高速化
することができる。[0309] Therefore, the pixel data of the search window can be read at high speed to calculate the distortion, and the speed of the motion vector search processing can be increased.
According to the ninth aspect of the present invention, in the invention of the seventh or eighth aspect, the high-speed transfer storage means is provided from the reference image data storage means during the pixel data return step and the first and second window data input steps. Can transfer pixel data. Therefore, the pixel data can be transferred at a high speed without being limited by the transfer speed from the reference image data storage means, and the motion vector search processing can be speeded up.

【０３１０】請求項１０記載の発明によれば、請求項３
〜６および８の何れかに記載の発明において、列毎に画
素データの列方向の転送方向を固定することができる。
このため、データの転送バスを削減することができ、回
路構成を簡素化することができる。請求項１１記載の発
明によれば、請求項１〜４および７〜９の何れかに記載
の発明において、ディストーション算出が終了したと
き、各列の画素データの位置をディストーション算出開
始時の行位置において同一にすることができる。このた
め、各列の画素データを行方向にシフトさせることでデ
ィストーション算出開始時の画素位置にすることがで
き、次のディストーション算出を容易にかつ速やかに行
なうことができる。According to the tenth aspect, the third aspect is provided.
In any of the inventions described in any one of the above items 6 to 8, the transfer direction of the pixel data in the column direction can be fixed for each column.
Therefore, the number of data transfer buses can be reduced, and the circuit configuration can be simplified. According to the eleventh aspect, in the invention according to any one of the first to fourth and seventh to ninth aspects, when the distortion calculation is completed, the position of the pixel data in each column is changed to the row position at the start of the distortion calculation. Can be the same. Therefore, by shifting the pixel data of each column in the row direction, the pixel position at the start of the distortion calculation can be set, and the next distortion calculation can be performed easily and quickly.

【０３１１】請求項１２記載の発明によれば、請求項１
〜２および５〜９の何れかに記載の発明において、ディ
ストーション算出が終了したとき、第３の画素データ転
送保持手段に保持されている各列の画素データの位置を
ディストーション算出開始時の行位置において同一にす
ることができる。このため、第３の画素データ転送保持
手段に保持されている各列の画素データを行方向にシフ
トさせることでディストーション算出開始時の画素位置
にすることができ、次のディストーション算出を容易に
かつ速やかに行なうことができる。[0311] According to the twelfth aspect of the present invention, the first aspect is provided.
In the invention according to any one of (1) to (2) and (5) to (9), when the distortion calculation is completed, the position of the pixel data of each column held in the third pixel data transfer holding unit is changed to the row position at the start of the distortion calculation. Can be the same. For this reason, by shifting the pixel data of each column held in the third pixel data transfer holding unit in the row direction, the pixel position at the time of starting the distortion calculation can be set, and the next distortion calculation can be performed easily and easily. It can be done promptly.

【０３１２】請求項１３記載の発明によれば、請求項１
および３〜８の何れかに記載の発明において、第３の画
素データ転送保持手段から第１および第２の画素データ
転送保持手段に画素データが戻されたとき、ディストー
ション算出開始時の画素データの位置を保っていること
ができる。このため、第１および第２の画素データ転送
保持手段に画素データが戻された状態のままディストー
ション算出を開始することができ、次のディストーショ
ン算出を容易にかつ速やかに行なうことができる。According to the thirteenth aspect, the first aspect is provided.
In the invention described in any one of (3) to (8), when the pixel data is returned from the third pixel data transfer holding unit to the first and second pixel data transfer holding units, the pixel data at the start of the distortion calculation is Position can be maintained. For this reason, the distortion calculation can be started with the pixel data returned to the first and second pixel data transfer holding units, and the next distortion calculation can be performed easily and promptly.

【０３１３】請求項１４記載の発明によれば、ディスト
ーション算出手段において、現画像データ出力手段から
出力された現画像ブロックの画素データと参照画像デー
タ記憶手段から出力され第１の画素データ転送保持手段
に保持されたサーチウィンドウ内の各候補ブロックの画
素データとに基づいて、前記現画像ブロックと前記サー
チウィンドウの複数の候補ブロックとの間のディストー
ションをそれぞれ算出し、さらに、ディストーション算
出手段が、第３の画素データ転送保持手段から前記第１
の画素データ転送保持手段に戻された画素データを用い
て、前記現画像ブロックとは異なる現画像ブロックに対
応するディストーションを算出することができる。According to the fourteenth aspect, in the distortion calculating means, the pixel data of the current image block output from the current image data output means and the first pixel data transfer holding means output from the reference image data storage means are stored. Calculating a distortion between the current image block and a plurality of candidate blocks of the search window, based on the pixel data of each candidate block in the search window held in the search window, further comprising: 3 from the pixel data transfer holding means.
By using the pixel data returned to the pixel data transfer holding unit, the distortion corresponding to the current image block different from the current image block can be calculated.

【０３１４】このため、２回目のディストーション算出
時にサーチウィンドウの画素データを高速に読み込みデ
ィストーションを算出することができ、動きベクトル探
索処理を高速化することができる。請求項１５記載の発
明によれば、ディストーション算出手段において、現画
像データ出力手段から出力された現画像ブロックの画素
データと参照画像データ記憶手段から出力され第１の画
素データ転送保持手段に保持されたサーチウィンドウ内
の各候補ブロックの画素データとに基づいて、前記現画
像ブロックと前記サーチウィンドウの複数の候補ブロッ
クとの間のディストーションをそれぞれ算出し、さら
に、戻しデータ転送制御手段による画素データの転送と
同時に、ディストーション算出手段が、第３の画素デー
タ転送保持手段から前記第１の画素データ転送保持手段
に戻された画素データを用いて、前記現画像ブロックと
は異なる現画像ブロックに対応するディストーションを
算出することができる。Therefore, at the time of the second distortion calculation, the pixel data of the search window can be read at high speed to calculate the distortion, and the speed of the motion vector search processing can be increased. According to the fifteenth aspect, in the distortion calculating means, the pixel data of the current image block output from the current image data output means and the output from the reference image data storage means are stored in the first pixel data transfer and holding means. Calculating the distortion between the current image block and the plurality of candidate blocks in the search window, based on the pixel data of each candidate block in the search window, and further calculating the pixel data by the return data transfer control means. Simultaneously with the transfer, the distortion calculating unit uses the pixel data returned from the third pixel data transfer holding unit to the first pixel data transfer holding unit to correspond to a current image block different from the current image block. Distortion can be calculated.

【０３１５】このため、２回目のディストーション算出
時にサーチウィンドウの画素データを高速に読み込み連
続してディストーションを算出することができ、動きベ
クトル探索処理を高速化することができる。請求項１６
記載の発明によれば、ディストーション算出手段におい
て、現画像データ出力手段から出力された現画像ブロッ
クの画素データと参照画像データ記憶手段から出力され
第１の画素データ転送保持手段に保持されたサーチウィ
ンドウ内の各候補ブロックの画素データとに基づいて、
前記現画像ブロックと前記サーチウィンドウの複数の候
補ブロックとの間のディストーションをそれぞれ算出
し、さらに、ディストーション算出手段が、第３の画素
データ転送保持手段から前記第１の画素データ転送保持
手段に戻された（Ｍ−１）列分の画素データを用いて、
前記現画像ブロックとは異なる現画像ブロックに対応す
るディストーションを算出することができる。Therefore, at the time of the second distortion calculation, the pixel data of the search window can be read at a high speed and the distortion can be calculated continuously, and the speed of the motion vector search processing can be increased. Claim 16
According to the invention described above, in the distortion calculating means, the pixel data of the current image block output from the current image data output means and the search window output from the reference image data storage means and held by the first pixel data transfer holding means Based on the pixel data of each candidate block in
Calculating a distortion between the current image block and the plurality of candidate blocks in the search window; and further calculating a distortion from the third pixel data transfer holding unit to the first pixel data transfer holding unit. Using the (M-1) columns of pixel data thus obtained,
Distortion corresponding to a current image block different from the current image block can be calculated.

【０３１６】このため、２回目のディストーション算出
時にサーチウィンドウの画素データを高速に読み込みデ
ィストーションを算出することができ、動きベクトル探
索処理を高速化することができる。請求項１７記載の発
明によれば、請求項１６に記載の発明において、サーチ
ウィンドウ内の画素データを行方向の一方側に転送させ
ながらディストーションを算出し、（Ｍ−１）列分の第
３レジスタの画素データと探索領域の１列目の画素列に
対応する第１および第２レジスタに保持されていた画素
データを、前記行方向の他方側に戻すよう転送させ、さ
らに、これらＭ列分の画素データがディストーション算
出開始時の位置に復帰したとき、前記入力画素データの
転送方向を再度前記行方向の一方側に切り換えて、前記
現画像ブロックとは異なる現画像ブロックに対応するデ
ィストーションを算出することができる。Therefore, at the time of the second distortion calculation, the pixel data of the search window can be read at high speed to calculate the distortion, and the speed of the motion vector search processing can be increased. According to the seventeenth aspect, in the invention according to the sixteenth aspect, the distortion is calculated while transferring the pixel data in the search window to one side in the row direction, and the third (M-1) columns are calculated. The pixel data in the register and the pixel data held in the first and second registers corresponding to the first pixel column in the search area are transferred back to the other side in the row direction. When the pixel data has returned to the position at the start of the distortion calculation, the transfer direction of the input pixel data is switched again to one side in the row direction to calculate a distortion corresponding to a current image block different from the current image block. can do.

【０３１７】このため、転送方向を切り換えることで高
速にディストーションを算出することができ、容易に動
きベクトル探索処理を高速化することができる。請求項
１８記載の発明によれば、ディストーション算出手段に
おいて、現画像データ出力手段から出力された現画像ブ
ロックの画素データと参照画像データ記憶手段から出力
され第１の画素データ転送保持手段に保持されたサーチ
ウィンドウ内の各候補ブロックの画素データとに基づい
て、前記現画像ブロックと前記サーチウィンドウの複数
の候補ブロックとの間のディストーションをそれぞれ算
出し、さらに、ディストーション算出手段が、第３の画
素データ転送保持手段から前記第１の画素データ転送保
持手段に戻されたＭ列分の画素データを用いて、前記現
画像ブロックとは異なる現画像ブロックに対応するディ
ストーションを算出することができる。Therefore, the distortion can be calculated at high speed by switching the transfer direction, and the speed of the motion vector search process can be easily increased. According to the eighteenth aspect of the invention, in the distortion calculating means, the pixel data of the current image block output from the current image data output means and the output from the reference image data storage means are stored in the first pixel data transfer and holding means. Calculating a distortion between the current image block and a plurality of candidate blocks in the search window based on the pixel data of each candidate block in the search window. A distortion corresponding to a current image block different from the current image block can be calculated using the pixel data of M columns returned from the data transfer holding unit to the first pixel data transfer holding unit.

【０３１８】このため、２回目のディストーション算出
時にサーチウィンドウの画素データを高速に読み込みデ
ィストーションを算出することができ、動きベクトル探
索処理を高速化することができる。請求項１９記載の発
明によれば、請求項１７に記載の発明において、サーチ
ウィンドウ内の画素データを行方向の一方側に転送させ
ながらディストーションを算出し、Ｍ列分の第３レジス
タの画素データを、前記行方向の他方側に戻すよう転送
させ、さらに、これらＭ列分の画素データがディストー
ション算出開始時の位置に復帰したとき、前記入力画素
データの転送方向を再度前記行方向の一方側に切り換え
て、前記現画像ブロックとは異なる現画像ブロックに対
応するディストーションを算出することができる。Therefore, at the time of the second distortion calculation, the pixel data of the search window can be read at high speed to calculate the distortion, and the speed of the motion vector search processing can be increased. According to a nineteenth aspect of the present invention, in the invention of the seventeenth aspect, the distortion is calculated while transferring the pixel data in the search window to one side in the row direction, and the pixel data of the third register for M columns is calculated. Is transferred to the other side in the row direction, and when the pixel data for these M columns returns to the position at the start of the distortion calculation, the transfer direction of the input pixel data is again changed to one side in the row direction. , The distortion corresponding to the current image block different from the current image block can be calculated.

【０３１９】このため、転送方向を切り換えることで高
速にディストーションを算出することができ、容易に動
きベクトル探索処理を高速化することができる。請求項
２０記載の発明によれば、ディストーション算出手段に
おいて、現画像データ出力手段から出力された現画像ブ
ロックの画素データと高速転送記憶手段から出力され第
１の画素データ転送記憶手段に保持されたサーチウィン
ドウ内の各候補ブロックの画素データとに基づいて、前
記現画像ブロックと前記サーチウィンドウの複数の候補
ブロックとの間のディストーションをそれぞれ算出し、
さらに、ディストーション算出手段が、第３の画素デー
タ転送保持手段から前記第１の画素データ転送保持手段
に戻された画素データと、前記高速転送記憶手段から前
記第１の画素データ転送保持手段に再度入力された画素
データとを用いて、前記現画像ブロックとは異なる現画
像ブロックに対応するディストーションを算出すること
ができる。Therefore, the distortion can be calculated at high speed by switching the transfer direction, and the speed of the motion vector search process can be easily increased. According to the twentieth aspect, in the distortion calculator, the pixel data of the current image block output from the current image data output unit and the pixel data output from the high-speed transfer storage unit and held in the first pixel data transfer storage unit. Based on the pixel data of each candidate block in the search window, calculate the distortion between the current image block and a plurality of candidate blocks in the search window, respectively.
Further, the distortion calculating means re-stores the pixel data returned from the third pixel data transfer holding means to the first pixel data transfer holding means and the pixel data transferred from the high speed transfer storage means to the first pixel data transfer holding means. Using the input pixel data, a distortion corresponding to a current image block different from the current image block can be calculated.

【０３２０】このため、サーチウィンドウの画素データ
を高速に読み込みディストーションを算出することがで
き、動きベクトル探索処理を高速化することができる。
請求項２１記載の発明によれば、請求項２０に記載の発
明において、第１および第２の画素データ転送保持手段
にサーチウィンドウの画素データが供給される間に、参
照画像データ記憶手段から前記高速転送記憶手段に画素
データを転送させることができる。このため、参照画像
データ記憶手段からの転送速度に制限されることなく、
高速で画素データを転送することができ、動きベクトル
探索処理を高速化することができる。[0320] Therefore, the pixel data of the search window can be read at high speed to calculate the distortion, and the motion vector search processing can be sped up.
According to the twenty-first aspect, in the twenty-second aspect, the reference image data storage unit supplies the pixel data of the search window to the first and second pixel data transfer holding units while the pixel data is supplied to the first and second pixel data transfer holding units. Pixel data can be transferred to the high-speed transfer storage means. Therefore, without being limited by the transfer speed from the reference image data storage means,
Pixel data can be transferred at high speed, and the motion vector search processing can be speeded up.

【０３２１】請求項２２記載の発明によれば、請求項１
６〜２１の何れかに記載の発明において、第３の画素デ
ータ転送保持手段が、ディストーション算出開始時の画
素データの位置を保って、第１および第２の画素データ
転送保持手段に画素データを入出力することができる。
このため、第１および第２の画素データ転送保持手段に
画素データが戻された状態のままディストーション算出
を開始することができ、次のディストーション算出を容
易にかつ速やかに行なうことができる。According to the twenty-second aspect, the first aspect is provided.
In the invention according to any one of 6 to 21, the third pixel data transfer holding unit stores the pixel data at the start of the distortion calculation, and stores the pixel data in the first and second pixel data transfer holding units. Can input and output.
For this reason, the distortion calculation can be started with the pixel data returned to the first and second pixel data transfer holding units, and the next distortion calculation can be performed easily and promptly.

【０３２２】請求項２３記載の発明によれば、請求項１
６〜２２の何れかに記載の発明において、ディストーシ
ョン算出手段が、第１レジスタと共に複数の演算器を構
成することができ、二次元的に配列することができる。
このため、ディストーション算出手段と第１レジスタと
の同期がとりやすく、高速処理を安定させることができ
る。また、配列がしやすく、回路設計が容易にできる。According to the invention of claim 23, claim 1
In the invention according to any one of Items 6 to 22, the distortion calculating means can form a plurality of arithmetic units together with the first register, and can be arranged two-dimensionally.
For this reason, it is easy to synchronize the distortion calculating means with the first register, and high-speed processing can be stabilized. Further, the arrangement is easy, and the circuit design is easy.

【０３２３】請求項２４記載の発明によれば、請求項１
６〜２３の何れかに記載の発明において、第１レジスタ
と第２レジスタとのデータの授受を各列の１行目と（Ｈ
−Ｎ＋１）行目の第１レジスタによって行なうことがで
きる。このため、列方向に順序良くサーチウィンドウの
画素データを入力することができ、データ入力を容易に
行なうことができる。According to the twenty-fourth aspect, the first aspect is provided.
In the invention described in any one of 6 to 23, data transmission / reception between the first register and the second register is performed in the first row of each column and (H
-N + 1) can be performed by the first register in the row. Therefore, pixel data of the search window can be input in order in the column direction, and data input can be easily performed.

【０３２４】請求項２５記載の発明によれば、請求項２
４に記載の発明において、第２レジスタを各列（Ｌ−Ｍ
＋１）個づつ設けてディストーションの算出を行なうこ
とができる。このため、最小限のレジスタによってディ
ストーションの算出ができ、部品点数の削減ができる。
請求項２６記載の発明によれば、請求項２４に記載の発
明において、各列の第２レジスタが、１行目の第１レジ
スタに授受される（Ｌ−Ｍ＋１）個の画素データと、
（Ｈ−Ｎ＋１）行目の第１レジスタに授受される（Ｌ−
Ｍ＋１）個の画素データをそれぞれ保持することができ
る。このため、各列の第１レジスタから入出力される画
素データは、１行目の第１レジスタに授受される画素デ
ータと、（Ｈ−Ｎ＋１）行目の第１レジスタに授受され
る画素データをそれぞれ別に転送することができ、第１
レジスタと第２レジスタとの画素データの受け渡しが容
易にできる。According to the invention of claim 25, claim 2
In the invention described in Item 4, the second register is stored in each column (L-M
+1) Distortion can be calculated by providing each of them. Therefore, distortion can be calculated with a minimum number of registers, and the number of components can be reduced.
According to the twenty-sixth aspect of the present invention, in the twenty-sixth aspect, the second register in each column is (L−M + 1) pixel data transferred to and from the first register in the first row;
Transferred to the first register in the (H-N + 1) th row (L-N + 1)
M + 1) pieces of pixel data can be held respectively. For this reason, pixel data input / output from the first register of each column includes pixel data transmitted / received to the first register in the first row and pixel data transmitted / received to / from the first register in the (H-N + 1) th row. Can be transferred separately, and the first
Pixel data can be easily transferred between the register and the second register.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係わる動きベクトル探索装置の第１実
施例の機能ブロック図である。FIG. 1 is a functional block diagram of a first embodiment of a motion vector search device according to the present invention.

【図２】本発明に係わる動きベクトル探索装置の第１実
施例の構成例を示す図である。FIG. 2 is a diagram showing a configuration example of a first embodiment of a motion vector search device according to the present invention.

【図３】現画像ブロックのサーチウインドウにおける一
対応例を示す図である。FIG. 3 is a diagram showing a corresponding example of a search window of a current image block.

【図４】図１に示された動きベクトル探索装置の信号出
力ユニットにおける各手段に対する信号経路を示す図で
ある。FIG. 4 is a diagram showing a signal path for each means in a signal output unit of the motion vector search device shown in FIG. 1;

【図５】図４に示された信号出力ユニットから出力され
る各信号のタイムチャートである。FIG. 5 is a time chart of each signal output from the signal output unit shown in FIG. 4;

【図６】図４に示された信号出力ユニットから出力され
る各信号のタイムチャートである。FIG. 6 is a time chart of each signal output from the signal output unit shown in FIG. 4;

【図７】図４に示された信号出力ユニットから出力され
る各信号のタイムチャートである。FIG. 7 is a time chart of each signal output from the signal output unit shown in FIG. 4;

【図８】図４に示された信号出力ユニットから出力され
る各信号のタイムチャートである。FIG. 8 is a time chart of each signal output from the signal output unit shown in FIG. 4;

【図９】図４に示された信号出力ユニットから出力され
る各信号のタイムチャートである。FIG. 9 is a time chart of each signal output from the signal output unit shown in FIG. 4;

【図１０】図４に示された信号出力ユニットから出力さ
れる各信号のタイムチャートである。FIG. 10 is a time chart of each signal output from the signal output unit shown in FIG. 4;

【図１１】図２に示された各プロセッサエレエントの入
出力端子の配置を示す図である。FIG. 11 is a diagram showing an arrangement of input / output terminals of each processor element shown in FIG. 2;

【図１２】図２に示された各プロセッサエレメントの詳
細な回路図である。FIG. 12 is a detailed circuit diagram of each processor element shown in FIG. 2;

【図１３】図２に示された入力レジスタの入出力端子の
配置および詳細な回路図を示す図である。13 is a diagram showing an arrangement of input / output terminals of the input register shown in FIG. 2 and a detailed circuit diagram.

【図１４】図２に示された垂直サイドレジスタの入出力
端子の配置を示す図である。FIG. 14 is a diagram showing an arrangement of input / output terminals of the vertical side register shown in FIG. 2;

【図１５】図２に示された垂直サイドレジスタの詳細な
回路図である。FIG. 15 is a detailed circuit diagram of the vertical side register shown in FIG. 2;

【図１６】図２に示された水平サイドレジスタの入出力
端子の配置を示す図である。16 is a diagram showing an arrangement of input / output terminals of the horizontal side register shown in FIG. 2;

【図１７】図２に示された水平サイドレジスタの詳細な
回路図である。FIG. 17 is a detailed circuit diagram of the horizontal side register shown in FIG. 2;

【図１８】図２に示された各レジスタの配置図を示す図
である。18 is a diagram showing an arrangement diagram of each register shown in FIG. 2;

【図１９】図１に示された現画像ブロックデータ出力手
段の詳細な回路図である。19 is a detailed circuit diagram of a current image block data output unit shown in FIG.

【図２０】図１に示された類似ブロック特定手段の詳細
な回路図である。FIG. 20 is a detailed circuit diagram of a similar block specifying unit shown in FIG. 1;

【図２１】図２０に示されたセレクタ付きフリップフロ
ップの詳細な回路図である。21 is a detailed circuit diagram of the flip-flop with a selector shown in FIG.

【図２２】図５〜図１０に示されたクロックパルス信号
ＣＫ１の１パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。FIG. 22 is a diagram showing a data transfer position in each register of pixel data of a search window at the first pulse of the clock pulse signal CK1 shown in FIGS. 5 to 10;

【図２３】図５〜図１０に示されたクロックパルス信号
ＣＫ１の２パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。FIG. 23 is a diagram showing a data transfer position in each register of pixel data of a search window in the second pulse of the clock pulse signal CK1 shown in FIGS. 5 to 10;

【図２４】図５〜図１０に示されたクロックパルス信号
ＣＫ１の３パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。24 is a diagram showing a data transfer position in each register of pixel data of a search window at a third pulse of the clock pulse signal CK1 shown in FIGS. 5 to 10;

【図２５】図５〜図１０に示されたクロックパルス信号
ＣＫ１の４パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。FIG. 25 is a diagram showing a data transfer position in each register of pixel data of a search window at the fourth pulse of the clock pulse signal CK1 shown in FIGS. 5 to 10;

【図２６】図５〜図１０に示されたクロックパルス信号
ＣＫ１の５パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。26 is a diagram showing a data transfer position in each register of pixel data of a search window at the fifth pulse of the clock pulse signal CK1 shown in FIGS.

【図２７】図５〜図１０に示されたクロックパルス信号
ＣＫ１の６パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。FIG. 27 is a diagram showing a data transfer position in each register of pixel data of a search window at the sixth pulse of the clock pulse signal CK1 shown in FIGS. 5 to 10;

【図２８】図５〜図１０に示されたクロックパルス信号
ＣＫ１の７パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置、および、現
画像ブロック画素データの現画像ブロックデータ出力手
段内の各フリップフロップにおけるデータ位置を示す図
である。FIG. 28 shows a data transfer position in each register of pixel data of a search window at the seventh pulse of the clock pulse signal CK1 shown in FIGS. FIG. 3 is a diagram showing a data position in each flip-flop of FIG.

【図２９】図５〜図１０に示されたクロックパルス信号
ＣＫ１の８パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置、および、現
画像ブロック画素データの現画像ブロックデータ出力手
段内の各フリップフロップにおけるデータ位置を示す図
である。FIG. 29 shows a data transfer position in each register of pixel data of a search window at the eighth pulse of the clock pulse signal CK1 shown in FIGS. FIG. 6 is a diagram showing a data position in each flip-flop of FIG.

【図３０】図５〜図１０に示されたクロックパルス信号
ＣＫ１の９パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置、および、現
画像ブロック画素データの現画像ブロックデータ出力手
段内の各フリップフロップにおけるデータ位置を示す図
である。FIG. 30 shows a data transfer position in each register of pixel data of a search window at the ninth pulse of the clock pulse signal CK1 shown in FIGS. FIG. 3 is a diagram showing a data position in each flip-flop of FIG.

【図３１】図５〜図１０に示されたクロックパルス信号
ＣＫ１の１０パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。FIG. 31 shows a data transfer position in each register of pixel data of a search window at the tenth pulse of the clock pulse signal CK1 shown in FIGS. 5 to 10, and
FIG. 9 is a diagram showing a data position of each flip-flop in a current image block data output unit of current image block pixel data.

【図３２】図５〜図１０に示されたクロックパルス信号
ＣＫ１の１１パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。FIG. 32 shows a data transfer position in each register of pixel data of a search window at the eleventh pulse of the clock pulse signal CK1 shown in FIGS.
FIG. 9 is a diagram showing a data position of each flip-flop in a current image block data output unit of current image block pixel data.

【図３３】図５〜図１０に示されたクロックパルス信号
ＣＫ１の１６パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。33 shows a data transfer position in each register of pixel data of a search window at the 16th pulse of the clock pulse signal CK1 shown in FIGS. 5 to 10, and
FIG. 9 is a diagram showing a data position of each flip-flop in a current image block data output unit of current image block pixel data.

【図３４】図５〜図１０に示されたクロックパルス信号
ＣＫ１の１７パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。34 shows a data transfer position in each register of pixel data of a search window at the 17th pulse of the clock pulse signal CK1 shown in FIGS. 5 to 10, and
FIG. 9 is a diagram showing a data position of each flip-flop in a current image block data output unit of current image block pixel data.

【図３５】図５〜図１０に示されたクロックパルス信号
ＣＫ１の１８パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。35 shows a data transfer position in each register of pixel data of a search window at the 18th pulse of the clock pulse signal CK1 shown in FIGS. 5 to 10, and
FIG. 9 is a diagram showing a data position of each flip-flop in a current image block data output unit of current image block pixel data.

【図３６】図５〜図１０に示されたクロックパルス信号
ＣＫ１の１９パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。36 shows a data transfer position in each register of pixel data of a search window at the 19th pulse of the clock pulse signal CK1 shown in FIGS. 5 to 10, and
FIG. 9 is a diagram showing a data position of each flip-flop in a current image block data output unit of current image block pixel data.

【図３７】図５〜図１０に示されたクロックパルス信号
ＣＫ１の２０パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。FIG. 37 shows a data transfer position in each register of pixel data of a search window at the 20th pulse of the clock pulse signal CK1 shown in FIGS. 5 to 10, and
FIG. 9 is a diagram showing a data position of each flip-flop in a current image block data output unit of current image block pixel data.

【図３８】図５〜図１０に示されたクロックパルス信号
ＣＫ１の２１パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。38 shows a data transfer position in each register of pixel data of a search window at the 21st pulse of the clock pulse signal CK1 shown in FIGS. 5 to 10, and
FIG. 9 is a diagram showing a data position of each flip-flop in a current image block data output unit of current image block pixel data.

【図３９】Ｍ画素分だけ列方向にずれた現画像ブロック
とサーチウインドウの対応関係をを示す図である。FIG. 39 is a diagram showing the correspondence between a current image block shifted in the column direction by M pixels and a search window.

【図４０】第２実施例におけるパイプライン処理の工程
を示す図であるFIG. 40 is a diagram showing a pipeline processing step in the second embodiment.

【図４１】本発明に係わる動きベクトル探索装置の第３
実施例の機能ブロック図である。FIG. 41 shows a third example of the motion vector search device according to the present invention.
It is a functional block diagram of an example.

【図４２】本発明に係わる動きベクトル探索装置の第４
実施例の構成例を示す図である。FIG. 42 shows a fourth example of the motion vector search device according to the present invention.
It is a figure showing the example of composition of an example.

【図４３】第４実施例におけるパイプライン処理の工程
を示す図であるFIG. 43 is a diagram showing a step of the pipeline processing in the fourth embodiment.

【図４４】本発明に係わる動きベクトル探索装置の第５
実施例の構成例を示す図である。FIG. 44 shows a fifth example of the motion vector search device according to the present invention.
It is a figure showing the example of composition of an example.

【図４５】従来の単純フレーム間予測を説明する図であ
る。FIG. 45 is a view for explaining conventional simple inter-frame prediction.

【図４６】従来の動き補償フレーム間予測を説明する図
である。FIG. 46 is a diagram for explaining conventional motion compensation inter-frame prediction.

【図４７】従来の現符号化ブロックとサーチウインドウ
を説明する図である。FIG. 47 is a diagram illustrating a conventional current coded block and a search window.

【図４８】従来の現符号化ブロックと探索領域を説明す
る図である。FIG. 48 is a diagram illustrating a conventional current coded block and a search area.

【図４９】従来の現符号化ブロック内の画素と候補ブロ
ック内の画素との位置関係を説明する図である。FIG. 49 is a diagram illustrating a conventional positional relationship between pixels in a current coding block and pixels in a candidate block.

【図５０】従来のディストーション算出方法とサーチウ
インドウデータの転送過程を説明する図であるFIG. 50 is a diagram illustrating a conventional distortion calculation method and a search window data transfer process.

【図５１】従来のディストーション算出方法とサーチウ
インドウデータの転送過程を説明する図であるFIG. 51 is a diagram illustrating a conventional distortion calculation method and a transfer process of search window data.

【符号の説明】[Explanation of symbols]

１０ 人物像 ２０，２１ 有意画素領域 １００，１０１ 現画像 １１０ 現画像ブロック，第１現画像ブロック １２０ 第２現画像ブロック １３０ 第３現画像ブロック １７０ 現符号化ブロック ２００，２０１ 前符号化画像 ２１０ サーチウインドウ，第１サーチウインドウ ２２０ 第２サーチウインドウ ２３０ 第３サーチウインドウ ２７０ サーチウィンドウ ３１０，３２０，３３０ 候補ブロック ３７０ 候補ブロック １０００ 現画像データ出力手段 １１１０，１１２０，１１３０，１１４０，１２１０，
１２３０，１２５０ フリップフロップ １２２０，１２４０ セレクタ ２０００ 参照画像データ記憶手段 ３００１ 第１の画素データ転送保持手段 ３００２ 第２の画素データ転送保持手段 ３１００ 画素データ入力転送ユニット ３１１０ セレクタ ３１２０ フリップフロップ ３２２０ フリップフロップ ３３１０ セレクタ ３３２０ フリップフロップ ３４１０ セレクタ ３４２０ フリップフロップ ４０００ 第３の画素データ転送保持手段 ５０００ ディストーション算出手段 ５２００ ディストーション算出ユニット ５２１０ 減算器 ５２２０ 正数変換器 ５２３０ 加算器 ５２４０ フリップフロップ ５２５０ 反転器 ５２６０ 論理積演算器 ５３００ ディストーション出力転送ユニット ５３１０ セレクタ ５３２０ フリップフロップ ６０００ 類似ブロック特定手段 ６１００ 最小ディストーション検出ユニット ６１１０ 比較器 ６１２０ 比較器 ６１３０ セレクタ ６１４０ フリップフロップ ６１５０ 論理和演算器 ６１８０ セレクタ付きフリップフロップ ６２００ 動きベクトル垂直成分検出ユニット ６２２０ セレクタ ６２３０ フリップフロップ ６２４０ 換算テーブル ６２８０ セレクタ付きフリップフロップ ６３００ 動きベクトル水平成分検出ユニット ６３１０ カウンタ ６３２０ セレクタ ６３３０ フリップフロップ ６３４０ 換算テーブル ６３８０ セレクタ付きフリップフロップ ７０００ 高速転送記憶手段 ８０００ 信号出力ユニット ８００１ ウィンドウデータ転送制御手段 ８００２ 排出データ保持制御手段 ８００３ 戻しデータ転送制御手段 ９１１０ セレクタ ９１２０ フリップフロップ10 Human image 20, 21 Significant pixel area 100, 101 Current image 110 Current image block, first current image block 120 Second current image block 130 Third current image block 170 Current coded block 200, 201 Pre-coded image 210 Search Window, first search window 220 second search window 230 third search window 270 search window 310, 320, 330 candidate block 370 candidate block 1000 current image data output means 1110, 1120, 1130, 1140, 1210,
1230, 1250 Flip-flops 1220, 1240 Selector 2000 Reference image data storage means 3001 First pixel data transfer and holding means 3002 Second pixel data transfer and holding means 3100 Pixel data input transfer unit 3110 Selector 3120 Flip-flop 3220 Flip-flop 3310 Selector 3320 Flip-flop 3410 Selector 3420 Flip-flop 4000 Third pixel data transfer holding unit 5000 Distortion calculating unit 5200 Distortion calculating unit 5210 Subtractor 5220 Positive number converter 5230 Adder 5240 Flip-flop 5250 Inverter 5260 Logical product operator 5300 Distortion output transfer Unit 5310 Selector 5320 Flip-flop 60 0 Similar block specifying means 6100 Minimum distortion detection unit 6110 Comparator 6120 Comparator 6130 Selector 6140 Flip-flop 6150 OR operation unit 6180 Flip-flop with selector 6200 Motion vector vertical component detection unit 6220 selector 6230 Flip-flop 6240 Conversion table 6280 Flip-flop with selector 6300 Motion vector horizontal component detection unit 6310 Counter 6320 Selector 6330 Flip-flop 6340 Conversion table 6380 Flip-flop with selector 7000 High-speed transfer storage unit 8000 Signal output unit 8001 Window data transfer control unit 8002 Ejection data holding control unit 8003 Return data transfer control unit 9110 Select 9120 flip-flop

Claims (26)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】動画像を部分的に構成する現画像を前記動
画像を部分的に構成する参照画像に基づいて予測するの
に用いられる動きベクトルを探索する方法であり、前記
現画像が画素データを有する複数行複数列の画素により
表わされる複数の現画像ブロックを含み、前記参照画像
がそれぞれ画素データを有する前記現画像ブロックと同
一サイズの複数の候補ブロックを含み、前記現画像ブロ
ック毎に、前記複数の候補ブロックのうち該現画像ブロ
ックに類似する何れか１つの候補ブロックのブロック位
置と該現画像ブロックのブロック位置とによって、前記
動きベクトルを特定する動きベクトル探索方法であっ
て、 前記複数の現画像ブロックの画素データと、それぞれ前
記参照画像の複数の候補ブロックのうち少なくとも２つ
の候補ブロックを含む複数のサーチウィンドウの画素デ
ータと、を準備する工程と、 前記サーチウィンドウおよび前記現画像ブロックのサイ
ズに応じた探索領域を形成し該探索領域内に前記サーチ
ウィンドウ内の各候補ブロックの画素データの一部を入
力して保持するとともに該保持した画素データを前記探
索領域の所定方向に転送する第１の画素データ転送保持
手段と、前記第１の画素データ転送保持手段との間で画
素データを授受し前記第１の画素データ転送保持手段と
共に前記サーチウィンドウの画素データを前記探索領域
を通る所定の転送経路に沿って転送する第２の画素デー
タ転送保持手段と、前記転送経路に沿って転送される画
素データの一部を前記第１および第２の画素データ転送
保持手段から入力し出力する第３の画素データ転送保持
手段と、をそれぞれ準備する工程と、 前記サーチウィンドウの画素データを前記第１および第
２の画素データ転送保持手段に入力するとともに、前記
第１および第２の画素データ転送保持手段により前記サ
ーチウィンドウの画素データを前記転送経路に沿って転
送するウィンドウデータ転送工程と、 前記現画像ブロックの画素データと前記第１の画素デー
タ転送保持手段に保持された画素データとに基づいて、
前記現画像ブロックの各々に対し、前記現画像ブロック
と前記複数の候補ブロックとの間の画像の差を表わす複
数のディストーションをそれぞれ算出する第１のディス
トーション算出工程と、 前記現画像ブロックの各々に対し算出された複数のディ
ストーションの値のうち最小値を検出して、前記類似す
る１つの候補ブロックを特定する類似ブロック特定工程
と、を含み、 さらに、 前記第１および第２の画素データ転送保持手段に入力さ
れた前記サーチウィンドウの画素データのうち一部の画
素データを前記第１および第２の画素データ転送保持手
段から排出しつつ前記第３の画素データ転送保持手段に
保持させる排出データ保持工程と、 前記第３の画素データ転送保持手段に保持された画素デ
ータを前記第３の画素データ転送保持手段から前記第１
および第２の画素データ転送保持手段に戻す画素データ
戻し工程と、 該画素データ戻し工程により前記第１および第２の画素
データ転送保持手段に戻された画素データを用いて、前
記現画像ブロックとは異なる現画像ブロックに対応する
ディストーション算出を開始する第２のディストーショ
ン算出工程と、を有することを特徴とする動きベクトル
探索方法。1. A method for searching for a motion vector used to predict a current image partially forming a moving image based on a reference image partially forming the moving image, wherein the current image is a pixel. Including a plurality of current image blocks represented by pixels in a plurality of rows and columns having data, the reference image includes a plurality of candidate blocks of the same size as the current image block each having pixel data, for each current image block A motion vector search method for identifying the motion vector by a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block; Pixel data of a plurality of current image blocks and at least two candidate blocks of the plurality of candidate blocks of the reference image, respectively Preparing pixel data of a plurality of search windows, including: a search area corresponding to the size of the search window and the current image block, and a pixel of each candidate block in the search window in the search area. A first pixel data transfer and holding unit for inputting and holding a part of the data and transferring the held pixel data in a predetermined direction of the search area; Second pixel data transfer and holding means for transmitting and receiving data and transferring the pixel data of the search window along with the first pixel data transfer and holding means along a predetermined transfer path passing through the search area; Pixel data transfer and holding means for inputting and outputting a part of pixel data transferred from the first and second pixel data transfer and holding means Preparing the search window, and inputting the pixel data of the search window to the first and second pixel data transfer and holding means, and the first and second pixel data transfer and holding means provide the search window. A window data transfer step of transferring pixel data along the transfer path, based on the pixel data of the current image block and the pixel data held in the first pixel data transfer holding unit,
For each of the current image blocks, a first distortion calculation step of respectively calculating a plurality of distortions representing an image difference between the current image block and the plurality of candidate blocks, A similar block specifying step of detecting a minimum value among the plurality of calculated distortion values and specifying the similar one candidate block, further comprising the first and second pixel data transfer holding. Discharging data holding for causing the third pixel data transfer holding unit to hold some of the pixel data of the search window input to the unit while discharging the pixel data from the first and second pixel data transfer holding units And storing the pixel data held in the third pixel data transfer holding unit in the third pixel data transfer holding unit. Said the first
And a pixel data return step of returning to the second pixel data transfer / holding means; and using the pixel data returned to the first and second pixel data transfer / holding means in the pixel data return step, the current image block A second distortion calculation step of starting a distortion calculation corresponding to a different current image block. 【請求項２】動画像を部分的に構成する現画像を前記動
画像を部分的に構成する参照画像に基づいて予測するの
に用いられる動きベクトルを探索する方法であり、前記
現画像が画素データを有する複数行複数列の画素により
表わされる複数の現画像ブロックを含み、前記参照画像
がそれぞれ画素データを有する前記現画像ブロックと同
一サイズの複数の候補ブロックを含み、前記現画像ブロ
ック毎に、前記複数の候補ブロックのうち該現画像ブロ
ックに類似する何れか１つの候補ブロックのブロック位
置と該現画像ブロックのブロック位置とによって、前記
動きベクトルを特定する動きベクトル探索方法であっ
て、 前記複数の現画像ブロックの画素データと、それぞれ前
記参照画像の複数の候補ブロックのうち少なくとも２つ
の候補ブロックを含む複数のサーチウィンドウの画素デ
ータと、を準備する工程と、 前記サーチウィンドウおよび前記現画像ブロックのサイ
ズに応じた探索領域を形成し該探索領域内に前記サーチ
ウィンドウ内の各候補ブロックの画素データの一部を入
力して保持するとともに該保持した画素データを前記探
索領域の所定方向に転送する第１の画素データ転送保持
手段と、前記第１の画素データ転送保持手段との間で画
素データを授受し前記第１の画素データ転送保持手段と
共に前記サーチウィンドウの画素データを前記探索領域
を通る所定の転送経路に沿って転送する第２の画素デー
タ転送保持手段と、前記転送経路に沿って転送される画
素データの一部を前記第１および第２の画素データ転送
保持手段から入力し出力する第３の画素データ転送保持
手段と、をそれぞれ準備する工程と、 前記サーチウィンドウの画素データを前記第１および第
２の画素データ転送保持手段に入力するとともに、前記
第１および第２の画素データ転送保持手段により前記サ
ーチウィンドウの画素データを前記転送経路に沿って転
送するウィンドウデータ転送工程と、 前記現画像ブロックの画素データと前記第１の画素デー
タ転送保持手段に保持された画素データとに基づいて、
前記現画像ブロックの各々に対し、前記現画像ブロック
と前記複数の候補ブロックとの間の画像の差を表わす複
数のディストーションをそれぞれ算出する第１のディス
トーション算出工程と、 前記現画像ブロックの各々に対し算出された複数のディ
ストーションの値のうち最小値を検出して、前記類似す
る１つの候補ブロックを特定する類似ブロック特定工程
と、を含み、 さらに、 前記第１および第２の画素データ転送保持手段に入力さ
れた前記サーチウィンドウの画素データのうち一部の画
素データを前記第１および第２の画素データ転送保持手
段から排出しつつ前記第３の画素データ転送保持手段に
保持させる排出データ保持工程と、 前記第３の画素データ転送保持手段に保持された画素デ
ータを前記第３の画素データ転送保持手段から前記第１
および第２の画素データ転送保持手段に戻す画素データ
戻し工程と、 該画素データ戻し工程と同時に、前記第１および第２の
画素データ転送保持手段に戻された画素データを用い
て、前記現画像ブロックとは異なる現画像ブロックに対
応するディストーションをそれぞれ算出する第２のディ
ストーション算出工程と、を有することを特徴とする動
きベクトル探索方法。2. A method for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image, wherein the current image is a pixel. Including a plurality of current image blocks represented by pixels in a plurality of rows and columns having data, the reference image includes a plurality of candidate blocks of the same size as the current image block each having pixel data, for each current image block A motion vector search method for identifying the motion vector by a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block, Pixel data of a plurality of current image blocks and at least two candidate blocks of the plurality of candidate blocks of the reference image, respectively Preparing pixel data of a plurality of search windows, including: a search area corresponding to the size of the search window and the current image block, and a pixel of each candidate block in the search window in the search area. A first pixel data transfer and holding unit for inputting and holding a part of the data and transferring the held pixel data in a predetermined direction of the search area; Second pixel data transfer and holding means for transmitting and receiving data and transferring the pixel data of the search window along with the first pixel data transfer and holding means along a predetermined transfer path passing through the search area; Pixel data transfer and holding means for inputting and outputting a part of pixel data transferred from the first and second pixel data transfer and holding means Preparing the search window, and inputting the pixel data of the search window to the first and second pixel data transfer and holding means, and the first and second pixel data transfer and holding means provide the search window. A window data transfer step of transferring pixel data along the transfer path, based on the pixel data of the current image block and the pixel data held in the first pixel data transfer holding unit,
For each of the current image blocks, a first distortion calculation step of respectively calculating a plurality of distortions representing an image difference between the current image block and the plurality of candidate blocks, A similar block specifying step of detecting a minimum value among the plurality of calculated distortion values and specifying the similar one candidate block, further comprising the first and second pixel data transfer holding. Discharging data holding for causing the third pixel data transfer holding unit to hold some of the pixel data of the search window input to the unit while discharging the pixel data from the first and second pixel data transfer holding units And storing the pixel data held in the third pixel data transfer holding unit in the third pixel data transfer holding unit. Said the first
And a pixel data return step of returning to the second pixel data transfer / holding means, and simultaneously with the pixel data return step, using the pixel data returned to the first and second pixel data transfer / holding means, A second distortion calculating step of calculating distortion corresponding to a current image block different from the block, respectively. 【請求項３】動画像を部分的に構成する現画像を前記動
画像を部分的に構成する参照画像に基づいて予測するの
に用いられる動きベクトルを探索する方法であり、Ｎ，
Ｍをそれぞれ整数とするとき、前記現画像が画素データ
を有するＮ行Ｍ列の画素により表わされる複数の現画像
ブロックを含み、前記参照画像がそれぞれ画素データを
有する前記現画像ブロックと同一サイズの複数の候補ブ
ロックを含み、前記現画像ブロック毎に、前記複数の候
補ブロックのうち該現画像ブロックに類似する何れか１
つの候補ブロックのブロック位置と該現画像ブロックの
ブロック位置とによって、前記動きベクトルを特定する
動きベクトル探索方法であって、 前記複数の現画像ブロックの画素データと、Ｈ，Ｌをそ
れぞれ整数とするとき、それぞれ前記参照画像の複数の
候補ブロックのうち少なくとも２つの候補ブロックを含
むＨ行Ｌ列の画素により表わされる複数のサーチウィン
ドウの画素データと、を準備する工程と、 前記サーチウィンドウおよび前記現画像ブロックのサイ
ズに応じた（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列の探索領
域を形成し該探索領域内に前記サーチウィンドウ内の各
候補ブロックの画素データの一部を入力して保持すると
ともに該保持した画素データを前記探索領域の所定方向
に転送する（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の第１レ
ジスタを有する第１の画素データ転送保持手段と、前記
第１の画素データ転送保持手段との間で画素データを授
受する複数の第２レジスタを有し前記第１の画素データ
転送保持手段と共に前記サーチウィンドウの画素データ
を前記探索領域を通る所定の転送経路に沿って転送する
第２の画素データ転送保持手段と、前記転送経路に沿っ
て転送される画素データの一部を前記第１および第２の
画素データ転送保持手段から入力し出力する（Ｍ−１）
×Ｈ個の第３レジスタを有する第３の画素データ転送保
持手段と、をそれぞれ準備する工程と、 前記サーチウィンドウの画素データを前記第１および第
２の画素データ転送保持手段に入力するとともに、前記
第１および第２の画素データ転送保持手段により前記サ
ーチウィンドウの画素データを前記転送経路に沿って転
送するウィンドウデータ転送工程と、 前記現画像ブロックの画素データと前記第１の画素デー
タ転送保持手段に保持された画素データとに基づいて、
前記現画像ブロックの各々に対し、前記現画像ブロック
と前記複数の候補ブロックとの間の画像の差を表わす複
数のディストーションをそれぞれ算出する第１のディス
トーション算出工程と、 前記現画像ブロックの各々に対し算出された複数のディ
ストーションの値のうち最小値を検出して、前記類似す
る１つの候補ブロックを特定する類似ブロック特定工程
と、を含み、 さらに、 前記第１および第２の画素データ転送保持手段に入力さ
れた前記サーチウィンドウの画素データのうち転送方向
下流側の（Ｍ−１）列分の画素データを前記第１および
第２の画素データ転送保持手段から排出しつつ前記第３
の画素データ転送保持手段に保持させる排出データ保持
工程と、 前記第３の画素データ転送保持手段に保持された画素デ
ータを前記第３の画素データ転送保持手段から前記第１
および第２の画素データ転送保持手段に戻す画素データ
戻し工程と、 該画素データ戻し工程により前記第１および第２の画素
データ転送保持手段に戻された画素データを用いて、前
記現画像ブロックとは異なる現画像ブロックに対応する
ディストーション算出を開始する第２のディストーショ
ン算出工程と、を有することを特徴とする動きベクトル
探索方法。3. A method for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image, wherein N,
When M is an integer, the current image includes a plurality of current image blocks represented by N rows and M columns of pixels having pixel data, and the reference image has the same size as the current image block having pixel data. A plurality of candidate blocks, each one of the plurality of candidate blocks being similar to the current image block among the plurality of candidate blocks;
A motion vector search method for specifying the motion vector based on a block position of one candidate block and a block position of the current image block, wherein pixel data of the plurality of current image blocks and H and L are integers, respectively. And preparing pixel data of a plurality of search windows represented by pixels in H rows and L columns each including at least two candidate blocks of the plurality of candidate blocks of the reference image; and A search area of (H−N + 1) rows (LM−M + 1) columns corresponding to the size of the image block is formed, and a part of the pixel data of each candidate block in the search window is input and held in the search area And (H−N + 1) × (L−M + 1) first pixels that transfer the held pixel data in a predetermined direction of the search area. A first pixel data transfer holding unit having a register, and a plurality of second registers for transmitting and receiving pixel data between the first pixel data transfer holding unit; A second pixel data transfer holding unit that transfers pixel data of a search window along a predetermined transfer path passing through the search area; and a part of the pixel data transferred along the transfer path is divided into the first and second pixel data. (M-1)
XH third pixel data transfer and holding means having third registers, respectively; and inputting the pixel data of the search window to the first and second pixel data transfer and holding means. A window data transfer step of transferring the pixel data of the search window along the transfer path by the first and second pixel data transfer holding units; and a transfer and holding of the pixel data of the current image block and the first pixel data. Based on the pixel data held by the means,
For each of the current image blocks, a first distortion calculation step of respectively calculating a plurality of distortions representing an image difference between the current image block and the plurality of candidate blocks, A similar block specifying step of detecting a minimum value among the calculated plurality of distortion values and specifying the similar one candidate block; and further comprising the first and second pixel data transfer holding. The pixel data of (M-1) columns on the downstream side in the transfer direction among the pixel data of the search window input to the means are discharged from the first and second pixel data transfer holding means while the third data is being discharged.
A discharge data holding step of holding the pixel data by the third pixel data transfer holding unit from the third pixel data transfer holding unit by the first pixel data transfer holding unit;
And a pixel data return step of returning to the second pixel data transfer / holding means; and using the pixel data returned to the first and second pixel data transfer / holding means in the pixel data return step, the current image block A second distortion calculation step of starting a distortion calculation corresponding to a different current image block. 【請求項４】前記排出データ保持工程において、前記第
１および第２レジスタに入力された画素データのうち前
記転送方向最下流の１列分の画素データを前記（Ｍ−
１）×Ｈ個のうちＨ個の第３レジスタに保持させるとと
もに該Ｈ個の第３レジスタから残りの第３レジスタに画
素データを転送するステップを（Ｍ−１）回繰り返し、 前記画素データ戻し工程において、前記（Ｍ−１）×Ｈ
個のうちＨ個の第３レジスタから前記第１および第２レ
ジスタに画素データを転送するとともに残りの第３レジ
スタに保持された画素データを該Ｈ個の第３レジスタに
転送するステップを（Ｍ−１）回繰り返し、 前記第３レジスタに入力された（Ｍ−１）列分の画素デ
ータを再度第１および第２レジスタに戻すのと同時に、
前記第３レジスタに前記（Ｍ−１）列分の画素データが
入力されたとき前記探索領域の１列目に対応する第１お
よび第２レジスタに保持されていた画素データを前記探
索領域のＭ列目の画素列に対応する第１および第２レジ
スタに転送して、 前記探索領域内に前記第１のディストーション算出工程
の開始時と同じ画素データを配置した後、 前記第２のディストーション算出工程を実行することを
特徴とする請求項３に記載の動きベクトル探索方法。4. In the discharge data holding step, pixel data of one column at the most downstream in the transfer direction among the pixel data input to the first and second registers is stored in the (M-
1) repeating the step of holding the pixel data in the H third registers among the × H registers and transferring the pixel data from the H third registers to the remaining third registers (M−1) times; In the step, (M-1) × H
Transferring pixel data from the H third registers to the first and second registers and transferring the pixel data held in the remaining third registers to the H third registers (M -1) times, and the pixel data of (M-1) columns input to the third register is returned to the first and second registers again.
When the (M-1) th column of pixel data is input to the third register, the pixel data held in the first and second registers corresponding to the first column of the search area is replaced by the M of the search area. After transferring the pixel data to the first and second registers corresponding to the pixel columns of the column and arranging the same pixel data in the search area as at the start of the first distortion calculation step, the second distortion calculation step 4. The method according to claim 3, wherein 【請求項５】動画像を部分的に構成する現画像を前記動
画像を部分的に構成する参照画像に基づいて予測するの
に用いられる動きベクトルを探索する方法であり、Ｎ，
Ｍをそれぞれ整数とするとき、前記現画像が画素データ
を有するＮ行Ｍ列の画素により表わされる複数の現画像
ブロックを含み、前記参照画像がそれぞれ画素データを
有する前記現画像ブロックと同一サイズの複数の候補ブ
ロックを含み、前記現画像ブロック毎に、前記複数の候
補ブロックのうち該現画像ブロックに類似する何れか１
つの候補ブロックのブロック位置と該現画像ブロックの
ブロック位置とによって、前記動きベクトルを特定する
動きベクトル探索方法であって、 前記複数の現画像ブロックの画素データと、Ｈ，Ｌをそ
れぞれ整数とするとき、それぞれ前記参照画像の複数の
候補ブロックのうち少なくとも２つの候補ブロックを含
むＨ行Ｌ列の画素により表わされる複数のサーチウィン
ドウの画素データと、を準備する工程と、 前記サーチウィンドウおよび前記現画像ブロックのサイ
ズに応じた（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列の探索領
域を形成し該探索領域内に前記サーチウィンドウ内の各
候補ブロックの画素データの一部を入力して保持すると
ともに該保持した画素データを前記探索領域の所定方向
に転送する（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の第１レ
ジスタを有する第１の画素データ転送保持手段と、前記
第１の画素データ転送保持手段との間で画素データを授
受する複数の第２レジスタを有し前記第１の画素データ
転送保持手段と共に前記サーチウィンドウの画素データ
を前記探索領域を通る所定の転送経路に沿って転送する
第２の画素データ転送保持手段と、前記転送経路に沿っ
て転送される画素データの一部を前記第１および第２の
画素データ転送保持手段から入力し出力するＭ×Ｈ個の
第３レジスタを有する第３の画素データ転送保持手段
と、をそれぞれ準備する工程と、 前記サーチウィンドウの画素データを前記第１および第
２の画素データ転送保持手段に入力するとともに、前記
第１および第２の画素データ転送保持手段により前記サ
ーチウィンドウの画素データを前記転送経路に沿って転
送するウィンドウデータ転送工程と、 前記現画像ブロックの画素データと前記第１の画素デー
タ転送保持手段に保持された画素データとに基づいて、
前記現画像ブロックの各々に対し、前記現画像ブロック
と前記複数の候補ブロックとの間の画像の差を表わす複
数のディストーションをそれぞれ算出する第１のディス
トーション算出工程と、 前記現画像ブロックの各々に対し算出された複数のディ
ストーションの値のうち最小値を検出して、前記類似す
る１つの候補ブロックを特定する類似ブロック特定工程
と、を含み、 さらに、 前記第１および第２の画素データ転送保持手段に入力さ
れた前記サーチウィンドウの画素データのうち転送方向
下流側のＭ列分の画素データを前記第１および第２の画
素データ転送保持手段から排出しつつ前記第３の画素デ
ータ転送保持手段に保持させる排出データ保持工程と、 前記第３の画素データ転送保持手段に保持された画素デ
ータを前記第３の画素データ転送保持手段から前記第１
および第２の画素データ転送保持手段に戻す画素データ
戻し工程と、 該画素データ戻し工程により前記第１および第２の画素
データ転送保持手段に戻された画素データを用いて、前
記現画像ブロックとは異なる現画像ブロックに対応する
ディストーション算出を開始する第２のディストーショ
ン算出工程と、を有することを特徴とする動きベクトル
探索方法。5. A method for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image.
When M is an integer, the current image includes a plurality of current image blocks represented by N rows and M columns of pixels having pixel data, and the reference image has the same size as the current image block having pixel data. A plurality of candidate blocks, each one of the plurality of candidate blocks being similar to the current image block among the plurality of candidate blocks;
A motion vector search method for specifying the motion vector based on a block position of one candidate block and a block position of the current image block, wherein pixel data of the plurality of current image blocks and H and L are integers, respectively. And preparing pixel data of a plurality of search windows represented by pixels in H rows and L columns each including at least two candidate blocks of the plurality of candidate blocks of the reference image; and A search area of (H−N + 1) rows (LM−M + 1) columns corresponding to the size of the image block is formed, and a part of the pixel data of each candidate block in the search window is input and held in the search area And (H−N + 1) × (L−M + 1) first pixels that transfer the held pixel data in a predetermined direction of the search area. A first pixel data transfer holding unit having a register, and a plurality of second registers for transmitting and receiving pixel data between the first pixel data transfer holding unit; A second pixel data transfer holding unit that transfers pixel data of a search window along a predetermined transfer path passing through the search area; and a part of the pixel data transferred along the transfer path is divided into the first and second pixel data. And a third pixel data transfer and holding unit having M × H third registers input and output from the two pixel data transfer and holding units, respectively. The pixel data of the search window is input to the second pixel data transfer holding unit, and the first and second pixel data transfer holding units transfer the pixel data of the search window. A window data transfer step of transferring along the road, on the basis of the pixel data held in the pixel data and the first pixel data transfer holding means of the current image block,
For each of the current image blocks, a first distortion calculation step of respectively calculating a plurality of distortions representing an image difference between the current image block and the plurality of candidate blocks, A similar block specifying step of detecting a minimum value among the plurality of calculated distortion values and specifying the similar one candidate block, further comprising the first and second pixel data transfer holding. The third pixel data transfer holding unit while discharging the M columns of pixel data on the downstream side in the transfer direction from the pixel data of the search window input to the unit from the first and second pixel data transfer holding units And a discharge data holding step of holding the pixel data held in the third pixel data transfer holding means in the third pixel data. From the data transfer holding means.
And a pixel data return step of returning to the second pixel data transfer / holding means; and using the pixel data returned to the first and second pixel data transfer / holding means in the pixel data return step, the current image block A second distortion calculation step of starting a distortion calculation corresponding to a different current image block. 【請求項６】前記排出データ保持工程において、前記第
１および第２レジスタに入力された画素データのうち前
記転送方向最下流の１列分の画素データを前記Ｍ×Ｈ個
のうちＨ個の第３レジスタに保持させるとともに該Ｈ個
の第３レジスタから残りの第３レジスタに画素データを
転送するステップをＭ回繰り返し、 前記画素データ戻し工程において、前記Ｍ×Ｈ個のうち
Ｈ個の第３レジスタから前記第１および第２レジスタに
画素データを転送するとともに残りの第３レジスタに保
持された画素データを前記Ｈ個の第３レジスタに転送す
るステップをＭ回繰り返して、 前記探索領域内に前記第１のディストーション算出工程
の開始時と同じ画素データを配置した後、 前記第２のディストーション算出工程を実行することを
特徴とする請求項５に記載の動きベクトル探索方法。6. The discharging data holding step, wherein the pixel data of one column at the most downstream in the transfer direction among the pixel data input to the first and second registers is replaced with H of the M × H pixels. The step of causing the third register to hold the pixel data and transferring the pixel data from the H third registers to the remaining third registers is repeated M times. Transferring the pixel data from the third register to the first and second registers and transferring the pixel data held in the remaining third registers to the H third registers M times; 6. After arranging the same pixel data as at the start of the first distortion calculation step, the second distortion calculation step is executed. 4. The motion vector search method according to 1. 【請求項７】動画像を部分的に構成する現画像を前記動
画像を部分的に構成する参照画像に基づいて予測するの
に用いられる動きベクトルを探索する方法であり、前記
現画像が画素データを有する複数行複数列の画素により
表わされる複数の現画像ブロックを含み、前記参照画像
がそれぞれ画素データを有する前記現画像ブロックと同
一サイズの複数の候補ブロックを含み、前記現画像ブロ
ック毎に、前記複数の候補ブロックのうち該現画像ブロ
ックに類似する何れか１つの候補ブロックのブロック位
置と該現画像ブロックのブロック位置とによって、前記
動きベクトルを特定する動きベクトル探索方法であっ
て、 前記複数の現画像ブロックの画素データと、それぞれ前
記参照画像の複数の候補ブロックのうち少なくとも２つ
の候補ブロックを含む複数のサーチウィンドウの画素デ
ータと、を準備する工程と、 前記サーチウィンドウの画素データを記憶し出力する参
照画像データ記憶手段と、前記サーチウィンドウおよび
前記現画像ブロックのサイズに応じた探索領域を形成し
該探索領域内に前記サーチウィンドウ内の各候補ブロッ
クの画素データの一部を入力して保持するとともに該保
持した画素データを前記探索領域の所定方向に転送する
第１の画素データ転送保持手段と、前記第１の画素デー
タ転送保持手段との間で画素データを授受し前記第１の
画素データ転送保持手段と共に前記サーチウィンドウの
画素データを前記探索領域を通る所定の転送経路に沿っ
て転送する第２の画素データ転送保持手段と、前記転送
経路に沿って転送される画素データの一部を前記第１お
よび第２の画素データ転送保持手段から入力し出力する
第３の画素データ転送保持手段と、前記参照画像データ
記憶手段から前記複数のうち何れかのサーチウィンドウ
の画素データを取り込んで記憶するとともに記憶済のサ
ーチウィンドウの画素データを前記参照画像データ記憶
手段からのデータ転送速度より大きい転送速度で前記第
１および第２の画素データ転送保持手段に供給する高速
転送記憶手段と、をそれぞれ準備する工程と、 前記サーチウィンドウの画素データを、前記複数のうち
何れかのサーチウィンドウの一部の画素データを含む所
定画素領域分ずつ前記参照画像データ記憶手段から読み
出して前記高速転送記憶手段に記憶させるウィンドウデ
ータ読み出し工程と、 前記高速転送記憶手段に記憶されたサーチウィンドウの
画素データを前記第１および第２の画素データ転送保持
手段に入力する第１のウィンドウデータ入力工程と、 前記第１および第２の画素データ転送保持手段により前
記サーチウィンドウの画素データを前記転送経路に沿っ
て転送するウィンドウデータ転送工程と、 前記現画像ブロックの画素データと前記第１の画素デー
タ転送保持手段に保持された画素データとに基づいて、
前記現画像ブロックの各々に対し、前記現画像ブロック
と前記複数の候補ブロックとの間の画像の差を表わす複
数のディストーションをそれぞれ算出する第１のディス
トーション算出工程と、 前記現画像ブロックの各々に対し算出された複数のディ
ストーションの値のうち最小値を検出して、前記類似す
る１つの候補ブロックを特定する類似ブロック特定工程
と、を含み、 さらに、 前記第１および第２の画素データ転送保持手段に入力さ
れた前記サーチウィンドウの画素データのうち一部の画
素データを前記第１および第２の画素データ転送保持手
段から排出しつつ前記第３の画素データ転送保持手段に
保持させる排出データ保持工程と、 前記第３の画素データ転送保持手段に保持された画素デ
ータを前記第３の画素データ転送保持手段から前記第１
および第２の画素データ転送保持手段に戻す画素データ
戻し工程と、 該画素データ戻し工程により前記第１および第２の画素
データ転送保持手段に戻された画素データを用いて、前
記現画像ブロックとは異なる現画像ブロックに対応する
ディストーション算出を開始する第２のディストーショ
ン算出工程と、 前記ウィンドウデータ読み出し工程で読み出され前記高
速転送記憶手段に記憶されている前記所定画素領域分の
画素データのうち、前記第２のディストーション算出工
程の開始時に前記探索領域内に戻された画素データに続
く転送順序の画素データを、前記高速転送記憶手段から
前記第１および第２の画素データ転送保持手段に入力さ
せる第２のウィンドウデータ入力工程と、を有すること
を特徴とする動きベクトル探索方法。7. A method for searching for a motion vector used to predict a current image partially forming a moving image based on a reference image partially forming the moving image, wherein the current image is a pixel. Including a plurality of current image blocks represented by pixels in a plurality of rows and columns having data, the reference image includes a plurality of candidate blocks of the same size as the current image block each having pixel data, for each current image block A motion vector search method for identifying the motion vector by a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block; Pixel data of a plurality of current image blocks and at least two candidate blocks of the plurality of candidate blocks of the reference image, respectively Preparing pixel data of a plurality of search windows including: a reference image data storage unit for storing and outputting the pixel data of the search window; and a search area corresponding to the size of the search window and the current image block. A first pixel data transfer for inputting and holding a part of the pixel data of each candidate block in the search window in the search area, and transferring the held pixel data in a predetermined direction of the search area. A pixel data is exchanged between the holding unit and the first pixel data transfer holding unit, and the pixel data of the search window is transmitted along with the first pixel data transfer holding unit along a predetermined transfer path passing through the search area. A second pixel data transfer holding unit for transferring a part of the pixel data transferred along the transfer path to the first and second pixel data. A third pixel data transfer and holding unit which inputs and outputs the second pixel data from the second pixel data transfer and holding unit, and stores and stores pixel data of any one of the plurality of search windows from the reference image data storage unit Providing high-speed transfer storage means for supplying pixel data of the search window to the first and second pixel data transfer holding means at a transfer rate higher than the data transfer rate from the reference image data storage means. Window data to be read out from the reference image data storage means and stored in the high-speed transfer storage means by a predetermined pixel area including pixel data of a part of any one of the plurality of search windows from the plurality of search windows; A reading step; and a pixel data of a search window stored in the high-speed transfer storage means. A first window data inputting step of inputting a pixel data of the search window to the transfer path by the first and second pixel data transfer holding means. Window data transfer step of transferring the pixel data of the current image block and the pixel data held by the first pixel data transfer holding unit,
For each of the current image blocks, a first distortion calculation step of respectively calculating a plurality of distortions representing an image difference between the current image block and the plurality of candidate blocks, A similar block specifying step of detecting a minimum value among the plurality of calculated distortion values and specifying the similar one candidate block, further comprising the first and second pixel data transfer holding. Discharging data holding for causing the third pixel data transfer holding unit to hold some of the pixel data of the search window input to the unit while discharging the pixel data from the first and second pixel data transfer holding units And storing the pixel data held in the third pixel data transfer holding unit in the third pixel data transfer holding unit. Said the first
And a pixel data return step of returning to the second pixel data transfer / holding means; and using the pixel data returned to the first and second pixel data transfer / holding means in the pixel data return step, the current image block A second distortion calculation step of starting a distortion calculation corresponding to a different current image block; and a pixel data of the predetermined pixel area read out in the window data reading step and stored in the high-speed transfer storage unit. Inputting pixel data in the transfer order following the pixel data returned into the search area at the start of the second distortion calculation step from the high-speed transfer storage unit to the first and second pixel data transfer holding units; And a second window data inputting step. 【請求項８】動画像を部分的に構成する現画像を前記動
画像を部分的に構成する参照画像に基づいて予測するの
に用いられる動きベクトルを探索する方法であり、Ｎ，
Ｍをそれぞれ整数とするとき、前記現画像が画素データ
を有するＮ行Ｍ列の画素により表わされる複数の現画像
ブロックを含み、前記参照画像がそれぞれ画素データを
有する前記現画像ブロックと同一サイズの複数の候補ブ
ロックを含み、前記現画像ブロック毎に、前記複数の候
補ブロックのうち該現画像ブロックに類似する何れか１
つの候補ブロックのブロック位置と該現画像ブロックの
ブロック位置とによって、前記動きベクトルを特定する
動きベクトル探索方法であって、 前記複数の現画像ブロックの画素データと、Ｈ，Ｌをそ
れぞれ整数とするとき、それぞれ前記参照画像の複数の
候補ブロックのうち少なくとも２つの候補ブロックを含
むＨ行Ｌ列の画素により表わされる複数のサーチウィン
ドウの画素データと、を準備する工程と、 前記サーチウィンドウの画素データを記憶し出力する参
照画像データ記憶手段と、前記サーチウィンドウおよび
前記現画像ブロックのサイズに応じた（Ｈ−Ｎ＋１）行
（Ｌ−Ｍ＋１）列の探索領域を形成し該探索領域内に前
記サーチウィンドウ内の各候補ブロックの画素データの
一部を入力して保持するとともに該保持した画素データ
を前記探索領域の所定方向に転送する（Ｈ−Ｎ＋１）×
（Ｌ−Ｍ＋１）個の第１レジスタを有する第１の画素デ
ータ転送保持手段と、前記第１の画素データ転送保持手
段との間で画素データを授受する複数の第２レジスタを
有し前記第１の画素データ転送保持手段と共に前記サー
チウィンドウの画素データを前記探索領域を通る所定の
転送経路に沿って転送する第２の画素データ転送保持手
段と、前記転送経路に沿って転送される画素データの一
部を前記第１および第２の画素データ転送保持手段から
入力し出力する（Ｍ−１）×Ｈ個又はＭ×Ｈ個の第３レ
ジスタを有する第３の画素データ転送保持手段と、前記
参照画像データ記憶手段から前記複数のうち何れかのサ
ーチウィンドウの画素データを取り込んで記憶するとと
もに記憶済のサーチウィンドウの画素データを前記参照
画像データ記憶手段からのデータ転送速度より大きい転
送速度で前記第１および第２の画素データ転送保持手段
に供給する高速転送記憶手段と、をそれぞれ準備する工
程と、 前記サーチウィンドウの画素データを、前記複数のうち
何れかのサーチウィンドウの一部の画素データを含む所
定画素領域分ずつ前記参照画像データ記憶手段から読み
出して前記高速転送記憶手段に記憶させるウィンドウデ
ータ読み出し工程と、 前記高速転送記憶手段に記憶されたサーチウィンドウの
画素データを前記第１および第２の画素データ転送保持
手段に入力する第１のウィンドウデータ入力工程と、 前記第１および第２の画素データ転送保持手段により前
記サーチウィンドウの画素データを前記転送経路に沿っ
て転送するウィンドウデータ転送工程と、 前記現画像ブロックの画素データと前記第１の画素デー
タ転送保持手段に保持された画素データとに基づいて、
前記現画像ブロックの各々に対し、前記現画像ブロック
と前記複数の候補ブロックとの間の画像の差を表わす複
数のディストーションをそれぞれ算出する第１のディス
トーション算出工程と、 前記現画像ブロックの各々に対し算出された複数のディ
ストーションの値のうち最小値を検出して、前記類似す
る１つの候補ブロックを特定する類似ブロック特定工程
と、を含み、 さらに、 前記第１および第２の画素データ転送保持手段に入力さ
れた前記サーチウィンドウの画素データのうち転送方向
下流側の（Ｍ−１）列又はＭ列分の画素データを前記第
１および第２の画素データ転送保持手段から排出しつつ
前記第３の画素データ転送保持手段に保持させる排出デ
ータ保持工程と、 前記第３の画素データ転送保持手段に保持された画素デ
ータを前記第３の画素データ転送保持手段から前記第１
および第２の画素データ転送保持手段に戻す画素データ
戻し工程と、 該画素データ戻し工程により前記第１および第２の画素
データ転送保持手段に戻された画素データを用いて、前
記現画像ブロックとは異なる現画像ブロックに対応する
ディストーション算出を開始する第２のディストーショ
ン算出工程と、 前記ウィンドウデータ読み出し工程で読み出され前記高
速転送記憶手段に記憶されている前記所定画素領域分の
画素データのうち、前記第２のディストーション算出工
程の開始時に前記探索領域内に戻された画素データに続
く転送順序の画素データを、前記高速転送記憶手段から
前記第１および第２の画素データ転送保持手段に入力さ
せる第２のウィンドウデータ入力工程と、を有すること
を特徴とする動きベクトル探索方法。8. A method for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image, wherein N, N
When M is an integer, the current image includes a plurality of current image blocks represented by N rows and M columns of pixels having pixel data, and the reference image has the same size as the current image block having pixel data. A plurality of candidate blocks, each one of the plurality of candidate blocks being similar to the current image block among the plurality of candidate blocks;
A motion vector search method for specifying the motion vector based on a block position of one candidate block and a block position of the current image block, wherein pixel data of the plurality of current image blocks and H and L are integers, respectively. And preparing pixel data of a plurality of search windows represented by pixels in H rows and L columns including at least two candidate blocks among the plurality of candidate blocks of the reference image, respectively, And a reference image data storage means for storing and outputting a search area of (H-N + 1) rows and (L-M + 1) columns corresponding to the size of the search window and the current image block. A part of the pixel data of each candidate block in the window is inputted and held, and the held pixel data is input. Transferring data in a predetermined direction of the search region (H-N + 1) ×
A first pixel data transfer holding unit having (L−M + 1) first registers; and a plurality of second registers for transmitting and receiving pixel data between the first pixel data transfer holding unit. Second pixel data transfer holding means for transferring the pixel data of the search window along a predetermined transfer path through the search area together with one pixel data transfer holding means, and pixel data transferred along the transfer path A third pixel data transfer holding unit having (M-1) × H or M × H third registers for inputting and outputting a part of the pixel data from the first and second pixel data transfer holding units; The reference image data storage means captures and stores the pixel data of any one of the plurality of search windows from the reference image data storage means, and stores the stored pixel data of the search window in the reference image data storage means. Providing high-speed transfer storage means for supplying the first and second pixel data transfer holding means at a transfer rate greater than the data transfer rate from the storage device. A window data reading step of reading from the reference image data storage means by a predetermined pixel area including a part of the pixel data of any of the search windows and storing the read image data in the high-speed transfer storage means; A first window data inputting step of inputting pixel data of a search window to the first and second pixel data transfer and holding means; and a first window data inputting step of inputting pixel data of the search window by the first and second pixel data transfer and holding means. A window data transfer step of transferring along the transfer path; On the basis of the pixel data and the pixel data held in the first pixel data transfer holding unit,
For each of the current image blocks, a first distortion calculation step of respectively calculating a plurality of distortions representing an image difference between the current image block and the plurality of candidate blocks, A similar block specifying step of detecting a minimum value among the calculated plurality of distortion values and specifying the similar one candidate block; and further comprising the first and second pixel data transfer holding. The pixel data of (M-1) rows or M rows on the downstream side in the transfer direction among the pixel data of the search window input to the means are discharged from the first and second pixel data transfer holding means while discharging the pixel data. A discharge data holding step for holding the pixel data in the third pixel data transfer holding unit; The third pixel data transfer and holding means transmits the first
And a pixel data return step of returning to the second pixel data transfer / holding means; and using the pixel data returned to the first and second pixel data transfer / holding means in the pixel data return step, the current image block A second distortion calculation step of starting a distortion calculation corresponding to a different current image block; and a pixel data of the predetermined pixel area read out in the window data reading step and stored in the high-speed transfer storage unit. Inputting pixel data in the transfer order following the pixel data returned into the search area at the start of the second distortion calculation step from the high-speed transfer storage unit to the first and second pixel data transfer holding units; And a second window data inputting step. 【請求項９】前記画素データ戻し工程で前記第１および
第２の画素データ転送保持手段に画素データが戻され、
該画素データに続く転送順序の画素データが前記第２の
ウィンドウデータ入力工程で前記高速転送記憶手段から
前記第１および第２の画素データ転送保持手段に入力さ
れることにより、前記複数のうち何れかのサーチウィン
ドウの一部の画素データが前記探索領域に供給される間
に、 該一部の画素データと前記複数のうち何れかの現画像ブ
ロックの画素データとに基づいて、前記第２のディスト
ーション算出工程を実行するとともに、 前記何れかのサーチウィンドウの残部の画素データを前
記参照画像データ記憶手段から読み出して前記高速転送
記憶手段に記憶させるよう前記ウィンドウデータ読み出
し工程を開始することを特徴とする請求項７又は８に記
載の動きベクトル探索方法。9. In the pixel data return step, pixel data is returned to the first and second pixel data transfer holding means,
Pixel data in the transfer order following the pixel data is input from the high-speed transfer storage unit to the first and second pixel data transfer holding units in the second window data input step, so that any one of the plurality of pixel data is transferred. While part of the pixel data of the search window is supplied to the search area, based on the part of the pixel data and the pixel data of any of the plurality of current image blocks, the second Executing a distortion calculation step, and starting the window data reading step to read out the remaining pixel data of any of the search windows from the reference image data storage means and store the pixel data in the high-speed transfer storage means. The motion vector search method according to claim 7 or 8, wherein 【請求項１０】前記サーチウィンドウ内で隣り合う２つ
の画素列の画素データが互いに列方向で逆方向に転送さ
れるよう、前記第１レジスタおよび第２レジスタによ
り、前記探索領域内で入力画素データを列方向に往復移
動させながら行方向の一方側に転送させることを特徴と
する請求項３〜６および８の何れかに記載の動きベクト
ル探索方法。10. The input pixel data in the search area by the first register and the second register so that pixel data of two adjacent pixel columns in the search window are transferred in mutually opposite column directions. 9. The motion vector search method according to claim 3, wherein the data is transferred to one side in the row direction while reciprocating in the column direction. 【請求項１１】前記現画像ブロックおよび候補ブロック
がそれぞれ偶数の画素列を有することを特徴とする請求
項１〜４および７〜９の何れかに記載の動きベクトル探
索方法。11. The motion vector search method according to claim 1, wherein each of the current image block and the candidate block has an even number of pixel columns. 【請求項１２】前記現画像ブロックおよび候補ブロック
がそれぞれ奇数の画素列を有することを特徴とする請求
項１〜２および５〜９の何れかに記載の動きベクトル探
索方法。12. The motion vector search method according to claim 1, wherein each of the current image block and the candidate block has an odd number of pixel columns. 【請求項１３】前記探索領域内におけるディストーショ
ン算出開始時の画素データの位置を保って、前記第１お
よび第２の画素データ転送保持手段から第３の画素デー
タ転送保持手段に画素データを排出させ、かつ、前記第
３の画素データ転送保持手段から前記第１および第２の
画素データ転送保持手段に画素データを戻すよう出力さ
せることを特徴とする請求項１および３〜８の何れかに
記載の動きベクトル探索方法。13. A pixel data is discharged from said first and second pixel data transfer and holding means to a third pixel data transfer and holding means while maintaining the position of pixel data at the start of distortion calculation within said search area. 9. The apparatus according to claim 1, wherein said third pixel data transfer holding means outputs pixel data to said first and second pixel data transfer holding means so as to return pixel data. Motion vector search method. 【請求項１４】動画像を部分的に構成する現画像を前記
動画像を部分的に構成する参照画像に基づいて予測する
のに用いられる動きベクトルを探索する装置であり、前
記現画像が画素データを有する複数行複数列の画素によ
り表わされる複数の現画像ブロックを含み、前記参照画
像がそれぞれ画素データを有する前記現画像ブロックと
同一サイズの複数の候補ブロックを含み、前記現画像ブ
ロック毎に、前記複数の候補ブロックのうち該現画像ブ
ロックに類似する何れか１つの候補ブロックのブロック
位置と該現画像ブロックのブロック位置とによって、前
記動きベクトルを特定する動きベクトル探索装置であっ
て、 前記現画像ブロックの画素データを出力する現画像デー
タ出力手段と、 前記参照画像の画素データを記憶し、前記候補ブロック
をそれぞれ少なくとも２つ含んだ複数のサーチウィンド
ウの画素データを出力可能な参照画像データ記憶手段
と、 前記サーチウィンドウおよび前記現画像ブロックのサイ
ズに応じた探索領域を形成し、該探索領域内に前記サー
チウィンドウ内の各候補ブロックの画素データの一部を
入力して保持するとともに、該保持した画素データを前
記探索領域の所定方向に転送する第１の画素データ転送
保持手段と、 前記第１の画素データ転送保持手段との間で画素データ
を授受し、前記第１の画素データ転送保持手段と共に前
記サーチウィンドウの画素データを前記探索領域を通る
所定の転送経路に沿って転送する第２の画素データ転送
保持手段と、 前記転送経路に沿って転送された画素データの一部を前
記第１および第２の画素データ転送保持手段から入力
し、該入力した画素データを前記第１および第２の画素
データ転送保持手段に戻すよう出力する第３の画素デー
タ転送保持手段と、 前記サーチウィンドウの画素データを前記第１および第
２の画素データ転送保持手段に入力させるとともに、前
記第１および第２の画素データ転送保持手段により前記
サーチウィンドウの画素データを前記転送経路に沿って
転送させるウィンドウデータ転送制御手段と、 前記現画像データ出力手段から出力された現画像ブロッ
クの画素データと前記第１の画素データ転送保持手段に
保持された画素データとに基づいて、前記現画像ブロッ
クの各々に対し、前記現画像ブロックと前記複数の候補
ブロックとの間の画像の差を表わす複数のディストーシ
ョンをそれぞれ算出するディストーション算出手段と、 前記現画像ブロックの各々に対し算出された複数のディ
ストーションの値のうち最小値を検出して、前記類似す
る１つの候補ブロックを特定する類似ブロック特定手段
と、 前記第１および第２の画素データ転送保持手段により画
素データが転送されるとき、前記第１および第２の画素
データ転送保持手段に入力された画素データのうち前記
サーチウィンドウの１列目から所定列分だけ各列の画素
データを前記第１および第２の画素データ転送保持手段
から排出しつつ前記第３の画素データ転送保持手段に保
持させる排出データ保持制御手段と、 前記第３の画素データ転送保持手段に入力された各列の
画素データを前記第３の画素データ転送保持手段から排
出しつつ前記第１および第２の画素データ転送保持手段
に保持させる戻しデータ転送制御手段と、 を備え、 前記ディストーション算出手段が、前記第３の画素デー
タ転送保持手段から前記第１および第２の画素データ転
送保持手段に戻された画素データを用いて、前記現画像
ブロックとは異なる現画像ブロックに対応するディスト
ーション算出を行なうことを特徴とする動きベクトル探
索装置。14. An apparatus for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image, wherein the current image is a pixel. Including a plurality of current image blocks represented by pixels in a plurality of rows and columns having data, the reference image includes a plurality of candidate blocks of the same size as the current image block each having pixel data, for each current image block A motion vector search device that specifies the motion vector by a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block; A current image data output unit that outputs pixel data of a current image block; and stores the pixel data of the reference image. Reference image data storage means capable of outputting pixel data of a plurality of search windows each including at least two blocks, and a search area corresponding to the size of the search window and the current image block is formed; First pixel data transfer and holding means for inputting and holding a part of the pixel data of each candidate block in the search window, and transferring the held pixel data in a predetermined direction of the search area; A second pixel data transfer / transfer unit that transmits and receives pixel data to and from the pixel data transfer holding unit, and transfers pixel data of the search window along a predetermined transfer path passing through the search area together with the first pixel data transfer holding unit. Pixel data transfer holding means, and a part of the pixel data transferred along the transfer path, the first and second pixel data transfer holding Third pixel data transfer and holding means for inputting the pixel data from the means and outputting the input pixel data to the first and second pixel data transfer and holding means; and outputting the pixel data of the search window to the first and second pixel data. Window data transfer control means for inputting the pixel data of the search window along the transfer path by the first and second pixel data transfer holding means, On the basis of the pixel data of the current image block output from the data output means and the pixel data held by the first pixel data transfer holding means, the current image block and the plurality Calculation for calculating a plurality of distortions each representing an image difference between the candidate blocks And a similar block identification unit that detects a minimum value among a plurality of distortion values calculated for each of the current image blocks and identifies the one similar candidate block; and the first and second blocks. When the pixel data is transferred by the pixel data transfer and holding unit, the pixel data input to the first and second pixel data transfer and holding units is shifted from the first column of the search window by a predetermined column in each column. Discharge data holding control means for discharging pixel data from the first and second pixel data transfer / holding means and holding the pixel data in the third pixel data transfer / holding means; and input to the third pixel data transfer / holding means. Return data that is stored in the first and second pixel data transfer holding units while discharging the pixel data of each column from the third pixel data transfer holding unit. Wherein the distortion calculating means uses the pixel data returned from the third pixel data transfer holding means to the first and second pixel data transfer holding means to generate the current image. A motion vector search device for performing a distortion calculation corresponding to a current image block different from a block. 【請求項１５】動画像を部分的に構成する現画像を前記
動画像を部分的に構成する参照画像に基づいて予測する
のに用いられる動きベクトルを探索する装置であり、前
記現画像が画素データを有する複数行複数列の画素によ
り表わされる複数の現画像ブロックを含み、前記参照画
像がそれぞれ画素データを有する前記現画像ブロックと
同一サイズの複数の候補ブロックを含み、前記現画像ブ
ロック毎に、前記複数の候補ブロックのうち該現画像ブ
ロックに類似する何れか１つの候補ブロックのブロック
位置と該現画像ブロックのブロック位置とによって、前
記動きベクトルを特定する動きベクトル探索装置であっ
て、 前記現画像ブロックの画素データを出力する現画像デー
タ出力手段と、 前記参照画像の画素データを記憶し、前記候補ブロック
をそれぞれ少なくとも２つ含んだ複数のサーチウィンド
ウの画素データを出力可能な参照画像データ記憶手段
と、 前記サーチウィンドウおよび前記現画像ブロックのサイ
ズに応じた探索領域を形成し、該探索領域内に前記サー
チウィンドウ内の各候補ブロックの画素データの一部を
入力して保持するとともに、該保持した画素データを前
記探索領域の所定方向に転送する第１の画素データ転送
保持手段と、 前記第１の画素データ転送保持手段との間で画素データ
を授受し、前記第１の画素データ転送保持手段と共に前
記サーチウィンドウの画素データを前記探索領域を通る
所定の転送経路に沿って転送する第２の画素データ転送
保持手段と、 前記転送経路に沿って転送された画素データの一部を前
記第１および第２の画素データ転送保持手段から入力
し、該入力した画素データを前記第１および第２の画素
データ転送保持手段に戻すよう出力する第３の画素デー
タ転送保持手段と、 前記サーチウィンドウの画素データを前記第１および第
２の画素データ転送保持手段に入力させるとともに、前
記第１および第２の画素データ転送保持手段により前記
サーチウィンドウの画素データを前記転送経路に沿って
転送させるウィンドウデータ転送制御手段と、 前記現画像データ出力手段から出力された現画像ブロッ
クの画素データと前記第１の画素データ転送保持手段に
保持された画素データとに基づいて、前記現画像ブロッ
クの各々に対し、前記現画像ブロックと前記複数の候補
ブロックとの間の画像の差を表わす複数のディストーシ
ョンをそれぞれ算出するディストーション算出手段と、 前記現画像ブロックの各々に対し算出された複数のディ
ストーションの値のうち最小値を検出して、前記類似す
る１つの候補ブロックを特定する類似ブロック特定手段
と、 前記第１および第２の画素データ転送保持手段により画
素データが転送されるとき、前記第１および第２の画素
データ転送保持手段に入力された画素データのうち前記
サーチウィンドウの１列目から所定列分だけ各列の画素
データを前記第１および第２の画素データ転送保持手段
から排出しつつ前記第３の画素データ転送保持手段に保
持させる排出データ保持制御手段と、 前記第３の画素データ転送保持手段に入力された各列の
画素データを前記第３の画素データ転送保持手段から排
出しつつ前記第１および第２の画素データ転送保持手段
に保持させる戻しデータ転送制御手段と、 を備え、 前記ディストーション算出手段が、前記戻しデータ転送
制御手段による画素データの転送と同時に、前記第３の
画素データ転送保持手段から前記第１および第２の画素
データ転送保持手段に戻された画素データを用いて、前
記現画像ブロックとは異なる現画像ブロックに対応する
ディストーション算出を行なうことを特徴とする動きベ
クトル探索装置。15. An apparatus for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image, wherein the current image is a pixel. Including a plurality of current image blocks represented by pixels in a plurality of rows and columns having data, the reference image includes a plurality of candidate blocks of the same size as the current image block each having pixel data, for each current image block A motion vector search device that specifies the motion vector by a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block; A current image data output unit that outputs pixel data of a current image block; and stores the pixel data of the reference image. Reference image data storage means capable of outputting pixel data of a plurality of search windows each including at least two blocks, and a search area corresponding to the size of the search window and the current image block is formed; First pixel data transfer and holding means for inputting and holding a part of the pixel data of each candidate block in the search window, and transferring the held pixel data in a predetermined direction of the search area; A second pixel data transfer / transfer unit that transmits and receives pixel data to and from the pixel data transfer holding unit, and transfers pixel data of the search window along a predetermined transfer path passing through the search area together with the first pixel data transfer holding unit. Pixel data transfer holding means, and a part of the pixel data transferred along the transfer path, the first and second pixel data transfer holding Third pixel data transfer and holding means for inputting the pixel data from the means and outputting the input pixel data to the first and second pixel data transfer and holding means; and outputting the pixel data of the search window to the first and second pixel data. Window data transfer control means for inputting the pixel data of the search window along the transfer path by the first and second pixel data transfer holding means, On the basis of the pixel data of the current image block output from the data output means and the pixel data held by the first pixel data transfer holding means, the current image block and the plurality Calculation for calculating a plurality of distortions each representing an image difference between the candidate blocks And a similar block identification unit that detects a minimum value among a plurality of distortion values calculated for each of the current image blocks and identifies the one similar candidate block; and the first and second blocks. When the pixel data is transferred by the pixel data transfer and holding unit, the pixel data input to the first and second pixel data transfer and holding units is shifted from the first column of the search window by a predetermined column in each column. Discharge data holding control means for discharging pixel data from the first and second pixel data transfer / holding means and holding the pixel data in the third pixel data transfer / holding means; and input to the third pixel data transfer / holding means. Return data that is stored in the first and second pixel data transfer holding units while discharging the pixel data of each column from the third pixel data transfer holding unit. Transfer control means, wherein the distortion calculating means simultaneously transfers the pixel data by the return data transfer control means and simultaneously holds the first and second pixel data from the third pixel data transfer holding means. A motion vector search device, wherein a distortion calculation corresponding to a current image block different from the current image block is performed using the pixel data returned to the means. 【請求項１６】動画像を部分的に構成する現画像を前記
動画像を部分的に構成する参照画像に基づいて予測する
のに用いられる動きベクトルを探索する装置であり、
Ｎ，Ｍをそれぞれ整数とするとき、前記現画像が画素デ
ータを有するＮ行Ｍ列の画素により表わされる複数の現
画像ブロックを含み、前記参照画像がそれぞれ画素デー
タを有する前記現画像ブロックと同一サイズの複数の候
補ブロックを含み、前記現画像ブロック毎に、前記複数
の候補ブロックのうち該現画像ブロックに類似する何れ
か１つの候補ブロックのブロック位置と該現画像ブロッ
クのブロック位置とによって、前記動きベクトルを特定
する動きベクトル探索装置であって、 前記現画像ブロックの画素データを出力する現画像デー
タ出力手段と、 前記参照画像の画素データを記憶し、Ｈ，Ｌをそれぞれ
整数とするとき、前記候補ブロックをそれぞれ少なくと
も２つ含んだＨ行Ｌ列の画素により表わされる複数のサ
ーチウィンドウの画素データを出力可能な参照画像デー
タ記憶手段と、 前記サーチウィンドウおよび前記現画像ブロックのサイ
ズに応じた（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列の探索領
域を形成し、該探索領域内に前記サーチウィンドウ内の
各候補ブロックの画素データの一部を入力して保持する
とともに、該保持した画素データを前記探索領域の所定
方向に転送する（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の第
１レジスタを有する第１の画素データ転送保持手段と、 前記第１の画素データ転送保持手段の第１レジスタとの
間で画素データを授受する複数の第２レジスタを有し、
前記第１の画素データ転送保持手段と共に前記サーチウ
ィンドウの画素データを前記探索領域を通る所定の転送
経路に沿って転送する第２の画素データ転送保持手段
と、 前記転送経路に沿って転送された画素データの一部を前
記第１および第２の画素データ転送保持手段から入力
し、該入力した画素データを前記第１および第２の画素
データ転送保持手段に戻すよう出力する（Ｍ−１）×Ｈ
個の第３レジスタを有する第３の画素データ転送保持手
段と、 前記サーチウィンドウの画素データを前記第１および第
２の画素データ転送保持手段に入力させるとともに、前
記第１および第２の画素データ転送保持手段により前記
サーチウィンドウの画素データを前記転送経路に沿って
転送させるウィンドウデータ転送制御手段と、 前記現画像データ出力手段から出力された現画像ブロッ
クの画素データと前記第１の画素データ転送保持手段に
保持された画素データとに基づいて、前記現画像ブロッ
クの各々に対し、前記現画像ブロックと前記複数の候補
ブロックとの間の画像の差を表わす複数のディストーシ
ョンをそれぞれ算出するディストーション算出手段と、 前記現画像ブロックの各々に対し算出された複数のディ
ストーションの値のうち最小値を検出して、前記類似す
る１つの候補ブロックを特定する類似ブロック特定手段
と、 前記第１および第２の画素データ転送保持手段により画
素データが転送されるとき、前記第１および第２の画素
データ転送保持手段に入力された画素データのうち前記
サーチウィンドウの１列目から（Ｍ−１）列目までの各
列の画素データを前記第１および第２の画素データ転送
保持手段から排出しつつ前記第３の画素データ転送保持
手段に保持させる排出データ保持制御手段と、 前記第３の画素データ転送保持手段により前記第１およ
び第２の画素データ転送保持手段に画素データが転送さ
れるとき、前記第３の画素データ転送保持手段に入力さ
れた画素データのうち前記サーチウィンドウの（Ｍ−
１）列目から１列目までの各列の画素データを前記第３
の画素データ転送保持手段から排出しつつ前記第１およ
び第２の画素データ転送保持手段に保持させる戻しデー
タ転送制御手段と、 を備え、 前記ディストーション算出手段が、前記第３の画素デー
タ転送保持手段から前記第１および第２の画素データ転
送保持手段に戻された画素データを用いて、前記現画像
ブロックとは異なる現画像ブロックに対応するディスト
ーション算出を行なうことを特徴とする動きベクトル探
索装置。16. An apparatus for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image,
When N and M are integers, the current image includes a plurality of current image blocks represented by N rows and M columns of pixels having pixel data, and the reference image is the same as the current image block having pixel data. Including a plurality of candidate blocks of a size, for each of the current image blocks, the block position of any one of the plurality of candidate blocks similar to the current image block and the block position of the current image block, A motion vector search device that specifies the motion vector, wherein a current image data output unit that outputs pixel data of the current image block, and that stores pixel data of the reference image and that H and L are integers, respectively. , A plurality of search windows represented by pixels in H rows and L columns each including at least two of the candidate blocks. Reference image data storage means capable of outputting raw data; and forming a search area of (H-N + 1) rows and (LM + 1) columns according to the size of the search window and the current image block, and in the search area A part of the pixel data of each candidate block in the search window is inputted and held, and the held pixel data is transferred in a predetermined direction of the search area. (H−N + 1) × (L−M + 1) pieces A first pixel data transfer holding unit having a first register; and a plurality of second registers for transferring pixel data between the first register of the first pixel data transfer holding unit;
A second pixel data transfer holding unit that transfers the pixel data of the search window along a predetermined transfer path passing through the search area together with the first pixel data transfer holding unit; Part of the pixel data is input from the first and second pixel data transfer and holding means, and the input pixel data is output to be returned to the first and second pixel data transfer and holding means (M-1). × H
Third pixel data transfer and holding means having a plurality of third registers; and inputting the pixel data of the search window to the first and second pixel data transfer and holding means; Window data transfer control means for transferring the pixel data of the search window along the transfer path by transfer holding means; transfer of the pixel data of the current image block output from the current image data output means and the first pixel data Distortion calculation for calculating, for each of the current image blocks, a plurality of distortions representing an image difference between the current image block and the plurality of candidate blocks, based on the pixel data held in the holding unit; Means, and a plurality of distortion values calculated for each of the current image blocks A similar block identifying unit that identifies a similar candidate block by detecting a minimum value of the first and second pixel data when the pixel data is transferred by the first and second pixel data transfer holding units; The pixel data of each column from the first column to the (M-1) th column of the search window among the pixel data input to the second pixel data transfer holding unit are stored in the first and second pixel data transfer holding units. Discharge data holding control means for causing the third pixel data transfer holding means to hold the data while discharging the pixel data; and transferring the pixel data to the first and second pixel data transfer holding means by the third pixel data transfer holding means. The search window (M−M−M) of the pixel data input to the third pixel data transfer holding unit.
1) The pixel data of each column from the column to the first column is
Return data transfer control means for causing the first and second pixel data transfer and holding means to hold while discharging from the pixel data transfer and holding means, and wherein the distortion calculating means includes the third pixel data transfer and holding means Using the pixel data returned to the first and second pixel data transfer and holding means to calculate a distortion corresponding to a current image block different from the current image block. 【請求項１７】前記ウィンドウデータ転送制御手段が、
前記第１レジスタおよび第２レジスタにより、前記サー
チウィンドウ内で隣接する２つの画素列の画素データを
互いに列方向で逆方向に転送させ、かつ、前記サーチウ
ィンドウ内の画素データを列方向に往復移動させながら
行方向の一方側に転送させるとともに、前記（Ｍ−１）
列分の画素データが前記第３レジスタから第１および第
２レジスタに戻されるとき、前記探索領域の１列目の画
素列に対応する第１および第２レジスタに保持されてい
た画素データを、前記行方向の他方側に戻すよう転送さ
せ、さらに、これらＭ列分の画素データが前記何れかの
現画像ブロックに対応するディストーション算出開始時
の位置に復帰したとき、前記入力画素データの転送方向
を再度前記行方向の一方側に切り換え、 前記ディストーション算出手段が、前記第３レジスタか
ら第１および第２レジスタに戻された（Ｍ−１）列分の
画素データと、前記第３レジスタに前記（Ｍ−１）列分
の画素データが入力されたとき前記探索領域の１列目の
画素列に対応する第１および第２レジスタに保持されて
いた画素データとを用いて、前記現画像ブロックとは異
なる現画像ブロックに対応するディストーションを算出
することを特徴とする請求項１６に記載の動きベクトル
探索装置。17. The window data transfer control means,
The first register and the second register transfer pixel data of two adjacent pixel columns in the search window in opposite directions in the column direction, and reciprocate pixel data in the search window in the column direction. While transferring to one side in the row direction, and (M-1)
When pixel data of a column is returned from the third register to the first and second registers, the pixel data held in the first and second registers corresponding to the first pixel column of the search area is When the pixel data for the M columns is returned to the position at the time of starting the distortion calculation corresponding to any of the current image blocks, the transfer direction of the input pixel data is returned to the other side in the row direction. Is again switched to one side in the row direction, and the distortion calculating means stores the pixel data of (M-1) columns returned from the third register to the first and second registers, and stores the pixel data in the third register. (M-1) When the pixel data for the column is input, the pixel data stored in the first and second registers corresponding to the first pixel column in the search area is used. 17. The motion vector search device according to claim 16, wherein a distortion corresponding to a current image block different from the current image block is calculated. 【請求項１８】動画像を部分的に構成する現画像を前記
動画像を部分的に構成する参照画像に基づいて予測する
のに用いられる動きベクトルを探索する装置であり、
Ｎ，Ｍをそれぞれ整数とするとき、前記現画像が画素デ
ータを有するＮ行Ｍ列の画素により表わされる複数の現
画像ブロックを含み、前記参照画像がそれぞれ画素デー
タを有する前記現画像ブロックと同一サイズの複数の候
補ブロックを含み、前記現画像ブロック毎に、前記複数
の候補ブロックのうち該現画像ブロックに類似する何れ
か１つの候補ブロックのブロック位置と該現画像ブロッ
クのブロック位置とによって、前記動きベクトルを特定
する動きベクトル探索装置であって、 前記現画像ブロックの画素データを出力する現画像デー
タ出力手段と、 前記参照画像の画素データを記憶し、Ｈ，Ｌをそれぞれ
整数とするとき、前記候補ブロックをそれぞれ少なくと
も２つ含んだＨ行Ｌ列の画素により表わされる複数のサ
ーチウィンドウの画素データを出力可能な参照画像デー
タ記憶手段と、 前記サーチウィンドウおよび前記現画像ブロックのサイ
ズに応じた（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列の探索領
域を形成し、該探索領域内に前記サーチウィンドウ内の
各候補ブロックの画素データの一部を入力して保持する
とともに、該保持した画素データを前記探索領域の所定
方向に転送する（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の第
１レジスタを有する第１の画素データ転送保持手段と、 前記第１の画素データ転送保持手段の第１レジスタとの
間で画素データを授受する複数の第２レジスタを有し、
前記第１の画素データ転送保持手段と共に前記サーチウ
ィンドウの画素データを前記探索領域を通る所定の転送
経路に沿って転送する第２の画素データ転送保持手段
と、 前記転送経路に沿って転送された画素データの一部を前
記第１および第２の画素データ転送保持手段から入力
し、該入力した画素データを前記第１および第２の画素
データ転送保持手段に戻すよう出力するＭ×Ｈ個の第３
レジスタを有する第３の画素データ転送保持手段と、 前記サーチウィンドウの画素データを前記第１および第
２の画素データ転送保持手段に入力させるとともに、前
記第１および第２の画素データ転送保持手段により前記
サーチウィンドウの画素データを前記転送経路に沿って
転送させるウィンドウデータ転送制御手段と、 前記現画像データ出力手段から出力された現画像ブロッ
クの画素データと前記第１の画素データ転送保持手段に
保持された画素データとに基づいて、前記現画像ブロッ
クの各々に対し、前記現画像ブロックと前記複数の候補
ブロックとの間の画像の差を表わす複数のディストーシ
ョンをそれぞれ算出するディストーション算出手段と、 前記現画像ブロックの各々に対し算出された複数のディ
ストーションの値のうち最小値を検出して、前記類似す
る１つの候補ブロックを特定する類似ブロック特定手段
と、 前記第１および第２の画素データ転送保持手段により画
素データが転送されるとき、前記第１および第２の画素
データ転送保持手段に入力された画素データのうち前記
サーチウィンドウの１列目からＭ列目までの各列の画素
データを前記第１および第２の画素データ転送保持手段
から排出しつつ前記第３の画素データ転送保持手段に保
持させる排出データ保持制御手段と、 前記第３の画素データ転送保持手段により前記第１およ
び第２の画素データ転送保持手段に画素データが転送さ
れるとき、前記第３の画素データ転送保持手段に入力さ
れた画素データのうち前記サーチウィンドウのＭ列目か
ら１列目までの各列の画素データを前記第３の画素デー
タ転送保持手段から排出しつつ前記第１および第２の画
素データ転送保持手段に保持させる戻しデータ転送制御
手段と、 を備え、 前記ディストーション算出手段が、前記第３の画素デー
タ転送保持手段から前記第１および第２の画素データ転
送保持手段に戻された画素データを用いて、前記現画像
ブロックとは異なる現画像ブロックに対応するディスト
ーション算出を行なうことを特徴とする動きベクトル探
索装置。18. An apparatus for searching for a motion vector used for predicting a current image partially forming a moving image based on a reference image partially forming the moving image,
When N and M are integers, the current image includes a plurality of current image blocks represented by N rows and M columns of pixels having pixel data, and the reference image is the same as the current image block having pixel data. Including a plurality of candidate blocks of a size, for each of the current image blocks, the block position of any one of the plurality of candidate blocks similar to the current image block and the block position of the current image block, A motion vector search device that specifies the motion vector, wherein a current image data output unit that outputs pixel data of the current image block, and that stores pixel data of the reference image and that H and L are integers, respectively. , A plurality of search windows represented by pixels in H rows and L columns each including at least two of the candidate blocks. Reference image data storage means capable of outputting raw data; and forming a search area of (H-N + 1) rows and (LM + 1) columns according to the size of the search window and the current image block, and in the search area A part of the pixel data of each candidate block in the search window is inputted and held, and the held pixel data is transferred in a predetermined direction of the search area. (H−N + 1) × (L−M + 1) pieces A first pixel data transfer holding unit having a first register; and a plurality of second registers for transferring pixel data between the first register of the first pixel data transfer holding unit;
A second pixel data transfer holding unit that transfers the pixel data of the search window along a predetermined transfer path passing through the search area together with the first pixel data transfer holding unit; M × H number of pixel data which are inputted from the first and second pixel data transfer and holding means and a part of the pixel data are output to be returned to the first and second pixel data transfer and hold means Third
A third pixel data transfer / holding unit having a register, and inputting the pixel data of the search window to the first and second pixel data transfer / holding units, and the first and second pixel data transfer / holding units. Window data transfer control means for transferring the pixel data of the search window along the transfer path; holding the pixel data of the current image block output from the current image data output means and the first pixel data transfer holding means Based on the obtained pixel data, for each of the current image blocks, a distortion calculation unit that calculates a plurality of distortions each representing an image difference between the current image block and the plurality of candidate blocks, Of the multiple distortion values calculated for each of the current image blocks, A similar block specifying unit that detects a value and detects the similar one candidate block; and a first and second pixel data transfer unit that transfers the pixel data by the first and second pixel data transfer holding units. The pixel data of each column from the first column to the M-th column of the search window among the pixel data input to the pixel data transfer holding unit are discharged from the first and second pixel data transfer holding units while discharging the pixel data. A discharge data holding control unit that causes the pixel data transfer holding unit to hold pixel data, and a third pixel data transfer holding unit that transfers pixel data to the first and second pixel data transfer holding units. The pixel data of each column from the Mth column to the first column of the search window among the pixel data input to the third pixel data transfer and holding means is the third pixel data Return data transfer control means for causing the first and second pixel data transfer and holding means to hold while discharging from the transfer and holding means, wherein the distortion calculating means is configured to switch the third pixel data transfer and holding means from the third pixel data transfer and holding means A motion vector search device, wherein a distortion corresponding to a current image block different from the current image block is calculated using the pixel data returned to the first and second pixel data transfer and holding means. 【請求項１９】前記ウィンドウデータ転送制御手段が、
前記第１レジスタおよび第２レジスタにより、前記サー
チウィンドウ内で隣接する２つの画素列の画素データを
互いに列方向で逆方向に転送させ、かつ、前記サーチウ
ィンドウ内の画素データを列方向に往復移動させながら
行方向の一方側に転送させるとともに、前記サーチウィ
ンドウの１列目からＭ列目までのＭ列分の画素データ
を、前記行方向の他方側に戻すよう転送させ、さらに、
これらＭ列分の画素データが前記何れかの現画像ブロッ
クに対応するディストーション算出開始時の位置に復帰
したとき、前記入力画素データの転送方向を再度前記行
方向の一方側に切り換え、 前記ディストーション算出手段が、前記第３レジスタか
ら第１および第２レジスタに戻されたＭ列分の画素デー
タを用いて、前記現画像ブロックとは異なる現画像ブロ
ックに対応するディストーションを算出することを特徴
とする請求項１８に記載の動きベクトル探索装置。19. The window data transfer control means,
The first register and the second register transfer pixel data of two adjacent pixel columns in the search window in opposite directions in the column direction, and reciprocate pixel data in the search window in the column direction. And transferring the pixel data for M columns from the first column to the Mth column of the search window so as to return to the other side in the row direction.
When the pixel data for these M columns returns to the position at the start of the distortion calculation corresponding to any of the current image blocks, the transfer direction of the input pixel data is switched again to one side in the row direction, and the distortion calculation is performed. Means for calculating a distortion corresponding to a current image block different from the current image block by using the M columns of pixel data returned from the third register to the first and second registers. The motion vector search device according to claim 18. 【請求項２０】動画像を部分的に構成する現画像を前記
動画像を部分的に構成する参照画像に基づいて予測する
のに用いられる動きベクトルを探索する装置であり、前
記現画像が画素データを有する複数行複数列の画素によ
り表わされる複数の現画像ブロックを含み、前記参照画
像がそれぞれ画素データを有する前記現画像ブロックと
同一サイズの複数の候補ブロックを含み、前記現画像ブ
ロック毎に、前記複数の候補ブロックのうち該現画像ブ
ロックに類似する何れか１つの候補ブロックのブロック
位置と該現画像ブロックのブロック位置とによって、前
記動きベクトルを特定する動きベクトル探索装置であっ
て、 前記現画像ブロックの画素データを出力する現画像デー
タ出力手段と、 前記参照画像の画素データを記憶し、前記候補ブロック
をそれぞれ少なくとも２つ含んだ複数のサーチウィンド
ウの画素データを出力可能な参照画像データ記憶手段
と、 前記サーチウィンドウおよび前記現画像ブロックのサイ
ズに応じた探索領域を形成し、該探索領域内に前記サー
チウィンドウ内の各候補ブロックの画素データの一部を
入力して保持するとともに、該保持した画素データを前
記探索領域の所定方向に転送する第１の画素データ転送
保持手段と、 前記第１の画素データ転送保持手段との間で画素データ
を授受し、前記第１の画素データ転送保持手段と共に前
記サーチウィンドウの画素データを前記探索領域を通る
所定の転送経路に沿って転送する第２の画素データ転送
保持手段と、 前記転送経路に沿って転送された画素データの一部を前
記第１および第２の画素データ転送保持手段から入力
し、該入力した画素データを前記第１および第２の画素
データ転送保持手段に戻すよう出力する第３の画素デー
タ転送保持手段と、 前記参照画像データ記憶手段から前記複数のうち何れか
のサーチウィンドウの一部の画素データを含む所定画素
領域分ずつ画素データを読み出して記憶するとともに、
記憶済のサーチウィンドウの画素データを前記参照画像
データ記憶手段からのデータ転送速度より大きい転送速
度で前記第１および第２の画素データ転送保持手段に供
給する高速転送記憶手段と、 前記高速転送記憶手段に記憶されたサーチウィンドウの
画素データを前記第１および第２の画素データ転送保持
手段に入力させるとともに、前記複数のうち少なくとも
２つの候補ブロックを前記探索領域内に順次入力させる
よう、前記第１および第２の画素データ転送保持手段に
より前記サーチウィンドウの画素データを前記転送経路
に沿って転送させるウィンドウデータ転送制御手段と、 前記現画像データ出力手段から出力された現画像ブロッ
クの画素データと前記第１の画素データ転送保持手段に
保持された画素データとに基づいて、前記現画像ブロッ
クの各々に対し、前記現画像ブロックと前記複数の候補
ブロックとの間の画像の差を表わす複数のディストーシ
ョンをそれぞれ算出するディストーション算出手段と、 前記現画像ブロックの各々に対し算出された複数のディ
ストーションの値のうち最小値を検出して、前記類似す
る１つの候補ブロックを特定する類似ブロック特定手段
と、 前記第１および第２の画素データ転送保持手段により画
素データが転送されるとき、前記第１および第２の画素
データ転送保持手段に入力された画素データのうち前記
サーチウィンドウの１列目から所定列分だけ各列の画素
データを前記第１および第２の画素データ転送保持手段
から排出しつつ前記第３の画素データ転送保持手段に保
持させる排出データ保持制御手段と、 前記第３の画素データ転送保持手段により前記第１およ
び第２の画素データ転送保持手段に画素データが転送さ
れるとき、前記第３の画素データ転送保持手段に入力さ
れた各列の画素データを前記第３の画素データ転送保持
手段から排出しつつ前記第１および第２の画素データ転
送保持手段に保持させる戻しデータ転送制御手段と、 を備え、 前記高速転送記憶手段が、前記参照画像データ記憶手段
から読み出し記憶している前記所定画素領域分の画素デ
ータのうち、前記探索領域内に戻された画素データに続
く転送順序の画素データを前記第１および第２の画素デ
ータ転送保持手段に再度入力させ、 前記ディストーション算出手段が、前記第３の画素デー
タ転送保持手段から前記第１および第２の画素データ転
送保持手段に戻された画素データと、前記高速転送記憶
手段から前記第１および第２の画素データ転送保持手段
に再度入力された画素データとを用いて、前記現画像ブ
ロックとは異なる現画像ブロックに対応するディストー
ション算出を行なうことを特徴とする動きベクトル探索
装置。20. An apparatus for searching for a motion vector used to predict a current image partially forming a moving image based on a reference image partially forming the moving image, wherein the current image is a pixel. Including a plurality of current image blocks represented by pixels in a plurality of rows and columns having data, the reference image includes a plurality of candidate blocks of the same size as the current image block each having pixel data, for each current image block A motion vector search device that specifies the motion vector by a block position of any one of the plurality of candidate blocks similar to the current image block and a block position of the current image block; A current image data output unit that outputs pixel data of a current image block; and stores the pixel data of the reference image. Reference image data storage means capable of outputting pixel data of a plurality of search windows each including at least two blocks, and a search area corresponding to the size of the search window and the current image block is formed; First pixel data transfer and holding means for inputting and holding a part of the pixel data of each candidate block in the search window, and transferring the held pixel data in a predetermined direction of the search area; A second pixel data transfer / transfer unit that transmits and receives pixel data to and from the pixel data transfer holding unit, and transfers pixel data of the search window along a predetermined transfer path passing through the search area together with the first pixel data transfer holding unit. Pixel data transfer holding means, and a part of the pixel data transferred along the transfer path, the first and second pixel data transfer holding A third pixel data transfer and holding means for inputting the input pixel data and returning the input pixel data to the first and second pixel data transfer and holding means; While reading and storing pixel data by a predetermined pixel area including a part of the pixel data of the search window,
High-speed transfer storage means for supplying the stored search window pixel data to the first and second pixel data transfer holding means at a transfer rate greater than the data transfer rate from the reference image data storage means; Means for inputting the pixel data of the search window stored in the means to the first and second pixel data transfer and holding means, and sequentially inputting at least two of the plurality of candidate blocks into the search area. Window data transfer control means for transferring pixel data of the search window along the transfer path by first and second pixel data transfer holding means; and pixel data of a current image block output from the current image data output means. Based on the pixel data held by the first pixel data transfer holding means, For each of the image blocks, a distortion calculation unit that calculates a plurality of distortions each representing an image difference between the current image block and the plurality of candidate blocks, and a plurality of distortions calculated for each of the current image blocks. Detecting the minimum value of the distortion values of the similarity and identifying the similar one candidate block; and when the pixel data is transferred by the first and second pixel data transfer holding means, In the pixel data input to the first and second pixel data transfer and holding means, pixel data of each column for a predetermined column from the first column of the search window is transferred to the first and second pixel data transfer and holding means. Discharge data holding control means for causing the third pixel data transfer holding means to hold the data while discharging the data from the third pixel data; When the pixel data is transferred to the first and second pixel data transfer holding units by the data transfer holding unit, the pixel data of each column input to the third pixel data transfer holding unit is transferred to the third pixel data transfer holding unit. Return data transfer control means for causing the first and second pixel data transfer holding means to hold while discharging from the pixel data transfer holding means, wherein the high-speed transfer storage means reads and stores the reference image data storage means Among the pixel data for the predetermined pixel area, the pixel data in the transfer order following the pixel data returned in the search area is again input to the first and second pixel data transfer holding means, A distortion calculating unit configured to determine whether the pixel data returned from the third pixel data transfer holding unit to the first and second pixel data transfer holding units is equal to the high-speed pixel data; A distortion calculation corresponding to a current image block different from the current image block is performed by using the pixel data re-input from the transmission storage unit to the first and second pixel data transfer holding units. Motion vector search device. 【請求項２１】前記第３の画素データ転送保持手段から
前記第１および第２の画素データ転送保持手段に画素デ
ータが戻され、該画素データに続く転送順序の画素デー
タが前記高速転送記憶手段から前記第１および第２の画
素データ転送保持手段に再度入力されることにより、前
記複数のうち何れかのサーチウィンドウの一部の画素デ
ータが前記探索領域に供給されるとき、 前記何れかのサーチウィンドウの残部の画素データを前
記参照画像データ記憶手段から読み出して前記高速転送
記憶手段に記憶させることを特徴とする請求項２０に記
載の動きベクトル探索装置。21. Pixel data is returned from said third pixel data transfer and holding means to said first and second pixel data transfer and holding means, and pixel data in a transfer order following said pixel data is stored in said high speed transfer and storage means. Is input to the first and second pixel data transfer and holding means again, so that when some of the pixel data of any of the plurality of search windows is supplied to the search area, 21. The motion vector search device according to claim 20, wherein the remaining pixel data of a search window is read from the reference image data storage means and stored in the high-speed transfer storage means. 【請求項２２】前記第３の画素データ転送保持手段が、
前記探索領域内におけるディストーション算出開始時の
画素データの位置を保って画素データを入力し出力する
ことを特徴とする請求項１６〜２１の何れかに記載の動
きベクトル探索装置。22. The third pixel data transfer holding means,
22. The motion vector search device according to claim 16, wherein the pixel data is input and output while maintaining the position of the pixel data at the start of the distortion calculation in the search area. 【請求項２３】前記ディストーション算出手段が、前記
第１レジスタと共に二次元的に配列された複数の演算器
を有するシストリックアレー構造の演算回路によって構
成されることを特徴とする請求項１６〜２２の何れかに
記載の動きベクトル探索装置。23. The distortion calculating means according to claim 16, wherein said distortion calculating means comprises an arithmetic circuit having a systolic array structure having a plurality of arithmetic units arranged two-dimensionally together with said first register. The motion vector search device according to any one of the above. 【請求項２４】前記第２レジスタが前記探索領域の各列
の１行目と（Ｈ−Ｎ＋１）行目の第１レジスタに接続さ
れたことを特徴とする請求項１６〜２３の何れかに記載
の動きベクトル探索装置。24. The apparatus according to claim 16, wherein said second register is connected to the first register in the first row and (H-N + 1) -th row of each column of said search area. The motion vector search device according to the above. 【請求項２５】前記第２レジスタが、（Ｎ−１）×（Ｌ
−Ｍ＋１）個設けられ、各列同数になるよう配置されて
いることを特徴とする請求項２４に記載の動きベクトル
探索装置。25. The method according to claim 25, wherein the second register is (N-1) × (L
25. The motion vector search device according to claim 24, wherein -M + 1) units are provided and arranged so that each column has the same number. 【請求項２６】前記第２レジスタが、前記探索領域の各
列の１行目の第１レジスタに接続された第２レジスタを
含む（Ｎ−１）×（Ｌ−Ｍ＋１）個のレジスタと、前記
探索領域の各列の（Ｈ−Ｎ＋１）行目の第１レジスタに
接続された第２レジスタを含む（Ｎ−１）×（Ｌ−Ｍ＋
１）個のレジスタからなり、それぞれ各列同数になるよ
う配置され、 前記第３レジスタが、各列に（Ｈ＋Ｎ−１）個設けられ
ていることを特徴とする請求項２４に記載の動きベクト
ル探索装置。26. (N-1) .times. (LM + 1) registers including the second register connected to the first register in the first row of each column of the search area, (N−1) × (L−M +) including the second register connected to the first register in the (H−N + 1) th row of each column of the search area.
25. The motion vector according to claim 24, comprising 1) registers, arranged so as to have the same number in each column, and (H + N-1) third registers in each column. Searching device.