JP2865133B2 - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JP2865133B2 JP2865133B2 JP8198185A JP19818596A JP2865133B2 JP 2865133 B2 JP2865133 B2 JP 2865133B2 JP 8198185 A JP8198185 A JP 8198185A JP 19818596 A JP19818596 A JP 19818596A JP 2865133 B2 JP2865133 B2 JP 2865133B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- voltage
- power supply
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【0001】
【発明の属する技術分野】本発明は安定化電源回路に関
する。
する。
【0002】
【従来の技術】従来、この種の安定化電源回路は、図6
に示すように、スタートアップ回路(S)61、定電流
回路(C)62、保護回路(P)63、基準電源回路
(REF)64、誤差増幅回路(EA)65、出力電圧
設定用帰還抵抗(RA 、RB )66、67、及びシリー
ズパストランジスタ(QTR)68を有している。
に示すように、スタートアップ回路(S)61、定電流
回路(C)62、保護回路(P)63、基準電源回路
(REF)64、誤差増幅回路(EA)65、出力電圧
設定用帰還抵抗(RA 、RB )66、67、及びシリー
ズパストランジスタ(QTR)68を有している。
【0003】この安定化電源回路を駆動する場合、入力
端子69に電源(入力電圧VIN)を供給する。すると、
スタートアップ回路61、定電流回路62、及び基準電
圧回路64が起動する。基準電圧回路64が出力する基
準電圧VREF は、誤差増幅器65の非反転入力端子に入
力される。また、出力電圧設定用帰還抵抗66、67に
より出力電圧VO を分圧した、分圧出力電圧VO'は、誤
差増幅器65の反転入力端子に入力される。誤差増幅器
65は、入力された基準電圧VREF と分圧出力電圧VO'
との差に応じた出力電圧をシリーズパストランジスタ6
8へ出力する。この結果、基準電圧VREF と出力電圧V
O'とが等しくなるように、シリーズパストランジスタ6
8のベースにバイアスが印加されることとなり、出力端
子70には、安定した出力電圧VO が供給される。
端子69に電源(入力電圧VIN)を供給する。すると、
スタートアップ回路61、定電流回路62、及び基準電
圧回路64が起動する。基準電圧回路64が出力する基
準電圧VREF は、誤差増幅器65の非反転入力端子に入
力される。また、出力電圧設定用帰還抵抗66、67に
より出力電圧VO を分圧した、分圧出力電圧VO'は、誤
差増幅器65の反転入力端子に入力される。誤差増幅器
65は、入力された基準電圧VREF と分圧出力電圧VO'
との差に応じた出力電圧をシリーズパストランジスタ6
8へ出力する。この結果、基準電圧VREF と出力電圧V
O'とが等しくなるように、シリーズパストランジスタ6
8のベースにバイアスが印加されることとなり、出力端
子70には、安定した出力電圧VO が供給される。
【0004】ここで、従来の安定化電源回路の出力段
は、図7に示すような構造になっており、正電圧出力安
定化電源の場合、入力端子69が常に最高電位となるこ
とを利用して、入力端子69と素子のN型拡散層を短絡
して、PN接合の逆バイアス状態を実現し、素子分離
(PN接合分離)を行っている。
は、図7に示すような構造になっており、正電圧出力安
定化電源の場合、入力端子69が常に最高電位となるこ
とを利用して、入力端子69と素子のN型拡散層を短絡
して、PN接合の逆バイアス状態を実現し、素子分離
(PN接合分離)を行っている。
【0005】
【発明が解決しようとする課題】従来の安定化電源回路
の素子構造では、出力電圧VO >入力電圧VIN、という
状態(例えば、誤接続や入力短絡時など)になった場
合、素子分離を行っているPN接合が順バイアス状態と
なり、素子間分離が成されず、図8に示すように、出力
端子からP型拡散層、N型拡散層、そして、入力端子へ
と電流が流れるラッチダウン現象が生じる。しかも、素
子分離のためのPN接合は、通電用に形成されたもので
はないので、ラッチダウン時に回路が破壊され、破壊に
至らなくとも特性の劣化を生じる可能性がある。なお、
従来の安定化電源回路の入出力電圧特性は、図9のよう
になり、出力端子に入力電圧が印加された場合、上記ラ
ッチダウン現象のために、入力端子には、入力電圧から
寄生ダイオードの電圧ドロップを差し引いた不安定な電
圧が出力される。
の素子構造では、出力電圧VO >入力電圧VIN、という
状態(例えば、誤接続や入力短絡時など)になった場
合、素子分離を行っているPN接合が順バイアス状態と
なり、素子間分離が成されず、図8に示すように、出力
端子からP型拡散層、N型拡散層、そして、入力端子へ
と電流が流れるラッチダウン現象が生じる。しかも、素
子分離のためのPN接合は、通電用に形成されたもので
はないので、ラッチダウン時に回路が破壊され、破壊に
至らなくとも特性の劣化を生じる可能性がある。なお、
従来の安定化電源回路の入出力電圧特性は、図9のよう
になり、出力端子に入力電圧が印加された場合、上記ラ
ッチダウン現象のために、入力端子には、入力電圧から
寄生ダイオードの電圧ドロップを差し引いた不安定な電
圧が出力される。
【0006】また、従来の安定化電源回路を用いて、充
電池の充放電回路を構成する場合、図10に示すよう
に、入力側(電源側)に充電用として1つ、出力側(外
部回路側)に放電用として1つ、合計2つの安定化電源
回路を必要とし、実装面積が大きくなり、コストも高く
なるという問題点がある。
電池の充放電回路を構成する場合、図10に示すよう
に、入力側(電源側)に充電用として1つ、出力側(外
部回路側)に放電用として1つ、合計2つの安定化電源
回路を必要とし、実装面積が大きくなり、コストも高く
なるという問題点がある。
【0007】本発明は、誤接続などにより、出力電圧>
入力電圧、の状態になっても回路に異常を来すことな
く、また、単独で方充電回路として使用できる安定化電
源回路を提供することを目的とする。
入力電圧、の状態になっても回路に異常を来すことな
く、また、単独で方充電回路として使用できる安定化電
源回路を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明によれば、入力電
圧から参照電圧を生成する参照電圧生成手段と、出力電
圧を検出して検出電圧を出力する出力電圧検出手段と、
前記参照電圧と前記検出電圧との差に応じた誤差信号を
出力する誤差信号生成手段と、前記誤差信号に応じて前
記入力電圧を増幅して前記出力電圧として出力する増幅
手段とを有する安定化電源回路において、2つの入出力
端子をそれぞれ逆流保護ダイオードを介して前記参照電
圧生成手段の入力側に接続するとともに、前記2つの入
出力端子の間に前記増幅手段として双方向通電が可能な
増幅手段を接続し、かつ、前記2つの入出力端子の電圧
をそれぞれ検出して比較し、比較の結果に基づいて当該
2つの入出力端子のうちの一方を選択して前記出力電圧
検出手段に接続する選択切替手段を設けたことを特徴と
する安定化電源回路が得られる。
圧から参照電圧を生成する参照電圧生成手段と、出力電
圧を検出して検出電圧を出力する出力電圧検出手段と、
前記参照電圧と前記検出電圧との差に応じた誤差信号を
出力する誤差信号生成手段と、前記誤差信号に応じて前
記入力電圧を増幅して前記出力電圧として出力する増幅
手段とを有する安定化電源回路において、2つの入出力
端子をそれぞれ逆流保護ダイオードを介して前記参照電
圧生成手段の入力側に接続するとともに、前記2つの入
出力端子の間に前記増幅手段として双方向通電が可能な
増幅手段を接続し、かつ、前記2つの入出力端子の電圧
をそれぞれ検出して比較し、比較の結果に基づいて当該
2つの入出力端子のうちの一方を選択して前記出力電圧
検出手段に接続する選択切替手段を設けたことを特徴と
する安定化電源回路が得られる。
【0009】また、本発明によれば、2つの入出力端子
の電圧を検出し、比較するコンパレータと、該コンパレ
ータの出力に基づいて前記2つの入出力端子の間で入力
端子と出力端子とを切り替えるスイッチと、出力段に双
方向通電可能なMOSFETを設けたことを特徴とする
安定化電源回路が得られる。
の電圧を検出し、比較するコンパレータと、該コンパレ
ータの出力に基づいて前記2つの入出力端子の間で入力
端子と出力端子とを切り替えるスイッチと、出力段に双
方向通電可能なMOSFETを設けたことを特徴とする
安定化電源回路が得られる。
【0010】
【発明の実施の形態】次に、本発明の安定化電源回路の
実施の形態について図面を参照して説明する。なお、こ
こでは従来と同一のものには同一番号を付し、その説明
を省略する。図1に本発明の安定化電源回路の第1の実
施の形態を示す。この安定化電源回路は、従来と同様、
3つの端子を有している。この内2つは入出力端子1
1、12であり、残りは、接地端子(GND)13であ
る。
実施の形態について図面を参照して説明する。なお、こ
こでは従来と同一のものには同一番号を付し、その説明
を省略する。図1に本発明の安定化電源回路の第1の実
施の形態を示す。この安定化電源回路は、従来と同様、
3つの端子を有している。この内2つは入出力端子1
1、12であり、残りは、接地端子(GND)13であ
る。
【0011】この安定化電源回路は、入出力端子11、
12のうち、一方が電源入力端子と使用されるとき、他
方は電圧出力端子として使用され、一方が電圧出力端子
として使用されるとき、他方は電源入力端子と使用され
るように構成されている。詳述すると、入出力端子1
1、12は、電源電圧が与えられるべき接続点14に、
それぞれ逆流保護ダイオード15、16を介して接続さ
れている。また、入出力端子11と12との間には、双
方向通電が可能で、ゲートに誤差増幅器65の出力が接
続されたPチャネルパワーMOSFET(QFET )17
が接続されている。さらに、入出力端子11、12と出
力電圧設定用帰還抵抗66との間には、入出力端子1
1、12のいずれか一方(電圧出力端子となる方)を、
選択的に出力電圧設定用帰還抵抗66に接続する入出力
端子切り替えスイッチ(SW)18が接続されている。
そして、このスイッチ18を、切り替え制御するため
に、入出力端子11と接地端子13との間に抵抗器1
9、20が、入出力端子12と接地端子13との間に抵
抗器21、22が接続され、これら抵抗器とスイッチ1
8との間には入出力検知用コンパレータ(COMP)2
3が接続されている。
12のうち、一方が電源入力端子と使用されるとき、他
方は電圧出力端子として使用され、一方が電圧出力端子
として使用されるとき、他方は電源入力端子と使用され
るように構成されている。詳述すると、入出力端子1
1、12は、電源電圧が与えられるべき接続点14に、
それぞれ逆流保護ダイオード15、16を介して接続さ
れている。また、入出力端子11と12との間には、双
方向通電が可能で、ゲートに誤差増幅器65の出力が接
続されたPチャネルパワーMOSFET(QFET )17
が接続されている。さらに、入出力端子11、12と出
力電圧設定用帰還抵抗66との間には、入出力端子1
1、12のいずれか一方(電圧出力端子となる方)を、
選択的に出力電圧設定用帰還抵抗66に接続する入出力
端子切り替えスイッチ(SW)18が接続されている。
そして、このスイッチ18を、切り替え制御するため
に、入出力端子11と接地端子13との間に抵抗器1
9、20が、入出力端子12と接地端子13との間に抵
抗器21、22が接続され、これら抵抗器とスイッチ1
8との間には入出力検知用コンパレータ(COMP)2
3が接続されている。
【0012】次にこの安定化電源回路の動作について説
明する。まず、入出力端子11、12の電圧は、それぞ
れ、抵抗器19、20と、抵抗器21、22とによっ
て、分圧され、端子電圧V1 及びV2 として、コンパレ
ータ23へ出力される。コンパレータ23は、V1 <V
2 のときハイレベルを出力、V1 >V2 のときロウレベ
ルを出力する。スイッチ18は、コンパレータ23から
ハイレベルが出力されている間は、接点a側を選択し、
コンパレータ23からロウレベルが出力されている間
は、接点b側を選択する。この結果、V1 <V2 のとき
は、入出力端子12が電源入力端子に、入出力端子11
が電圧出力端子となる。逆に、V1 >V2 のときは、入
出力端子11が電源入力端子に、入出力端子12が電圧
出力端子となる。
明する。まず、入出力端子11、12の電圧は、それぞ
れ、抵抗器19、20と、抵抗器21、22とによっ
て、分圧され、端子電圧V1 及びV2 として、コンパレ
ータ23へ出力される。コンパレータ23は、V1 <V
2 のときハイレベルを出力、V1 >V2 のときロウレベ
ルを出力する。スイッチ18は、コンパレータ23から
ハイレベルが出力されている間は、接点a側を選択し、
コンパレータ23からロウレベルが出力されている間
は、接点b側を選択する。この結果、V1 <V2 のとき
は、入出力端子12が電源入力端子に、入出力端子11
が電圧出力端子となる。逆に、V1 >V2 のときは、入
出力端子11が電源入力端子に、入出力端子12が電圧
出力端子となる。
【0013】いずれの入出力端子11、12が、電源入
力端子となっても、入出力端子11、12間に流れる電
流は、逆流保護ダイオード15、16の働きにより、必
ずMOSFET17を通ることになる。したがって、出
力電圧VO は、MOSFET17のゲート電圧を制御す
ることにより制御できる。また、いずれの入出力端子1
1、12が、電源入力端子となっても、スタートアップ
回路61、定電流回路62、保護回路63には、接続点
14から電源電圧が供給される。したがって、これらの
回路と、基準電圧回路64は、従来と同様に動作する。
力端子となっても、入出力端子11、12間に流れる電
流は、逆流保護ダイオード15、16の働きにより、必
ずMOSFET17を通ることになる。したがって、出
力電圧VO は、MOSFET17のゲート電圧を制御す
ることにより制御できる。また、いずれの入出力端子1
1、12が、電源入力端子となっても、スタートアップ
回路61、定電流回路62、保護回路63には、接続点
14から電源電圧が供給される。したがって、これらの
回路と、基準電圧回路64は、従来と同様に動作する。
【0014】基準電圧回路64が出力する基準電圧V
REF は、誤差増幅器65の反転入力端子に入力される。
また、スイッチ18の切り替え接続により決定される電
圧出力端子の電圧VO は、出力電圧設定用帰還抵抗6
6、67により分圧され、分圧出力電圧VO'として、誤
差増幅器65の非反転入力端子に入力される。誤差増幅
器65の各入力端子への入力が従来と逆になっているの
は、出力段にPチャネルMOSFET17を用いたこと
による。
REF は、誤差増幅器65の反転入力端子に入力される。
また、スイッチ18の切り替え接続により決定される電
圧出力端子の電圧VO は、出力電圧設定用帰還抵抗6
6、67により分圧され、分圧出力電圧VO'として、誤
差増幅器65の非反転入力端子に入力される。誤差増幅
器65の各入力端子への入力が従来と逆になっているの
は、出力段にPチャネルMOSFET17を用いたこと
による。
【0015】誤差増幅器65は、入力された基準電圧V
REF と分圧出力電圧VO'との差に応じた出力電圧をシリ
ーズパストランジスタ68へ出力する。VREF >VO'の
場合、誤差増幅器65の出力は低下する。これにより、
MOSFET17のゲート電位が低下し、出力電圧VO
は上昇する。逆に、VREF <VO'の場合は、誤差増幅器
65の出力が上昇し、MOSFET17のゲート電位が
上昇して、出力電圧VO は低下する。こうして、本実施
の形態の安定化電源回路では、VREF =VO'となるよ
う、出力電圧VO が制御される。
REF と分圧出力電圧VO'との差に応じた出力電圧をシリ
ーズパストランジスタ68へ出力する。VREF >VO'の
場合、誤差増幅器65の出力は低下する。これにより、
MOSFET17のゲート電位が低下し、出力電圧VO
は上昇する。逆に、VREF <VO'の場合は、誤差増幅器
65の出力が上昇し、MOSFET17のゲート電位が
上昇して、出力電圧VO は低下する。こうして、本実施
の形態の安定化電源回路では、VREF =VO'となるよ
う、出力電圧VO が制御される。
【0016】図2に、本実施の形態による安定化電源回
路の入出力電圧特性を示す。図2に示すと通り、本発明
の安定化電源回路によれば、2つの入出力端子11、1
2のうちのいずれを電源入力端子としても、他方の電圧
出力端子から安定した出力電圧VO を得ることができ
る。
路の入出力電圧特性を示す。図2に示すと通り、本発明
の安定化電源回路によれば、2つの入出力端子11、1
2のうちのいずれを電源入力端子としても、他方の電圧
出力端子から安定した出力電圧VO を得ることができ
る。
【0017】このように、本実施の形態では、2つの入
出力端子11、12のいずれも電源入力端子とすること
ができる。したがって、この安定化電源回路は、図3に
示すように、充電池31の充放電回路32として利用で
きる。即ち、一方の入出力端子11に切り替えスイッチ
33を接続し、他方の入出力端子12に充電池を接続し
て、充電時には、スイッチ33を充電器34側(接点
a)に切り替え、入出力端子12に安定な直流出力電圧
を発生させて充電池31を充電する。逆に、スイッチ3
3を外部回路側(接点b)に切り替えると、入出力端子
11に安定な直流出力電圧が供給され、外部回路(図示
せず)に対して安定な直流出力電圧が出力される。した
がって、従来のように、2つの安定化電源回路を必要と
しないので、本実施の形態の安定化電源回路は、小型化
が要求される電池パック35などへの内臓が可能にな
る。
出力端子11、12のいずれも電源入力端子とすること
ができる。したがって、この安定化電源回路は、図3に
示すように、充電池31の充放電回路32として利用で
きる。即ち、一方の入出力端子11に切り替えスイッチ
33を接続し、他方の入出力端子12に充電池を接続し
て、充電時には、スイッチ33を充電器34側(接点
a)に切り替え、入出力端子12に安定な直流出力電圧
を発生させて充電池31を充電する。逆に、スイッチ3
3を外部回路側(接点b)に切り替えると、入出力端子
11に安定な直流出力電圧が供給され、外部回路(図示
せず)に対して安定な直流出力電圧が出力される。した
がって、従来のように、2つの安定化電源回路を必要と
しないので、本実施の形態の安定化電源回路は、小型化
が要求される電池パック35などへの内臓が可能にな
る。
【0018】次に、図4を参照して本発明の安定化電源
回路の第2実施の形態について説明する。本実施の形態
の安定化電源回路は、ほぼ、第1の実施の形態の安定化
電源回路と同じであるが、出力電圧設定用帰還抵抗66
に代えて、スイッチ18と各入出力端子11、12との
間に、それぞれ、出力電圧設定用帰還抵抗(RA1、
RA2)41、42を接続した点で異なっている。
回路の第2実施の形態について説明する。本実施の形態
の安定化電源回路は、ほぼ、第1の実施の形態の安定化
電源回路と同じであるが、出力電圧設定用帰還抵抗66
に代えて、スイッチ18と各入出力端子11、12との
間に、それぞれ、出力電圧設定用帰還抵抗(RA1、
RA2)41、42を接続した点で異なっている。
【0019】この安定化電源回路の動作は、第1の実施
の形態と同じであるが、誤差増幅器65に入力される分
圧出力電圧VO が、入出力端子11を電源入力端子とし
た場合と、入出力端子12を電源入力端子とした場合と
で異なる。つまり、本実施の形態では、入出力端子11
を電源入力端子とした場合と、入出力端子12を電源入
力端子とした場合とで、出力電圧VO の値が異なる。入
出力端子11を電源入力端子とした場合は、帰還抵抗4
2、67によって出力電圧VO が決まり、入出力端子1
2を電源入力端子とした場合には、帰還抵抗41、67
によって出力電圧VO が決まる。
の形態と同じであるが、誤差増幅器65に入力される分
圧出力電圧VO が、入出力端子11を電源入力端子とし
た場合と、入出力端子12を電源入力端子とした場合と
で異なる。つまり、本実施の形態では、入出力端子11
を電源入力端子とした場合と、入出力端子12を電源入
力端子とした場合とで、出力電圧VO の値が異なる。入
出力端子11を電源入力端子とした場合は、帰還抵抗4
2、67によって出力電圧VO が決まり、入出力端子1
2を電源入力端子とした場合には、帰還抵抗41、67
によって出力電圧VO が決まる。
【0020】本実施の形態の安定化電源回路は、例え
ば、2電源駆動方式のモータのドライブ回路として利用
できる。2電源駆動方式のモータは、起動時や高速回転
時などでは高電源電圧で励磁され、低速回転時や停止時
には低電源電圧で励磁される。そこで、本実施の形態の
安定化電源回路を図5に示すように接続すると、スイッ
チ51、52を切り替えることにより、高電源電圧と低
電源電圧のいずれの電圧もモータに供給することができ
る。即ち、帰還抵抗41、42の抵抗値をそれぞれRA
1、RA2とし、RA1>RA2の場合は、入出力端子11の
出力電圧>入出力端子12の出力電圧となる。したがっ
て、スイッチ51を接点a側に接続し、スイッチ52を
接点a´側に接続すると、電源からの電流は入出力端子
12から入出力端子11へと流れ、安定な高電圧の出力
電圧VO が、モータの励磁コイル53に印加される。逆
に、スイッチ51を接点b側に接続し、スイッチ52を
接点b´側に接続すると、電源からの電流は入出力端子
11から入出力端子12へと流れ、安定な低電圧の出力
電圧VO が、モータの励磁コイル53に印加される。
ば、2電源駆動方式のモータのドライブ回路として利用
できる。2電源駆動方式のモータは、起動時や高速回転
時などでは高電源電圧で励磁され、低速回転時や停止時
には低電源電圧で励磁される。そこで、本実施の形態の
安定化電源回路を図5に示すように接続すると、スイッ
チ51、52を切り替えることにより、高電源電圧と低
電源電圧のいずれの電圧もモータに供給することができ
る。即ち、帰還抵抗41、42の抵抗値をそれぞれRA
1、RA2とし、RA1>RA2の場合は、入出力端子11の
出力電圧>入出力端子12の出力電圧となる。したがっ
て、スイッチ51を接点a側に接続し、スイッチ52を
接点a´側に接続すると、電源からの電流は入出力端子
12から入出力端子11へと流れ、安定な高電圧の出力
電圧VO が、モータの励磁コイル53に印加される。逆
に、スイッチ51を接点b側に接続し、スイッチ52を
接点b´側に接続すると、電源からの電流は入出力端子
11から入出力端子12へと流れ、安定な低電圧の出力
電圧VO が、モータの励磁コイル53に印加される。
【0021】
【発明の効果】本発明によれば、2つの入出力端子の電
圧を検出し、検出した電圧に基づいて、一方を入力端
子、他方を出力端子として使用するようにスイッチで切
り替えるようにしたことで、入力端子と出力端子とを区
別する必要が無くなる。これによって、誤接続による生
じるラッチダウン破壊を回避することができる。つま
り、本発明では、常に高電位側が電源入力端子となるよ
うに、入出力端子検知コンパレータ及び入出力端子切り
替えスイッチが動作するため、いかなる条件でも、接合
分離部が逆バイアス状態に保たれ、ラッチダウンが防止
され、外付けしていた入出力端子間のラッチダウン保護
ダイオードを削除できる。
圧を検出し、検出した電圧に基づいて、一方を入力端
子、他方を出力端子として使用するようにスイッチで切
り替えるようにしたことで、入力端子と出力端子とを区
別する必要が無くなる。これによって、誤接続による生
じるラッチダウン破壊を回避することができる。つま
り、本発明では、常に高電位側が電源入力端子となるよ
うに、入出力端子検知コンパレータ及び入出力端子切り
替えスイッチが動作するため、いかなる条件でも、接合
分離部が逆バイアス状態に保たれ、ラッチダウンが防止
され、外付けしていた入出力端子間のラッチダウン保護
ダイオードを削除できる。
【0022】また、本発明によれば、1つの安定化電源
回路で、蓄電池の放電回路と充電回路の2つの役目を果
たすことができるので、蓄電池と充放電回路を含む電池
パッケージの小型化、コストの削減を実現できる。
回路で、蓄電池の放電回路と充電回路の2つの役目を果
たすことができるので、蓄電池と充放電回路を含む電池
パッケージの小型化、コストの削減を実現できる。
【0023】さらに、本発明によれば、入力電圧を印加
する端子によって、異なる出力電圧を得ることができ、
1つの安定化電源回路で、2電源駆動方法に使用でき、
装置の小型化、コストの削減を実現できる。
する端子によって、異なる出力電圧を得ることができ、
1つの安定化電源回路で、2電源駆動方法に使用でき、
装置の小型化、コストの削減を実現できる。
【図1】本発明の安定化電源回路の第1の実施の形態を
示す回路図である。
示す回路図である。
【図2】図1の安定化電源回路の入出力電圧特性を示す
グラフである。
グラフである。
【図3】図1の安定化電源回路の充放電回路としての使
用方法を示す図である。
用方法を示す図である。
【図4】本発明の安定化電源回路の第2の実施の形態を
示す回路図である。
示す回路図である。
【図5】図4の安定化電源回路のモータ駆動回路として
の使用方法を示す図である。
の使用方法を示す図である。
【図6】従来の安定化電源回路の回路図である。
【図7】図6の安定化電源回路の出力段の構造を示す断
面図である。
面図である。
【図8】図7の構造におけるラッチダウンを説明するた
めの図である。
めの図である。
【図9】図6の安定化電源回路の入出力電圧特性を示す
グラフである。
グラフである。
【図10】図6の安定化電源回路の充放電回路としての
使用方法を示す図である。
使用方法を示す図である。
11,12 入出力端子 13 接地端子(GND) 14 接続点 15,16 逆流保護ダイオード 17 PチャネルパワーMOSFET(QFET ) 18 入出力端子切り替えスイッチ(SW) 19,20 抵抗器 21,22 抵抗器 23 入出力検知用コンパレータ(COMP) 31 充電池 32 充放電回路 33 切り替えスイッチ 34 充電器 35 電池パック 41,42 出力電圧設定用帰還抵抗(RA1、
RA2) 51,52 スイッチ 53 励磁コイル 61 スタートアップ回路(S) 62 定電流回路(C) 63 保護回路(P) 64 基準電源回路(REF) 65 誤差増幅回路(EA) 66,67 出力電圧設定用帰還抵抗(RA 、
RB ) 68 シリーズパストランジスタ(QTR) 69 入力端子 70 出力端子
RA2) 51,52 スイッチ 53 励磁コイル 61 スタートアップ回路(S) 62 定電流回路(C) 63 保護回路(P) 64 基準電源回路(REF) 65 誤差増幅回路(EA) 66,67 出力電圧設定用帰還抵抗(RA 、
RB ) 68 シリーズパストランジスタ(QTR) 69 入力端子 70 出力端子
Claims (5)
- 【請求項1】 入力電圧から参照電圧を生成する参照電
圧生成手段と、出力電圧を検出して検出電圧を出力する
出力電圧検出手段と、前記参照電圧と前記検出電圧との
差に応じた誤差信号を出力する誤差信号生成手段と、前
記誤差信号に応じて前記入力電圧を増幅して前記出力電
圧として出力する増幅手段とを有する安定化電源回路に
おいて、2つの入出力端子をそれぞれ逆流保護ダイオー
ドを介して前記参照電圧生成手段の入力側に接続すると
ともに、前記2つの入出力端子の間に前記増幅手段とし
て双方向通電が可能な増幅手段を接続し、かつ、前記2
つの入出力端子の電圧をそれぞれ検出して比較し、比較
の結果に基づいて当該2つの入出力端子のうちの一方を
選択して前記出力電圧検出手段に接続する選択切替手段
を設けたことを特徴とする安定化電源回路。 - 【請求項2】 前記出力電圧検出手段が、直列接続され
た第1及び第2の抵抗器を用いて前記出力電圧を分圧す
る電圧分圧手段であって、前記第1の抵抗器として、互
いに異なる2つの抵抗器をそれぞれ前記2つの入出力手
段に接続し、前記選択切替手段が、前記第1の抵抗器と
しての2つの抵抗器のうちいずれか一方を前記第2の抵
抗器に接続することにより、前記2つの入出力端子のう
ちの一方を選択して前記出力電圧検出手段に接続するよ
うにしたことを特徴とする請求項1の安定化電源回路。 - 【請求項3】 前記選択切替手段が、前記2つの入出力
端子と接地との間に直列接続された1対の抵抗器をそれ
ぞれ有し、かつ、該一対の抵抗器によりそれぞれ分圧さ
れた前記2つの入出力端子の電圧を比較するコンパレー
タと、該コンパレータの出力に基づいて、前記2つの入
出力端子のうちの一方を前記出力電圧検出手段に接続す
る切替スイッチとを有することを特徴とする請求項1ま
たは2の安定化電源回路。 - 【請求項4】 双方向通電が可能な増幅手段がMOSF
ETであることを特徴とする請求項1、2、または3の
安定化電源回路。 - 【請求項5】 2つの入出力端子の電圧を検出し、比較
するコンパレータと、該コンパレータの出力に基づいて
前記2つの入出力端子の間で入力端子と出力端子とを切
り替えるスイッチと、出力段に双方向通電可能なMOS
FETを設けたことを特徴とする安定化電源回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8198185A JP2865133B2 (ja) | 1996-07-26 | 1996-07-26 | 安定化電源回路 |
US08/900,350 US5828208A (en) | 1996-07-26 | 1997-07-25 | Voltage regulator usable without discrimination between input and output terminals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8198185A JP2865133B2 (ja) | 1996-07-26 | 1996-07-26 | 安定化電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1039938A JPH1039938A (ja) | 1998-02-13 |
JP2865133B2 true JP2865133B2 (ja) | 1999-03-08 |
Family
ID=16386899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8198185A Expired - Fee Related JP2865133B2 (ja) | 1996-07-26 | 1996-07-26 | 安定化電源回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5828208A (ja) |
JP (1) | JP2865133B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19907575A1 (de) * | 1999-02-23 | 2000-08-24 | Philips Corp Intellectual Pty | Schaltungsanordnung zum Liefern eines Speisestromes |
JP2001147726A (ja) * | 1999-09-06 | 2001-05-29 | Seiko Instruments Inc | ボルテージ・レギュレータ |
DE10054970A1 (de) * | 2000-11-06 | 2002-05-23 | Infineon Technologies Ag | Verfahren zur Steuerung der Lade- und Entladephasen eines Stützkondensators |
EP1865397B1 (en) * | 2006-06-05 | 2012-11-21 | St Microelectronics S.A. | Low drop-out voltage regulator |
DE102007045464A1 (de) * | 2007-09-24 | 2009-04-23 | Texas Instruments Deutschland Gmbh | Einzelinduktivitäts-Energieversorgungssystem mit extrem hohem PSRR für Aktiv-Matrix-OLED-Anzeigen mit zwei Versorgungsspannungen |
JP4666010B2 (ja) * | 2008-06-12 | 2011-04-06 | セイコーエプソン株式会社 | 負荷駆動回路及びインクジェットプリンター |
US9722334B2 (en) * | 2010-04-07 | 2017-08-01 | Black & Decker Inc. | Power tool with light unit |
CN103267548B (zh) * | 2013-04-03 | 2016-02-24 | 上海晨思电子科技有限公司 | 一种电压装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5469046A (en) * | 1993-04-30 | 1995-11-21 | North American Philips Corporation | Transformerless low voltage switching power supply |
US5604426A (en) * | 1993-06-30 | 1997-02-18 | Asahi Glass Company Ltd. | Electric apparatus with a power supply including an electric double layer capacitor |
US5397976A (en) * | 1993-09-28 | 1995-03-14 | Space Systems/Loral, Inc. | Control system for voltage controlled bilateral current source |
-
1996
- 1996-07-26 JP JP8198185A patent/JP2865133B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-25 US US08/900,350 patent/US5828208A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5828208A (en) | 1998-10-27 |
JPH1039938A (ja) | 1998-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7502239B2 (en) | Charge pump circuit and power supply circuit | |
KR100352403B1 (ko) | 충/방전 제어 회로 및 충전가능한 전원장치 | |
US7106126B2 (en) | Semiconductor integrated circuit device | |
US7764797B2 (en) | Speaker driving device and audio output system | |
US7274226B2 (en) | Power source voltage monitoring circuit for self-monitoring its power source voltage | |
JP3637848B2 (ja) | 負荷駆動回路 | |
US20090085542A1 (en) | Drive system for power semiconductor device | |
JP2004364280A (ja) | 線形および飽和領域で動作可能なパワーmosfet用電流センス | |
JP3329541B2 (ja) | モータ制御装置とモータ制御方法 | |
JP2009533899A (ja) | ブーストラップ・ダイオードエミュレーターを備えるブーストラップコンデンサの充電を最適化する回路 | |
JP2865133B2 (ja) | 安定化電源回路 | |
US5914586A (en) | Power supply | |
JP5107790B2 (ja) | レギュレータ | |
US6891425B1 (en) | Low voltage or'ing circuits and methods with zero recovery time | |
US7375589B2 (en) | Power amplifier system provided with improved protection function | |
JPH06208423A (ja) | 電源回路 | |
JP3920371B2 (ja) | 充電装置、電流検出回路、及び、電圧検出回路 | |
JP2006027364A (ja) | 車両用電源装置 | |
JP3478110B2 (ja) | モータ駆動用制御回路 | |
JP4499251B2 (ja) | 電源回路およびバックアップ電池を有する携帯用電子機器 | |
JP2000228897A (ja) | モータ駆動装置 | |
JP3676168B2 (ja) | 電源供給制御装置 | |
US7130169B2 (en) | Short circuit protection for a power isolation device and associated diode | |
JP3343833B2 (ja) | 電力増幅器 | |
JP3671796B2 (ja) | 電流制御型素子用駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981118 |
|
LAPS | Cancellation because of no payment of annual fees |