JPH0294663A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0294663A JPH0294663A JP63247608A JP24760888A JPH0294663A JP H0294663 A JPH0294663 A JP H0294663A JP 63247608 A JP63247608 A JP 63247608A JP 24760888 A JP24760888 A JP 24760888A JP H0294663 A JPH0294663 A JP H0294663A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- gaas
- etched
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title description 15
- 238000005530 etching Methods 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 47
- 239000000758 substrate Substances 0.000 abstract description 13
- 239000013078 crystal Substances 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 8
- 230000001681 protective effect Effects 0.000 abstract description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract description 3
- 230000006386 memory function Effects 0.000 abstract description 2
- 238000005424 photoluminescence Methods 0.000 abstract description 2
- 241000238557 Decapoda Species 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000005669 field effect Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035236—Superlattices; Multiple quantum well structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、互いに格子定数の異なる半導体間でのエピ
タキシ膜(ペテロエピタキシ膜)上に半導体素子を形成
してなる半導体装置およびその製造方法に関し、特に装
置の性能向上に関するものである。
タキシ膜(ペテロエピタキシ膜)上に半導体素子を形成
してなる半導体装置およびその製造方法に関し、特に装
置の性能向上に関するものである。
現在量も注目されているヘテロエビ膜としては、Si基
板上へ成長したGaAs膜があり、Si素子とGaAs
素子とを同一基板上に形成し、Si素子よりもさらに高
速でかつStと同等の集積度をもたせたICの開発、又
St上にGaAsの太陽電池を作製し、GaAs上の太
陽電池より軽量化することが活発に研究されている。
板上へ成長したGaAs膜があり、Si素子とGaAs
素子とを同一基板上に形成し、Si素子よりもさらに高
速でかつStと同等の集積度をもたせたICの開発、又
St上にGaAsの太陽電池を作製し、GaAs上の太
陽電池より軽量化することが活発に研究されている。
以下、St上のGaAs膜を例にとり、従来のへテロ接
合エビを用いた半導体装置について第5図を用いて説明
する。
合エビを用いた半導体装置について第5図を用いて説明
する。
通常、siとGaAsとは格子定数(Stを基準として
4%異なる)、並びに熱膨張係数(StがGaAsの約
4倍大きい)が太き(異なり、Sl上にGaAsを成長
した場合、それらの差による結晶欠陥がGaAs中に存
在する。これらの結晶欠陥を低減するために、通常は第
5図に示す如(、Si基板1とGaAS2との間に、結
晶欠陥がGaAs Z中へ侵入するのを防ぐためのGa
As / A I G a A sもしくはQ a A
s / I n G a A3等による超格子層3を
挿入している。現状では上記超格子を導入し、かつ成長
後高部アニールすることにより、最も良いGaAS結晶
が得られている。
4%異なる)、並びに熱膨張係数(StがGaAsの約
4倍大きい)が太き(異なり、Sl上にGaAsを成長
した場合、それらの差による結晶欠陥がGaAs中に存
在する。これらの結晶欠陥を低減するために、通常は第
5図に示す如(、Si基板1とGaAS2との間に、結
晶欠陥がGaAs Z中へ侵入するのを防ぐためのGa
As / A I G a A sもしくはQ a A
s / I n G a A3等による超格子層3を
挿入している。現状では上記超格子を導入し、かつ成長
後高部アニールすることにより、最も良いGaAS結晶
が得られている。
しかしながら、それでも従来のへテロエビ膜では結晶欠
陥密度が1o b cIa−1と多く、ヘテロエビ膜を
用いた半導体装置を作製する場合、例えばSl上にGa
psを成長させて光学的素子を形成する場合、実使用上
、このヘテロエビ膜の結晶欠陥密度を103cm−”以
下にする必要があり、更に大幅な結晶欠陥の低減化を必
要とするという問題点があった。
陥密度が1o b cIa−1と多く、ヘテロエビ膜を
用いた半導体装置を作製する場合、例えばSl上にGa
psを成長させて光学的素子を形成する場合、実使用上
、このヘテロエビ膜の結晶欠陥密度を103cm−”以
下にする必要があり、更に大幅な結晶欠陥の低減化を必
要とするという問題点があった。
本発明は上記問題点を解消するためになされたもので、
St基板上に成長されたGaAs膜等、ヘテロエピ膜の
結晶欠陥を大幅に減少し、実使用上充分な特性を有する
ヘテロエビ膜を用いた半導体装置およびその製造方法を
提供することを目的とする。
St基板上に成長されたGaAs膜等、ヘテロエピ膜の
結晶欠陥を大幅に減少し、実使用上充分な特性を有する
ヘテロエビ膜を用いた半導体装置およびその製造方法を
提供することを目的とする。
本発明に係る半導体装置およびその製造方法は、St等
の第1の半導体上に第1の半導体と格子定数の異なるG
aAs等の第2の半導体を成長し、第1の半導体を選択
エツチングにより部分的に除去し、この第1の半導体を
エッチ除去した部分の第2の半導体上に素子を形成する
ようにしたものである。
の第1の半導体上に第1の半導体と格子定数の異なるG
aAs等の第2の半導体を成長し、第1の半導体を選択
エツチングにより部分的に除去し、この第1の半導体を
エッチ除去した部分の第2の半導体上に素子を形成する
ようにしたものである。
本発明においては、下地のSt等第1の半導体を選択エ
ッチした部分上のGaAs等第2の半導体上にGaps
素子等の半導体素子を形成することにより、GaAs等
第2の半導体は下地半導体の影響をほとんど受けること
がないので格子定数の差に起因する第2の半導体の結晶
欠陥を大幅に低減できる。
ッチした部分上のGaAs等第2の半導体上にGaps
素子等の半導体素子を形成することにより、GaAs等
第2の半導体は下地半導体の影響をほとんど受けること
がないので格子定数の差に起因する第2の半導体の結晶
欠陥を大幅に低減できる。
以下、本発明の実施例を図について説明する。
第1図は本発明の第1の実施例による半導体装置を示し
、図において、1はSt基板、3はGaA s / A
I G a A s 、 G a A s / I
n G a A s 。
、図において、1はSt基板、3はGaA s / A
I G a A s 、 G a A s / I
n G a A s 。
もしくはG a A s / Z n T e等の超格
子層、4はSiエビ層、5はノンドープGaAs層、6
はn型GaAs層、7はSi基板1.Siエビ層4が選
択的にエツチングされたエツチング孔、8は保護膜、9
はSiメモリ素子、10はGaAs演算素子である。
子層、4はSiエビ層、5はノンドープGaAs層、6
はn型GaAs層、7はSi基板1.Siエビ層4が選
択的にエツチングされたエツチング孔、8は保護膜、9
はSiメモリ素子、10はGaAs演算素子である。
まず、第1図(alに示す如く、Si基板l上にSiエ
ピJi4を形成し、その後超格子3、続いてノンドープ
GaAs5.n型GaAs6をMBE(Molecul
ar Beaa+ I!pitaxy)もしくはMOC
VD (Metal Organic Chemica
l Vapor Deposition)gより連続的
に成長し、高温アニールを行う、その後、必要な部分の
Si基板1及びsiエビ層4をsiのみがエツチングさ
れGaAsはエツチングされないような硫酸等のエッチ
ャントを用いて選択的にエツチングする(同図(bl)
、続いて、全面に510g、siN、もしくはSiO,
/5iN(7)保護膜8を形成する(同図(C1)、続
いて、Slデバイスを形成すべき部分の保護膜8及びG
aAsエピ膜5.6を選択エッチにより除去し、露出さ
れた部分の81エピ1!4上にStのメモリ機能を持つ
St素子9を作製する(同図(d))。Si素子9形成
後、再び全面に上記保護膜と同一の保護膜8を形成する
。しかる後にGaAa素子を形成すべき部分のn型Ga
As6を選択的に露出させ、その部分にGaAs演算素
子10を形成する(同図(81)、最後に、Si素子部
9のボンディングボッドの穴開けを行い、本実施例によ
る半導体装置の製造工程を完了する(同図(f))。
ピJi4を形成し、その後超格子3、続いてノンドープ
GaAs5.n型GaAs6をMBE(Molecul
ar Beaa+ I!pitaxy)もしくはMOC
VD (Metal Organic Chemica
l Vapor Deposition)gより連続的
に成長し、高温アニールを行う、その後、必要な部分の
Si基板1及びsiエビ層4をsiのみがエツチングさ
れGaAsはエツチングされないような硫酸等のエッチ
ャントを用いて選択的にエツチングする(同図(bl)
、続いて、全面に510g、siN、もしくはSiO,
/5iN(7)保護膜8を形成する(同図(C1)、続
いて、Slデバイスを形成すべき部分の保護膜8及びG
aAsエピ膜5.6を選択エッチにより除去し、露出さ
れた部分の81エピ1!4上にStのメモリ機能を持つ
St素子9を作製する(同図(d))。Si素子9形成
後、再び全面に上記保護膜と同一の保護膜8を形成する
。しかる後にGaAa素子を形成すべき部分のn型Ga
As6を選択的に露出させ、その部分にGaAs演算素
子10を形成する(同図(81)、最後に、Si素子部
9のボンディングボッドの穴開けを行い、本実施例によ
る半導体装置の製造工程を完了する(同図(f))。
このようにして得られた半導体装置のGaAs膜5.6
の、下地のSiを除去した部分と除去していない部分の
フォトルミネンセンスのピーク強度は5:1となり、こ
れはSiを除去した部分で欠陥が減少していることを明
らかに示している。
の、下地のSiを除去した部分と除去していない部分の
フォトルミネンセンスのピーク強度は5:1となり、こ
れはSiを除去した部分で欠陥が減少していることを明
らかに示している。
又、GaAs素子10として試作した、ゲート長0.5
μm、全ゲート幅200μmである電界効果トランジス
タ(FET)の相互コンダクタンス(g、)は50m5
と、通常のGaAs上に成長したGaAsFBTと同等
の性能を示した。
μm、全ゲート幅200μmである電界効果トランジス
タ(FET)の相互コンダクタンス(g、)は50m5
と、通常のGaAs上に成長したGaAsFBTと同等
の性能を示した。
このように、本実施例によれば、Stを部分的にエツチ
ングすることにより、その部分のGaAs層を、下地の
Stの影響をほとんど受けることな(格子定数及び熱膨
張係数の差に起因する結晶欠陥の大幅に低減されたもの
とすることができ、この部分のGaAs上にGaAs素
子を形成し、その他の部分に成長したGaAsはこれを
選択エッチしてStを露出し、その部分にSi素子を形
成することにより、St基板上にSi素子と、実使用に
充分な特性を有するGaAs素子とを同時に形成するこ
とができ、高速演算、大容量メモリの半導体装置が得ら
れる。
ングすることにより、その部分のGaAs層を、下地の
Stの影響をほとんど受けることな(格子定数及び熱膨
張係数の差に起因する結晶欠陥の大幅に低減されたもの
とすることができ、この部分のGaAs上にGaAs素
子を形成し、その他の部分に成長したGaAsはこれを
選択エッチしてStを露出し、その部分にSi素子を形
成することにより、St基板上にSi素子と、実使用に
充分な特性を有するGaAs素子とを同時に形成するこ
とができ、高速演算、大容量メモリの半導体装置が得ら
れる。
尚、Siデバイス9にイオン注入を用いる場合は、Ga
Asエビ成長前に所定領域にイオン注入した後熱処理を
完了し、その後GaAsエビ成長を行う、又、上記ノン
ドープGaAs5.n−GaAs 5の代わりに太陽電
池もしくはレーザダイオード仕様のエビを形成すれば、
S1デバイスと太陽電池もしくはレーザダイオードとの
共合が可能である。もちろん、Gapsデバイスのみを
作製することも可能であることは言うまでもなく、例え
ば太陽電池の場合には高性能で軽量なGaAS太陽電池
を作製することができる。
Asエビ成長前に所定領域にイオン注入した後熱処理を
完了し、その後GaAsエビ成長を行う、又、上記ノン
ドープGaAs5.n−GaAs 5の代わりに太陽電
池もしくはレーザダイオード仕様のエビを形成すれば、
S1デバイスと太陽電池もしくはレーザダイオードとの
共合が可能である。もちろん、Gapsデバイスのみを
作製することも可能であることは言うまでもなく、例え
ば太陽電池の場合には高性能で軽量なGaAS太陽電池
を作製することができる。
又、上記第1の実施例では、siがあまり抵抗率を大き
くできないことから、Sl素子9.GaAs素子lOか
らSi基板1に若干のリーク電流が流れるが、この点を
改善する装置として第2図に示すものが考えられる。こ
の第2図に示す本発明の第2の実施例では、Si基板1
とSiエピ層4との間に、5iと格子整合する絶縁体で
あるCaF、の層16を新たに形成し、他は第1の実施
例と同様の構成とする。このようにすれば、上記第1の
実施例の効果に加えて、更にQ a F を層16によ
り上記リーク電流を防止することができるという効果が
ある。尚、CaF、以外に、SrF!。
くできないことから、Sl素子9.GaAs素子lOか
らSi基板1に若干のリーク電流が流れるが、この点を
改善する装置として第2図に示すものが考えられる。こ
の第2図に示す本発明の第2の実施例では、Si基板1
とSiエピ層4との間に、5iと格子整合する絶縁体で
あるCaF、の層16を新たに形成し、他は第1の実施
例と同様の構成とする。このようにすれば、上記第1の
実施例の効果に加えて、更にQ a F を層16によ
り上記リーク電流を防止することができるという効果が
ある。尚、CaF、以外に、SrF!。
サファイア等を用いても同様の効果が得られる。
次に、第3図を用いて本発明の第3の実施例による半導
体装置について説明する。第3図(a)は第1図に示し
た装置と同様の工程により選択的にSi基板1及びSi
エビ層4をエツチングした段階を示しており、この後に
エツチングした側に金メツキ層11を成長しく同図(b
l)、GaAsエビ上にソース電橋12.ゲート電極1
3.ドレイン電極14を有するトランジスタを形成する
(同図(C))。
体装置について説明する。第3図(a)は第1図に示し
た装置と同様の工程により選択的にSi基板1及びSi
エビ層4をエツチングした段階を示しており、この後に
エツチングした側に金メツキ層11を成長しく同図(b
l)、GaAsエビ上にソース電橋12.ゲート電極1
3.ドレイン電極14を有するトランジスタを形成する
(同図(C))。
本実施例によれば、上記第1の実施例のようなGaAs
エビ層の結晶欠陥の低減の効果に加えて、金メツキ層1
1により熱抵抗を低減することも可能であるという効果
があり、特に高出力GaAs電界効果トランジスタに有
効である。又、エツチングされた部分をメツキ11によ
り補強する構造となっており、上記第1の実施例のもの
より強度的にも向上する。
エビ層の結晶欠陥の低減の効果に加えて、金メツキ層1
1により熱抵抗を低減することも可能であるという効果
があり、特に高出力GaAs電界効果トランジスタに有
効である。又、エツチングされた部分をメツキ11によ
り補強する構造となっており、上記第1の実施例のもの
より強度的にも向上する。
更に、Si基板1及びStエピ4をエツチングして露出
された超格子層3のGaAs面上にGaAsと格子整合
のとれる材料を結晶成長することも可能である。第4図
はこのような場合の本発明の第4の実施例による半導体
装置の製造工程を示す図である0本実施例ではエツチン
グして露出した面上にGaAs層5.6を再成長してお
り、上面と再成長した面とに電界効果トランジスタを作
製し、ソース12.ドレイン14.ゲート13をそれぞ
れ貫通孔15により電気的に接続することにより、同一
面積に2倍の素子を集積することが可能である。又、再
成長エビを太陽電池もしくはレーザダイオード等の仕様
にすることにより、GaAs電界効果トランジスタとレ
ーザダイオード。
された超格子層3のGaAs面上にGaAsと格子整合
のとれる材料を結晶成長することも可能である。第4図
はこのような場合の本発明の第4の実施例による半導体
装置の製造工程を示す図である0本実施例ではエツチン
グして露出した面上にGaAs層5.6を再成長してお
り、上面と再成長した面とに電界効果トランジスタを作
製し、ソース12.ドレイン14.ゲート13をそれぞ
れ貫通孔15により電気的に接続することにより、同一
面積に2倍の素子を集積することが可能である。又、再
成長エビを太陽電池もしくはレーザダイオード等の仕様
にすることにより、GaAs電界効果トランジスタとレ
ーザダイオード。
太陽電池、ペルチェ素子等とを同時に作製することも可
能である。
能である。
尚、上記第3.第4の実施例ではGaAs素子を作製す
る方法についてのみ説明したが、Sl素子を同時に作製
する方法も上記第1の実施例と同様のプロセスにより可
能であることは言うまでもない。
る方法についてのみ説明したが、Sl素子を同時に作製
する方法も上記第1の実施例と同様のプロセスにより可
能であることは言うまでもない。
又、上記実施例では全てSt上のGaASを例にとり記
述したが、本発明は他の互いに格子定数の異なる材料間
に適用できることは言うまでもない6例えば、[nP−
GaAsや、I n、 G a u−x>AsのX−0
,53以外のI nGaAs−GaAsなどの材料が挙
げられる。
述したが、本発明は他の互いに格子定数の異なる材料間
に適用できることは言うまでもない6例えば、[nP−
GaAsや、I n、 G a u−x>AsのX−0
,53以外のI nGaAs−GaAsなどの材料が挙
げられる。
以上のように、本発明に係る半導体装置およびその製造
方法によれば、St等の第1の半導体上にGaAs等の
第2の半導体を成長後、選択的に下地の第1の半導体を
エツチングし、その上部の第2の半導体を用いて素子を
形成するようにしたので、結晶欠陥の少ない高品質なヘ
テロ接合エビ膜上に、GaAs上に成長したGaAs等
のホモ接合エピ膜上に作製した高速GaAs素子、高性
能光素子等の素子と同等の性能を有する素子を作製する
ことができる効果がある。
方法によれば、St等の第1の半導体上にGaAs等の
第2の半導体を成長後、選択的に下地の第1の半導体を
エツチングし、その上部の第2の半導体を用いて素子を
形成するようにしたので、結晶欠陥の少ない高品質なヘ
テロ接合エビ膜上に、GaAs上に成長したGaAs等
のホモ接合エピ膜上に作製した高速GaAs素子、高性
能光素子等の素子と同等の性能を有する素子を作製する
ことができる効果がある。
第1図は本発明の第1の実施例による半導体装置の製造
工程断面図、第2図は本発明の第2の実施例による半導
体装置の製造工程断面図、第3図は本発明の第3の実施
例による半導体装置の製造工程断面図、第4図は本発明
の第4の実施例による半導体装置の製造工程断面図、第
5図は従来のヘテロエピ膜を説明するための断面図であ
る。 図中、1はsi基板、3は超格子層、4はStエビ層、
5はノンドープGaAs層、6はn型GaAs層、7は
エツチング孔、8は保護膜、9はStメモリ素子、10
はGaAs演算素子、11は金メツキ層、12,13.
14はそれぞれソース、ゲート、ドレイン電極、15は
貫通孔である。 尚、図中同一符号は同−又は相当部分を示す。
工程断面図、第2図は本発明の第2の実施例による半導
体装置の製造工程断面図、第3図は本発明の第3の実施
例による半導体装置の製造工程断面図、第4図は本発明
の第4の実施例による半導体装置の製造工程断面図、第
5図は従来のヘテロエピ膜を説明するための断面図であ
る。 図中、1はsi基板、3は超格子層、4はStエビ層、
5はノンドープGaAs層、6はn型GaAs層、7は
エツチング孔、8は保護膜、9はStメモリ素子、10
はGaAs演算素子、11は金メツキ層、12,13.
14はそれぞれソース、ゲート、ドレイン電極、15は
貫通孔である。 尚、図中同一符号は同−又は相当部分を示す。
Claims (2)
- (1)第1の半導体上に該第1の半導体と格子定数の異
なる第2の半導体を成長してなる半導体装置において、 上記第1の半導体が部分的に選択エッチングされた領域
上の上記第2の半導体上に形成された半導体素子を備え
たことを特徴とする半導体装置。 - (2)第1の半導体上に該第1の半導体と格子定数の異
なる第2の半導体を成長する工程と、上記第1の半導体
を部分的に選択エッチングする工程と、 該選択エッチングした領域上の上記第2の半導体上に半
導体素子を形成する工程とを含む半導体装置の製造方法
。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63247608A JPH0294663A (ja) | 1988-09-30 | 1988-09-30 | 半導体装置およびその製造方法 |
DE3932277A DE3932277A1 (de) | 1988-09-30 | 1989-09-27 | Halbleitereinrichtung und verfahren zu ihrer herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63247608A JPH0294663A (ja) | 1988-09-30 | 1988-09-30 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0294663A true JPH0294663A (ja) | 1990-04-05 |
Family
ID=17166038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63247608A Pending JPH0294663A (ja) | 1988-09-30 | 1988-09-30 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH0294663A (ja) |
DE (1) | DE3932277A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010042981A1 (en) * | 2008-10-14 | 2010-04-22 | Shaun Joseph Cunningham | Photo-voltaic device |
WO2010075606A1 (en) * | 2008-12-29 | 2010-07-08 | Shaun Joseph Cunningham | Improved photo-voltaic device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2754599B2 (ja) * | 1988-10-05 | 1998-05-20 | 株式会社デンソー | 半導体装置 |
US6508674B1 (en) | 2000-10-18 | 2003-01-21 | Storage Technology Corporation | Multi-layer conductive device interconnection |
US6699395B1 (en) | 2000-10-18 | 2004-03-02 | Storage Technology Corporation | Method of forming alignment features for conductive devices |
US6431876B1 (en) * | 2000-10-18 | 2002-08-13 | Storage Technology Corporation | Conductive trace interconnection |
US6641408B1 (en) | 2000-10-18 | 2003-11-04 | Storage Technology Corporation | Compliant contacts for conductive devices |
US6657237B2 (en) * | 2000-12-18 | 2003-12-02 | Samsung Electro-Mechanics Co., Ltd. | GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5961073A (ja) * | 1982-09-29 | 1984-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS59123270A (ja) * | 1982-12-28 | 1984-07-17 | Nec Corp | モノリシツク回路 |
JPS61260679A (ja) * | 1985-05-15 | 1986-11-18 | Fujitsu Ltd | 電界効果トランジスタ |
JPS6230360A (ja) * | 1985-04-05 | 1987-02-09 | Fujitsu Ltd | 超高周波集積回路装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6191098A (ja) * | 1984-10-09 | 1986-05-09 | Daido Steel Co Ltd | シリコン基板上における砒素化ガリウム成長結晶体とその結晶成長方法 |
-
1988
- 1988-09-30 JP JP63247608A patent/JPH0294663A/ja active Pending
-
1989
- 1989-09-27 DE DE3932277A patent/DE3932277A1/de active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5961073A (ja) * | 1982-09-29 | 1984-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS59123270A (ja) * | 1982-12-28 | 1984-07-17 | Nec Corp | モノリシツク回路 |
JPS6230360A (ja) * | 1985-04-05 | 1987-02-09 | Fujitsu Ltd | 超高周波集積回路装置 |
JPS61260679A (ja) * | 1985-05-15 | 1986-11-18 | Fujitsu Ltd | 電界効果トランジスタ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010042981A1 (en) * | 2008-10-14 | 2010-04-22 | Shaun Joseph Cunningham | Photo-voltaic device |
WO2010075606A1 (en) * | 2008-12-29 | 2010-07-08 | Shaun Joseph Cunningham | Improved photo-voltaic device |
Also Published As
Publication number | Publication date |
---|---|
DE3932277A1 (de) | 1990-04-05 |
DE3932277C2 (ja) | 1992-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9431243B2 (en) | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | |
JP5063594B2 (ja) | 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法 | |
US9153645B2 (en) | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | |
JPH04318918A (ja) | 半導体からなる部品 | |
JPH0294663A (ja) | 半導体装置およびその製造方法 | |
JP3078420B2 (ja) | 半導体デバイス | |
JPS61188927A (ja) | 化合物半導体装置 | |
JPS60110175A (ja) | 電界効果トランジスタおよびその製造方法 | |
KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
JP2527227B2 (ja) | 半導体装置及びその製造方法 | |
JPH0969611A (ja) | 半導体装置およびその製造方法 | |
JP2633009B2 (ja) | 化合物半導体電界効果トランジスタとその製造方法 | |
JPS6329569A (ja) | 半導体装置の製造方法および基板 | |
JPH0513467A (ja) | 高電子移動度トランジスタとその製造方法 | |
JP2900481B2 (ja) | 半導体装置の製造方法 | |
JPS59123222A (ja) | 半導体結晶成長方法 | |
JPH0661268A (ja) | 選択再成長領域を有する化合物半導体装置及びその製造方法 | |
JPH0199263A (ja) | 半導体集積回路およびその製造方法 | |
JPH05136171A (ja) | 半導体素子の製造方法 | |
JPS61241911A (ja) | 化合物半導体装置 | |
JPH02153568A (ja) | 光・電子集積回路の製造方法 | |
JPH03276640A (ja) | 半導体装置とその製造方法 | |
JPH07114212B2 (ja) | 半導体装置の製造方法 | |
JPH05160156A (ja) | GaAsオンSiヘテロエピタキシイ半導体素子及びその製造方法 | |
JPH04373195A (ja) | 光電子集積回路素子及びその製造方法 |