JP2861385B2 - マルチプレクサ - Google Patents
マルチプレクサInfo
- Publication number
- JP2861385B2 JP2861385B2 JP32715390A JP32715390A JP2861385B2 JP 2861385 B2 JP2861385 B2 JP 2861385B2 JP 32715390 A JP32715390 A JP 32715390A JP 32715390 A JP32715390 A JP 32715390A JP 2861385 B2 JP2861385 B2 JP 2861385B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- port
- slave station
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビルや工場の監視制御等のために好適に実
施され、各種の設備機器を管理する子局と、それらを集
中して監視制御する親局との間に介在され、データ信号
を出力した出力ポートを有する子局を特定し、特定した
子局のデータ信号のみを親局の入力ポートに伝達するマ
ルチプレクサに関するものである。
施され、各種の設備機器を管理する子局と、それらを集
中して監視制御する親局との間に介在され、データ信号
を出力した出力ポートを有する子局を特定し、特定した
子局のデータ信号のみを親局の入力ポートに伝達するマ
ルチプレクサに関するものである。
上記のように、例えばビル等の高層建築物や自動化が
進んだ工場では、空調器や照明設備等の各種の設備機器
が集中的に管理される場合が多く、この管理には、設備
機器を管理する子局と、上記の各子局を管理する親局と
を通信回線を介して接続し、データ信号を子局から親局
へ送信させることで行われるようになっている。
進んだ工場では、空調器や照明設備等の各種の設備機器
が集中的に管理される場合が多く、この管理には、設備
機器を管理する子局と、上記の各子局を管理する親局と
を通信回線を介して接続し、データ信号を子局から親局
へ送信させることで行われるようになっている。
通常、上記の親局には、データ信号が複数の子局から
送信される場合が多く、親局は、各子局から送信される
データ信号同士の混信を防止することが必要になってい
る。従って、親局と子局とは、子局を特定する送信要求
信号と送信要求信号を受け付けたことを示す送信許可信
号とを送受信するようになっており、これらの両信号
は、親局に送信元の子局を特定させることを可能にし、
データ信号の混信を防止するようになっている。
送信される場合が多く、親局は、各子局から送信される
データ信号同士の混信を防止することが必要になってい
る。従って、親局と子局とは、子局を特定する送信要求
信号と送信要求信号を受け付けたことを示す送信許可信
号とを送受信するようになっており、これらの両信号
は、親局に送信元の子局を特定させることを可能にし、
データ信号の混信を防止するようになっている。
従来、上記の両信号を用いた子局の特定は、各子局の
出力ポートに対応させて親局の入力ポート数を増加させ
ることで親局と子局とを1対1の関係にし、各信号を送
受信させるようにしたハード的処理と、送信要求信号お
よび送信許可信号を割り込み処理を用いたソフトウエア
により認識することで親局と子局とを1対1の関係に
し、この後、データ信号を子局から送信させるソフト的
処理とで行われるようになっている。
出力ポートに対応させて親局の入力ポート数を増加させ
ることで親局と子局とを1対1の関係にし、各信号を送
受信させるようにしたハード的処理と、送信要求信号お
よび送信許可信号を割り込み処理を用いたソフトウエア
により認識することで親局と子局とを1対1の関係に
し、この後、データ信号を子局から送信させるソフト的
処理とで行われるようになっている。
ところが、上記のハード的処理の場合には、各子局の
出力ポートに対応させて親局の入力ポート数を増加させ
るため、子局数が増加した際に、親局が大型化すること
になる一方、親局が一定の容積に規制されている場合に
は、接続可能な出力ポート数の制限で接続可能な子局数
が僅かになってしまうという問題がある。
出力ポートに対応させて親局の入力ポート数を増加させ
るため、子局数が増加した際に、親局が大型化すること
になる一方、親局が一定の容積に規制されている場合に
は、接続可能な出力ポート数の制限で接続可能な子局数
が僅かになってしまうという問題がある。
また、ソフト的処理の場合には、親局が送信要求信号
を受信してデータ信号の送信元である子局を特定した
後、送信元の子局に対して送信許可信号を送信し、さら
に、受信したデータ信号の送信元を確認する処理が必要
になる。従って、ソフト的処理の場合には、入力ポート
数の増加を抑制することが可能になるが、親局のCPUの
負担を増大させることになり、データ信号を受信する際
の実行時間の遅延を招来させるという問題が生じること
になる。
を受信してデータ信号の送信元である子局を特定した
後、送信元の子局に対して送信許可信号を送信し、さら
に、受信したデータ信号の送信元を確認する処理が必要
になる。従って、ソフト的処理の場合には、入力ポート
数の増加を抑制することが可能になるが、親局のCPUの
負担を増大させることになり、データ信号を受信する際
の実行時間の遅延を招来させるという問題が生じること
になる。
このように、親局の入力ポートに複数の子局の出力ポ
ートが接続された場合には、各子局の出力ポートから出
力されるデータ信号を混信させることなく受信する必要
があるが、従来のハード的処理やソフト的処理では、接
続可能な出力ポート数が制限されたり、データ信号を受
信する際の実行時間が遅延する等の問題を生じている。
ートが接続された場合には、各子局の出力ポートから出
力されるデータ信号を混信させることなく受信する必要
があるが、従来のハード的処理やソフト的処理では、接
続可能な出力ポート数が制限されたり、データ信号を受
信する際の実行時間が遅延する等の問題を生じている。
従って、本発明においては、各種の設備機器を管理す
る子局からのデータ信号を選択的に親局に入力するにあ
たって、親局の入力ポート数を抑制した状態で接続可能
な出力ポート数を増加させることができると共に、親局
のCPUの負担を軽減させることでデータ信号を受信する
際の実行時間を短縮化することができるマルチプレクサ
を提供することを目的としている。
る子局からのデータ信号を選択的に親局に入力するにあ
たって、親局の入力ポート数を抑制した状態で接続可能
な出力ポート数を増加させることができると共に、親局
のCPUの負担を軽減させることでデータ信号を受信する
際の実行時間を短縮化することができるマルチプレクサ
を提供することを目的としている。
本発明に係るマルチプレクサは、上記課題を解決する
ために、各種の設備機器を管理する子局からのデータ信
号を選択的に親局に入力するにあたって、上記親局へ送
信要求信号を出力し、上記親局からの送信許可信号を受
信した後にデータ信号を出力する複数の子局の出力ポー
トに接続されると共に、データ信号の受信時にこのデー
タ信号を送信した子局の確認を行う親局の入力ポートに
接続されるものであり、 上記送信要求信号を出力した子局を出力ポートのポー
トNO.で特定し、特定した子局に対応するポート信号を
親局に出力する子局特定手段であるサンプル回路および
エンコーダ回路と、特定した子局に上記送信許可信号を
出力する送信許可手段であるデコーダ回路と、特定した
子局からのデータ信号のみを親局へ出力するポート選択
手段であるポートセレクト回路とを有していることを特
徴としている。
ために、各種の設備機器を管理する子局からのデータ信
号を選択的に親局に入力するにあたって、上記親局へ送
信要求信号を出力し、上記親局からの送信許可信号を受
信した後にデータ信号を出力する複数の子局の出力ポー
トに接続されると共に、データ信号の受信時にこのデー
タ信号を送信した子局の確認を行う親局の入力ポートに
接続されるものであり、 上記送信要求信号を出力した子局を出力ポートのポー
トNO.で特定し、特定した子局に対応するポート信号を
親局に出力する子局特定手段であるサンプル回路および
エンコーダ回路と、特定した子局に上記送信許可信号を
出力する送信許可手段であるデコーダ回路と、特定した
子局からのデータ信号のみを親局へ出力するポート選択
手段であるポートセレクト回路とを有していることを特
徴としている。
上記の構成によれば、子局特定手段は、送信要求信号
を出力した子局を特定し、特定した子局に対応するポー
ト信号を親局に出力するようになっており、送信許可手
段は、特定した子局に送信許可信号を出力するようにな
っている。従って、親局は、子局の特定および送信許可
信号の出力に要する処理が不要になり、負担が軽減され
ることになる。そして、この親局の負担の軽減は、デー
タ信号を受信する際の実行時間の短縮化を可能にするこ
とになる。
を出力した子局を特定し、特定した子局に対応するポー
ト信号を親局に出力するようになっており、送信許可手
段は、特定した子局に送信許可信号を出力するようにな
っている。従って、親局は、子局の特定および送信許可
信号の出力に要する処理が不要になり、負担が軽減され
ることになる。そして、この親局の負担の軽減は、デー
タ信号を受信する際の実行時間の短縮化を可能にするこ
とになる。
また、各子局のうち、特定された子局のみがデータ信
号を出力し、残余の子局はデータ信号の出力が禁止され
ることになり、その特定された子局からのデータ信号の
みがポート選択手段を介して親局へ出力されることにな
る。従って、親局は、入力ポート数を抑制した状態で
も、マルチプレクサを介することで、接続可能な出力ポ
ート数が増加することになり、ひいては接続可能な子局
数を増加させることが可能になる。
号を出力し、残余の子局はデータ信号の出力が禁止され
ることになり、その特定された子局からのデータ信号の
みがポート選択手段を介して親局へ出力されることにな
る。従って、親局は、入力ポート数を抑制した状態で
も、マルチプレクサを介することで、接続可能な出力ポ
ート数が増加することになり、ひいては接続可能な子局
数を増加させることが可能になる。
本発明の一実施例を第1図および第2図に基づいて説
明すれば、以下の通りである。
明すれば、以下の通りである。
本実施例に係るマルチプレクサは、第1図に示すよう
に、親局の入力ポートに接続されると共に、複数の子局
の出力ポートに接続されるようになっており、これらの
子局は、送信要求信号を出力ポートから出力し、送信許
可信号を親局から受信した後にデータ信号を出力するよ
うになっている。
に、親局の入力ポートに接続されると共に、複数の子局
の出力ポートに接続されるようになっており、これらの
子局は、送信要求信号を出力ポートから出力し、送信許
可信号を親局から受信した後にデータ信号を出力するよ
うになっている。
上記の各出力ポートから出力される送信要求信号は、
後述のエンコーダ回路3とで子局特定手段を構成するサ
ンプル回路1の各入力端子1a…および許可検知回路2の
各入力端子2a…に入力されるようになっており、これら
の入力端子1a…・2a…には、各入力ポートに付されたポ
ートNO.に対応して例えば0〜3の端子NO.が付されてい
る。これらの入力端子1a…を有したサンプル回路1は、
入力端子1a…と同数の出力端子1b…を有しており、これ
らの出力端子1b…は、エンコーダ回路3の入力端子3a…
に接続されている。そして、サンプル回路1は、入力端
子1a…に送信要求信号が入力された際に、入力された入
力端子1a…に対応する出力端子1b…から送信要求信号を
エンコーダ回路3に出力するようになっている。
後述のエンコーダ回路3とで子局特定手段を構成するサ
ンプル回路1の各入力端子1a…および許可検知回路2の
各入力端子2a…に入力されるようになっており、これら
の入力端子1a…・2a…には、各入力ポートに付されたポ
ートNO.に対応して例えば0〜3の端子NO.が付されてい
る。これらの入力端子1a…を有したサンプル回路1は、
入力端子1a…と同数の出力端子1b…を有しており、これ
らの出力端子1b…は、エンコーダ回路3の入力端子3a…
に接続されている。そして、サンプル回路1は、入力端
子1a…に送信要求信号が入力された際に、入力された入
力端子1a…に対応する出力端子1b…から送信要求信号を
エンコーダ回路3に出力するようになっている。
また、サンプル回路1は、HレベルのREQ信号で出力
端子1b…の出力状態を保持するSTOP端子1cと、NEXT信号
のLレベルからHレベルへの立ち上がりエッジで出力端
子1b…の出力状態を解除し、解除後の入力端子1a…の受
信状態を出力端子1b…から出力させるCLR&START端子1d
とを有している。上記のSTOP端子1cには、エンコーダ回
路3のREQ出力端子3bが接続されており、このREQ出力端
子3bは、送信許可手段であるデコーダ回路5のREQ入力
端子5bにも接続されている。そして、エンコーダ回路3
は、送信要求信号が入力端子3a…に入力された際に、RE
Q出力端子3bからHレベルのREQ信号をSTOP端子1cおよび
REQ入力端子5bに出力するようになっている。
端子1b…の出力状態を保持するSTOP端子1cと、NEXT信号
のLレベルからHレベルへの立ち上がりエッジで出力端
子1b…の出力状態を解除し、解除後の入力端子1a…の受
信状態を出力端子1b…から出力させるCLR&START端子1d
とを有している。上記のSTOP端子1cには、エンコーダ回
路3のREQ出力端子3bが接続されており、このREQ出力端
子3bは、送信許可手段であるデコーダ回路5のREQ入力
端子5bにも接続されている。そして、エンコーダ回路3
は、送信要求信号が入力端子3a…に入力された際に、RE
Q出力端子3bからHレベルのREQ信号をSTOP端子1cおよび
REQ入力端子5bに出力するようになっている。
また、上記のエンコーダ回路3は、親局送信要求信号
が入力された入力端子3a…の端子NO.を2進数のポート
信号にエンコードして出力するポート出力端子3c・3cを
有している。これらのポート出力端子3c・3cは、親局の
入力ポート、ポート選択手段であるポートセレクト回路
6のポート入力端子6a・6a、およびデコーダ回路5のポ
ート入力端子5c・5cに接続されており、親局は、受信し
たポート信号から送信要求信号を出力している入力ポー
トの端子NO.を特定し、結果としてポート信号の端子NO.
に対応したポートNO.を有する子局を特定するようにな
っている。
が入力された入力端子3a…の端子NO.を2進数のポート
信号にエンコードして出力するポート出力端子3c・3cを
有している。これらのポート出力端子3c・3cは、親局の
入力ポート、ポート選択手段であるポートセレクト回路
6のポート入力端子6a・6a、およびデコーダ回路5のポ
ート入力端子5c・5cに接続されており、親局は、受信し
たポート信号から送信要求信号を出力している入力ポー
トの端子NO.を特定し、結果としてポート信号の端子NO.
に対応したポートNO.を有する子局を特定するようにな
っている。
また、エンコーダ回路3からREQ信号が入力されるデ
コーダ回路5は、フリップフロップ回路4の出力端子4c
が接続されたEN端子5dと、子局の入力ポート数と同数の
出力端子5a…とを有しており、これらの出力端子5a…
は、各入力ポートおよび許可検知回路2の入力端子2b…
に接続されている。そして、デコーダ回路5は、REQ信
号とポート出力端子3c・3cからのポート信号とで送信許
可信号を形成し、この送信許可信号を上記の特定した子
局の入力ポートおよび許可検知回路2の入力端子2b…に
出力するようになっていると共に、EN端子5dへの許可検
知信号の入力時に送信許可信号の出力を停止するように
なっている。
コーダ回路5は、フリップフロップ回路4の出力端子4c
が接続されたEN端子5dと、子局の入力ポート数と同数の
出力端子5a…とを有しており、これらの出力端子5a…
は、各入力ポートおよび許可検知回路2の入力端子2b…
に接続されている。そして、デコーダ回路5は、REQ信
号とポート出力端子3c・3cからのポート信号とで送信許
可信号を形成し、この送信許可信号を上記の特定した子
局の入力ポートおよび許可検知回路2の入力端子2b…に
出力するようになっていると共に、EN端子5dへの許可検
知信号の入力時に送信許可信号の出力を停止するように
なっている。
また、上記の送信許可信号が入力される許可検知回路
2は、フリップフロップ回路4の入力端子4bに接続され
た出力端子2cを有している。そして、この許可検知回路
2は、入力端子2a…に入力された送信要求信号と入力端
子2b…に入力された送信許可信号の立ち下がりエッジと
で許可検知信号を形成し、この許可検知信号をフリップ
フロップ回路4の入力端子4bに出力するようになってい
る。
2は、フリップフロップ回路4の入力端子4bに接続され
た出力端子2cを有している。そして、この許可検知回路
2は、入力端子2a…に入力された送信要求信号と入力端
子2b…に入力された送信許可信号の立ち下がりエッジと
で許可検知信号を形成し、この許可検知信号をフリップ
フロップ回路4の入力端子4bに出力するようになってい
る。
上記の許可検知信号が入力されるフリップフロップ回
路4は、上述のデコーダ回路5のEN端子5dに接続された
出力端子4cと、親局からNEXT信号が入力されるCLR端子4
aとを有している。そして、CLR端子4aにNEXT信号が入力
されていない場合には、入力端子4bに入力された許可検
知信号を出力端子4cからデコーダ回路5に出力し、この
出力状態を保持するようになっている一方、CLR端子4a
にNEXT信号が入力された場合には、保持された許可検知
信号の出力状態を解除するようになっている。
路4は、上述のデコーダ回路5のEN端子5dに接続された
出力端子4cと、親局からNEXT信号が入力されるCLR端子4
aとを有している。そして、CLR端子4aにNEXT信号が入力
されていない場合には、入力端子4bに入力された許可検
知信号を出力端子4cからデコーダ回路5に出力し、この
出力状態を保持するようになっている一方、CLR端子4a
にNEXT信号が入力された場合には、保持された許可検知
信号の出力状態を解除するようになっている。
一方、エンコーダ回路3からポート信号が入力される
ポートセレクト回路6は、各子局の出力ポートに接続さ
れたデータ入力端子6b…を有しており、このデータ入力
端子6b…には、各子局からデータ信号が入力されるよう
になっている。また、ポートセレクト回路6は、データ
出力端子6cを有しており、このデータ出力端子6cは、親
局の入力ポートに接続されている。そして、ポートセレ
クト回路6は、ポート入力端子6a・6aに入力されたポー
ト信号に対応する端子NO.のデータ入力端子6b…とデー
タ出力端子6cとを接続状態にし、接続状態にされたデー
タ入力端子6b…に入力されたデータ信号のみをデータ出
力端子6cに出力するようになっている。
ポートセレクト回路6は、各子局の出力ポートに接続さ
れたデータ入力端子6b…を有しており、このデータ入力
端子6b…には、各子局からデータ信号が入力されるよう
になっている。また、ポートセレクト回路6は、データ
出力端子6cを有しており、このデータ出力端子6cは、親
局の入力ポートに接続されている。そして、ポートセレ
クト回路6は、ポート入力端子6a・6aに入力されたポー
ト信号に対応する端子NO.のデータ入力端子6b…とデー
タ出力端子6cとを接続状態にし、接続状態にされたデー
タ入力端子6b…に入力されたデータ信号のみをデータ出
力端子6cに出力するようになっている。
上記の構成において、マルチプレクサの動作について
以下に説明する。
以下に説明する。
先ず、子局側の出力ポートから送信要求信号(第2図
a)が出力されると、この送信要求信号(同図a)は、
許可検出回路2の入力端子2a…およびサンプル回路1の
入力端子1a…に入力されることになり、サンプル回路1
に入力された送信要求信号(同図a)は、出力端子1b…
からエンコーダ回路3に出力されることになる。エンコ
ーダ回路3は、送信要求信号(同図a)を受信すると、
REQ信号(同図b)をREQ出力端子3bから出力すると共
に、送信要求信号(同図a)が入力された入力端子3a…
の端子NO.を2進数にエンコードしたポート信号として
ポート出力端子3c・3cから出力することになる。これに
より、上記のポート信号は、送信要求信号(同図a)を
出力した出力ポートを有する子局に対応したものになっ
ている。
a)が出力されると、この送信要求信号(同図a)は、
許可検出回路2の入力端子2a…およびサンプル回路1の
入力端子1a…に入力されることになり、サンプル回路1
に入力された送信要求信号(同図a)は、出力端子1b…
からエンコーダ回路3に出力されることになる。エンコ
ーダ回路3は、送信要求信号(同図a)を受信すると、
REQ信号(同図b)をREQ出力端子3bから出力すると共
に、送信要求信号(同図a)が入力された入力端子3a…
の端子NO.を2進数にエンコードしたポート信号として
ポート出力端子3c・3cから出力することになる。これに
より、上記のポート信号は、送信要求信号(同図a)を
出力した出力ポートを有する子局に対応したものになっ
ている。
上記のREQ信号(同図b)は、デコーダ回路5のREQ入
力端子5bおよびサンプル回路1のSTOP端子1cに出力され
ることになり、REQ信号(同図b)を受信したサンプル
回路1は、出力端子1b…の出力状態を保持することにな
る。これにより、REQ信号(同図b)が出力されている
期間は、他の子局の出力ポートから送信要求信号が出力
された場合でも、サンプル回路1での受け付けが拒否さ
れることになる。
力端子5bおよびサンプル回路1のSTOP端子1cに出力され
ることになり、REQ信号(同図b)を受信したサンプル
回路1は、出力端子1b…の出力状態を保持することにな
る。これにより、REQ信号(同図b)が出力されている
期間は、他の子局の出力ポートから送信要求信号が出力
された場合でも、サンプル回路1での受け付けが拒否さ
れることになる。
一方、ポート信号は、親局の入力ポート、デコーダ回
路5のポート入力端子5c・5c、およびポートセレクト回
路6のポート入力端子6a・6aに出力されることになり、
親局は、送信要求信号(同図a)を出力した子局をポー
ト信号で特定することが可能になる。また、REQ信号
(同図b)およびポート信号を受信したデコーダ回路5
は、REQ信号(同図b)の立ち上がりエッジでポート信
号をデコードして出力端子5a…から送信許可信号(同図
c)を出力することになり、この送信許可信号(同図
c)は、送信要求信号(同図a)を出力した子局の入力
ポートに出力されることになる。そして、送信許可信号
(同図c)を受信した子局は、送信許可信号(同図c)
を受け付けた際に送信要求信号(同図a)の出力を停止
することになる。
路5のポート入力端子5c・5c、およびポートセレクト回
路6のポート入力端子6a・6aに出力されることになり、
親局は、送信要求信号(同図a)を出力した子局をポー
ト信号で特定することが可能になる。また、REQ信号
(同図b)およびポート信号を受信したデコーダ回路5
は、REQ信号(同図b)の立ち上がりエッジでポート信
号をデコードして出力端子5a…から送信許可信号(同図
c)を出力することになり、この送信許可信号(同図
c)は、送信要求信号(同図a)を出力した子局の入力
ポートに出力されることになる。そして、送信許可信号
(同図c)を受信した子局は、送信許可信号(同図c)
を受け付けた際に送信要求信号(同図a)の出力を停止
することになる。
上記の子局に送信される送信許可信号(同図c)は、
許可検知回路2の入力端子2b…にも出力されており、送
信許可信号(同図c)を受信した許可検知回路2は、一
方の入力端子2a…に入力されている子局からの送信要求
信号(同図a)の立ち下がりエッジで子局が送信許可信
号(同図c)に受け付けたことを検知し、許可検知信号
を出力端子2cからフリップフロップ回路4の入力端子4b
に出力することになる。そして、この許可検知信号は、
フリップフロップ回路4を介してデコーダ回路5のEN端
子5dに出力されることになり、許可検知信号を受信した
デコーダ回路5は、停止状態になって送信許可信号(同
図c)の出力を停止することになる。
許可検知回路2の入力端子2b…にも出力されており、送
信許可信号(同図c)を受信した許可検知回路2は、一
方の入力端子2a…に入力されている子局からの送信要求
信号(同図a)の立ち下がりエッジで子局が送信許可信
号(同図c)に受け付けたことを検知し、許可検知信号
を出力端子2cからフリップフロップ回路4の入力端子4b
に出力することになる。そして、この許可検知信号は、
フリップフロップ回路4を介してデコーダ回路5のEN端
子5dに出力されることになり、許可検知信号を受信した
デコーダ回路5は、停止状態になって送信許可信号(同
図c)の出力を停止することになる。
一方、送信許可信号(同図c)を受信した子局は、出
力ポートからデータ信号(同図d)をポートセレクト回
路6のデータ入力端子6b…に出力することになる。この
際、ポートセレクト回路6のポート入力端子6a・6aに
は、エンコーダ回路3からのポート信号が入力されてお
り、ポートセレクト回路6は、ポート信号に対応した端
子NO.を有するデータ入力端子6b…とデータ出力端子6c
とを接続状態にしている。従って、データ出力端子6c
は、送信要求信号(同図a)を出力した子局のデータ信
号(同図d)のみを親局に出力することになる。
力ポートからデータ信号(同図d)をポートセレクト回
路6のデータ入力端子6b…に出力することになる。この
際、ポートセレクト回路6のポート入力端子6a・6aに
は、エンコーダ回路3からのポート信号が入力されてお
り、ポートセレクト回路6は、ポート信号に対応した端
子NO.を有するデータ入力端子6b…とデータ出力端子6c
とを接続状態にしている。従って、データ出力端子6c
は、送信要求信号(同図a)を出力した子局のデータ信
号(同図d)のみを親局に出力することになる。
上記のデータ信号(同図d)を受信した親局は、ポー
ト信号で送信した子局を確認して受信を完了した際に、
受信の完了を示すNEXT信号(同図e)を出力することに
なる。このNEXT信号(同図e)は、サンプル回路1のCL
R&START端子1dおよびフリップフロップ回路4のCLR端
子4aに出力されることになり、サンプル回路1は、NEXT
信号(同図e)を受信することで、保持していた出力端
子1b…の出力状態を解除することになる。この後、上記
の出力端子1b…から送信要求信号(同図a)を受信して
いたエンコーダ回路3は、REQ信号(同図b)およびポ
ート信号の出力を停止し、また、フリップフロップ回路
4は、NEXT信号(同図e)を受信することで許可検知信
号の出力を停止してデコーダ回路5を動作状態にさせる
ことになる。これにより、マルチプレクサは、初期状態
に復帰されることになり、次の送信要求信号の受け付け
を開始することになる。
ト信号で送信した子局を確認して受信を完了した際に、
受信の完了を示すNEXT信号(同図e)を出力することに
なる。このNEXT信号(同図e)は、サンプル回路1のCL
R&START端子1dおよびフリップフロップ回路4のCLR端
子4aに出力されることになり、サンプル回路1は、NEXT
信号(同図e)を受信することで、保持していた出力端
子1b…の出力状態を解除することになる。この後、上記
の出力端子1b…から送信要求信号(同図a)を受信して
いたエンコーダ回路3は、REQ信号(同図b)およびポ
ート信号の出力を停止し、また、フリップフロップ回路
4は、NEXT信号(同図e)を受信することで許可検知信
号の出力を停止してデコーダ回路5を動作状態にさせる
ことになる。これにより、マルチプレクサは、初期状態
に復帰されることになり、次の送信要求信号の受け付け
を開始することになる。
このように、本実施例のマルチプレクサは、子局から
の送信要求信号を受信した際に、送信要求信号を出力し
た出力ポートのポートNO.を判断し、この出力ポートを
有した子局に対して送信許可信号を出力するようになっ
ており、ポートNO.の判断および送信許可信号の出力に
要する親局の処理を不要にしている。また、このマルチ
プレクサは、送信要求信号を出力した出力ポートのポー
トNO.をポート信号として親局に出力すると共に、この
子局からのデータ信号のみを親局に伝達するようになっ
ており、データ信号を受信した際の子局の確認をポート
信号の確認のみにして親局の処理を軽減させている。従
って、このマルチプレクサは、親局のCPUの負担を軽減
することから、データ信号を受信する際の実行時間の短
縮化を可能にすることになっている。
の送信要求信号を受信した際に、送信要求信号を出力し
た出力ポートのポートNO.を判断し、この出力ポートを
有した子局に対して送信許可信号を出力するようになっ
ており、ポートNO.の判断および送信許可信号の出力に
要する親局の処理を不要にしている。また、このマルチ
プレクサは、送信要求信号を出力した出力ポートのポー
トNO.をポート信号として親局に出力すると共に、この
子局からのデータ信号のみを親局に伝達するようになっ
ており、データ信号を受信した際の子局の確認をポート
信号の確認のみにして親局の処理を軽減させている。従
って、このマルチプレクサは、親局のCPUの負担を軽減
することから、データ信号を受信する際の実行時間の短
縮化を可能にすることになっている。
さらに、本実施例のマルチプレクサは、デコーダ回路
5の出力端子5a…、サンプル回路1の出力端子1a…・1b
…、およびポートセレクト回路6のデータ入力端子6b…
が各入力ポートに接続されるようになっており、接続可
能な入力ポート数の増加は、上記の各端子5a…・1a…・
1b…・6b…を増加させることで対応することが可能にな
っている。従って、親局の入力ポートは、マルチプレク
サを介して子局の入力ポートに接続されることで、入力
ポート数を抑制した状態で接続可能な子局数を増加させ
ることが可能になり、たとえ親局の容積が制限されてい
る場合でも、多数の子局に接続することが可能になって
いる。
5の出力端子5a…、サンプル回路1の出力端子1a…・1b
…、およびポートセレクト回路6のデータ入力端子6b…
が各入力ポートに接続されるようになっており、接続可
能な入力ポート数の増加は、上記の各端子5a…・1a…・
1b…・6b…を増加させることで対応することが可能にな
っている。従って、親局の入力ポートは、マルチプレク
サを介して子局の入力ポートに接続されることで、入力
ポート数を抑制した状態で接続可能な子局数を増加させ
ることが可能になり、たとえ親局の容積が制限されてい
る場合でも、多数の子局に接続することが可能になって
いる。
本発明に係るマルチプレクサは、以上のように、各種
の設備機器を管理する子局からのデータ信号を選択的に
親局に入力するにあたって、上記親局へ送信要求信号を
出力し、上記親局からの送信許可信号を受信した後にデ
ータ信号を出力する複数の子局の出力ポートに接続され
ると共に、データ信号の受信時にこのデータ信号を送信
した子局の確認を行う親局の入力ポートに接続されるも
のであり、上記送信要求信号を出力した子局を特定し、
特定した子局に対応するポート信号を親局に出力する子
局特定手段と、特定した子局に上記送信許可信号を出力
する送信許可手段と、特定した子局からのデータ信号の
みを親局へ出力するポート選択手段とを有している構成
である。
の設備機器を管理する子局からのデータ信号を選択的に
親局に入力するにあたって、上記親局へ送信要求信号を
出力し、上記親局からの送信許可信号を受信した後にデ
ータ信号を出力する複数の子局の出力ポートに接続され
ると共に、データ信号の受信時にこのデータ信号を送信
した子局の確認を行う親局の入力ポートに接続されるも
のであり、上記送信要求信号を出力した子局を特定し、
特定した子局に対応するポート信号を親局に出力する子
局特定手段と、特定した子局に上記送信許可信号を出力
する送信許可手段と、特定した子局からのデータ信号の
みを親局へ出力するポート選択手段とを有している構成
である。
これにより、子局特定手段と送信許可手段とが子局の
特定および送信許可信号の出力を実行することから、親
局の負担が軽減されることになり、ひいてはデータ信号
を受信する際の実行時間の短縮化を可能にすることにな
る。
特定および送信許可信号の出力を実行することから、親
局の負担が軽減されることになり、ひいてはデータ信号
を受信する際の実行時間の短縮化を可能にすることにな
る。
また、特定した子局からのデータ信号のみがポート選
択手段を介して親局へ出力されるため、親局の入力ポー
ト数を抑制した状態でも、接続可能な出力ポート数が増
加することになり、ひいては接続可能な子局数を増加さ
せることが可能になるという効果を奏する。
択手段を介して親局へ出力されるため、親局の入力ポー
ト数を抑制した状態でも、接続可能な出力ポート数が増
加することになり、ひいては接続可能な子局数を増加さ
せることが可能になるという効果を奏する。
第1図および第2図は、本発明の一実施例を示すもので
ある。 第1図は、マルチプレクサのブロック図である。 第2図は、マルチプレクサの信号のタイミングチャート
である。 1はサンプル回路(子局特定手段)、2は許可検知回
路、3はエンコーダ回路(子局特定手段)、4はフリッ
プフロップ回路、5はデコーダ回路(送信許可手段)、
6はポートセレクト回路(ポート選択手段)である。
ある。 第1図は、マルチプレクサのブロック図である。 第2図は、マルチプレクサの信号のタイミングチャート
である。 1はサンプル回路(子局特定手段)、2は許可検知回
路、3はエンコーダ回路(子局特定手段)、4はフリッ
プフロップ回路、5はデコーダ回路(送信許可手段)、
6はポートセレクト回路(ポート選択手段)である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−150634(JP,A) 特開 平3−190340(JP,A) 特開 昭60−5646(JP,A) 特開 昭58−36047(JP,A) 特開 昭54−40001(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04L 12/44 JICSTファイル(JOIS)
Claims (1)
- 【請求項1】各種の設備機器を管理する子局からのデー
タ信号を選択的に親局に入力するにあたって、上記親局
へ送信要求信号を出力し、上記親局からの送信許可信号
を受信した後にデータ信号を出力する複数の子局の出力
ポートに接続されると共に、データ信号の受信時にこの
データ信号を送信した子局の確認を行う親局の入力ポー
トに接続されるものであり、 上記送信要求信号を出力した子局を特定し、特定した子
局に対応するポート信号を親局に出力する子局特定手段
と、特定した子局に上記送信許可信号を出力する送信許
可手段と、特定した子局からのデータ信号のみを親局へ
出力するポート選択手段とを有していることを特徴とす
るマルチプレクサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32715390A JP2861385B2 (ja) | 1990-11-27 | 1990-11-27 | マルチプレクサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32715390A JP2861385B2 (ja) | 1990-11-27 | 1990-11-27 | マルチプレクサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04192943A JPH04192943A (ja) | 1992-07-13 |
JP2861385B2 true JP2861385B2 (ja) | 1999-02-24 |
Family
ID=18195905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32715390A Expired - Fee Related JP2861385B2 (ja) | 1990-11-27 | 1990-11-27 | マルチプレクサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2861385B2 (ja) |
-
1990
- 1990-11-27 JP JP32715390A patent/JP2861385B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04192943A (ja) | 1992-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4082922A (en) | Statistical multiplexing system for computer communications | |
JP2001282701A (ja) | 情報処理装置及び情報処理方法 | |
JPS6136421B2 (ja) | ||
JP2861385B2 (ja) | マルチプレクサ | |
JP2004531146A (ja) | 搬送波感知多重アクセス/衝突検出方式(csma/cd)を支援する通信装置及び方法 | |
EP0638863A1 (en) | Distributed data processing system having uniform load distribution | |
KR0165440B1 (ko) | 폴링통신방법 | |
JPH01289339A (ja) | 通信制御装置 | |
JPS63155249A (ja) | 装置間通信方式 | |
JPS59117353A (ja) | バス構成の通信システム | |
JP2739789B2 (ja) | データ送受信システム | |
JPH01192239A (ja) | 通信回線におけるポーリング方式 | |
JP3174663B2 (ja) | 多重化サーバ方式における通信システム | |
JP2001211176A (ja) | ネットワーク内端末の識別番号自動設定方式 | |
JPH05324545A (ja) | バス制御装置 | |
JPS62183638A (ja) | ロ−カルエリア・ネツトワ−クにおける同報通信制御方式 | |
JP4257995B2 (ja) | 半二重通信制御方式 | |
JPH0846633A (ja) | データ通信装置 | |
JPH0414339A (ja) | 端末装置 | |
JPS58198941A (ja) | 簡易形デ−タ伝送装置 | |
JPH02196596A (ja) | 通信制御方法 | |
JPH01162962A (ja) | セッション制御方式 | |
JPH07105795B2 (ja) | ポ−リング制御方式 | |
JPH021411B2 (ja) | ||
JPS63194445A (ja) | マルチポイント通信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081211 |
|
LAPS | Cancellation because of no payment of annual fees |