JP2860177B2 - Phase locked loop - Google Patents
Phase locked loopInfo
- Publication number
- JP2860177B2 JP2860177B2 JP3084801A JP8480191A JP2860177B2 JP 2860177 B2 JP2860177 B2 JP 2860177B2 JP 3084801 A JP3084801 A JP 3084801A JP 8480191 A JP8480191 A JP 8480191A JP 2860177 B2 JP2860177 B2 JP 2860177B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- loop filter
- phase
- potential
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、ＰＬＬ変調器におけ
る変調波出力を入力信号として、帯域制限を行うための
位相同期回路に関し、特に温度補償特性及びキャプチュ
アレンジを改善した帯域制限用の位相同期回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase locked loop circuit for performing band limiting using a modulated wave output from a PLL modulator as an input signal, and more particularly to a phase locked loop for band limiting having improved temperature compensation characteristics and a capture range. Circuit.
【０００２】[0002]
【従来の技術】従来のＰＬＬ変調器における変調波出力
を入力信号とした位相同期回路の代表的な構成例が図３
に示されている。図３において、この種のＰＬＬ変調器
における変調波出力を入力信号とした位相同期回路は、
ＰＳＫなどの変調波入力が入力端子ＩＮから一入力端子
供給されている位相比較器１と、位相比較器１の出力に
接続されており、オペアンプ２１と抵抗Ｒ２，Ｒ３およ
びコンデンサＣ２から成るループフィルタ２と、ループ
フィルタ２｀からの出力信号をコントロール信号として
受信する電圧制御発振器（ＶＣＯ）３とを有し、ＶＣＯ
３の出力を位相比較器１の他入力端子に供給するフイー
ドバック構成とすることによって、変調波入力に同期し
た信号をＶＣＯ３から出力端子に供給している。ＶＣＯ
３は、変調波入力に同期した出力信号を発生しなければ
ならず、広帯域に渡って発振可能な発振器である必要が
ある。したがって、必然的に周波数安定度の面での問題
が生ずる。つまり、ＶＣＯ３の周波数安定度が悪いと、
温度変化に伴い同期状態でのコントロール電圧の変化が
大きくなってしまい、変調波入力に対する応答特性が劣
化し、最悪の場合にはＰＬＬが同期不能になってしま
う。2. Description of the Related Art A typical configuration example of a phase locked loop circuit using a modulated wave output in a conventional PLL modulator as an input signal is shown in FIG.
Is shown in In FIG. 3, a phase locked loop circuit using a modulated wave output in this type of PLL modulator as an input signal is as follows.
A phase comparator 1 in which a modulated wave input such as PSK is supplied from an input terminal IN to one input terminal, and a loop filter which is connected to an output of the phase comparator 1 and includes an operational amplifier 21, resistors R2, R3 and a capacitor C2. And a voltage controlled oscillator (VCO) 3 for receiving an output signal from the loop filter 2 # as a control signal.
By using a feedback configuration for supplying the output of the phase comparator 3 to the other input terminal of the phase comparator 1, a signal synchronized with the modulation wave input is supplied from the VCO 3 to the output terminal. VCO
Reference numeral 3 denotes an oscillator which must generate an output signal synchronized with the input of the modulated wave and which can oscillate over a wide band. Therefore, there is inevitably a problem in terms of frequency stability. That is, if the frequency stability of the VCO 3 is poor,
A change in the control voltage in the synchronized state increases with the temperature change, and the response characteristic to the modulated wave input deteriorates. In the worst case, the PLL becomes unsynchronized.
【０００３】かかる、温度変化に起因するＶＣＯ３の周
波数安定度の劣化を補償するために、図３のように、オ
ペアンプ７とサーミスタ８を用いた構成が採用されてい
る。すなわち、抵抗Ｒ６とサーミスタ８の直列回路の一
端が接地され、他端が電源＋Ｖに接続され、抵抗Ｒ６と
サーミスタ８の接続点がオペアンプ７の非反転入力端子
に接続されている。オペアンプ７の出力と反転入力端子
間には抵抗Ｒ５が挿入され、抵抗Ｒ４が接地と抵抗Ｒ５
間に接続されている。オペアンプ７の出力端子は、位相
比較器１の基準電位端子（ＧＮＤ）とオペアンプの非反
転入力端子に接続されている。このように、サーミスタ
８の温度変化に伴う抵抗変化を用いて温度補償回路を構
成し、非同期状態でのコントロール電圧が同期状態のコ
ントロール電圧と比例して変化するようにしている。In order to compensate for the deterioration of the frequency stability of the VCO 3 due to the temperature change, a configuration using an operational amplifier 7 and a thermistor 8 is employed as shown in FIG. That is, one end of the series circuit of the resistor R6 and the thermistor 8 is grounded, the other end is connected to the power supply + V, and the connection point of the resistor R6 and the thermistor 8 is connected to the non-inverting input terminal of the operational amplifier 7. A resistor R5 is inserted between the output of the operational amplifier 7 and the inverting input terminal.
Connected between them. An output terminal of the operational amplifier 7 is connected to a reference potential terminal (GND) of the phase comparator 1 and a non-inverting input terminal of the operational amplifier. As described above, a temperature compensation circuit is configured by using the resistance change of the thermistor 8 with the temperature change, so that the control voltage in the asynchronous state changes in proportion to the control voltage in the synchronous state.
【０００４】[0004]
【発明が解決しようとする課題】上述のように、従来の
ＰＬＬ変調器における変調波出力を入力信号とした位相
同期回路では、サーミスタの温度変化に伴う抵抗変化に
基づいて温度補償を行っている。しかしながら、かかる
構成のＰＬＬ変調器における変調波出力を入力信号とし
た位相同期回路は、温度変化に対しては対応可能である
ものの、部品のバラツキや経年変化には対応不可能であ
り、キャプチュアレンジ等の特性の安定性の面で依然問
題が残っている。As described above, in a phase locked loop circuit using a modulated wave output in a conventional PLL modulator as an input signal, temperature compensation is performed based on a resistance change caused by a temperature change of a thermistor. . However, although the phase locked loop circuit using the modulated wave output of the PLL modulator having such a configuration as an input signal can cope with temperature changes, it cannot cope with variations in parts and aging, and the capture range Problems still remain in terms of the stability of such characteristics.
【０００５】そこで、この発明の目的は、温度補償だけ
でなく部品バラツキ、経年変化等に対しても対応可能
で、キャプチュアレンジを改善した、ＰＬＬ変調器にお
ける変調波出力を入力信号とし、帯域制限を行うための
位相同期回路を提供することにある。Accordingly, an object of the present invention is not only to compensate for temperature but also to cope with component variations, aging, etc., and to use a modulated wave output of a PLL modulator, which has an improved capture range, as an input signal, to limit a band. To provide a phase-locked loop for performing the following.
【０００６】[0006]
【課題を解決するための手段】前述の課題を解決するた
め、この発明による位相同期回路は、一入力に入力信号
を受け、前記入力信号と他入力への入力信号との位相差
を出力する位相比較器と、この位相比較器の出力を入力
とするループフィルタと、このループフィルタの出力を
コントロール信号として受け、出力信号が前記位相比較
器の前記他入力信号として供給される電圧制御発振器と
を備え、ＰＬＬ変調器における変調波出力を入力信号と
して位相同期を行う位相同期回路において、前記ループ
フィルタの出力直流電位（ＳＣ）に基づいて、前記位相
比較器及び前記ループフィルタの基準電位（ＳＧ）を可
変し、かつ非同期状態時には前記ループフィルタの基準
電位をスイープし、前記ループフィルタの出力電位をス
イープするように構成されている。In order to solve the above problems, a phase locked loop circuit according to the present invention receives an input signal at one input and outputs a phase difference between the input signal and an input signal to another input. A phase comparator, a loop filter that receives an output of the phase comparator as an input, a voltage-controlled oscillator that receives an output of the loop filter as a control signal, and an output signal is supplied as the other input signal of the phase comparator. A phase locked loop circuit that performs phase synchronization using a modulated wave output from a PLL modulator as an input signal, based on an output DC potential (SC) of the loop filter and a reference potential (SG) of the phase comparator and the loop filter. ) Is varied, and the reference potential of the loop filter is swept in the asynchronous state, so that the output potential of the loop filter is swept. It has been made.
【０００７】[0007]
【作用】この発明では、位相比較器と、ループフィルタ
と、電圧制御発振器とから成る通常のＰＬＬ変調器の電
圧制御発振器へのコントロール信号に基づいて位相比較
器とループフィルタの基準電位を変化させることによ
り、部品バラツキ、経年変化等に対しても対応可能とし
ている。また、非同期状態でコントロール信号と基準電
位をスイープしたり、上記ループフィルタの基準電位を
監視して一定範囲外となったときにリセットし、繰り返
しスイープするように構成できる。According to the present invention, the reference potential of the phase comparator and the loop filter is changed based on a control signal to the voltage controlled oscillator of the ordinary PLL modulator comprising the phase comparator, the loop filter and the voltage controlled oscillator. This makes it possible to cope with component variations, aging, and the like. Further, the control signal and the reference potential can be swept in an asynchronous state, or the reference potential of the loop filter can be monitored and reset when the reference potential falls outside a certain range, and the sweep can be repeated.
【０００８】[0008]
【実施例】次に、この発明について図面を参照しながら
説明する。図１は、この発明によるＰＬＬ変調器におけ
る変調波出力を入力信号とし、帯域制限を行うための位
相同期回路の一実施例を示す構成例ブロック図である。
図１において、図３と同一符号が付与されている構成部
は図１と同様な構成部を示している。この実施例では、
オペアンプ４〜６を備え、ループフィルタ２の出力（コ
ントロール信号ＳＣ）がオペアンプ４の非反転入力端子
に接続されている。オペアンプ４は、その反転入力が出
力に接続され、その出力と、一端側が接地されている抵
抗Ｒ１とコンデンサＣ１の並列回路の他端面側との間に
ダイオードＤ１が挿入されている。この並列回路の他端
側は、オペアンプ５の非反転入力端子と接続されてい
る。オペアンプ５の出力は、その反転入力端子と接続さ
れるとともに、位相比較器１の基準電位端子（ＧＮＤ）
とオペアンプ２１の非反転入力端子に接続されている。
また、オペアンプ５の出力とオペアンプ６の反転入力端
子が接続され、オペアンプ６の出力は、ダイオードＤ２
を介して、図１に示すように、ダイオードＤ１のカソー
ド側に接続されている。オペアンプ６の非反転入力端子
には予め定めた基準電位Ｖ１が接続されている。Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an example of a configuration of an embodiment of a phase locked loop circuit for limiting a band by using a modulated wave output in a PLL modulator according to the present invention as an input signal.
In FIG. 1, components denoted by the same reference numerals as those in FIG. 3 indicate the same components as those in FIG. In this example,
Operational amplifiers 4 to 6 are provided, and an output (control signal SC) of the loop filter 2 is connected to a non-inverting input terminal of the operational amplifier 4. The operational amplifier 4 has its inverting input connected to the output, and a diode D1 inserted between the output and the other end of the parallel circuit of the resistor R1 and the capacitor C1 whose one end is grounded. The other end of the parallel circuit is connected to the non-inverting input terminal of the operational amplifier 5. The output of the operational amplifier 5 is connected to its inverting input terminal and the reference potential terminal (GND) of the phase comparator 1
And the non-inverting input terminal of the operational amplifier 21.
The output of the operational amplifier 5 is connected to the inverting input terminal of the operational amplifier 6, and the output of the operational amplifier 6 is connected to a diode D2.
, As shown in FIG. 1, is connected to the cathode side of the diode D1. A predetermined reference potential V1 is connected to a non-inverting input terminal of the operational amplifier 6.
【０００９】さて、ＰＬＬ回路が変調波入力に同期して
いる場合の動作は、ループフィルタ２からのコントロー
ル電圧がオペアンプ４で構成された電圧ホロア回路に入
力され、同じ電圧が出力される。この出力電圧は、ダイ
オードＤ１の順方向電圧降下分だけ低下してオペアンプ
５で構成された電圧ホロア回路に入力され、同じ電圧が
位相比較器１の基準電位端子とオペアンプ２１の非反転
入力端子にアナロググランド電圧ＳＧ（１１で図示）と
して供給される。したがって、コントロール電圧ＳＣと
アナロググランド電圧ＳＧの電圧差は、常に一定となる
ので、温度変化や部品のバラツキでコントロール電圧Ｓ
Ｃが変化しても、その変化に追従するように動作し、変
調波入力に対するＰＬＬ回路の応答特性の変化が少なく
なる。より具体的には、位相比較器１の位相比較出力電
位をＶｏとし、２つの位相比較入力信号の位相差による
電位差をＶｐｄとすると、 Ｖｏ＝Ｖｐｄ＋ＳＧ となる。したがって、オペアンプ４〜６、ダイオードＤ
１、Ｄ２及び抵抗Ｒ１とコンデンサＣ１の並列回路によ
り、ループフィルタの基準電位ＳＧを変化させると、そ
のまま位相比較器１の出力電位Ｖｏが変化することにな
る。In the operation when the PLL circuit is synchronized with the modulation wave input, the control voltage from the loop filter 2 is input to the voltage follower circuit composed of the operational amplifier 4, and the same voltage is output. This output voltage is reduced by the forward voltage drop of the diode D1 and input to the voltage follower circuit formed by the operational amplifier 5, and the same voltage is applied to the reference potential terminal of the phase comparator 1 and the non-inverting input terminal of the operational amplifier 21. It is supplied as an analog ground voltage SG (shown at 11). Therefore, the voltage difference between the control voltage SC and the analog ground voltage SG is always constant.
Even if C changes, it operates so as to follow the change, and the change in the response characteristic of the PLL circuit to the modulated wave input is reduced. More specifically, assuming that the phase comparison output potential of the phase comparator 1 is Vo and the potential difference due to the phase difference between the two phase comparison input signals is Vpd, Vo = Vpd + SG. Therefore, the operational amplifiers 4 to 6 and the diode D
When the reference potential SG of the loop filter is changed by a parallel circuit of the resistor D1, the resistor R1, and the capacitor C1, the output potential Vo of the phase comparator 1 changes as it is.
【００１０】電源投入時等のように、ＰＬＬ回路が非同
期状態では、コントロール電圧ＳＣは、アナロググラン
ドＳＧの電圧で安定する。したがって、ダイオードＤ１
の両端の電圧は、同一となり、ダイオードＤ１には電流
が流れず、コントロール電圧ＳＣおよびアナロググラン
ドＳＧの電圧は、コンデンサＣ１の充電電位と同一とな
る。コンデンサＣ１に充電されている電荷は、抵抗Ｒ１
を介して放電され、その電位も徐々に低下する。それに
伴い、コントロール電圧ＳＣおよびアナロググランドＳ
Ｇも低下する。アナロググランドＳＧの電位が、基準電
位Ｖ１よりも低下すると、オペアンプ６から成るコンパ
レータの出力がハイレベルとなり、ダイオードＤ２を通
してコンデンサＣ１が充電される。その後、アナロググ
ランドＳＧの電位が基準電位Ｖ１より高くなってコンデ
ンサＣ１への充電が停止される。そして、また、コンデ
ンサＣ１が徐々に放電し、コントロール電圧ＳＣおよび
アナロググランドＳＧの電位が低下する。すなわち、非
同期状態では、位相比較器１に入力される２つの信号の
周波数が異なるため、その位相差による出力電位成分Ｖ
ｐｄは交流信号になり、直流成分を持たない。したがっ
て、位相比較器１の位相比較出力電位Ｖｏの直流成分は
ＳＧのみとなり、それがオペアンプ２１の反転入力端子
側に入力され、また、オペアンプ２１の非反転入力端子
側にはＳＧがそのまま入力されるから、結果としてオペ
アンプ２１の出力端子つまりループフィルタ２の出力直
流電位ＳＣはＳＧが現れる。その結果、基準電位ＳＧを
変化させるとループフィルタ２の出力直流電位が同様に
変化する。上記のように、非同期状態では基準電位ＳＧ
とループフィルタ２の出力直流電位が同じ値となり、ま
た、位相比較器１の位相比較出力電位Ｖｏの中の位相差
による出力電位成分Ｖｐｄは交流成分のみであり、ルー
プフィルタ２によって減衰されるから、ループフィルタ
の出力電位ＳＣは、 ＳＣ＝Ｖｏ≒ＳＧ となる。この場合、ダイオードＤ１の両端の電位が等し
くなるから、ダイオードＤ１には電流が流れず。Ｒ１に
よってＣ１に充電されている電荷が放電されるから、Ｃ
１の両端の電位差が低くなり、したがって、基準電位Ｓ
Ｇが低くなる。ＳＣ≒ＳＧの関係よりＳＣも低くなるた
め、双方の電位がスイープすることになる。ここで、Ｐ
ＬＬの同期状態及び引き込みが可能な状態では、ループ
フィルタの出力電位ＳＣが同期する電位に収束しようと
ＰＬＬ側で帰還がかかるのでＳＣが安定するが、非同期
状態ではＰＬＬの帰還よりも上記のスイープしようとす
る効果が大きくなるため、自然にスイープすることにな
る。したがって、非同期状態を検出する回路は特に必要
とはしないことになる。When the PLL circuit is in an asynchronous state such as when the power is turned on, the control voltage SC is stabilized at the voltage of the analog ground SG. Therefore, the diode D1
Are the same, no current flows through the diode D1, and the control voltage SC and the voltage of the analog ground SG are the same as the charged potential of the capacitor C1. The electric charge charged in the capacitor C1 is equal to the resistance R1
, And the potential gradually decreases. Accordingly, the control voltage SC and the analog ground S
G also decreases. When the potential of the analog ground SG becomes lower than the reference potential V1, the output of the comparator including the operational amplifier 6 becomes high level, and the capacitor C1 is charged through the diode D2. Thereafter, the potential of the analog ground SG becomes higher than the reference potential V1, and charging of the capacitor C1 is stopped. Then, the capacitor C1 is gradually discharged, and the potentials of the control voltage SC and the analog ground SG decrease. That is, in the asynchronous state, since the two signals input to the phase comparator 1 have different frequencies, the output potential component V
pd becomes an AC signal and has no DC component. Therefore, the direct current component of the phase comparison output potential Vo of the phase comparator 1 is only SG, which is input to the inverting input terminal side of the operational amplifier 21, and SG is directly input to the non-inverting input terminal side of the operational amplifier 21. As a result, SG appears as the output terminal of the operational amplifier 21, that is, the output DC potential SC of the loop filter 2. As a result, when the reference potential SG is changed, the output DC potential of the loop filter 2 also changes. As described above, in the asynchronous state, the reference potential SG
And the output DC potential of the loop filter 2 becomes the same value, and the output potential component Vpd due to the phase difference in the phase comparison output potential Vo of the phase comparator 1 is only an AC component and is attenuated by the loop filter 2. , The output potential SC of the loop filter becomes SC = Vo ≒ SG. In this case, since the potentials at both ends of the diode D1 become equal, no current flows through the diode D1. Since the charge charged in C1 is discharged by R1,
1 is low, and therefore the reference potential S
G decreases. Since SC is lower than the relationship of SC ≒ SG, both potentials are swept. Where P
In the synchronized state of the LL and the state in which the pull-in is possible, feedback is applied on the PLL side so that the output potential SC of the loop filter converges to the synchronized potential, so that the SC is stabilized. Because the effect of trying is greater, the sweep will be natural. Therefore, a circuit for detecting the asynchronous state is not particularly required.
【００１１】変調波入力がない場合には、上記の如きコ
ンデンサＣ１への充電、放電動作が繰り返されるが、通
常は、途中でコントロール電圧ＳＣがＰＬＬのロック電
圧付近に至ると、ＰＬＬが同期状態になり、コントロー
ル電圧ＳＣとアナロググランドＳＧの電位が安定する。
この非同期状態から同期状態に至るまでのコントロール
電圧ＳＣの時間的変化が図２に示されている。図２にお
いて、ＶＣＣはＰＬＬ回路の電源電圧を、τ＝Ｃ１・Ｒ
１は抵抗Ｒ１とコンデンサＣ１並列回路の時定数を示し
ている。上記グランド電圧を変えることによって、非同
期状態ではコントロール電圧とアナロググランド電圧を
スイープしたり、スイープ電圧を監視して一定範囲外に
なったときにリセットすることによって繰り返しスイー
プすることができる。ここで、「変調波入力がない場
合」には、位相比較器１の位相比較出力電位Ｖｏの中の
位相差による出力電位成分Ｖｐｄは０であり、 ＳＣ＝Ｖｏ＝ＳＧ となる。尚、ＰＬＬ変調器を用いた周波数シンセサイザ
を広帯域で発振させる例においても、コントロール電圧
をフィードバックさせて非同期時に、コントロール電圧
がスイープするような構成することによって、同様にキ
ャプチュアレンジを拡大できることは勿論である。When there is no modulation wave input, the charging and discharging operations to the capacitor C1 as described above are repeated. Usually, when the control voltage SC reaches the vicinity of the lock voltage of the PLL, the PLL is in a synchronized state. , And the potentials of the control voltage SC and the analog ground SG are stabilized.
FIG. 2 shows a temporal change of the control voltage SC from the asynchronous state to the synchronous state. In FIG. 2, VCC represents the power supply voltage of the PLL circuit, and τ = C1 · R
1 indicates a time constant of the parallel circuit of the resistor R1 and the capacitor C1. By changing the ground voltage, the control voltage and the analog ground voltage can be swept in the asynchronous state, or the sweep voltage can be repeatedly swept by monitoring the sweep voltage and resetting it when it falls outside a certain range. Here, when “there is no modulated wave input”, the output potential component Vpd due to the phase difference in the phase comparison output potential Vo of the phase comparator 1 is 0, and SC = Vo = SG. In the case where the frequency synthesizer using the PLL modulator oscillates in a wide band, the control voltage is fed back and the control voltage is swept at the time of asynchronous operation, so that the capture range can be expanded similarly. is there.
【００１２】[0012]
【発明の効果】以上説明したように、この発明によるＰ
ＬＬ変調器における変調波出力を入力信号とし、帯域制
限を行うための位相同期回路は、電圧制御発振器（ＶＣ
Ｏ）のコントロール電圧をフィードバックさせて位相比
較器やループフィルタの基準（グランド）電圧を制御し
ているので、温度変化に起因する特性変化を補償できる
だけでなく、部品のバラツキや経年変化に対する補償も
可能となる。その結果、ＰＬＬ機能のキャプチャレンジ
が拡大される。As described above, according to the present invention, P
A phase-locked loop for performing band limitation by using a modulated wave output from the LL modulator as an input signal is a voltage controlled oscillator (VC
Since the reference voltage of the phase comparator and the loop filter is controlled by feeding back the control voltage of O), not only can the characteristic change due to the temperature change be compensated, but also the variation in parts and the aging change can be compensated. It becomes possible. As a result, the capture range of the PLL function is expanded.
【図１】この発明によるＰＬＬ変調器の一実施例を示す
構成ブロック図である。FIG. 1 is a block diagram showing a configuration of an embodiment of a PLL modulator according to the present invention.
【図２】図１の実施例におけるＶＣＯのコントロール電
圧の変化を示す図である。FIG. 2 is a diagram showing a change in a control voltage of a VCO in the embodiment of FIG.
【図３】従来のＰＬＬ変調器の構成ブロック図である。FIG. 3 is a configuration block diagram of a conventional PLL modulator.
１ 位相比較器 ２ ループフィルタ ３ 電圧制御発振器 ４〜７、２１ オペアンプ ８ サーミスタ Reference Signs List 1 phase comparator 2 loop filter 3 voltage controlled oscillator 4 to 7, 21 operational amplifier 8 thermistor
Claims (2)
他入力への入力信号との位相差を出力する位相比較器
と、この位相比較器の出力を入力とするループフィルタ
と、このループフィルタの出力をコントロール信号とし
て受け、出力信号が前記位相比較器の前記他入力信号と
して供給される電圧制御発振器とを備え、ＰＬＬ変調器
における変調波出力を入力信号として位相同期を行う位
相同期回路において、 前記ループフィルタの出力直流電位（ＳＣ）に基づい
て、前記位相比較器及び前記ループフィルタの基準電位
（ＳＧ）を可変し、かつ非同期状態時には前記ループフ
ィルタの基準電位をスイープし、前記ループフィルタの
出力電位をスイープすることを特徴とする帯域制限用の
位相同期回路。1. A phase comparator for receiving an input signal at one input and outputting a phase difference between the input signal and an input signal to another input; a loop filter having an output of the phase comparator as an input; A voltage-controlled oscillator receiving an output of the loop filter as a control signal, and an output signal supplied as the other input signal of the phase comparator, and performing phase synchronization using a modulated wave output from the PLL modulator as an input signal. A circuit that varies a reference potential (SG) of the phase comparator and the loop filter based on an output DC potential (SC) of the loop filter, and sweeps a reference potential of the loop filter in an asynchronous state; A band-locking phase-locked loop characterized by sweeping the output potential of a loop filter.
一定範囲外となったときにリセットし、繰り返しスイー
プすることを特徴とする請求項１に記載の位相同期回
路。2. The phase-locked loop according to claim 1, wherein the reference potential of the loop filter is monitored and reset when the reference potential is out of a certain range, and the sweep is repeated.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3084801A JP2860177B2 (en) | 1991-03-25 | 1991-03-25 | Phase locked loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3084801A JP2860177B2 (en) | 1991-03-25 | 1991-03-25 | Phase locked loop |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04296117A JPH04296117A (en) | 1992-10-20 |
| JP2860177B2 true JP2860177B2 (en) | 1999-02-24 |
Family
ID=13840815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3084801A Expired - Fee Related JP2860177B2 (en) | 1991-03-25 | 1991-03-25 | Phase locked loop |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2860177B2 (en) |
-
1991
- 1991-03-25 JP JP3084801A patent/JP2860177B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04296117A (en) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392494B2 (en) | Frequency comparator and clock regenerating device using the same | |
| JPS60203007A (en) | Frequency modulator circuit | |
| US5343169A (en) | Frequency locked loop | |
| KR20080014883A (en) | Frequency synthesizer with loop filter calibration for bandwidth control | |
| US6466096B1 (en) | Tunable oscillator with leakage compensation | |
| JPS5917727A (en) | Bandwidth control circuit of phase locked loop | |
| US6791421B2 (en) | Input-switching voltage-controlled oscillator and PLL-controlled oscillator | |
| KR100906302B1 (en) | Charge pump | |
| US11722139B2 (en) | Frequency-locked loop and method for correcting oscillation frequency of output signal of frequency-locked loop | |
| JP2860177B2 (en) | Phase locked loop | |
| CA1289632C (en) | Clock-signal regenerator comprising a crystal oscillator incorporated in a phase-locked loop | |
| US6163185A (en) | Phase frequency detector having instantaneous phase difference output | |
| JPH0993125A (en) | Pll synthesizer circuit | |
| US4389621A (en) | Phase locked loop stabilized against temperature and voltage variations | |
| JP2743133B2 (en) | Phase detector | |
| JP2944530B2 (en) | Phase locked oscillator | |
| JP2002237750A (en) | Device for comparison of frequency with short time delay | |
| JP2870466B2 (en) | Phase locked loop | |
| JP3008938B1 (en) | PLL circuit | |
| KR100235370B1 (en) | Phase synchronizing circuit with feedback to control charge pump | |
| KR940011376B1 (en) | Carrier frequency automatic control circuit for vtr | |
| JPH1127144A (en) | Frequency synthesizer | |
| JP3019657B2 (en) | Carrier recovery circuit | |
| KR960008284B1 (en) | Oscillation circuit | |
| JPH0363249B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |