JP2860010B2 - 積層型誘電体フィルタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は積層型誘電体フィルタに
関し、特に携帯用電話機等の高周波回路無線機器に利用
する高周波回路フィルタや、アンテナデュプレクサ等に
使用される積層型誘電体フィルタに関する。

【０００２】

【従来の技術および発明が解決しようとする課題】図１
９、２０は、それぞれ本発明者らが案出した積層型誘電
体フィルタの模式展開図および斜視図であり、図２１は
図１９のＸ−Ｘ線断面図である。

【０００３】図１９に示すように、後記するアース電極
７０に一端部が電気的に接続されて１／４波長型ストリ
ップライン共振器を構成する共振素子２１を誘電体層１
１の右側面上に形成し、さらに一端部が後記するアース
電極７０に電気的に接続され、かつ他端部が共振素子２
１の開放端から所定の間隔離れて共振素子２１と対向す
る電極３１を誘電体層１１の右側面上に形成する。共振
素子２１が入力端側の共振素子である。なお、誘電体層
１１の左側面上には、アース電極７０および入力電極４
１１が後に形成され、誘電体層１１の下面には、アース
電極７０および入力電極４１４が後に形成される。

【０００４】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２２を誘電体層１３の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２２の開放端から所定
の間隔離れて共振素子２２と対向する電極３２を誘電体
層１３の右側面上に形成する。

【０００５】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２３を誘電体層１５の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２３の開放端から所定
の間隔離れて共振素子２３と対向する電極３３を誘電体
層１５の右側面上に形成する。共振素子２３が出力端側
の共振素子である。

【０００６】誘電体層１５の右側面上に、右側面にアー
ス電極７０および出力電極４２１が形成され、下面にア
ース電極７０および出力電極４２４が形成される誘電体
層１９を積層し、誘電体層１１、１３、１５、１９を一
体に構成し、その後焼成して積層体１００を形成する。

【０００７】図２０に示すように、積層体１００の上
面、入力端子部５１１、出力端子部５２１を除く側面、
および入力端子部５１４、出力端子部５２４を除く下面
にアース電極７０を形成する。さらに積層体１００の側
面の入力端子部５１１内に、アース電極７０と電気的に
絶縁され、かつ共振素子２１と対向する入力電極４１１
を形成する。そして積層体１００の下面の入力端子部５
１４内にもアース電極７０と電気的に絶縁され、かつ入
力電極４１１と接続される入力電極４１４を形成する。
また同様に、積層体１００の側面の出力端子部５２１内
に、アース電極７０および入力電極４１１、４１４と電
気的に絶縁され、かつ共振素子２３と対向する出力電極
４２１を形成する。そして、積層体１００の下面の出力
端子部５２４内にも、アース電極７０および入力電極４
１１、４１４と電気的に絶縁され、かつ出力電極４２１
と接続される出力電極４２４を形成する。

【０００８】図１９、２１を参照すれば、共振素子２１
と入力電極４１１間には誘電体層１１を挟んで重なり部
分があって、誘電体層１１を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量８１１とする。共振素子２３と出力電極４２１間にも
誘電体層１９を挟んで重なり部分があって、誘電体層１
９を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量８１２とする。

【０００９】さらに、共振素子２１、２２、２３の開放
端と電極３１、３２、３３との間には、それぞれ静電容
量６１、６２、６３が形成されている。そして、これら
の静電容量６１〜６３が存在することによって、共振素
子２１と共振素子２２はインダクタンス８５１によっ
て、共振素子２２と共振素子２３はインダクタンス８５
２によってそれぞれ結合され、コムライン型のフィルタ
を構成している。なお、並列共振回路の静電容量２１
１、２２１、２３１およびインダクタンス２１２、２２
２、２３２は、共振素子２１、２２、２３をそれぞれ等
価変換したときの静電容量およびインダクタンスであ
る。

【００１０】図２２は、上記のように構成された積層型
誘電体フィルタの等価回路であり、バンドパスフィルタ
を形成している。

【００１１】このような積層型誘電体フィルタは、共振
素子２１、２２、２３を垂直にして並設しているから、
フィルタの横幅は大幅に小さくなり実装時の占有面積も
大幅に小さくなる構造となっており、また、このような
積層型誘電体フィルタにおいては、共振素子２１〜２３
各々の間の分布結合によって、帯域幅等の希望する周波
数特性を有するバンドパスフィルタを得るようにしてい
る。

【００１２】しかしながら、このような構成では隣合う
共振素子２１〜２３間の結合しかないために、減衰ピー
クを形成して減衰特性を改善することはできなかった。
減衰特性を改善するために、共振素子数を増加させる方
法を採ることも考えられるが、共振素子数を増加させた
場合は挿入損失が増加してしまうという問題点がある。
また、共振素子数を増加させた場合において挿入損失を
改善するには共振素子を大きくするしかなく、誘電体フ
ィルタが大型化してしまうという問題点がある。

【００１３】さらに、周波数特性に減衰ピークを形成す
るために、隣合う共振素子間以外に、共振素子を飛び越
した結合を設けることが探索されている。例えば、特開
昭６４−７８００１公報に示されているように、隔たっ
た共振素子を結合させることによって帯域の高域側、ま
たは低域側に減衰ピークを形成することが提案されてい
る。

【００１４】しかしながら、このような方法によるとき
は共振素子の他に、共振素子間に結合のためのコイル
や、隔たった共振素子を結合させるための容量素子など
を必要とし、製作に手数がかかるという問題点に加え
て、部品点数が増加して小型化が困難となるという問題
点もあった。

【００１５】従って、本発明の目的は、減衰ピークを形
成して減衰特性を改善させ、かつ実装時の占有面積が小
さい積層型誘電体フィルタを提供することにある。

【００１６】

【課題を解決するための手段】本発明によれば、入力電
極が形成された誘電体層、入力端側共振素子が形成され
た誘電体層、出力端側共振素子が形成された誘電体層、
出力電極が形成された誘電体層をこの順序で備える積層
型誘電体フィルタにおいて、前記入力端側共振素子が形
成された誘電体層と前記出力端側共振素子が形成された
誘電体層との間には、前記入力端側共振素子および前記
出力端側共振素子のそれぞれと容量結合する、前記入力
電極と電気的に接続された電極（すなわち、別の入力電
極）が形成された誘電体層あるいは前記出力電極と電気
的に接続された電極（すなわち、別の出力電極）が形成
された誘電体層の少なくともいずれか一方が介在されて
いることを特徴とする積層型誘電体フィルタが得られ
る。好ましくは、前記入力電極が形成された誘電体層と
前記入力端側共振素子が形成された誘電体層との間に
は、前記入力端側共振素子と容量結合し、かつ前記入力
電極と電気的に接続された電極（すなわち、さらに別の
入力電極）が形成された誘電体層が介在され、および／
または、前記出力電極が形成された誘電体層と前記出力
端側共振素子が形成された誘電体層との間には、前記出
力端側共振素子と容量結合し、かつ前記出力電極と電気
的に接続された電極（すなわち、さらに別の出力電極）
が形成された誘電体層がさらに介在されている。

【００１７】また、本発明によれば、入力電極が形成さ
れた誘電体層、入力端側共振素子が形成された誘電体
層、内部共振素子が形成された誘電体層を１つ以上、出
力端側共振素子が形成された誘電体層、出力電極が形成
された誘電体層をこの順序で備える積層型誘電体フィル
タにおいて、前記入力端側共振素子が形成された誘電体
層とこれに隣接する前記内部共振素子が形成された誘電
体層との間には、前記入力端側共振素子および前記内部
共振素子のそれぞれと容量結合し、かつ前記入力電極と
電気的に接続された電極（すなわち、別の入力電極）が
形成された誘電体層が介在され、および／または、前記
出力端側共振素子が形成された誘電体層とこれに隣接す
る前記内部共振素子が形成された誘電体層との間には、
前記出力端側共振素子および前記内部共振素子のそれぞ
れと容量結合し、かつ前記出力電極と電気的に接続され
た電極（すなわち、別の出力電極）が形成された誘電体
層が介在されていることを特徴とする積層型誘電体フィ
ルタが得られる。好ましくは、前記入力電極が形成され
た誘電体層と前記入力端側共振素子が形成された誘電体
層との間には、前記入力端側共振素子と容量結合し、か
つ前記入力電極と電気的に接続された電極（すなわち、
さらに別の入力電極）が形成された誘電体層が介在さ
れ、および／または、前記出力電極が形成された誘電体
層と前記出力端側共振素子が形成された誘電体層との間
には、前記出力端側共振素子と容量結合し、かつ前記出
力電極と電気的に接続された電極（すなわち、さらに別
の出力電極）が形成された誘電体層がさらに介在されて
いる。

【００１８】

【作用】本発明においては、入力端側共振素子が形成さ
れた誘電体層と出力端側共振素子が形成された誘電体層
との間に、前記入力端側共振素子および前記出力端側共
振素子のそれぞれと容量結合する、入力電極と電気的に
接続された電極（別の入力電極）が形成された誘電体層
あるいは出力電極と電気的に接続された電極（別の出力
電極）が形成された誘電体層の少なくともいずれか一方
を介在させることにより、または、入力端側共振素子が
形成された誘電体層とこれに隣接する内部共振素子が形
成された誘電体層との間に、前記入力端側共振素子およ
び前記内部共振素子のそれぞれと容量結合し、かつ入力
電極と電気的に接続された電極（別の入力電極）が形成
された誘電体層を介在させ、および／または、出力端側
共振素子が形成された誘電体層とこれに隣接する内部共
振素子が形成された誘電体層との間に、前記出力端側共
振素子および前記内部共振素子のそれぞれと容量結合
し、かつ出力電極と電気的に接続された電極（別の出力
電極）が形成された誘電体層を介在させることにより、
入力端側共振素子または出力端側共振素子の少なくとも
いずれか一方の共振素子にインダクタンスが直列接続さ
れた状態となり、バンドパスフィルタの通過帯域の高域
側に減衰ピークを生じさせ、減衰特性を改善することが
できる。そして、前記入力電極が形成された誘電体層と
前記入力端側共振素子が形成された誘電体層との間に、
前記入力端側共振素子と容量結合し、かつ前記入力電極
と電気的に接続された電極（すなわち、さらに別の入力
電極）が形成された誘電体層を介在させ、および／また
は、前記出力電極が形成された誘電体層と前記出力端側
共振素子が形成された誘電体層との間に、前記出力端側
共振素子と容量結合し、かつ前記出力電極と電気的に接
続された電極（すなわち、さらに別の出力電極）が形成
された誘電体層を介在させることにより、これらの間の
静電容量の容量値を大きくしながらリップルを小さくす
ることができる。

【００１９】また、本発明においては、積層型誘電体フ
ィルタを実装基板上に実装したときに、複数の共振素子
の主面が前記実装基板に対してほぼ垂直となるように構
成されているから、実装時の占有面積を小さくできる。

【００２０】

【実施例】以下、本発明の実施例を添付の図面を参照し
て説明する。

【００２１】図１は本発明の第１の実施例の模式展開図
であり、図２は本実施例の斜視図であり、図３は本実施
例の底面図である。

【００２２】図１に示すように、誘電体層１１の左側面
上には後にアース電極７０および入力電極４１１が形成
される。

【００２３】誘電体層１２の右側面上には、後記する共
振素子２１の開放端の一部に後記する誘電体層１３を挟
んで重なるとともに共振素子２１とほぼ直交する入力電
極４１２を形成する。後記するアース電極７０に一端部
が電気的に接続されて１／４波長型ストリップライン共
振器を構成する共振素子２１を誘電体層１３の右側面上
に形成し、さらに一端部が後記するアース電極７０に電
気的に接続され、かつ他端部が共振素子２１の開放端か
ら所定の間隔離れて共振素子２１と対向する電極３１を
誘電体層１３の右側面上に形成する。共振素子２１が入
力端側の共振素子である。

【００２４】誘電体層１４の右側面上には、共振素子２
１の開放端の一部に誘電体層１４を挟んで重なり、後記
する共振素子２２の開放端の一部にも後記する誘電体層
１５を挟んで重なるとともに共振素子２１および２２と
ほぼ直交する入力電極４１３を形成する。

【００２５】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２２を誘電体層１５の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２２の開放端から所定
の間隔離れて共振素子２２と対向する電極３２を誘電体
層１５の右側面上に形成する。

【００２６】誘電体層１６の右側面上には、共振素子２
２の開放端の一部に誘電体層１６を挟んで重なり、後記
する共振素子２３の開放端の一部にも後記する誘電体層
１７を挟んで重なるとともに共振素子２２および２３と
ほぼ直交する出力電極４２３を形成する。

【００２７】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２３を誘電体層１７の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２３の開放端から所定
の間隔離れて共振素子２３と対向する電極３３を誘電体
層１７の右側面上に形成する。共振素子２３が出力端側
の共振素子である。

【００２８】誘電体層１８の右側面上には、共振素子２
３の開放端の一部に誘電体層１８を挟んで重なるととも
に共振素子２３とほぼ直交する出力電極４２２を形成す
る。

【００２９】誘電体層１８の右側面上に、右側面にアー
ス電極７０および出力電極４２１が形成される誘電体層
１９を積層し、誘電体層１１〜１９を一体に構成し、そ
の後焼成して積層体１００を形成する。

【００３０】図２、３に示すように、積層体１００の上
面、入力端子部５１１、出力端子部５２１を除く側面、
および入力端子部５１４、出力端子部５２４を除く下面
にアース電極７０を形成する。さらに積層体１００の側
面の入力端子部５１１内に、アース電極７０と電気的に
絶縁され、入力電極４１２と対向する入力電極４１１を
形成する。そして積層体１００の下面の入力端子部５１
４内にはアース電極７０と電気的に絶縁され、かつ入力
電極４１１、４１２、４１３と接続される入力電極４１
４を形成する。また同様に、積層体１００の側面の出力
端子部５２１内に、アース電極７０と電気的に絶縁さ
れ、出力電極４２２と対向する出力電極４２１を形成す
る。そして積層体１００の下面の出力端子部５２４内に
はアース電極７０と電気的に絶縁され、かつ出力電極４
２１、４２２、４２３と接続される出力電極４２４を形
成する。

【００３１】本実施例においては共振素子２１、２２、
２３を垂直にして並設しているから、フィルタの横幅は
大幅に小さくなり、実装時の占有面積も大幅に小さくな
る。

【００３２】また、本実施例において、入力電極４１２
および出力電極４２２を積層体１００の内部に設けてい
るのは次の理由による。すなわち、両端の共振素子２
１、２３とアース電極７０との間の誘電体層が薄いと、
フィルタのＱが低下して、フィルタの挿入損失が増加す
るから、両端の共振素子２１、２３とアース電極７０と
の距離はある程度大きくする必要がある。そして、この
ような状態で、入力電極４１１、出力電極４２１を積層
体の表面にのみ設けた構造とすると、入力電極４１１、
出力電極４２１と両端の共振素子２１、２３との距離が
大きくなり、これらの間に形成される静電容量の容量値
が小さくなり、リップルが大きくなってしまう。そこ
で、入力電極４１２、出力電極４２２を積層体１００の
内部に設け、これらの電極と両端の共振素子２１、２３
との距離を小さくすることによって、これらの間に形成
される静電容量の容量値を大きくすることができ、リッ
プルを小さくすることができる。

【００３３】また、本実施例において、入力電極４１
２、出力電極４２２を積層体１００の内部に設けている
にもかかわらず、積層体１００の表面に、これらの入力
電極４１２および出力電極４２２とそれぞれ電気的に接
続される入力電極４１１、出力電極４２１を設けている
のは、次の理由による。すなわち、これらの入力電極４
１１、出力電極４２１を積層体の側面に設けることによ
り、実装時に半田がこれらの入力電極４１１、出力電極
４２１に沿って這い上がり、フィルタの実装がより確実
なものとなるからである。

【００３４】以上のように構成した本実施例において、
共振素子２１〜２３、電極３１〜３３、入力電極４１１
〜４１４、出力電極４２１〜４２４およびアース電極７
０の空間的な構成を右側面図およびそのＸ−Ｘ線断面図
で示せば図４および図５に示すようになる。

【００３５】共振素子２１と入力電極４１２との間には
誘電体層１３を挟んで重なり部分があって、誘電体層１
３を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量３０１とする。共振素
子２１と入力電極４１３との間には誘電体層１４を挟ん
で重なり部分があって、誘電体層１４を含む重なり部分
において容量結合された状態となっている。この静電容
量を静電容量３０２とする。共振素子２２と入力電極４
１３との間には誘電体層１５を挟んで重なり部分があっ
て、誘電体層１５を含む重なり部分において容量結合さ
れた状態となっている。この静電容量を静電容量３０３
とする。共振素子２２と出力電極４２３との間には誘電
体層１６を挟んで重なり部分があって、誘電体層１６を
含む重なり部分において容量結合された状態となってい
る。この静電容量を静電容量３０４とする。共振素子２
３と出力電極４２３との間には誘電体層１７を挟んで重
なり部分があって、誘電体層１７を含む重なり部分にお
いて容量結合された状態となっている。この静電容量を
静電容量３０５とする。共振素子２３と出力電極４２２
との間には誘電体層１８を挟んで重なり部分があって、
誘電体層１８を含む重なり部分において容量結合された
状態となっている。この静電容量を静電容量３０６とす
る。

【００３６】さらに、共振素子２１、２２、２３の開放
端と電極３１、３２、３３との間には、それぞれ静電容
量６１、６２、６３が形成されている。そして、これら
の静電容量６１、６２、６３が存在することによって、
共振素子２１と共振素子２２はインダクタンス３５１に
よって、共振素子２２と共振素子２３はインダクタンス
３５２によってそれぞれ結合され、コムライン型のフィ
ルタを構成している。

【００３７】上記のように構成されるフィルタの電気的
な等価回路は図６に示すようになる。図６におけるイン
ダクタンス３５１、静電容量３０１〜３０３をΔ−Ｙ変
換すれば図７における入力側静電容量８１、結合静電容
量８２および共振素子２１と直列接続されるインダクタ
ンス８０１となり、同様にインダクタンス３５２、静電
容量３０４〜３０６をΔ−Ｙ変換すれば、図７における
出力側静電容量８４、結合静電容量８３および共振素子
２３と直列接続されるインダクタンス８０２となる。従
って、図６の等価回路は図７の等価回路となり、バンド
パス特性を呈する。

【００３８】このように、上記構成のフィルタは、等価
的に、共振素子２１に直列にインダクタンス８０１が接
続された状態および共振素子２３に直列にインダクタン
ス８０２が接続された状態となって、バンドパスフィル
タの通過帯域の高域側に減衰のピークを生じさせる。

【００３９】なお、この減衰のピークが生ずる周波数は
静電容量３０３、静電容量３０４によって変動する。

【００４０】しかしながら、静電容量３０３は、誘電体
層１５の厚さを一定とすれば、誘電体層１５を挟んで共
振素子２２と入力電極４１３との対向面積によって設定
され、静電容量３０４は、誘電体層１６を挟んで共振素
子２２と出力電極４２３との対向面積によって設定され
る一方、共振素子２２の幅および入力電極４１３、出力
電極４２３の幅の設定は比較的容易であるから、共振素
子２２と入力電極４１３との対向面積および共振素子２
２と出力電極４２３との対向面積をばらつきなく設定す
ることも容易である。従って、これらの対向面積をばら
つきなく設定することによって減衰のピークが生ずる周
波数のばらつきを抑制することができる。

【００４１】なお、本実施例においては、図８（Ａ）に
示すように入力電極４１３、出力電極４２３の幅を一定
のものとしたが、図８（Ｂ）に示すように入力電極４１
３、出力電極４２３の幅を共振素子２１〜２３と対向す
る部分を含む所定長にわたって狭く設定してすれば、共
振素子２１〜２３との間に位置ずれが生じても共振素子
２１〜２３と入力電極４１、出力電極４３との対向面積
のばらつきは殆どなく、この結果静電容量３０３、３０
４の変化は少なくて済み、その結果、減衰ピークが生ず
る周波数の変動がより少なくなる。

【００４２】また、インダクタンス３５１および３５２
は共振素子２１、２２、２３間の誘導結合で得られ、静
電容量３０１〜３０６は誘電体層１３〜１８、共振素子
２１〜２３、入力電極４１２、４１３および出力電極４
２２、４２３を利用して得られるから、別途部品を必要
とせず、小型化が可能となる。

【００４３】次に、第１の実施例の積層型誘電体フィル
タの製造方法について説明する。

【００４４】本積層型誘電体フィルタは共振素子２１〜
２３、電極３１〜３３、入力電極４１２、４１３および
出力電極４２２、４２３を完全に誘電体中に内蔵するこ
とから、共振素子２１〜２３、電極３１〜３３、入力電
極４１２、４１３および出力電極４２２、４２３には損
失の少ない比抵抗の低いものを用いることが望ましく、
低抵抗のＡｇ系、若しくはＣｕ系の導体を用いることが
好ましい。 使用する誘電体としては、信頼性が高く比
誘電率εγが大きいため、小型化が可能となるセラミッ
クス誘電体が好ましい。

【００４５】また、製造方法としては、セラミックス粉
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体がその内部に積層された状態でセラミックス誘
電体と一体化することが望ましい。

【００４６】Ａｇ系やＣｕ系の導体を使用する場合に
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
（１１００℃以下）よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性（温度係数）が±５０ｐｐｍ／℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とＴｉＯ₂ 粉末およびＮｄ₂ Ｔｉ₂ Ｏ₇ 粉末との混合
物等のガラス系のものや、ＢａＯ−ＴｉＯ₂ −Ｒｅ₂ Ｏ
₃ −Ｂｉ₂ Ｏ₃ 系組成（Ｒｅ：レアアース成分）に若干
のガラス形成成分やガラス粉末を添加したもの、酸化バ
リウム−酸化チタン−酸化ネオジウム系誘電体磁気組成
物粉末に若干のガラス粉末を添加したものがある。

【００４７】一例として、ＭｇＯ：１８ｗｔ％−Ａｌ₂
Ｏ₃ ：３７ｗｔ％−ＳｉＯ₂ ：３７ｗｔ％−Ｂ₂ Ｏ₃ ：
５ｗｔ％−ＴｉＯ₂ ：３ｗｔ％なる組成のガラス粉末の
７３ｗｔ％と、市販のＴｉＯ₂ 粉末の１７ｗｔ％と、Ｎ
ｄ₂ Ｔｉ₂ Ｏ₇ 粉末の１０ｗｔ％を充分に混合し、混合
粉末を得た。なお、Ｎｄ₂ Ｔｉ₂ Ｏ₇ 粉末は、Ｎｄ₂Ｏ
₃ 粉末とＴｉＯ₂ 粉末を１２００℃で仮焼した後、粉砕
して得たものを使用した。次いで、この混合粉末に、ア
クリル系有機バインダー、可塑剤、トルエンおよびアル
コール系の溶剤を加え、アルミナ玉石で充分に混合して
スラリーとした。そして、このスラリーを用いて、ドク
ターブレード法により、０．２ｍｍ〜０．５ｍｍの厚み
のグリーンシートを作製した。

【００４８】次に、上記第１の実施例の場合は、銀ペー
ストを導体ペーストとして図１に示した導体パターンを
それぞれ印刷し、次いで、これら導体パターンが印刷さ
れたグリーンシートの厚みを調整するため必要なグリー
ンシートを重ねて図１の構造となるように重ね、積層し
た後、９００℃で焼成して、積層体１００を形成した。

【００４９】上記のように構成した積層体１００の上
面、入力端子部５１１、出力端子部５２１を除く側面、
および入力端子部５１４、出力端子部５２４を除く下面
に図２、３に示すように銀電極からなるアース電極７０
を印刷し、さらにアース電極７０から電気的に絶縁する
銀電極を入力端子部５１１、出力端子部５２１内に入力
電極４１１、出力電極４２１として印刷し、さらに、ま
た、アース電極７０から電気的に絶縁し、かつ入力電極
４１１〜４１３に接続する銀電極４１４を入力端子部５
１４内に入力電極４１４として印刷し、アース電極７０
から電気的に絶縁し、かつ出力電極４２１〜４２３に接
続する銀電極４２４を出力端子部５２４内に出力電極４
２４として印刷し、印刷した電極を８５０℃で焼きつけ
た。

【００５０】次に、本発明の第２の実施例を説明する。
第１の実施例は共振素子が３個の場合を例示したが、本
実施例においては共振素子は２個である。

【００５１】図９は本発明の第２の実施例の模式展開図
であり、図１０は本実施例の斜視図である。

【００５２】図９に示すように、誘電体層１１の左側面
上には後にアース電極７０および入力電極４１１が形成
される。

【００５３】誘電体層１２の右側面上には、後記する共
振素子２１の開放端の一部に後記する誘電体層１３を挟
んで重なるとともに共振素子２１とほぼ直交する入力電
極４１２を誘電体層１２の下面より上方に延在して形成
する。

【００５４】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２１を誘電体層１３の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２１の開放端から所定
の間隔離れて共振素子２１と対向する電極３１を誘電体
層１３の右側面上に形成する。共振素子２１が入力端側
の共振素子である。

【００５５】誘電体層１６の右側面上には、共振素子２
１の開放端の一部に誘電体層１６を挟んで重なり、後記
する共振素子２３の開放端の一部にも後記する誘電体層
１４、１７を挟んで重なるとともに共振素子２１および
２３とほぼ直交する出力電極４２３を誘電体層１６の上
面より下方に延在して形成する。

【００５６】誘電体層１４の右側面上には、共振素子２
１の開放端の一部に誘電体層１６、１４を挟んで重な
り、後記する共振素子２３の開放端の一部にも後記する
誘電体層１７を挟んで重なるとともに共振素子２１およ
び２３とほぼ直交する入力電極４１３を誘電体層１４の
下面より上方に延在して形成する。

【００５７】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２３を誘電体層１７の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２３の開放端から所定
の間隔離れて共振素子２３と対向する電極３３を誘電体
層１７の右側面上に形成する。共振素子２３が出力端側
の共振素子である。

【００５８】誘電体層１８の右側面上には、共振素子２
３の開放端の一部に誘電体層１８を挟んで重なるととも
に共振素子２３とほぼ直交する出力電極４２２を誘電体
層１８の上面より下方に延在して形成する。

【００５９】誘電体層１８の右側面上に、右側面にアー
ス電極７０および出力電極４２１が形成される誘電体層
１９を積層し、誘電体層１１、１２、１３、１６、１
４、１７１８、１９を一体に構成し、その後焼成して積
層体１００を形成する。

【００６０】図１０に示すように、入力端子部５１５、
出力端子部５２４を除く積層体１００の上面、入力端子
部５１１、出力端子部５２１を除く側面、および入力端
子部５１４、出力端子部５２５を除く下面にアース電極
７０を形成する。さらに積層体１００の側面の入力端子
部５１１内に、アース電極７０と電気的に絶縁された入
力電極４１１を形成し、積層体１００の上面の入力端子
部５１５内に、アース電極７０と電気的に絶縁された入
力電極４１５を形成する。そして積層体１００の下面の
入力端子部５１４内にはアース電極７０と電気的に絶縁
され、かつ入力電極４１１、４１２、４１３と接続され
る入力電極４１４を形成する。また同様に、積層体１０
０の側面の出力端子部５２１内に、アース電極７０と電
気的に絶縁された出力電極４２１を形成し、積層体１０
０の下面の入力端子部５２５内に、アース電極７０と電
気的に絶縁された出力電極４２５を形成する。そして積
層体１００の上面の出力端子部５２４内にはアース電極
７０と電気的に絶縁され、かつ出力電極４２１、４２
２、４２３と接続される出力電極４２４を形成する。

【００６１】本実施例においても共振素子２１、２３を
垂直にして並設しているから、フィルタの横幅は大幅に
小さくなり、実装時の占有面積も大幅に小さくなる。

【００６２】以上のように構成した本実施例において、
図９のＸ−Ｘ線断面図は図１１に示すようになる。

【００６３】共振素子２１と入力電極４１２との間には
誘電体層１３を挟んで重なり部分があって、誘電体層１
３を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量３０１とする。共振素
子２１と入力電極４１３との間には誘電体層１６、１４
を挟んで重なり部分があって、誘電体層１６、１４を含
む重なり部分において容量結合された状態となってい
る。この静電容量を静電容量３０２とする。共振素子２
１と出力電極４２３との間には誘電体層１６を挟んで重
なり部分があって、誘電体層１６を含む重なり部分にお
いて容量結合された状態となっている。この静電容量を
静電容量３０７とする。共振素子２３と入力電極４１３
との間には誘電体層１７を挟んで重なり部分があって、
誘電体層１７を含む重なり部分において容量結合された
状態となっている。この静電容量を静電容量３０８とす
る。共振素子２３と出力電極４２３との間には誘電体層
１４、１７を挟んで重なり部分があって、誘電体層１
４、１７を含む重なり部分において容量結合された状態
となっている。この静電容量を静電容量３０５とする。
共振素子２３と出力電極４２２との間には誘電体層１８
を挟んで重なり部分があって、誘電体層１８を含む重な
り部分において容量結合された状態となっている。この
静電容量を静電容量３０６とする。

【００６４】さらに、共振素子２１、２３の開放端と電
極３１、３３との間には、それぞれ静電容量６１、６３
が形成されている。そして、これらの静電容量６１、６
３が存在することによって、共振素子２１と共振素子２
３はインダクタンス３５３によって結合され、コムライ
ン型のフィルタを構成している。

【００６５】上記のように構成されるフィルタの電気的
な等価回路は図１２に示すようになり、この場合におい
ても上記した第１の実施例と同様の作用をし、バンドパ
スフィルタの通過帯域の高域側に減衰のピークを生じさ
せる。

【００６６】次に、本実施例の積層型誘電体フィルタの
製造方法について説明する。本実施例においても、第１
の実施例において使用したグリーンシートを用い、銀ペ
ーストを導体ペーストとして図９に示した導体パターン
をそれぞれ印刷し、次いで、これら導体パターンが印刷
されたグリーンシートの厚みを調整するため必要なグリ
ーンシートを重ねて図１０の構造となるように重ね、積
層した後、９００℃で焼成して、積層体１００を作成し
た。

【００６７】上記のように構成した積層体１００の入力
端子部５１５、出力端子部５２４を除く上面、入力端子
部５１１、出力端子部５２１を除く側面、および入力端
子部５１４、出力端子部５２５を除く下面に図１０に示
すように銀電極からなるアース電極７０を印刷し、さら
にアース電極７０から電気的に絶縁する銀電極を入力端
子部５１１、出力端子部５２１内に入力電極４１１、出
力電極４２１として印刷し、アース電極７０から電気的
に絶縁する銀電極を入力端子部５１５、出力端子部５２
５内に入力電極４１５、出力電極４２５として印刷し、
さらに、また、アース電極７０から電気的に絶縁し、か
つ入力電極４１１〜４１３に接続する銀電極４１４を入
力端子部５１４内に入力電極４１４として印刷し、アー
ス電極７０から電気的に絶縁し、かつ出力電極４２１〜
４２３に接続する銀電極４２４を出力端子部５２４内に
出力電極４２４として印刷し、印刷した電極を８５０℃
で焼きつけた。

【００６８】次に本発明の第３の実施例について説明す
る。図１３は本発明の第３の実施例の模式展開図であ
り、図１４は本実施例の主要部の構成を示す右側面図、
図１５、図１６はそれぞれ図１４のＸ−Ｘ線断面図、Ｙ
−Ｙ線断面図である。

【００６９】上記第１の実施例においては、誘電体層１
２〜１８上には共振素子、２１〜２３、電極３１〜３
３、入力電極４１２、４１３、出力電極４２２、４２３
のみを設けているが、本実施例においては、誘電体層１
２と誘電体層１３との間に積層される誘電体層１１１の
右側面上に内部アース電極９１を設け、誘電体層１３と
誘電体層１４との間に積層される誘電体層１１２の右側
面上に内部アース電極９２を設け、誘電体層１４の右側
面上には入力電極４１３に加え、内部アース電極９３を
設け、誘電体層１６の右側面上には出力電極４２３に加
え、内部アース電極９４を設け、誘電体層１６と誘電体
層１７との間に積層される誘電体層１１３の右側面上に
内部アース電極９５を設け、誘電体層１７と誘電体層１
８との間に積層される誘電体層１１４の右側面上に内部
アース電極９６を設けている点が第１の実施例と異なる
が、他の構成は第１の実施例と同様である。

【００７０】内部アース電極９１は共振素子２１の開放
端の一部に誘電体層１３を挟んで重なり、その端部はア
ース電極７０と接続される。内部アース電極９２は共振
素子２１の開放端側の一部に誘電体層１１２を挟んで重
なり、その端部はアース電極７０と電気的に接続され
る。内部アース電極９３は共振素子２２の開放端側の一
部に誘電体層１５を挟んで重なり、その端部はアース電
極７０と電気的に接続される。内部アース９４は共振素
子２２の開放端の一部に誘電体層１６を挟んで重なり、
その端部はアース電極７０と接続される。内部アース電
極９５は共振素子２３の開放端側の一部に誘電体層１７
を挟んで重なり、その端部はアース電極７０と電気的に
接続される。内部アース電極９６は共振素子２３の開放
端側の一部に誘電体層１１４を挟んで重なり、その端部
はアース電極７０と電気的に接続される。

【００７１】図１６を参照すれば、共振素子２１と内部
アース電極９１、９２との間には静電容量９０１、９０
２がそれぞれ形成され、共振素子２２と内部アース電極
９３、９４との間には静電容量９０３、９０４がそれぞ
れ形成され、共振素子２３と内部アース電極９５、９６
との間には静電容量９０５、９０６がそれぞれ形成され
ている。

【００７２】また、共振素子２１、２２および２２の開
放端と電極３１、３２および３３との間には、図１３に
示すように、それぞれ静電容量６１、６２および６３が
形成されている。

【００７３】そして、これらの静電容量６１〜６３、９
０１〜９０６が存在することによって、共振素子２１、
２２はインダクタンス３５１で結合され、共振素子２
２、２３はインダクタンス３５２で結合されてコムライ
ン型のフィルタが構成されている。

【００７４】図１７には、上記のようにして構成された
本実施例の積層型誘電体フィルタの等価回路を示す。共
振素子２１に静電容量９０１、９０２が並列に接続さ
れ、共振素子２２に静電容量９０３、９０４が並列に接
続され、共振素子２３に静電容量９０５、９０６が並列
に接続されている点が第１の実施例の等価回路である図
６と異なるが他の構成は同一である。そして、この場合
も、図１７におけるインダクタンス３５１、静電容量３
０１〜３０３をΔ−Ｙ変換すれば図１８における入力側
静電容量８１、結合静電容量８２および共振素子２１と
直列接続されるインダクタンス８０１となり、同様にイ
ンダクタンス３５２、静電容量３０４〜３０６をΔ−Ｙ
変換すれば、図１８における出力側静電容量８４、結合
静電容量８３および共振素子２３と直列接続されるイン
ダクタンス８０２となる。従って、図１７の等価回路は
図１８の等価回路となり、バンドパス特性を呈する。

【００７５】このように、上記構成のフィルタは、等価
的に、共振素子２１に直列にインダクタンス８０１が接
続された状態および共振素子２３に直列にインダクタン
ス８０２が接続された状態となって、本実施例において
もバンドパスフィルタの通過帯域の高域側に減衰のピー
クを生じさせる。

【００７６】また、本実施例のように、内部アース電極
９２、９３を共振素子２１、２２の開放端側に追加し、
内部アース電極９４、９５を共振素子２２、２３の開放
端側に追加することにより、共振素子２１、２２の開放
端側であって、内部アース電極９２、９３と重なった部
分および共振素子２２、２３の開放端側であって、内部
アース電極９４、９５と重なった部分はよりアースに近
くなり、アースとの結合が強くなるから、内部アース電
極９２、９３と重なった部分の共振素子２１、２２同士
の結合および内部アース電極９４、９５と重なった部分
の共振素子２２、２３同士の結合が弱くなる。従って、
共振素子２１、２２同士の結合は内部アース電極９２、
９３と重ならない部分で主として行われるようになり、
共振素子２２、２３同士の結合は内部アース電極９４、
９５と重ならない部分で主として行われるようになる。
このことは、共振素子２１、２２の結合電気長θが、実
質的には内部アース電極９２、９３と重ならない部分の
長さと等しくなり、共振素子２２、２３の結合電気長θ
が、実質的には内部アース電極９４、９５と重ならない
部分の長さと等しくなることを意味する。このように共
振素子２１、２２の結合電気長θが短くなれば、共振素
子２１、２２同士を結合する分布定数素子のリアクタン
スも小さくなり、共振素子２２、２３同士を結合する分
布定数素子のリアクタンスも小さくなるから、共振素子
２１〜２３同士がより強く結合するようになり、フィル
タ特性の広帯域化が図られるようになる。

【００７７】また、電極３１〜３３を設けているから共
振素子２１〜２３とアースとの間には静電容量６１〜６
３がそれぞれ加わっているが、さらに、内部アース電極
９１〜９６を設けることにより、共振素子２１と内部ア
ース電極９１、９２との間には静電容量９０１および９
０２が、共振素子２２と内部アース電極９３、９４との
間には静電容量９０３および９０４が、共振素子２３と
内部アース電極９５、９６との間には静電容量９０５お
よび９０６がそれぞれ形成され、これらの静電容量も共
振素子２１〜２３とアースとの間に付加されることにな
る。従って、図１８に示す並列共振回路の静電容量は共
振素子２１〜２３を等価交換したときの静電容量６１〜
６３と、これらの付加された静電容量９０１〜９０６と
の和からなる合成静電容量となって、共振周波数を同一
とすれば、並列共振回路のインダクタンスはより小さく
て済むことになる。従って、共振素子２１〜２３の長さ
もより短くなり、積層型誘電体フィルタの全体の長さも
短くなる。

【００７８】

【発明の効果】本発明においては、入力端側共振素子が
形成された誘電体層と出力端側共振素子が形成された誘
電体層との間に、前記入力端側共振素子および前記出力
端側共振素子のそれぞれと容量結合する、入力電極と電
気的に接続された電極（別の入力電極）が形成された誘
電体層あるいは出力電極と電気的に接続された電極（別
の出力電極）が形成された誘電体層の少なくともいずれ
か一方を介在させることにより、または、入力端側共振
素子が形成された誘電体層とこれに隣接する内部共振素
子が形成された誘電体層との間に、前記入力端側共振素
子および前記内部共振素子のそれぞれと容量結合し、か
つ入力電極と電気的に接続された電極（別の入力電極）
が形成された誘電体層を介在させ、および／または、出
力端側共振素子が形成された誘電体層とこれに隣接する
内部共振素子が形成された誘電体層との間に、前記出力
端側共振素子および前記内部共振素子のそれぞれと容量
結合し、かつ出力電極と電気的に接続された電極（別の
出力電極）が形成された誘電体層を介在させることによ
り、入力端側共振素子または出力端側共振素子の少なく
ともいずれか一方の共振素子にインダクタンスが直列接
続された状態となり、バンドパスフィルタの通過帯域の
高域側に減衰ピークを生じさせ、減衰特性を改善するこ
とができる。そして、前記入力電極が形成された誘電体
層と前記入力端側共振素子が形成された誘電体層との間
に、前記入力端側共振素子と容量結合し、かつ前記入力
電極と電気的に接続された電極（さらに別の入力電極）
が形成された誘電体層を介在させ、および／または、前
記出力電極が形成された誘電体層と前記出力端側共振素
子が形成された誘電体層との間に、前記出力端側共振素
子と容量結合し、かつ前記出力電極と電気的に接続され
た電極（さらに別の出力電極）が形成された誘電体層を
介在させることにより、これらの間の静電容量の容量値
を大きくしながらリップルを小さくすることができる。

【００７９】また、本発明においては、積層型誘電体フ
ィルタを実装基板上に実装したときに、複数の共振素子
の主面が前記実装基板に対してほぼ垂直となるように構
成されているから、実装時の占有面積を小さくできる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の積層型誘電体フィルタ
を説明するための模式展開図である。

【図２】本発明の第１の実施例の積層型誘電体フィルタ
を説明するための斜視図である。

【図３】本発明の第１の実施例の積層型誘電体フィルタ
を説明するための底面図である。

【図４】本発明の第１の実施例の積層型誘電体フィルタ
の主要部の構成を示す右側面図である。

【図５】図４のＸ−Ｘ線断面図である。

【図６】本発明の第１の実施例の積層型誘電体フィルタ
の等価回路図である。

【図７】図６の回路の等価回路図である。

【図８】本発明の第１の実施例の積層型誘電体フィルタ
の変形例を説明するための右側面図である。

【図９】本発明の第２の実施例の積層型誘電体フィルタ
を説明するための模式展開図である。

【図１０】本発明の第２の実施例の積層型誘電体フィル
タを説明するための斜視図である。

【図１１】図９のＸ−Ｘ線断面図である。

【図１２】本発明の第２の実施例の積層型誘電体フィル
タの等価回路図である。

【図１３】本発明の第３の実施例の積層型誘電体フィル
タを説明するための模式展開図である。

【図１４】本発明の第３の実施例の積層型誘電体フィル
タの主要部の構成を示す右側面図である。

【図１５】図１４のＸ−Ｘ線断面図である。

【図１６】図１４のＹ−Ｙ線断面図である。

【図１７】本発明の第３の実施例の積層型誘電体フィル
タの等価回路図である。

【図１８】図１７の回路の等価回路図である。

【図１９】本発明者らが案出した従来の積層型誘電体フ
ィルタの模式展開図である。

【図２０】本発明者らが案出した従来の積層型誘電体フ
ィルタの斜視図である。

【図２１】図１９のＸ−Ｘ線断面図である。

【図２２】本発明者らが案出した従来の積層型誘電体フ
ィルタの等価回路図である。

【符号の説明】

１１〜１９，１１１〜１１４…誘電体層 ２１〜２３…共振素子 ３１〜３３…電極 ９１〜９６…内部アース電極 ４１１〜４１４…入力電極 ４２１〜４２４…出力電極

フロントページの続き (56)参考文献 特開 昭63−64404（ＪＰ，Ａ) 特開 昭62−51803（ＪＰ，Ａ) 実開 平３−113502（ＪＰ，Ｕ) 実開 平２−106701（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01P 1/203 H01P 1/205

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】入力電極が形成された誘電体層、入力端側
   共振素子が形成された誘電体層、出力端側共振素子が形
   成された誘電体層、出力電極が形成された誘電体層をこ
   の順序で備える積層型誘電体フィルタにおいて、 前記入力端側共振素子が形成された誘電体層と前記出力
   端側共振素子が形成された誘電体層との間には、前記入
   力端側共振素子および前記出力端側共振素子のそれぞれ
   と容量結合する、前記入力電極と電気的に接続された電
   極が形成された誘電体層あるいは前記出力電極と電気的
   に接続された電極が形成された誘電体層の少なくともい
   ずれか一方が介在されている ことを特徴とする積層型誘
   電体フィルタ。
2. 【請求項２】入力電極が形成された誘電体層、入力端側
   共振素子が形成された誘電体層、内部共振素子が形成さ
   れた誘電体層を１つ以上、出力端側共振素子が形成され
   た誘電体層、出力電極が形成された誘電体層をこの順序
   で備える積層型誘電体フィルタにおいて、 前記入力端側共振素子が形成された誘電体層とこれに隣
   接する前記内部共振素子が形成された誘電体層との間に
   は、前記入力端側共振素子および前記内部共振素子のそ
   れぞれと容量結合し、かつ前記入力電極と電気的に接続
   された電極が形成された誘電体層が介在され、および／
   または、 前記出力端側共振素子が形成された誘電体層とこれに隣
   接する前記内部共振素子が形成された誘電体層との間に
   は、前記出力端側共振素子および前記内部共振素子のそ
   れぞれと容量結合し、かつ前記出力電極と電気的に接続
   された電極が形成された誘電体層が介在されている こと
   を特徴とする積層型誘電体フィルタ。
3. 【請求項３】請求項１または２記載の積層型誘電体フィ
   ルタにおいて、前記入力電極が形成された誘電体層と前記入力端側共振
   素子が形成された誘電体層との間には、前記入力端側共
   振素子と容量結合し、かつ前記入力電極と電気的に接続
   された電極が形成された誘電体層がさらに介在され、お
   よび／または、 前記出力電極が形成された誘電体層と前
   記出力端側共振素子が形成された誘電体層との間には、
   前記出力端側共振素子と容量結合し、かつ前記出力電極
   と電気的に接続された電極が形成された誘電体層がさら
   に介在されている ことを特徴とする積層型誘電体フィル
   タ。
4. 【請求項４】請求項１乃至３のいずれかに記載の積層型
   誘電体フィルタにおいて、前記積層型誘電体フィルタの
   構成が、このフィルタを実装基板上に実装した際、前記
   各誘電体層の主面が前記実装基板に対してほぼ垂直とな
   る構成であることを特徴とする積層型誘電体フィルタ。