JP2721626B2 - 積層型誘電体フィルタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は積層型誘電体フィルタに
関し、特に携帯用電話機等の高周波回路無線機器に利用
する高周波回路フィルタや、アンテナデュプレクサ等に
使用される積層型誘電体フィルタに関する。

【０００２】

【従来の技術】図３５、３６は、それぞれ、本発明者ら
が案出した積層型誘電体フィルタの模式展開図および斜
視図である。

【０００３】この積層型誘電体フィルタにおいては、図
３５に示すように、まず、誘電体層１１の表面に一端部
が後記のアース電極７０に接続される１／４波長型スト
リップライン共振器からなる共振素子２１〜２４を所定
間隔で形成し、さらに、一端部がアース電極７０に接続
され、かつ他端部が共振素子２１〜２４の開放端から所
定の間隔離れて共振素子２１〜２４とそれぞれ対向する
電極３１〜３４を誘電体層１１の表面に形成して、共振
素子２１〜２４各々の間を誘導結合させ、誘電体層１１
上に積層される誘電体層１２の表面に、誘電体層１２を
挟んで入力側の共振素子２１の一部に重なる入力用電極
４１および誘電体層１２を挟んで出力側の共振素子２４
の一部に重なる出力用電極４２を形成し、誘電体層１２
上に誘電体層１３を積層して積層型誘電体フィルタ本体
を構成する。

【０００４】次に、図３６に示すように、積層型誘電体
フィルタ本体の表面、裏面、および入力端子部６１と出
力端子部６２を除いた側面にアース電極７０を形成し、
積層型誘電体フィルタ本体の側面に形成した入力端子部
６１内にアース電極７０から絶縁され、かつ入力用電極
４１に接続される入力端子５１と、同様に積層型誘電体
フィルタ本体の側面に形成した出力端子部６２内にアー
ス電極７０から絶縁され、かつ出力用電極４２に接続さ
れる出力端子５２を形成して構成されている。

【０００５】図３５、３６に示した積層型誘電体フィル
タの電気的な等価回路は図３７に示す如くである。図３
７において符号１１１は共振素子２１と入力用電極４１
間の静電容量であり、符号１１２は共振素子２４と出力
用電極４２間の静電容量であり、符号１２１〜１２４は
それぞれ共振素子２１と電極３１間の静電容量、共振素
子２２と電極３２間の静電容量、共振素子２３と電極３
３間の静電容量、共振素子２４と電極３４間の静電容量
であり、符号１３１は共振素子２１と共振素子２２との
間の分布結合を示すインダクタンスであり、符号１３２
は共振素子２２と共振素子２３との間の分布結合を示す
インダクタンスであり、符号１３３は共振素子２３と共
振素子２４との間の分布結合を示すインダクタンスであ
って、バンドパスフィルタを構成している。なお、並列
共振回路の静電容量２１１、２２１、２３１、２４１お
よびインダクタンス２１２、２２２、２３２、２４２は
共振素子２１、２２、２３、２４をそれぞれ等価変換し
たときの静電容量およびインダクタンスである。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うなバンドパスフィルタが用いられる携帯用電話機端末
等においては、小型化の要求が特に強まっており、それ
につれてその内部に用いられるバンドパスフィルタをも
小型化し、その占有面積を小さくすることが強く要求さ
れるようになっているが、上述した構造の積層型誘電体
フィルタにおいては、共振素子２１〜２４が同一平面内
に水平方向に並設されているために、積層型誘電体フィ
ルタの横幅が大きくなり、その占有面積を小さくするこ
とが困難であった。特にフィルタのＱ特性を改善するた
めに、共振素子２１〜２４自体の横幅を大きくした場合
や、フィルタの減衰特性を改善するために共振素子数を
増加させた場合はなおさらであった。

【０００７】従って、本発明の目的は、小型化され、実
装したときの占有面積が小さな積層型誘電体フィルタを
提供することにある。

【０００８】

【課題を解決するための手段】本発明によれば、複数の
共振素子が積層された積層型誘電体フィルタにおいて、
前記積層型誘電体フィルタの表面のうち、前記複数の共
振素子の積層方向と略垂直な方向の面に設けられた入力
端子と、前記複数の共振素子の積層方向と略垂直な方向
であって、前記複数の共振素子のうちの入力端側共振素
子と前記入力端子との間に形成され、かつ、前記入力端
子と接続され、前記入力端側共振素子と静電結合された
入力用電極と、前記積層型誘電体フィルタの表面のう
ち、前記複数の共振素子の積層方向と略垂直な方向の面
に設けられた出力端子と、前記複数の共振素子の積層方
向と略垂直な方向であって、前記複数の共振素子のうち
の出力端側共振素子と前記出力端子との間に形成され、
かつ、前記出力端子と接続され、前記出力端側共振素子
と静電結合された出力用電極とを有することを特徴とす
る積層型誘電体フィルタが得られる。

【０００９】そして、前記構成において、前記積層型誘
電体フィルタを実装基板上に実装したとき、前記共振素
子の主面が前記実装基板に対してほぼ垂直となるよう
に、前記入力端子及び出力端子を構成するようにしても
よい。

【００１０】また、前記構成において、前記入力端子及
び出力端子が、前記複数の共振素子の積層方向とほぼ垂
直な方向の前記積層型誘電体フィルタの表面に設けられ
た第１の部分と、前記複数の共振素子の積層方向とほぼ
平行な方向の前記積層型誘電体フィルタの表面に設けら
れ、前記第１の部分と接続された第２の部分とをそれぞ
れ備えるようにしてもよい。

【００１１】また、本発明によれば、複数の共振素子が
積層された積層型誘電体フィルタにおいて、前記複数の
共振素子の積層方向と略垂直な方向の前記積層型誘電体
フィルタの表面に設けられた入力端子が、前記複数の共
振素子の入力端側共振素子と静電結合された入力用電極
とビアホールとを介して接続され、前記複数の共振素子
の積層方向と略垂直な方向の前記積層型誘電体フィルタ
の表面に設けられた出力端子が、前記複数の共振素子の
出力端側共振素子と静電結合された出力用電極とビアホ
ールとを介して接続されていることを特徴とする積層型
誘電体フィルタが得られる。

【００１２】

【作用】本発明においては、入力端子と接続された入力
用電極を、複数の共振素子の積層方向とほぼ垂直な方向
に前記複数の共振素子の入力端側共振素子と静電結合し
て設け、出力端子と接続された出力用電極を、前記複数
の共振素子の積層方向とほぼ垂直な方向に前記複数の共
振素子の出力端側共振素子と静電結合して設けるように
しているため、入力端側共振素子と入力用電極との距離
及び出力端側共振素子と出力用電極との距離を小さくす
ることができ、これらの間に形成される静電容量の容量
値を大きくすることができる。これによって、リップル
を小さくすることができる。また、入力端側共振素子及
び出力端側共振素子と積層型誘電体フィルタの表面に設
けられるアース電極との間の誘電体層の厚さを厚く保つ
ことができるため、フィルタのＱが低下することを有効
に防止することができる。

【００１３】また、本発明において、積層型誘電体フィ
ルタを実装基板上に実装したときに、複数の共振素子の
主面が、実装基板に対してほぼ垂直となるように積層型
誘電体フィルタの入力端子及び出力端子を構成した場合
においては、実装したときの占有面積を小さくすること
ができる。

【００１４】また、本発明において、前記入力端子及び
出力端子が、前記複数の共振素子の積層方向とほぼ垂直
な方向の前記積層型誘電体フィルタの表面に設けられた
第１の部分と、前記複数の共振素子の積層方向とほぼ平
行な方向の前記積層型誘電体フィルタの表面に設けら
れ、かつ、前記第１の部分と接続された第２の部分とを
それぞれ備えるように構成した場合においては、入力端
子及び出力端子の第２の部分を用いて実装基板上に積層
型誘電体フィルタを実装することにより、共振素子の主
面が、実装基板に対して略垂直となる。その結果、実装
したときの占有面積を小さくできる。

【００１５】更に、また、本発明においては、複数の共
振素子の積層方向と略垂直な方向の前記積層型誘電体フ
ィルタの表面に入力端子及び出力端子が設けられている
ため、入力端子及び出力端子を実装基板の表面に対して
略垂直となるように積層型誘電体フィルタを実装基板上
に実装することにより、共振素子の主面を実装基板に対
して略垂直にすることができ、実装面積を小さくするこ
とができるだけでなく、更に以下のような作用を行うこ
ととなる。 即ち、本発明においては、前記複数の共振素
子の積層方向と略垂直な方向の前記積層型誘電体フィル
タの表面に設けられた入力端子を、前記複数の共振素子
の入力端側共振素子と静電結合された入力用電極とビア
ホールとを介して接続し、前記複数の共振素子の積層方
向と略垂直な方向の前記積層型誘電体フィルタの表面に
設けられた出力端子を、前記複数の共振素子の出力端側
共振素子と静電結合された出力用電極とビアホールとを
介して接続するようにしたので、入力用電極と入力端子
とを接続するための端子及び出力用電極と出力端子とを
接続するための端子、又は入力端側共振素子と入力端子
とを接続するための端子及び出力端側共振素子と出力端
子とを接続するための端子を積層型誘電体フィルタの下
面に設ける必要がなくなり、これらの下面に形成する端
子をなくすか、小さくすることができる。 このため、積
層型誘電体フィルタを実装基板上に実装したときに、こ
れらの端子が実装基板と接触することによりフィルタの
特性に影響を与えるという問題を解決することができ
る。

【００１６】

【実施例】以下、本発明の積層型誘電体フィルタの実施
例を添付の図面を参照して説明する。

【００１７】図１は本発明の積層型誘電体フィルタの第
１の実施例の模式展開図であり、図２は本実施例の斜視
図であり、図３は本実施例の底面図であり、図４は図１
のＸ−Ｘ線断面図である。

【００１８】図１に示すように、後記するアース電極７
０に一端部が接続されて１／４波長型ストリップライン
共振器を構成する共振素子２１を誘電体層１１の右側面
上に形成し、さらに一端部が後記するアース電極７０に
接続され、かつ他端部が共振素子２１の開放端から所定
の間隔離れて共振素子２１と対向する電極３１を誘電体
層１１の右側面上に形成する。共振素子２１が入力端側
の共振素子である。なお、誘電体層１１の左側面上に
は、アース電極７０および入力端子５１１が後に形成さ
れ、誘電体層１１の下面には、アース電極７０および入
力端子５１２が後に形成される。

【００１９】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２２を誘電体層１２の右側面上に形成し、さらに
一端部が後記するアース電極７０に接続され、かつ他端
部が共振素子２２の開放端から所定の間隔離れて共振素
子２２と対向する電極３２を誘電体層１２の右側面上に
形成する。

【００２０】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２３を誘電体層１３の右側面上に形成し、さらに
一端部が後記するアース電極７０に接続され、かつ他端
部が共振素子２３の開放端から所定の間隔離れて共振素
子２３と対向する電極３３を誘電体層１３の右側面上に
形成する。

【００２１】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２４を誘電体層１４の右側面上に形成し、さらに
一端部が後記するアース電極７０に接続され、かつ他端
部が共振素子２４の開放端から所定の間隔離れて共振素
子２４と対向する電極３４を誘電体層１４の右側面上に
形成する。共振素子２４が出力端側の共振素子である。

【００２２】誘電体層１４の右側面上に、右側面にアー
ス電極７０および出力端子５２１が形成され、下面にア
ース電極７０および出力端子５２２が形成される誘電体
層１５を積層し、誘電体層１１、１２、１３、１４、１
５を一体に構成して積層体５００を形成する。

【００２３】図２、３に示すように、積層体５００の上
面、入力端子部６１１、出力端子部６２１を除く側面、
および入力端子部６１２、出力端子部６２２を除く下面
にアース電極７０を形成する。さらに積層体５００の側
面の入力端子部６１１内に、アース電極７０と絶縁さ
れ、かつ共振素子２１と対向する入力端子５１１を形成
する。そして積層体５００の下面の入力端子部６１２内
にもアース電極７０と絶縁され、かつ入力端子５１１と
接続される入力端子５１２を形成する。また同様に、積
層体５００の側面の出力端子部６２１内に、アース電極
７０および入力端子５１１、５１２と絶縁され、かつ共
振素子２４と対向する出力端子５２１を形成する。そし
て、積層体５００の下面の出力端子部６２２内にも、ア
ース電極７０および入力端子５１１、５１２と絶縁さ
れ、かつ出力端子５２１と接続される出力端子５２２を
形成する。

【００２４】このように側面に設けられた入力端子５１
１および出力端子５２１にそれぞれ接続される入力端子
５１２、出力端子５２２を積層体５００の下面に設けて
いるから、下面を下にしてフィルタを実装する際には表
面実装に適した構造となっている。

【００２５】共振素子２１と入力端子５１１間には誘電
体層１１を挟んで重なり部分があって、誘電体層１１を
含む重なり部分において静電結合された状態となってい
る。この静電容量を静電容量１１１とする。共振素子２
４と出力端子５２１間にも誘電体層１５を挟んで重なり
部分があって、誘電体層１５を含む重なり部分において
静電結合された状態となっている。この静電容量を静電
容量１１２とする。

【００２６】さらに、共振素子２１、２２、２３、２４
の開放端と電極３１、３２、３３、３４との間には、そ
れぞれ静電容量１２１、１２２、１２３、１２４が形成
されている。そして、これらの静電容量１２１〜１２４
が存在することによって、共振素子２１と共振素子２２
はインダクタンス１３１によって、共振素子２２と共振
素子２３はインダクタンス１３２によって、共振素子２
３と共振素子２４はインダクタンス１３３によってそれ
ぞれ結合され、コムライン型のフィルタを構成してい
る。

【００２７】図５には、上記のように構成された積層型
誘電体フィルタの等価回路を示している。この等価回路
は、図２９、３０に示した積層型誘電体フィルタの等価
回路である図３１と同一であり、本実施例においてもバ
ンドパスフィルタが形成されていることがわかる。

【００２８】そして、このような４段のバンドパスフィ
ルタを構成するのに、図２９、図３０の構造では共振素
子２１〜２４を水平にして横方向に並設していたから、
横幅が大きくなり、実装時の占有面積が大きいものとな
っていたが、本実施例においては同じ４段のバンドパス
フィルタを構成する場合においても共振素子を垂直にし
て並設しているから、フィルタの横幅は大幅に小さくな
り、実装の占有面積も大幅に小さくなる。

【００２９】また、入力端子５１１と出力端子５２１と
は共振素子２１〜２４を間に挟んで位置している。従っ
て、入力端子５１１と出力端子５２１とは共振素子２１
〜２４によって静電的に遮蔽された状態となって、入力
端子５１１と出力端子５２１との間の浮遊容量はほとん
どなくなる。この結果、バンドパスフィルタの減衰特性
も向上する。

【００３０】次に、第１の実施例の積層型誘電体フィル
タの製造方法について説明する。

【００３１】本積層型誘電体フィルタは共振素子２１〜
２４、電極３１〜３４を完全に誘電体中に内蔵すること
から、共振素子２１〜２４、電極３１〜３４には損失の
少ない比抵抗の低いものを用いることが望ましく、低抵
抗のＡｇ系、若しくはＣｕ系の導体を用いることが好ま
しい。

【００３２】使用する誘電体としては、信頼性が高く誘
電率εγが大きいため、小型化が可能となるセラミック
ス誘電体が好ましい。

【００３３】また、製造方法としては、セラミックス粉
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体がその内部に積層された状態でセラミックス誘
電体と一体化することが望ましい。

【００３４】Ａｇ系やＣｕ系の導体を使用する場合に
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
（１１００℃以下）よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性（温度係数）が±５０ｐｐｍ／℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とＴｉＯ₂ 粉末およびＮｄ₂ Ｔｉ₂ Ｏ₇ 粉末との混合
物等のガラス系のものや、ＢａＯ−ＴｉＯ₂ −Ｒｅ₂ Ｏ
₃ −Ｂｉ₂ Ｏ₃ 系組成（Ｒｅ：レアアース成分）に若干
のガラス形成成分やガラス粉末を添加したもの、酸化バ
リウム−酸化チタン−酸化ネオジウム系誘電体磁気組成
物粉末に若干のガラス粉末を添加したものがある。

【００３５】一例として、ＭｇＯ：１８ｗｔ％−Ａｌ₂
Ｏ₃ ：３７ｗｔ％−ＳｉＯ₂ ：３７ｗｔ％−Ｂ₂ Ｏ₃ ：
５ｗｔ％−ＴｉＯ₂ ：３ｗｔ％なる組成のガラス粉末の
７３ｗｔ％と、市販のＴｉＯ₂ 粉末の１７ｗｔ％と、Ｎ
ｄ₂ Ｔｉ₂ Ｏ₇ 粉末の１０ｗｔ％を充分に混合し、混合
粉末を得た。なお、Ｎｄ₂ Ｔｉ₂ Ｏ₇ 粉末は、Ｎｄ₂Ｏ
₃ 粉末とＴｉＯ₂ 粉末を１２００℃で仮焼した後、粉砕
して得たものを使用した。次いで、この混合粉末に、ア
クリル系有機バインダー、可塑剤、トルエンおよびアル
コール系の溶剤を加え、アルミナ玉石で充分に混合して
スラリーとした。そして、このスラリーを用いて、ドク
ターブレード法により、０．２ｍｍ〜０．５ｍｍの厚み
のグリーンシートを作成した。

【００３６】次に、上記第１の実施例の場合は、銀ペー
ストを導体ペーストとして図１に示した導体パターンを
それぞれ印刷し、次いで、これら導体パターンが印刷さ
れたグリーンシートの厚みを調整するため必要なグリー
ンシートを重ねて図１の構造となるように重ね、積層し
た後、９００℃で焼成した。

【００３７】上記のように構成した積層型誘電体フィル
タ本体の上面、入力端子部６１１、出力端子部６２１を
除く側面、および入力端子部６１２、出力端子部６２２
を除く下面に図２、３に示すように銀電極からなるアー
ス電極７０を印刷し、さらにアース電極７０から絶縁
し、かつ共振素子２１、共振素子２４に各別に対向する
銀電極を入力端子部６１１、出力端子部６２１内に入力
端子５１１、出力端子５２１として印刷し、さらに、ま
た、アース電極７０から絶縁し、かつ入力端子５１１、
出力端子５２１に各別に接続する銀電極を入力端子部６
１２、出力端子部６２２に入力端子５１２、出力端子５
２２として印刷し、印刷した電極を８５０℃で焼きつけ
た。

【００３８】上記の積層型誘電体フィルタにおいて、各
共振素子２１〜２４の幅ｗ₁ を１．５ｍｍ、共振素子２
１〜２４の長さｌ₁ を４ｍｍ、電極３１〜３４の幅ｗ₂
を１．５ｍｍ、電極３１〜３４の長さｌ₂ を０．５ｍ
ｍ、共振素子２１〜２４とそれらとそれぞれ対向する電
極３１〜３４との間隔ｓ₁ を０．３ｍｍとし、入力端子
５１１と共振素子２１との対向面積を３．２ｍｍ² 、出
力端子５２１と共振素子２４との対向面積を３．２ｍｍ
² 、誘電体層１１、１２、１３、１４、１５の厚さをそ
れぞれ０．８ｍｍ、１．６ｍｍ、１．６ｍｍ、１．６ｍ
ｍ、０．８ｍｍとし、誘電体層１１、１２、１３、１
４、１５の長さｌ₃ を４．８ｍｍ、幅ｗ₃ を３．５ｍｍ
としたとき、外形形状は６．４ｍｍ×４．８ｍｍ×３．
５ｍｍであり、中心周波数は１８９０ＭＨｚ、帯域幅は
２５ＭＨｚ、挿入損失は３．５ｄＢ以下であった。

【００３９】次に、本発明の積層型誘電体フィルタの第
２の実施例を説明する。図６は本実施例の模式展開図、
図７は本実施例の斜視図、図８は本実施例の底面図、図
９は本実施例の主要部の構成を示す右側面図、図１０、
図１１はそれぞれ図９のＹ−Ｙ線断面図、Ｘ−Ｘ線断面
図である。

【００４０】図６に示すように、後記する出力端側の共
振素子２１の一部に誘電体層１１を挟んで重なる入力用
電極５１３を誘電体層１６の右側面上に形成する。な
お、誘電体層１６の左側面上にはアース電極７０および
入力端子５１１が後に形成され、誘電体層１６の下面に
はアース電極７０および入力端子５１２が後に形成され
る。

【００４１】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２１を誘電体層１１の右側面上に形成し、さらに
一端部が後記するアース電極７０に接続され、かつ他端
部が共振素子２１の開放端から所定の間隔離れて共振素
子２１と対向する電極３１を誘電体層１１の右側面上に
形成する。共振素子２１が入力端側の共振素子である。

【００４２】後記するアース電極７０に接続される内部
アース電極８１を共振素子２１の開放端側および後記す
る共振素子２２の開放端側に重なるように、誘電体層１
７の右側面上に形成する。

【００４３】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２２を誘電体層１２の右側面上に形成し、さらに
一端部が後記するアース電極７０に接続され、かつ他端
部が共振素子２２の開放端から所定の間隔離れて共振素
子２２とそれぞれ対向する電極３２を誘電体層１２の右
側面上に形成する。

【００４４】後記するアース電極７０に接続される内部
アース電極８２を、共振素子２２の開放端側および後記
する共振素子２３の開放端側に重なるように誘電体層１
８の右側面上に形成する。

【００４５】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２３を誘電体層１３の右側面上に形成し、さらに
一端部が後記するアース電極７０に接続され、かつ他端
部が共振素子２３の開放端から所定の間隔離れて共振素
子２３とそれぞれ対向する電極３３を誘電体層１３の右
側面上に形成する。

【００４６】後記するアース電極７０に接続される内部
アース電極８３を、共振素子素子２３の開放端側および
後記する共振素子２４の開放端側に重なるように誘電体
層１９の右側面上に形成する。

【００４７】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２４を誘電体層１４の右側面上に形成し、さらに
一端部が後記するアース電極７０に接続され、かつ他端
部が共振素子２４の開放端から所定の間隔離れて共振素
子２４と対向する電極３４を誘電体層１４の右側面上に
形成する。共振素子２４が出力端側の共振素子である。

【００４８】出力端側の共振素子２４の一部に誘電体層
１１０を挟んで重なる出力用電極５２３を誘電体層１１
０の右側面上に形成する。

【００４９】誘電体層１１０の右側面上に、右側面にア
ース電極７０および出力端子５２１が形成され、下面に
アース電極７０および出力端子５２２が形成される誘電
体層１５を積層し、誘電体層１６、１１、１７、１２、
１８、１３、１９、１４、１１０、１５を一体に構成し
て積層体５００を形成する。

【００５０】図７、８に示すように、積層体５００の上
面、入力端子部６１１、出力端子部６２１を除く側面、
および入力端子部６１２、出力端子部６２２を除く下面
にアース電極７０を形成する。さらに積層体５００の側
面の入力端子部６１１内に、アース電極７０と絶縁さ
れ、かつ入力用電極５１３と接続される入力端子５１１
を形成する。そして、積層体５００の下面の入力端子部
６１２内にもアース電極７０と絶縁され、かつ入力端子
５１１および入力用電極５１３に接続される入力端子５
１２を形成する。また同様に、積層体５００の側面の出
力端子部６２１内に、アース電極７０および入力端子５
１１、５１２と絶縁され、かつ出力用電極５２３と接続
される出力端子５２１を形成する。そして、積層体５０
０の下面の出力端子部６２２内にも、アース電極７０お
よび入力端子５１１、５１２と絶縁され、かつ出力端子
５２１および出力用電極５２３に接続される出力端子５
２２を形成する。

【００５１】なお、本実施例においても、入力用電極５
１３および出力用電極５２３にそれぞれ接続される入力
端子５１２、出力端子５２２を積層体５００の下面に設
けているから、下面を下にしてフィルタを実装する際に
は表面実装に適した構造となっている。

【００５２】また、本実施例において、入力用電極５１
３および出力用電極５２３を積層体５００の内部に設け
ているのは次の理由による。すなわち、両端の共振素子
２１、２４とアース電極７０との間の誘電体層が薄い
と、フィルタのＱが低下して、フィルタの挿入損失が増
加するから、両端の共振素子２１、２４とアース電極７
０との距離はある程度大きくする必要がある。そして、
このような状態で、入力端子５１１、出力端子５２１を
積層体の表面にのみ設けた構造とすると、入力端子５１
１、出力端子５２１と両端の共振素子２１、２４との距
離が大きくなり、これらの間に形成される静電容量１１
１、１１２の容量値が小さくなり、リップルが大きくな
ってしまう。そこで、入力用電極５１３、出力用電極５
２３を積層体５００の内部に設け、これらの電極と両端
の共振素子２１、２４との距離を小さくすることによっ
て、これらの間に形成される静電容量１１１、１１２の
容量値を大きくすることができ、リップルを小さくする
ことができる。

【００５３】また、本実施例において、入力用電極５１
３、出力用電極５２３を積層体５００の内部に設けてい
るにもかかわらず、積層体５００の表面に、これらの入
力用電極５１３および出力用電極５２３とそれぞれ接続
される入力端子５１１、出力端子５２１を設けているの
は、次の理由による。すなわち、これらの入力端子５１
１、出力端子５２１を積層体の側面に設けることによ
り、実装時に半田がこれらの入力端子５１１、出力端子
５２１に沿って這い上がり、フィルタの実装がより確実
なものとなるからである。

【００５４】本実施例においては、共振素子２１と入力
用電極５１３との間には誘電体層１１を挟んで重なり部
分があって、誘電体層１１を含む重なり部分において静
電結合された状態となっている。この静電容量を静電容
量１１１とする。共振素子２４と出力用電極５２３との
間にも誘電体層１１０を挟んで重なり部分があって、誘
電体層１１０を含む重なり部分において静電結合された
状態となっている。この静電容量を静電容量１１２とす
る。

【００５５】さらに、共振素子２１、２２、２３、２４
の開放端と電極３１、３２、３３、３４との間には、そ
れぞれ静電容量１２１、１２２、１２３、１２４が形成
されている。

【００５６】さらに、共振素子２１と内部アース電極８
１との間には静電容量１４２が形成され、共振素子２２
と内部アース電極８１、８２との間には静電容量１４
３、１４４がそれぞれ形成され、共振素子２３と内部ア
ース電極８２、８３との間には静電容量１４５、１４６
がそれぞれ形成され、共振素子２４と内部アース電極８
３との間には静電容量１４７が形成されている。

【００５７】そして、これらの静電容量１２１〜１２
４、１４２〜１４７が存在することによって、共振素子
２１と共振素子２２はインダクタンス１３１によって、
共振素子２２と共振素子２３はインダクタンス１３２に
よって、共振素子２３と共振素子２４はインダクタンス
１３３によってそれぞれ結合され、コムライン型のフィ
ルタを構成している。

【００５８】図１２には、上記のように構成された積層
型誘電体フィルタの等価回路を示している。

【００５９】次に、本実施例において用いられた内部ア
ース電極８１〜８３の作用効果について説明する。

【００６０】先ず、図１３に示すように、コムライン型
の２つの共振素子３２１、３２２が存在する場合を考え
る。共振素子３２１、３２２の電気長はともにθであ
る。図１４は図１３のコムライン型の配線の等価回路図
である。ここで共振素子３２１、３２２の偶モードのイ
ンピーダンスをＺ_e とし、奇モードのインピーダンスを
Ｚ₀ とすると、共振素子３２１、３２２を分布定数的に
結合する分布定数素子３２３の特性インピーダンスＺ_C
は

【００６１】

【数１】

【００６２】となる。さらにこの特性インピーダンスＺ
_C のラインの開放側からみたインピーダンスＺは、Ｚ＝
ｊＺ_C tan θと表される。

【００６３】図１５はこのインピーダンスＺのリアクタ
ンスＺ_C tan θと電気長θとの関係を示したものであ
る。θ＝９０°（すなわち、１／４波長）では分布定数
素子３２３のリアクタンスＺ_C tan θが∞となり、共振
素子３２１、３２２の間には、結合が存在しないことが
わかる。次に、電気長θが１／４波長よりも短くなれ
ば、すなわち、０＜θ＜９０°の場合においては、tan
θが有限の値となり、分布定数素子３２３のリアクタン
スＺ_C tan θも有限の値となり、共振素子３２１、３２
２が結合するようになり、θの値が小さいほどリアクタ
ンスＺ_C tan θが小さくなり、強く結合するようにな
る。そして、この場合、すなわち、０＜θ＜９０°の場
合はＺ_C tan θの値が正だから、分布定数素子３２３は
インダクタンスとして表されることになる。

【００６４】ここで、もう一度図６、９〜１０を参照す
れば、内部アース電極８１〜８３を部分的に共振素子２
１〜２４の開放端側に追加したことにより、共振素子２
１〜２４の開放端側であって、内部アース電極８１〜８
３と重なった部分はよりアースに近くなり、アースとの
結合が強くなるから、内部アース電極８１〜８３と重な
った部分の共振素子２１〜２４同士の結合が弱くなる。
従って、共振素子２１〜２４同士の結合は内部アース電
極８１〜８３と重ならない部分で主として結合するよう
になる。このことは、共振素子２１〜２４の結合電気長
θが、実質的には内部アース電極８１〜８３と重ならな
い部分の長さと等しくなることを意味する。このように
共振素子２１〜２４の結合電気長θが短くなれば、共振
素子２１〜２４同士を結合する分布定数素子３２３のリ
アクタンスＺ_C tan θも小さくなるから、共振素子２１
〜２４同士がより強く結合するようになり、フィルタ特
性の広帯域化が図られるようになる。

【００６５】また、電極３１〜３４を設けているから共
振素子２１〜２４とアースとの間には静電容量１２１〜
１２４がそれぞれ加わっているが、さらに、内部アース
電極８１〜８３を設けることにより、共振素子２１と内
部アース電極８１との間には静電容量１４２が形成さ
れ、共振素子２２と内部アース電極８１、８２との間に
は静電容量１４３、１４４がそれぞれ形成され、共振素
子２３と内部アース電極８２、８３との間には静電容量
１４５、１４６がそれぞれ形成され、共振素子２４と内
部アース電極８３との間には静電容量１４７が形成さ
れ、これらの静電容量も共振素子２１〜２４とアースと
の間にそれぞれ付加されることになる。従って、図１２
に示す並列共振回路の静電容量は共振素子２１〜２４を
等価交換したときの静電容量２１１、２２１、２３１、
２４１と、これらの付加された静電容量との和からなる
合成静電容量となって、共振周波数を同一とすれば、並
列共振回路のインダクタンスは小さくて済むことにな
る。従って、共振素子２１〜２４の長さもより短くな
り、積層型誘電体フィルタの全体の長さも短くなる。

【００６６】次に、本実施例の積層型誘電体フィルタの
製造方法について説明する。本実施例においても、第１
の実施例において使用したグリーンシートを用い、銀ペ
ーストを導体ペーストとして図６に示した導体パターン
をそれぞれ印刷し、次いで、これらに導体パターンが印
刷されたグリーンシートの厚みを調整するために必要な
グリーンシートを重ねて図６の構造となるように積層し
た後、９００℃で焼成した。

【００６７】上記のように構成した積層型誘電体フィル
タの本体の上面、入力端子部６１１、出力端子部６２１
を除く側面、および入力端子部６１２、出力端子部６２
２を除く下面に、図７、８に示すように銀電極からなる
アース電極７０を印刷し、さらにアース電極７０から絶
縁し、かつ入力用電極５１３、出力用電極５２３に各別
に接続する銀電極を入力端子部６１２、出力端子部６２
２内に入力端子５１２、出力端子５２２として印刷し、
さらに、また、アース電極７０から絶縁し、かつ入力端
子５１２、出力端子５２２に各別に接続する銀電極を入
力端子部６１１、出力端子部６２１内に、入力端子５１
１、出力端子５２１として印刷し、印刷した電極を８５
０℃で焼きつけた。

【００６８】上記構成の積層型誘電体フィルタにおい
て、内部アース電極８１、８２の幅ｗ ₃ を１．５ｍｍ、
内部アース電極８１〜８３の長さｌ₄ を１．８ｍｍ、内
部アース電極８１と各共振素子２１、２２との対向面積
を１．５ｍｍ² 、内部アース電極８２と各共振素子２
２、２３との対向面積を１．５ｍｍ² 、内部アース電極
８３と各共振素子２３、２４との対向面積を１．５ｍｍ
² 、誘電体層１６、１１、１７、１２、１８、１３、１
９、１４、１１０、１５の厚さをそれぞれ０．６ｍｍ、
０．２ｍｍ、０．８ｍｍ、０．８ｍｍ、０．８ｍｍ、
０．８ｍｍ、０．８ｍｍ、０．８ｍｍ、０．２ｍｍ、
０．６ｍｍとし、入力用電極５１３と共振素子２１との
対向面積を０．８ｍｍ² 、出力用電極５２３と共振素子
２４との対向面積を０．８ｍｍ² とし、他は第１の実施
例と同様に構成した場合、中心周波数を第１の実施例と
同じ１８９０ＭＨｚとするには共振素子の長さｌ₁ を
３．３ｍｍとすればよく、第１の実施例においては４ｍ
ｍであったのに比べて０．７ｍｍ短くなっている。そし
て積層型誘電体フィルタ自体の長さｌ₃ も第１の実施例
が４．８ｍｍであったのに比べて４．１ｍｍと短くなっ
た。なお、この場合、内部アース電極８１〜８３から露
出している部分の共振素子の長さｌ₅ は２．３ｍｍであ
り、外形形状は６．４ｍｍ×４．１ｍｍ×３．５ｍｍで
あった。さらに、帯域幅も９０ＭＨｚであり、第１の実
施例よりも広かった。このように、第２の実施例におい
ては、帯域幅が大幅に改善され、積層型誘電体フィルタ
自体の寸法もより小さくなっていることがわかる。な
お、本実施例において、挿入損失は２．９ｄＢ以下であ
った。

【００６９】次に、本発明の積層型誘電体フィルタの第
３の実施例を説明する。図１６は本実施例の模式展開
図、図１７は本実施例の主要部の構成を示す右側面平面
図、図１８、図１９はそれぞれ図１６のＸ−Ｘ線、Ｙ−
Ｙ線断面図である。

【００７０】本実施例においては、共振素子２１、２４
のみを使用し、２段のフィルタ構成となっている点、お
よび共振素子２１、２４間の内部アース電極８４が共振
素子２１、２４の接地側に重なるように設けられている
点が第２の実施例と異なるが他の構成は第２の実施例と
同様である。

【００７１】本実施例においては、共振素子２１と入力
用電極５１３間には誘電体層１１を挟んで重なり部分が
あって、誘電体層１１を含む重なり部分において静電結
合された状態となっている。この静電容量を静電容量１
１１とする。共振素子２４と出力用電極５２３間にも誘
電体層１１０を挟んで重なり部分があって、誘電体層１
１０を含む重なり部分において静電結合された状態とな
っている。この静電容量を静電容量１１２とする。

【００７２】さらに、共振素子２１、２４の開放端と電
極３１、３４との間には、それぞれ静電容量１２１、１
２４が形成されている。そして、本実施例においては、
内部アース電極８４が存在することによって、共振素子
２１と共振素子２４は静電容量１５１によって結合さ
れ、コムライン型のフィルタを構成している。

【００７３】図２０には、上記のように構成された積層
型誘電体フィルタの等価回路を示している。

【００７４】次に、本実施例において用いられた内部ア
ース電極８４の作用効果について説明する。

【００７５】先ず、図２１に示すように、コムライン型
の２つの共振素子３２１、３２２が存在する場合を考え
る。共振素子３２１、３２２の電気長はともにθであ
る。図２２は図２１のコムライン型の配線の等価回路図
である。ここで共振素子３２１、３２２の偶モードのイ
ンピーダンスをＺ_e とし、奇モードのインピーダンスを
Ｚ₀ とすると、共振素子３２１、３２２を分布定数的に
結合する分布定数素子３２３の特性インピーダンスＺ_C
は

【００７６】

【数２】

【００７７】となる。さらにこの特性インピーダンスＺ
_C のラインの開放側からみたインピーダンスＺは、Ｚ＝
−ｊＺ_C cot θと表される。

【００７８】図２３はこのインピーダンスＺのリアクタ
ンス−Ｚ_C cot θと電気長θとの関係を示したものであ
る。θ＝９０°（すなわち、１／４波長）では分布定数
素子３２３のリアクタンス−Ｚ_C cot θが０となり、共
振素子３２１、３２２の間には、結合が存在しないこと
がわかる。次に、電気長θが１／４波長よりも短くなれ
ば、すなわち、０＜θ＜９０°の場合においては、cot
θが有限の値となり、分布定数素子３２３のリアクタン
ス−Ｚ_C cot θも有限の値となり、共振素子３２１、３
２２が結合するようになる。そして、この場合、すなわ
ち、０＜θ＜９０°の場合は−Ｚ_C cot θの値が負だか
ら、分布定数素子３２３は静電容量として表されること
になる。

【００７９】ここで、もう一度図１６〜２０を参照すれ
ば、内部アース電極８４を部分的に共振素子２１、２４
の接地側に追加したことにより、共振素子２１、２４の
接地側であって、内部アース電極８４と重なった部分は
よりアースに近くなり、アースとの結合が強くなるか
ら、内部アース電極８４と重なった部分の共振素子２
１、２４間の結合が弱くなる。従って、共振素子２１、
２４間の結合は内部アース電極８４と重ならない部分で
主として結合するようになる。このことは、共振素子２
１、２４の結合電気長θが、実質的には内部アース電極
８４と重ならない部分の長さと等しくなることを意味す
る。このように共振素子２１、２４の結合電気長θが短
くなれば、共振素子２１、２４間がより強く結合するよ
うになり、フィルタ特性の広帯域化が図られるようにな
る。

【００８０】次に、本実施例の積層型誘電体フィルタの
製造方法について説明する。本実施例においても、第１
の実施例において使用したグリーンシートを用い、銀ペ
ーストを導体ペーストとして、図１６に示した導体パタ
ーンをそれぞれ印刷し、次いで、これら導体パターンが
印刷されたグリーンシートの厚みを調整するために必要
なグリーンシートを重ねて図１６の構造となるように積
層した後、９００℃で焼成した。

【００８１】上記のように構成した積層型誘電体フィル
タ本体の上面、入力端子部６１１、出力端子部６２１を
除く側面、および入力端子部６１２、出力端子部６２２
を除く下面に、図７、８に示すように銀電極からなるア
ース電極７０を印刷し、さらに、アース電極７０から絶
縁し、かつ入力用電極５１３、出力用電極５２３に各別
に接続する銀電極を入力端子部６１２、出力端子部６２
２内に、入力端子５１２、出力端子５２２として印刷
し、さらにまた、アース電極７０から絶縁し、かつ入力
端子５１２、出力端子５２２に各別に接続する銀電極を
入力端子部６１１、出力端子部６２１に入力端子５１
１、出力端子５２１として印刷し、印刷した電極を８５
０℃で焼きつけた。

【００８２】上記構成の積層型誘電体フィルタにおい
て、誘電体層１１６の厚さを０．８ｍｍ、内部アース電
極８４の長さｌ₆ を１５ｍｍ² とし、他は第２の実施例
と同様に構成した場合、外形形状は４．１ｍｍ×３．２
ｍｍ×３．５ｍｍであって、中心周波数は２３８０ＭＨ
ｚ、帯域幅は１２０ＭＨｚ、挿入損失は２．２ｄＢ以下
であった。

【００８３】次に、本発明の積層型誘電体フィルタの第
４の実施例について説明する。第２、第３の実施例にお
いては、積層体５００の内部に設けられた入力用電極５
１３および出力用電極５２３を、積層体５００の下面に
設けられた入力端子５１２および出力端子５２２を介し
て積層体５００の側面に設けられた入力端子５１１およ
び出力端子５２１とそれぞれ接続しているが、本実施例
においては、積層体５００の内部に設けられた入力用電
極および出力用電極を誘電体層中に設けられたビアホー
ルを介して積層体５００の側面に設けられた入力端子お
よび出力端子とそれぞれ接続している。

【００８４】図２４は本実施例の模式展開図、図２５は
本実施例の斜視図、図２６は本実施例の主要部の構成を
示す右側面図、図２７は、図２６のＸ−Ｘ線断面図であ
る。

【００８５】図２４に示すように、後記する入力端側の
共振素子２１の一部に誘電体層１１を挟んで重なる入力
用電極５１５を誘電体層１６の右側面上に形成する。な
お、誘電体層１６の左側面上にはアース電極７０および
入力端子５１１が後に形成され、誘電体層１６の下面に
はアース電極７０が後に形成される。また、誘電体層１
６内に入力用電極５１５と入力端子５１１を接続するビ
アホール５１６を形成する。

【００８６】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振端子２１を誘電体層１１の右側面上に形成し、さらに
一端部が後記するアース電極７０に接続され、かつ他端
部が共振素子２１の解放端から所定の間隔離れて共振素
子２１と対向する電極３１を誘電体層１１の右側面上に
形成する。共振素子２１が入力端側の共振素子である。

【００８７】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２４を誘電体層１４の右側面上に形成し、さらに
一端部が後記するアース電極７０に接続され、かつ他端
部が共振素子２４の解放端から所定の間隔離れて共振素
子２４とそれぞれ対向する電極３４を誘電体層１４の右
側面上に形成する。共振素子２４が出力端側の共振素子
である。

【００８８】出力端側の共振素子２４の一部に誘電体層
１１０を挟んで重なる出力用電極５２５を誘電体層１１
０の右側面上に形成する。

【００８９】誘電体層１１０の右側面上に、右側面にア
ース電極７０および出力端子５２１が形成され、下面に
アース電極７０が形成される誘電体層１５を積層し、誘
電体層１６、１１、１４、１１０、１５を一体に構成し
て積層体５００を形成する。なお、誘電体層１５内には
出力用電極５２５と出力端子５２１を接続するビアホー
ル５２６を形成する。

【００９０】図２５に示すように、積層体５００の上
面、入力端子部６１１および出力端子部６２１を除く側
面、ならびに入力端子部６１２および出力端子部６２２
を除く下面にアース電極７０を形成する。さらに積層体
５００の側面の入力端子部６１１内に、アース電極７０
と絶縁され、かつ入力用電極５１５とビアホール５１６
を介して接続される入力端子５１１を形成する。なお、
積層体５００の下面の入力端子部６１２内には入力端子
は形成しない。また同様に、積層体５００の側面の出力
端子部６２１内に、アース電極７０および入力端子５１
１と絶縁され、かつ出力用電極５２５とビアホール５２
６を介して接続される出力端子５２１を形成する。な
お、積層体５００の下面の出力端子部６２２内には出力
端子は形成しない。

【００９１】本実施例においても、入力用電極５１５お
よび出力用電極５２５を積層体５００の内部に設けてい
るから、第２、第３の実施例の場合と同様に、入力用電
極５１５および出力用電極５２５と両端の共振素子２
１、２４との距離を小さくすることができ、これらの間
に形成される静電容量１１１、１１２の容量値を大きく
することができ、その結果リップルを小さくすることが
できる。

【００９２】また、本実施例においても、入力用電極５
１５、出力用電極５２５を積層体５００の内部に設けて
いるにもかかわらず、積層体５００の表面に、これらの
入力用電極５１５および出力用電極５２５とそれぞれビ
アホール５１６、５２６を介して接続される入力端子５
１１、出力端子５２１を設けているのは、これらの入力
端子５１１、出力端子５２１を積層体の側面に設けるこ
とにより、実装時に半田がこれらの入力端子５１１、出
力端子５２１に沿って這い上がり、フィルタの実装がよ
り確実なものとなるからである。

【００９３】なお、本実施例においては、入力用電極５
１５および出力用電極５２５と入力端子５１１および出
力端子５２１とをそれぞれビアホール５１６、５２６を
介して接続しているから、第２、第３の実施例のよう
に、入力用電極５１５および出力用電極５２５と入力端
子５１１および出力端子５２１とをそれぞれ接続するた
めの入力端子５１２および出力端子５２２を積層体５０
０の下面に設ける必要がなくなる。その結果、フィルタ
を実装基板上に実装したときにこれらの端子が実装基板
と接触することによりフィルタの特性に影響を与えると
いう問題を解決できる。すなわち、本実施例のように入
力用電極５１５および出力用電極５２５と入力端子５１
１および出力端子５２１とをそれぞれビアホール５１
６、５２６を介して接続することにより、積層体５００
の下面には入出力端子を設ける必要がなくなるから、積
層体５００の下面に形成する入出力端子をなくするか小
さくできる。従って、実装基板と入出力端子との間の接
触がなくなるか、もしあっても小さくできるので実装基
板の材質等の影響を受けることなく、安定したフィルタ
特性を得ることができるようになる。

【００９４】また、本実施例においても、共振素子２１
と入力用電極５１５との間には誘電体層１１を挟んで重
なり部分があって、誘電体層１１を含む重なり部分にお
いて静電結合された状態となっている。この静電容量を
静電容量１１１とする。共振素子２４と出力用電極５２
５との間にも誘電体層１１０を挟んで重なり部分があっ
て、誘電体層１１０を含む重なり部分において静電結合
された状態となっている。この静電容量を静電容量１１
２とする（図２４乃至図２７参照）。

【００９５】さらに、共振素子２１、２４の開放端と電
極３１、３４との間には、それぞれ静電容量１２１、１
２４が形成されている（図２４乃至図２７参照）。

【００９６】そして、これらの静電容量１２１、１２４
が存在することによって、共振素子２１と共振素子２４
はインダクタンス１３５によって結合され、コムライン
型のフィルタを構成している。

【００９７】図２８には、上記のように構成された積層
型誘電体フィルタの等価回路を示している。

【００９８】次に、本実施例の積層型誘電体フィルタの
製造方法について説明する。本実施例においても、第１
の実施例において使用したグリーンシートを用い、銀ペ
ーストを導体ペーストとして図２４に示した導体パター
ンをそれぞれ印刷し、次いで、これらに導体パターンが
印刷されたグリーンシートの厚みを調整するために必要
なグリーンシートを重ねて図２４の構造となるように積
層した後、９００℃で焼成した。

【００９９】上記のように構成した積層型誘電体フィル
タの本体の上面、入力端子部６１１、出力端子部６２１
を除く側面、および入力端子部６１２、出力端子部６２
２を除く下面に、図２５に示すように銀電極からなるア
ース電極７０を印刷し、さらに、アース電極７０から絶
縁し、かつ入力用電極５１５、出力用電極５２５にビア
ホール５１６、５２６をそれぞれ介して接続する銀電極
を入力端子部６１１、出力端子部６２１内に、入力端子
５１１、出力端子５２１としてそれぞれ印刷し、印刷し
た電極を８５０℃で焼きつけて、本実施例の積層型誘電
体フィルタを製造した。

【０１００】次に、本発明の積層型誘電体フィルタの第
５の実施例について説明する。図２９は本実施例の断面
図である。本実施例においては、共振素子２１、２２、
２４を使用し、３段のフィルタ構成となっており、入力
端側の共振素子２１はビアホール５１６により入力端子
５１１と接続され、出力端側の共振素子２４はビアホー
ル５２６により出力端子５２１と接続されている。

【０１０１】次に、本発明の積層型誘電体フィルタの第
６の実施例について説明する。第１〜第５の実施例にお
いては、コムライン型のフィルタを本発明の実施例とし
て説明したが、本実施例は、インターディジタル型の誘
電体フィルタに関する。

【０１０２】図３０は本実施例の模式展開図であり、図
３１、図３２は本実施例の底面図、図３３は図３０のＺ
−Ｚ線断面図である。

【０１０３】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２１を誘電体層１１の右側面上に形成する。さら
に、一端部が後記するアース電極７０に接続され、かつ
他端部が共振素子２１の開放端から所定の間隔離れて共
振素子２１と対向する電極３１を誘電体層１１の右側面
上に形成する。共振素子２１にはタップ型入力電極５１
４が接続されている。なお、誘電体層１１の左側面上に
は、アース電極７０および入力端子５１１が後に形成さ
れ、誘電体層１１の下面には、アース電極７０および入
力端子５１２が後に形成される。本実施例においても、
入力端子５１２はタップ型入力電極５１４および入力端
子５１１の両方に接続されている。

【０１０４】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２２を誘電体層１２の右側面上に、共振素子２１
とは開放端側および接地側の方向を反対にして設ける。
さらに一端部が後記するアース電極７０に接続され、か
つ他端部が共振素子２２の開放端から所定の間隔離れて
共振素子２２に対向する電極３２を誘電体層１２の右側
面上に形成する。

【０１０５】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２４を、誘電体層１４の右側面上に、共振素子２
２とは開放端側および接地側の方向を反対にして設け
る。さらに、一端部が後記するアース電極７０に接続さ
れ、かつ他端部が共振素子２４の開放端から所定の間隔
離れて共振素子２４に対向する電極３４を誘電体層１４
の右側面上に設ける。共振素子２４にはタップ型出力電
極５２４が接続されている。

【０１０６】誘電体層１４の右側面上に、右側面にアー
ス電極７０および出力端子５２１が形成され、下面にア
ース電極７０および出力端子５２２が形成される誘電体
層１５を積層し、誘電体層１１、１２、１４、１５を一
体に構成して積層体５００を形成する。

【０１０７】図３１、３２に示すように、積層体５００
の上面、入力端子部６１１、出力端子部６２１を除く側
面、および入力端子部６１２、出力端子部６２２を除く
下面にアース電極７０を形成する。さらに、積層体５０
０の側面の入力端子部６１１に、アース電極７０と絶縁
され、かつタップ型入力電極５１４と接続される入力端
子５１１を形成する。そして、積層体５００の下面の入
力端子部６１２内にもアース電極７０と絶縁され、かつ
入力端子５１１およびタップ型入力電極５１４に接続さ
れる入力端子５１２を形成する。また同様に、積層体５
００の側面の出力端子部６２１内に、アース電極７０お
よび入力端子５１１、５１２と絶縁され、かつタップ型
出力電極５２４と接続される出力端子５２１を形成す
る。そして、積層体５００の下面の出力端子部６２２内
にも、アース電極７０および入力端子５１１、５１２と
絶縁され、かつ出力端子５２１およびタップ型出力電極
５２４に接続される出力端子５２２を形成する。

【０１０８】本実施例においては、共振素子２１、２
２、２４をそれらの開放端側と接地側とを互い違いに配
置しているから、共振素子２１、２２、２４間はそれぞ
れインダクタンス１３１、１３４によって結合され、３
段のインターディジタル型フィルタを構成している。

【０１０９】図３４には上記のようにして構成された積
層型誘電体フィルタの等価回路を示している。

【０１１０】次に、本実施例の積層型誘電体フィルタの
製造方法について説明する。本実施例においても、第１
の実施例において使用したグリーンシートを用い、銀ペ
ーストを導体ペーストとして、図３０に示した導体パタ
ーンをそれぞれ印刷し、次いで、これら導体パターンが
印刷されたグリーンシートの厚みを調整するために必要
なグリーンシートを重ねて図３０の構造となるように積
層した後、９００℃で焼成した。

【０１１１】上記のように構成した積層型誘電体フィル
タの上面、入力端子部６１１、出力端子部６２１を除く
側面、および入力端子部６１２、出力端子部６２２を除
く下面に、図３１、３２に示すように銀電極からなるア
ース電極７０を印刷し、さらにアース電極７０から絶縁
し、かつタップ型入力電極５１４、タップ型出力電極５
２４に各別に接続する銀電極を入力端子部６１２、出力
端子部６２２内に、入力端子５１２、出力端子５２２と
して印刷し、さらに、また、アース電極７０から絶縁
し、かつ入力端子５１２、出力端子５２２に各別に接続
する銀電極を入力端子部６１１、出力端子部６２１内
に、入力端子５１１、出力端子５２１として印刷し、印
刷した電極を８５０℃で焼きつけた。

【０１１２】上記構成の積層型誘電体フィルタにおい
て、各共振素子２１、２２、２４の幅ｗ₁ を１．５ｍ
ｍ、各共振素子２１、２２、２４の長さｌ₁ を４ｍｍ、
電極３１、３２、３４の幅ｗ₂ を１．５ｍｍ、長さｌ₂
を０．５ｍｍ、共振素子２１、２２、２４とそれらとそ
れぞれ対向する電極３１、３２、３４との間隔ｓ₃ を
０．３ｍｍ、タップ型入力電極５１４の接地側端部から
の距離ｌ₆ を１．０ｍｍ、タップ型出力電極５２４の接
地側端部からの距離ｌ₇ を１．０ｍｍ、誘電体層１１、
１２、１４、１５の厚さをそれぞれ０．８ｍｍ、１．６
ｍｍ、１．６ｍｍ、０．８ｍｍとしたとき、外形形状は
４．８ｍｍ×４．８ｍｍ×３．５ｍｍであり、中心周波
数は１９８０ＭＨｚ、帯域幅は９０ＭＨｚ、挿入損失は
２．５ｄＢ以下であった。

【０１１３】

【発明の効果】本発明においては、積層型誘電体フィル
タの入力端子および出力端子が、積層型誘電体フィルタ
を実装基板上に実装したときに、複数の共振素子の主面
が、実装基板に対してほぼ垂直となるように構成されて
いるから、実装したときの占有面積を小さくできる。

【０１１４】また、本発明においては、積層型誘電体フ
ィルタの入力端子および出力端子部が、複数の共振素子
の積層方向とほぼ垂直な方向の前記積層型誘電体フィル
タの表面に設けられた第１の部分と、複数の共振素子の
積層方向とほぼ平行な方向の前記積層型誘電体フィルタ
の表面に設けられ、第１の部分と接続された第２の部分
と、をそれぞれ備えるように構成されているから、入力
端子および出力端子の第２の部分を用いて実装基板上に
積層型誘電体フィルタを実装することにより共振素子の
主面が、実装基板に対してほぼ垂直となる。その結果、
実装したときの占有面積を小さくできる。

【０１１５】また、本発明においては、前記複数の共振
素子の積層方向とほぼ垂直な方向の前記積層型フィルタ
の表面に入力端子および出力端子が設けられているか
ら、入力端子および出力端子を実装基板の表面に対して
ほぼ垂直となるように積層型誘電体フィルタを実装基板
上に実装することにより共振素子の主面を実装基板に対
してほぼ垂直にすることができ、実装したときの占有面
積を小さくできるだけでなく、さらに、前記入力端子と
接続された入力用電極を前記複数の共振素子の積層方向
とほぼ垂直な方向に前記複数の共振素子の入力端側共振
素子と静電結合して設け、前記出力端子と接続された出
力用電極を前記複数の共振素子の積層方向とほぼ垂直な
方向に前記複数の共振素子の出力端側共振素子と静電結
合して設けているから、入力端側共振素子と入力用電極
との距離および出力端側共振素子と出力用電極との距離
を小さくすることができ、これらの間に形成される静電
容量の容量値を大きくすることができ、リップルを小さ
くすることができるとともに、入力端側共振素子および
出力端側共振素子と積層型フィルタの表面に設けられる
アース電極との間の誘電体層の厚さを厚く保つこともで
きるからフィルタのＱが低下するのを防止することもで
きる。

【０１１６】さらに、また、本発明においては複数の共
振素子の積層方向と略垂直な方向の前記積層型フィルタ
の表面に入力端子および出力端子が設けられているか
ら、入力端子および出力端子を実装基板の表面に対して
略垂直となるように積層型誘電体フィルタを実装基板上
に実装することにより共振素子の主面を実装基板に対し
て略垂直にすることができ、実装したときの専有面積を
小さくできるだけでなく、さらに、本発明においては、
前記複数の共振素子の積層方向と略垂直な方向の前記積
層型誘電体フィルタの表面に設けられた入力端子が、前
記複数の共振素子の入力端側共振素子と静電結合された
入力用電極とビアホールを介して接続されまたは前記複
数の共振素子の入力端側共振素子とビアホールを介して
直接接続され、前記複数の共振素子の積層方向と略垂直
な方向の前記積層型誘電体フィルタの表面に設けられた
出力端子が、前記複数の共振素子の出力端側共振素子と
静電結合された出力用電極とビアホールを介して接続さ
れまたは前記複数の共振素子の出力端側共振素子とビア
ホールを介して直接接続されているから、入力用電極と
入力端子とを接続するための端子および出力用電極と出
力端子とを接続するための端子または入力端側共振素子
と入力端子とを接続するための端子および出力端側共振
素子と出力端子とを接続する端子を積層型誘電体フィル
タの下面に設ける必要がなくなるから、これらの下面に
形成する端子をなくするか、小さくできるので積層型誘
電体フィルタを実装基板上に実装したときにこれらの端
子が実装基板と接触することによりフィルタの特性に影
響を与えるという問題を解決できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の積層型誘電体フィルタ
の模式展開図である。

【図２】本発明の第１の実施例の積層型誘電体フィルタ
の斜視図である。

【図３】本発明の第１の実施例の積層型誘電体フィルタ
の底面図である。

【図４】図１のＸ−Ｘ線断面図である。

【図５】本発明の第１の実施例の積層型誘電体フィルタ
の等価回路図である。

【図６】本発明の第２の実施例の積層型誘電体フィルタ
の模式展開図である。

【図７】本発明の第２の実施例の積層型誘電体フィルタ
の斜視図である。

【図８】本発明の第２の実施例の積層型誘電体フィルタ
の底面図である。

【図９】本発明の第２の実施例の積層型誘電体フィルタ
の主要部の構成を示す平面図である。

【図１０】図９のＹ−Ｙ線断面図である。

【図１１】図９のＸ−Ｘ線断面図である。

【図１２】本発明の第２の実施例の積層型誘電体フィル
タの等価回路図である。

【図１３】コムライン型の共振素子を説明するための図
である。

【図１４】図１３の配線の等価回路図である。

【図１５】図１４の等価回路図における分布定数素子３
２３のインピーダンスのリアクタンスと電気長との関係
を示す図である。

【図１６】本発明の第３の実施例の積層型誘電体フィル
タの模式展開図である。

【図１７】本発明の第３の実施例の積層型誘電体フィル
タの主要部の構成を示す平面図である。

【図１８】図１７のＸ−Ｘ線断面図である。

【図１９】図１７のＹ−Ｙ線断面図である。

【図２０】本発明の第３の実施例の積層型誘電体フィル
タの等価回路図である。

【図２１】コムライン型の共振素子を説明するための図
である。

【図２２】図２１の配線の等価回路図である。

【図２３】図２２の等価回路図における分布定数素子３
２３のインピーダンスのリアクタンスと電気長との関係
を示す図である。

【図２４】本発明の第４の実施例の積層型誘電体フィル
タの模式展開図である。

【図２５】本発明の第４の実施例の積層型誘電体フィル
タの斜視図である。

【図２６】本発明の第４の実施例の積層型誘電体フィル
タの主要部の構成を示す平面図である。

【図２７】図２６のＸ−Ｘ線断面図である。

【図２８】本発明の第４の実施例の積層型誘電体フィル
タの等価回路図である。

【図２９】本発明の第５の実施例の積層型誘電体フィル
タの断面図である。

【図３０】本発明の第６の実施例の積層型誘電体フィル
タの模式展開図である。

【図３１】本発明の第６の実施例の積層型誘電体フィル
タの斜視図である。

【図３２】本発明の第６の実施例の積層型誘電体フィル
タの底面図である。

【図３３】図３０のＺ−Ｚ線断面図である。

【図３４】本発明の第６の実施例の積層型誘電体フィル
タの等価回路図である。

【図３５】本発明者らが案出した従来の積層型誘電体フ
ィルタの等価回路図である。

【図３６】本発明者らが案出した従来の積層型誘電体フ
ィルタの斜視図である。

【図３７】本発明者らが案出した従来の積層型誘電体フ
ィルタの等価回路図である。

【符号の説明】

２１、２２、２３、２４…共振素子 １１〜１９、１１０…誘電体層 ５１１、５１２…入力端子 ５２１、５２２…出力端子 ５１３、５１５…入力用電極 ５２３、５２５…出力用電極

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−284501（ＪＰ，Ａ) 特開 昭58−105602（ＪＰ，Ａ) 実開 平３−113502（ＪＰ，Ｕ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】複数の共振素子が積層された積層型誘電体
   フィルタにおいて、 前記積層型誘電体フィルタの表面のうち、前記複数の共
   振素子の積層方向と略垂直な方向の面に設けられた入力
   端子と、 前記複数の共振素子の積層方向と略垂直な方向であっ
   て、前記複数の共振素子のうちの入力端側共振素子と前
   記入力端子との間に形成され、かつ、前記入力端子と接
   続され、前記入力端側共振素子と静電結合された入力用
   電極と、 前記積層型誘電体フィルタの表面のうち、前記複数の共
   振素子の積層方向と略垂直な方向の面に設けられた出力
   端子と、 前記複数の共振素子の積層方向と略垂直な方向であっ
   て、前記複数の共振素子のうちの出力端側共振素子と前
   記出力端子との間に形成され、かつ、前記出力端子と接
   続され、前記出力端側共振素子と静電結合された出力用
   電極とを有する ことを特徴とする積層型誘電体フィル
   タ。
2. 【請求項２】請求項１記載の積層型誘電体フィルタにお
   いて、 前記積層型誘電体フィルタを実装基板上に実装したと
   き、前記共振素子の主面が前記実装基板に対してほぼ垂
   直となるように、前記入力端子及び出力端子が構成され
   ていることを特徴とする積層型誘電体フィルタ。
3. 【請求項３】請求項１又は２記載の積層型誘電体フィル
   タにおいて、 前記入力端子及び出力端子は、 前記複数の共振素子の積層方向とほぼ垂直な方向の前記
   積層型誘電体フィルタの表面に設けられた第１の部分
   と、 前記複数の共振素子の積層方向とほぼ平行な方向の前記
   積層型誘電体フィルタの表面に設けられ、前記第１の部
   分と接続された第２の部分とをそれぞれ 備えていること
   を特徴とする積層型誘電体フィルタ。
4. 【請求項４】複数の共振素子が積層された積層型誘電体
   フィルタにおいて、 前記複数の共振素子の積層方向と略垂直な方向の前記積
   層型誘電体フィルタの表面に設けられた入力端子が、前
   記複数の共振素子の入力端側共振素子と静電結合された
   入力用電極とビアホールを介して接続され、 前 記複数の共振素子の積層方向と略垂直な方向の前記積
   層型誘電体フィルタの表面に設けられた出力端子が、前
   記複数の共振素子の出力端側共振素子と静電結合された
   出力用電極とビアホールを介して接続されていることを
   特徴とする積層型誘電体フィルタ。