JP2856118B2 - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JP2856118B2 JP2856118B2 JP7234551A JP23455195A JP2856118B2 JP 2856118 B2 JP2856118 B2 JP 2856118B2 JP 7234551 A JP7234551 A JP 7234551A JP 23455195 A JP23455195 A JP 23455195A JP 2856118 B2 JP2856118 B2 JP 2856118B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- signal
- delay
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に関し、特にコンピュ
ータ等の同期回路に用いられるディジタルＰＬＬ回路に
関する。
Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に関し、特にコンピュ
ータ等の同期回路に用いられるディジタルＰＬＬ回路に
関する。
【０００２】
【従来の技術】従来のディジタルＰＬＬ回路は、図２に
示されているように、基準信号（ＲＥＦ）７に対するタ
イミング信号（ＴＩＭ）８の位相の進み／遅れを検出す
る位相検出回路（Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ）１
と、この検出出力であるカウントアップダウンモード信
号９に応じたカウント値を出力するカウンタ（ｃｏｕｎ
ｔｅｒ）５と、この出力カウント値に応じてタイミング
信号８を遅延させて送出するディジタル遅延可変回路６
とを含んで構成されている。
示されているように、基準信号（ＲＥＦ）７に対するタ
イミング信号（ＴＩＭ）８の位相の進み／遅れを検出す
る位相検出回路（Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ）１
と、この検出出力であるカウントアップダウンモード信
号９に応じたカウント値を出力するカウンタ（ｃｏｕｎ
ｔｅｒ）５と、この出力カウント値に応じてタイミング
信号８を遅延させて送出するディジタル遅延可変回路６
とを含んで構成されている。
【０００３】かかる構成において、位相検出回路１は入
力される基準信号７に対するタイミング信号８の位相の
進み／遅れに応じて“１”及び“０”のいずれかの論理
信号を出力する。すると、この検出出力がカウントアッ
プダウンモード信号９としてカウンタ５に入力される。
力される基準信号７に対するタイミング信号８の位相の
進み／遅れに応じて“１”及び“０”のいずれかの論理
信号を出力する。すると、この検出出力がカウントアッ
プダウンモード信号９としてカウンタ５に入力される。
【０００４】このカウンタ５の出力カウント値は遅延可
変回路６に入力される。遅延可変回路６はカウンタ５の
出力カウント値に応じて出力信号であるタイミング信号
８の遅延量を変化させ、その結果が位相検出回路１にフ
ィードバックされる。
変回路６に入力される。遅延可変回路６はカウンタ５の
出力カウント値に応じて出力信号であるタイミング信号
８の遅延量を変化させ、その結果が位相検出回路１にフ
ィードバックされる。
【０００５】
【発明が解決しようとする課題】上述した従来のＰＬＬ
回路では、基準信号とタイミング信号との位相を調整す
る場合に、最小調整単位幅のジッタがタイミング信号に
のるという欠点がある。すなわち、カウンタ５の出力カ
ウント値に応じてディジタル遅延可変回路６が基準信号
７を遅延させてタイミング信号８として送出するのであ
るが、この最小調整単位のジッタがタイミング信号に生
じる場合がある。
回路では、基準信号とタイミング信号との位相を調整す
る場合に、最小調整単位幅のジッタがタイミング信号に
のるという欠点がある。すなわち、カウンタ５の出力カ
ウント値に応じてディジタル遅延可変回路６が基準信号
７を遅延させてタイミング信号８として送出するのであ
るが、この最小調整単位のジッタがタイミング信号に生
じる場合がある。
【０００６】ＰＬＬ回路に関する公知技術として特開平
１―３０３９３１号公報、特開平３―６０５２４号公報
及び特開平４―４３７１６号公報があるが、これら公報
に記載されている技術によっては上記の欠点を解決する
ことはできない。
１―３０３９３１号公報、特開平３―６０５２４号公報
及び特開平４―４３７１６号公報があるが、これら公報
に記載されている技術によっては上記の欠点を解決する
ことはできない。
【０００７】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は出力信号に位
相調整単位幅のジッタが生じることのないＰＬＬ回路を
提供することである。
るためになされたものであり、その目的は出力信号に位
相調整単位幅のジッタが生じることのないＰＬＬ回路を
提供することである。
【０００８】
【課題を解決するための手段】本発明によるＰＬＬ回路
は、基準信号に対する出力信号の位相の進み／遅れを検
出する第１の位相検出手段と、この検出結果に応じて前
記基準信号を所定調整時間単位で調整する位相調整手段
と、前記検出結果が所定範囲内であるとき前記位相調整
手段の位相調整動作を抑止する制御手段とを含み、前記
位相調整手段の出力を前記出力信号とするＰＬＬ回路で
あって、前記制御手段は、前記出力信号を前記位相調整
手段における単位調整時間と同一の時間遅延させる遅延
手段と、前記基準信号に対する前記遅延手段からの遅延
信号の位相の進み／遅れを検出する第２の位相検出手段
と、前記第１の位相検出手段の検出結果と前記第２の位
相検出手段の検出結果とが一致していないとき前記位相
調整手段の位相調整動作を抑止する抑止手段とを含むこ
とを特徴とする。
は、基準信号に対する出力信号の位相の進み／遅れを検
出する第１の位相検出手段と、この検出結果に応じて前
記基準信号を所定調整時間単位で調整する位相調整手段
と、前記検出結果が所定範囲内であるとき前記位相調整
手段の位相調整動作を抑止する制御手段とを含み、前記
位相調整手段の出力を前記出力信号とするＰＬＬ回路で
あって、前記制御手段は、前記出力信号を前記位相調整
手段における単位調整時間と同一の時間遅延させる遅延
手段と、前記基準信号に対する前記遅延手段からの遅延
信号の位相の進み／遅れを検出する第２の位相検出手段
と、前記第１の位相検出手段の検出結果と前記第２の位
相検出手段の検出結果とが一致していないとき前記位相
調整手段の位相調整動作を抑止する抑止手段とを含むこ
とを特徴とする。
【０００９】
【発明の実施の形態】本発明の作用は以下の通りであ
る。
る。
【００１０】基準信号に対する出力信号の位相の進み／
遅れを検出する。この検出結果に応じて前記基準信号を
所定調整時間単位で調整し、この位相調整出力を出力信
号とする。位相の進み／遅れの検出結果が所定範囲内で
あるとき位相調整動作を抑止する。
遅れを検出する。この検出結果に応じて前記基準信号を
所定調整時間単位で調整し、この位相調整出力を出力信
号とする。位相の進み／遅れの検出結果が所定範囲内で
あるとき位相調整動作を抑止する。
【００１１】次に、本発明の実施例について図面を参照
して説明する。
して説明する。
【００１２】図１は本発明によるＰＬＬ回路の一実施例
の構成を示すブロック図であり、図２と同等部分は同一
符号により示されている。
の構成を示すブロック図であり、図２と同等部分は同一
符号により示されている。
【００１３】図において、本発明の実施例によるＰＬＬ
回路は、共通の基準信号を入力として位相検出判定を行
う２つの全く等価な位相検出回路１及び２を含む構成で
ある。そして、位相検出回路１には位相調整を行うタイ
ミング信号８を入力し、位相検出回路２にはそのタイミ
ング信号を遅延回路（ΔＴ）３で最小調整単位幅に相当
する時間だけ遅らせた信号を入力する。また、２つの位
相検出回路１及び２の判定出力の排他的論理和をとって
一致／不一致を判断する排他的論理和回路４を設け、そ
の出力をタイミング信号８の位相を調整するカウンタ５
及び遅延可変回路６のカウンタホールド信号１０とす
る。
回路は、共通の基準信号を入力として位相検出判定を行
う２つの全く等価な位相検出回路１及び２を含む構成で
ある。そして、位相検出回路１には位相調整を行うタイ
ミング信号８を入力し、位相検出回路２にはそのタイミ
ング信号を遅延回路（ΔＴ）３で最小調整単位幅に相当
する時間だけ遅らせた信号を入力する。また、２つの位
相検出回路１及び２の判定出力の排他的論理和をとって
一致／不一致を判断する排他的論理和回路４を設け、そ
の出力をタイミング信号８の位相を調整するカウンタ５
及び遅延可変回路６のカウンタホールド信号１０とす
る。
【００１４】位相検出回路１は入力される基準信号７に
対するタイミング信号８の位相の進み／遅れに応じて
“１”か“０”の論理信号をカウントアップダウンモー
ド信号９として出力し、このカウントアップダウンモー
ド信号９がカウンタ５に入力される。一方、位相検出回
路２は位相検出回路１と全く等価な回路であり、タイミ
ング信号を遅延回路３で遅延させた信号と基準信号７と
が入力されている。
対するタイミング信号８の位相の進み／遅れに応じて
“１”か“０”の論理信号をカウントアップダウンモー
ド信号９として出力し、このカウントアップダウンモー
ド信号９がカウンタ５に入力される。一方、位相検出回
路２は位相検出回路１と全く等価な回路であり、タイミ
ング信号を遅延回路３で遅延させた信号と基準信号７と
が入力されている。
【００１５】位相検出回路１及び位相検出回路２の両出
力は排他的論理和回路４に入力され、その出力はカウン
タホールド信号１０としてカウンタ５に入力される。カ
ウンタ５の出力カウント値は遅延可変回路６に入力さ
れ、この出力カウント値に応じてタイミング信号８の遅
延量が変化制御される。
力は排他的論理和回路４に入力され、その出力はカウン
タホールド信号１０としてカウンタ５に入力される。カ
ウンタ５の出力カウント値は遅延可変回路６に入力さ
れ、この出力カウント値に応じてタイミング信号８の遅
延量が変化制御される。
【００１６】ここで、遅延回路３の遅延量（遅延時間）
は、この遅延可変回路６の最小可変遅延量、すなわち最
小調整単位時間と同一とする。この遅延回路３の遅延量
を最小調整単位時間よりも大きくしても良いが、あまり
大きくすると本来のＰＬＬ回路の動作が行われなくな
る。なお、遅延可変回路６における単位調整時間はピコ
秒オーダである。
は、この遅延可変回路６の最小可変遅延量、すなわち最
小調整単位時間と同一とする。この遅延回路３の遅延量
を最小調整単位時間よりも大きくしても良いが、あまり
大きくすると本来のＰＬＬ回路の動作が行われなくな
る。なお、遅延可変回路６における単位調整時間はピコ
秒オーダである。
【００１７】かかる構成からなる本実施例のＰＬＬ回路
の動作について説明する。
の動作について説明する。
【００１８】位相検出回路１及び２の出力、すなわち位
相進み／遅れ判定結果が同じ場合、基準信号７とタイミ
ング信号８との間の位相進み／遅れに応じてカウンタ５
をアップさせるかダウンさせるかを示すカウントアップ
ダウンモード信号９が確定する。このとき、カウンタホ
ールド信号１０はホールド解除モードであり、カウンタ
５はカウントアップ動作又はカウントダウン動作を行
う。このカウンタ５の出力カウント値は遅延可変回路６
の遅延量を変化させ、基準信号７とタイミング信号８と
の間の位相差を小さくするようにタイミング信号８の遅
延量の調整が行われる。
相進み／遅れ判定結果が同じ場合、基準信号７とタイミ
ング信号８との間の位相進み／遅れに応じてカウンタ５
をアップさせるかダウンさせるかを示すカウントアップ
ダウンモード信号９が確定する。このとき、カウンタホ
ールド信号１０はホールド解除モードであり、カウンタ
５はカウントアップ動作又はカウントダウン動作を行
う。このカウンタ５の出力カウント値は遅延可変回路６
の遅延量を変化させ、基準信号７とタイミング信号８と
の間の位相差を小さくするようにタイミング信号８の遅
延量の調整が行われる。
【００１９】遅延量の調整の結果、基準信号７とタイミ
ング信号８との位相差が遅延回路３の遅延時間以下にな
ると、２つの位相検出回路１及び２の出力は異なるもの
となる。位相検出回路１及び２の出力が一致しないた
め、排他的論理和回路４の出力であるカウンタホールド
信号１０はホールドモードとなる。これによって、カウ
ンタ５の出力がホールドされる。したがって、遅延可変
回路６の遅延量は変化せず、タイミング信号８と基準信
号７との間の位相差も変わらない。つまり、基準信号７
とタイミング信号８との位相差が遅延回路３の遅延量以
下になった場合には、カウンタ５及び遅延可変回路６に
よる位相調整動作が抑止されるのである。
ング信号８との位相差が遅延回路３の遅延時間以下にな
ると、２つの位相検出回路１及び２の出力は異なるもの
となる。位相検出回路１及び２の出力が一致しないた
め、排他的論理和回路４の出力であるカウンタホールド
信号１０はホールドモードとなる。これによって、カウ
ンタ５の出力がホールドされる。したがって、遅延可変
回路６の遅延量は変化せず、タイミング信号８と基準信
号７との間の位相差も変わらない。つまり、基準信号７
とタイミング信号８との位相差が遅延回路３の遅延量以
下になった場合には、カウンタ５及び遅延可変回路６に
よる位相調整動作が抑止されるのである。
【００２０】また、遅延回路３の遅延量を遅延可変回路
６の最小調整単位時間と同一に設定しておくため、位相
調整により基準信号７とタイミング信号８と位相差が小
さくなるとその位相差は必ず遅延回路３の遅延量以下の
領域に入ることになる。
６の最小調整単位時間と同一に設定しておくため、位相
調整により基準信号７とタイミング信号８と位相差が小
さくなるとその位相差は必ず遅延回路３の遅延量以下の
領域に入ることになる。
【００２１】要するに本実施例では、位相検出回路１及
び２による検出結果が遅延回路３の遅延量の範囲内であ
るときには、位相調整動作を抑止しているのである。つ
まり、基準信号７とタイミング信号８との位相差が位相
調整単位幅の精度で一致すると調整動作を止めているの
で、タイミング信号８の遅延量調整によって生じるジッ
タの発生を防ぐことができるのである。
び２による検出結果が遅延回路３の遅延量の範囲内であ
るときには、位相調整動作を抑止しているのである。つ
まり、基準信号７とタイミング信号８との位相差が位相
調整単位幅の精度で一致すると調整動作を止めているの
で、タイミング信号８の遅延量調整によって生じるジッ
タの発生を防ぐことができるのである。
【００２２】請求項の記載に関連して本発明は更に次の
態様をとりうる。
態様をとりうる。
【００２３】（４）前記第２の位相検出手段は、前記第
１の位相検出手段と同一の構成であることを特徴とする
請求項２又は３記載のＰＬＬ回路。
１の位相検出手段と同一の構成であることを特徴とする
請求項２又は３記載のＰＬＬ回路。
【００２４】
【発明の効果】以上説明したように本発明は、基準信号
に対する出力信号の位相の進み／遅れ検出結果に応じて
基準信号を所定調整時間単位で調整し、この位相調整出
力を出力信号とする場合において、位相の進み／遅れの
検出結果が所定範囲内であるとき位相調整動作を抑止す
ることにより、出力信号に位相調整単位幅のジッタが生
じるのを防ぐことができるという効果がある。
に対する出力信号の位相の進み／遅れ検出結果に応じて
基準信号を所定調整時間単位で調整し、この位相調整出
力を出力信号とする場合において、位相の進み／遅れの
検出結果が所定範囲内であるとき位相調整動作を抑止す
ることにより、出力信号に位相調整単位幅のジッタが生
じるのを防ぐことができるという効果がある。
【図１】本発明の実施例によるＰＬＬ回路の構成を示す
ブロック図である。
ブロック図である。
【図２】従来のＰＬＬ回路の構成を示すブロック図であ
る。
る。
１、２ 位相検出回路 ３ 遅延回路 ４ 排他的論理和回路 ５ カウンタ ６ ディジタル遅延可変回路 ７ 基準信号 ８ タイミング信号 ９ カウントアップダウンモード信号 １０ カウンタホールド信号
Claims (3)
- 【請求項１】 基準信号に対する出力信号の位相の進み
／遅れを検出する第１の位相検出手段と、この検出結果
に応じて前記基準信号を所定調整時間単位で調整する位
相調整手段と、前記検出結果が所定範囲内であるとき前
記位相調整手段の位相調整動作を抑止する制御手段とを
含み、前記位相調整手段の出力を前記出力信号とするＰ
ＬＬ回路であって、前記制御手段は、前記出力信号を前
記位相調整手段における単位調整時間と同一の時間遅延
させる遅延手段と、前記基準信号に対する前記遅延手段
からの遅延信号の位相の進み／遅れを検出する第２の位
相検出手段と、前記第１の位相検出手段の検出結果と前
記第２の位相検出手段の検出結果とが一致していないと
き前記位相調整手段の位相調整動作を抑止する抑止手段
とを含むことを特徴とするＰＬＬ回路。 - 【請求項２】 前記第２の位相検出手段は、前記第１の
位相検出手段と同一の構成であることを特徴とする請求
項１記載のＰＬＬ回路。 - 【請求項３】 前記抑止手段は、前記第１の位相検出手
段の検出結果及び前記第２の位相検出手段の検出結果を
入力とする排他的論理和回路を含み、この排他的論理和
回路の出力に応じて前記位相調整手段の位相調整動作を
抑止することを特徴とする請求項１又は２記載のＰＬＬ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7234551A JP2856118B2 (ja) | 1995-09-13 | 1995-09-13 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7234551A JP2856118B2 (ja) | 1995-09-13 | 1995-09-13 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0983358A JPH0983358A (ja) | 1997-03-28 |
| JP2856118B2 true JP2856118B2 (ja) | 1999-02-10 |
Family
ID=16972800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7234551A Expired - Fee Related JP2856118B2 (ja) | 1995-09-13 | 1995-09-13 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2856118B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2970845B2 (ja) | 1997-09-03 | 1999-11-02 | 日本電気株式会社 | ディジタルｄｌｌ回路 |
| KR100264077B1 (ko) * | 1997-11-21 | 2000-08-16 | 김영환 | 반도체 소자의 클럭보상장치 |
| JP4397076B2 (ja) | 1999-08-20 | 2010-01-13 | 株式会社ルネサステクノロジ | 半導体装置 |
| KR100537196B1 (ko) * | 2004-03-05 | 2005-12-16 | 주식회사 하이닉스반도체 | 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법 |
| JP4557018B2 (ja) * | 2008-02-28 | 2010-10-06 | ソニー株式会社 | 位相検出装置、位相比較装置およびクロック同期装置 |
| TWI388123B (zh) | 2008-02-28 | 2013-03-01 | Japan Display West Inc | 相位偵測器，相位比較器及時脈同步裝置 |
| JP7026090B2 (ja) * | 2019-11-07 | 2022-02-25 | アンリツ株式会社 | パルスパターン発生装置及びパルスパターン発生方法 |
-
1995
- 1995-09-13 JP JP7234551A patent/JP2856118B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0983358A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6956418B2 (en) | Delay locked loop device | |
| JP3932396B2 (ja) | 混合型遅延固定ループ回路及びそのクロック信号同期方法 | |
| US6327318B1 (en) | Process, voltage, temperature independent switched delay compensation scheme | |
| US6917229B2 (en) | Delay locked loop having low jitter in semiconductor device | |
| US20060208780A1 (en) | Delay-locked loop with feedback compensation | |
| JPH0897714A (ja) | クロック信号発生回路 | |
| JP2002290218A (ja) | 半導体装置 | |
| US7034590B2 (en) | Delay locked loop circuits and methods preventing erroneous transition from coarse lock to fine lock due to noise or jitter | |
| JP2856118B2 (ja) | Ｐｌｌ回路 | |
| JPH10320076A (ja) | クロック同期回路 | |
| JP2004120433A (ja) | 位相同期ループ回路 | |
| JP2003263238A (ja) | クロック発生回路 | |
| US20070103219A1 (en) | Duty ratio adjustment | |
| JP3006550B2 (ja) | クロック調整回路 | |
| JPH07283727A (ja) | 位相同期検出器 | |
| KR100484250B1 (ko) | 초기 딜레이를 제어하는 디지털 ｄｌｌ 회로 | |
| JPH08316805A (ja) | 周波数差検出回路 | |
| JP2590694B2 (ja) | 同期切替装置 | |
| JP2735032B2 (ja) | 位相検出回路 | |
| JP3397178B2 (ja) | ５０％デューティ補償回路 | |
| JPH07303100A (ja) | 信号同期制御回路 | |
| JP2923877B2 (ja) | クロック分配回路 | |
| US5724471A (en) | Automatic phase control method and apparatus employing a region determiner | |
| JPH0522277A (ja) | 同期回路 | |
| JPH04298116A (ja) | サンプリング信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |