JP2845613B2 - カラー固体撮像装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、単板式のカラー固体撮像素子を使用した
カラー固体撮像装置に関する。

［従来の技術］ 第11図は、カラー固体撮像装置の一例を示すものであ
る。

同図において、被写体（図示せず）からの像光は、撮
像レンズ１を介して補色市松方式の色フィルタを有する
単板式のカラーCCD固体撮像素子２に供給される。

第12図は、この撮像素子２のカラーコーディング模式
図である。同図に示すように、フィールド読み出しが行
なわれる。ＡフィールドではA1、A2のようなペアで電荷
の混合が行なわれ、ＢフィールドではB1のようなペアで
電荷の混合が行われる。そして、水平シフトレジスタHr
egより、ＡフィールドではA1,A2,・・・の順に、Ｂフィ
ールドではB1,・・・の順に電荷が出力される。

ここで、電荷の順番a,b,・・・は、第13図に示すよう
に、A1ラインにおいては、（Cy＋Ｇ），（Ye＋Mg），・
・・となり、A2ラインにおいては、（Cy＋Mg），（Ye＋
Ｇ），・・・、B1ラインにおいては、（Ｇ＋Cy），（Mg
＋Ye），・・・となる。

撮像素子２より上述のように出力される電荷はCDS回
路（相関２重サンプリング回路）３に供給され、このCD
S回路３より撮像信号として取り出される。このCDS回路
３を使用することにより、周知のようにリセット雑音を
低減することができる。

なお、上述した撮像素子２およびCDS回路３で必要な
タイミングパルスは、タイミング発生器４より供給され
る。

ここで、CDS回路３より出力される撮像信号より輝度
信号Ｙとクロマ信号（色差信号）を得るための処理につ
いて説明する。

輝度信号Ｙに関しては、隣り同志の信号を加算処理し
て求められる。、第13図において、ａ＋b,b＋c,c＋d,d
＋ｅ・・・の加算信号が順に形成される。

例えば、A1ラインでは、次式のように近似される。こ
こで、Cy＝Ｂ＋G,Ye＝Ｒ＋G,Mg＝Ｂ＋Ｒである。

Ｙ＝｛（Cy＋Ｇ）＋（Ye＋Mg）｝×1/2 ＝（2B＋3G＋2R）×1/2 ・・・（１） また、A2ラインでは、次式のように近似される。

Ｙ＝｛（Cy＋Mg）＋（Ye＋Ｇ）｝×1/2 ＝（2B＋3G＋2R）×1/2 ・・・（２） Ａフィールドのその他のライン、Ｂフィールドのライ
ンについても同様に近似される。

クロマ信号に関しては、隣り同志の信号を減算処理し
て求められるが、第14図および第15図を参照して詳細を
説明する。

A1ラインは、ａ＝（Cy＋Ｇ）,b＝（Ye＋Mg），・・・
の順に画素信号が出力される（第14図Ａに図示）。A1ラ
インの信号がサンプリングパルスSHP1（同図Ｅに図示）
でサンプリングされて、（Cy＋Ｇ）の連続した信号S1が
形成される（同図Ｂに図示）。また、A1ラインの信号が
サンプリングパルスSHP2（同図Ｆに図示）でサンプリン
グされて、（Ye＋Mg）の連続した信号S2が形成される
（同図Ｃに図示）。そして、信号S2より信号S1が減算さ
れて、赤色差信号Ｒ−Ｙが得られる（同図Ｄに図示）。
つまり、次式のように近似される。

Ｒ−Ｙ＝｛（Ye＋Mg）＋（Cy＋Ｇ）｝ ＝（2R−Ｇ） ・・・（３） A2ラインは、ａ＝（Cy＋Mg）,b＝（Ye＋Ｇ），・・・
の順に画素信号が出力される（第15図Ａに図示）。A2ラ
インの信号がサンプリングパルスSHP1（同図Ｅに図示）
でサンプリングされて、（CY＋Mg）の連続した信号S1が
形成される（同図Ｂに図示）。また、A2ラインの信号が
サンプリングパルスSHP（同図Ｆに図示）でサンプリン
グされて、（Ye＋Ｇ）の連続した信号S2が形成される
（同図Ｃに図示）。そして、信号S2より信号S1が減算さ
れて、青色差信号−（Ｂ−Ｙ）が得られる（同図Ｄに図
示）。つまり、次式のように近似される。

−（Ｂ−Ｙ）＝｛（Ye＋Ｇ）−（Cy＋Mg）｝ ＝−（2B−Ｇ） ・・・（４） Ａフィールドのその他のライン、Ｂフィールドのライ
ンについても、同様にして赤色差信号Ｒ−Ｙおよび青色
差信号−（Ｂ−Ｙ）が線順次に交互に得られる。

第11図に戻って、CDS回路３より出力される撮像信号
は、AGC回路５を介してガンマ補正回路６に供給され
る。

そして、ガンマ補正回路６より出力される撮像信号
は、輝度処理部を構成するローパスフィルタ７に供給さ
れる。このローパスフィルタ７では、（１）式、（２）
式に示すような隣り同志の信号の平均化が行なわれる。
そのため、このローパスフィルタ７からは、輝度信号Ｙ
が出力される。

また、ガンマ補正回路６より出力される撮像信号は、
クロマ処理部を構成するサンプルホールド回路８および
９に供給される。サンプルホールド回路８および９に
は、それぞれサンプリングパルスSHP1およびSHP2（第14
図および第15図のE,F参照）が供給される。

サンプルホールド回路８からは、（Cy＋Ｇ）または
（Cy＋Mg）の連続した信号S1が出力されて減算器10に供
給される（第14図Ｂおよび第15図Ｂに図示）。サンプル
ホールド回路９からは、（Ye＋Mg）または（Ye＋Ｇ）の
連続した信号S2が出力されて減算器10に供給される（第
14図Ｃおよび第15図Ｃに図示）。

減算器10では信号S2よりS1が減算される。そのため、
この減算器10からは、それぞれ（３）式、（４）式で示
す赤色差信号Ｒ−Ｙ、青色差信号−（Ｂ−Ｙ）が線順次
に交互に出力される。

また、図示せずも、輝度信号Ｙおよび色差信号Ｒ−Y/
−（Ｂ−Ｙ）はエンコーダに供給され、例えばNTSC方式
の映像信号SVが形成される。

ところで、第11図例において、減算器10からは色差信
号Ｒ−Ｙ、−（Ｂ−Ｙ）が線順次に出力される（第16図
参照）。

第17図は、このように線順次に出力される色差信号を
同時化する回路を付加した例である。

同図において、減算器10の出力信号（第18図Ａに図
示）は、直接切換スイッチ11のＨ側の固定端子および切
換スイッチ12のＬ側の固定端子に供給される。また、減
算器10の出力信号は１水平期間（1H）の遅延時間を有す
る遅延回路13に供給され、この遅延回路13の出力信号
（同図Ｂに図示）は切換スイッチ11のＬ側の固定端子お
よび切換スイッチ12のＨ側の固定端子に供給される。

切換スイッチ11、12には、タイミング発生器４より切
換制御信号SW5が供給される。この切換制御信号SW5は、
減算器10の出力信号が赤色差信号Ｒ−Ｙである水平期間
はハイレベル「Ｈ」となると共に青色差信号−（Ｂ−
Ｙ）である水平期間はローレベル「Ｌ」となる（同図Ｃ
に図示）。切換スイッチ11、12は、切換制御信号SW1が
ハイレベル「Ｈ」であるときにはＨ側に接続され、一方
ローレベル「Ｌ」であるときにはＬ側に接続される。

したがって、切換スイッチ11からは各水平期間で赤色
差信号Ｒ−Ｙが出力され（同図Ｄに図示）、切換スイッ
チ12からは各水平期間で青色差信号−（Ｂ−Ｙ）が出奥
され（同図Ｅに図示）、これにより同時化が行なわれ
る。

［発明が解決しようとする課題］ 第19図は、撮像素子２の画素配列を示すものである。
対角長1/2インチにおいて、例えば水平有効総画素数Nh
は768、垂直有効総画素数Nvは494とされている。なお、
Phは水平方向の画素ピッチ、Pvは垂直方向の画素ピッチ
である。

一般に、水平解像度ｎは、0.63Nh（TV本）で表され
る。Nh＝768であるとき、水平解像度ｎは483（TV本）と
なる。

このように、カラー撮像装置の高解像度化は、撮像素
子２における画素の高密度化に依存している。

しかし、画素数の増大にはCCD製造上の問題から限界
があり、画素の高密度化による高解像度化には限界があ
った。

次に、第20図Ａに示すように、撮像画面の色が水平方
向にP1点を境に赤から青に変化する場合を考える。A1ラ
インに着目し、P1点がA1ラインのb,cの画素信号の間に
対応しているものとする（同図Ｂに図示）。

この場合、サンプルホールド回路８の出力信号S1は、
A1ラインのa,c,e,・・・の画素信号がサンプルホールド
されたものとなる（同図Ｃに図示）。サンプルホールド
回路９の出力信号S2は、A1ラインのb,d,f,・・・の画素
信号、つまり信号S1のサンプリング画素より１画素期間
遅れた信号がサンプルホールドされたものとなる。（同
図Ｄに図示）。図において、斜線部分は青色情報の信号
であり、その他の部分は赤色情報の信号である。

ここで、A1ラインのｃの画素信号の画素期間を観察す
ると、減算器10の出力信号S2−S1は、ｂの画素信号（赤
色情報）よりｃの画素信号（青色情報）を減算したもの
となり、色ズレとなる（同図Ｅの網かけ部分参照）。つ
まり、第11図例および第17図例によれば、撮像素子の色
が水平方向に変化する色エッジ部に色ズレが発生する。

そこで従来、色エッジ部において色信号を抑圧し、色
ズレが目立たないようにすることが提案されている。こ
の場合、色エッジ部において色信号を抑圧するものであ
るため、色エッジ部で色みがなくなる。また、色エッジ
部の検出回路、色信号の抑圧回路等を必要とするため、
回路構成が複雑になると共に高価となる。

次に、第21図Ａに示すように、撮像画像の色が垂直方
向にP2点を境として赤から青に変化する場合を考える。
Ａフィールドに着目し、P2点がA3ラインとA4ラインの間
に一しているものとする（同図Ｂに図示）。

この場合、第17図例において、減算器10の出力信号は
同図Ｂに示すようになると共に、遅延回路13の出力信号
は同図Ｃに示すようになる。図において、斜線部分は青
色情報の信号であり、その他の部分は赤色情報の信号で
ある。

ここで、減算器10の出力信号がA4ラインである水平期
間を観察すると、期間スイッチ11の出力信号は赤色差信
号に係る赤色差信号Ｒ−Ｙとなると共に、切換スイッチ
12の出力信号は青色情報に係る青色差信号−（Ｂ−Ｙ）
となり、色ズレとなる。

そこで、色エッジ部において色信号を抑圧し、色ズレ
が目立たないようにすることが提案されている。この場
合、色エッジ部において色信号を抑圧するものであるた
め、色エッジ部が色みがなくなる。また、色エッジ部の
検出回路、色信号の抑圧回路等を必要とするため、回路
構成が複雑となると共に高価となる。

そこで、この発明は、撮像素子の画素数の増加によれ
ずに輝度信号の高解像度化を図ると共に、基本的に色エ
ッジ部に色ずれが発生しないようにすることを目的とす
るものである。

［課題を解決するための手段］ この発明は、相互に加算すると輝度信号となると共に
相互に減算すると１ライン毎に第１および第２の色差信
号となる第１および第２の信号が１画素周期毎に順次出
力される単板式のカラー固体撮像素子と、第１〜第４フ
レームにおいて固体撮像素子で撮像される画素の位置を
水平方向に1/2画素間隔ずつ順次ずらすと共に垂直方向
に１ライン間隔ずつ順次ずらす画素ズラシ駆動器と、固
体撮像素子より出力される第１〜第４フレームの撮像信
号をそれぞれ記憶する第１〜第４のフレームメモリと、
この第１〜第４のフレームメモリより読み出しタイミン
グを１水平期間と1/2画素周期ずつ順次ずらして第１〜
第４フレームの撮像信号を平行して読み出す読み出し制
御回路と、第１および第３のフレームメモリより読み出
される第１および第３フレームの撮像信号を加算する第
１の加算器と、第２および第４のフレームメモリより読
み出される第２および第４フレームの撮像信号を加算す
る第２の加算器と、第１および第２の加算器の出力信号
を撮像信号の画素周期の1/2の周期で順次繰り返し選択
して輝度信号を出力する第１のスイッチ回路と、第１お
よび第３のフレームメモリより読み出される第１および
第３フレームの撮像信号よりそれぞれ第１および第２の
信号を撮像信号の周期で交互に選択する第２および第３
のスイッチ回路と、第２および第４のフレームメモリよ
り読み出される第２および第４フレームの撮像信号より
それぞれ第１および第２の信号を撮像信号の周期で交互
に選択する第４および第５のスイッチ回路と、第２およ
び第３のスイッチ回路の出力信号を減算処理して第１お
よび第２の色差信号を線順次に得る第１の減算器と、第
４および第５のスイッチ回路の出力信号を減算処理して
第２および第１の色差信号を線順次に得る第２の減算器
と、第１および第２の減算器の出力信号より１水平期間
の周期でもってそれぞれ第１および第２の色差信号を選
択する第６および第７のスイッチ回路とを備えてなるも
のである。

［作 用］ 上述構成において、撮像素子２では、第１〜第４フレ
ームで画像位置が水平方向に1/2画素間隔ずつ順次ずら
されて撮像が行なわれる。

第１〜第４のフレームメモリ24a〜24dからは、水平方
向に関して読み出しタイミングが1/2画素周期ずつ順次
ずらされて第１〜第４フレームの撮像信号が並行して読
み出される。

そのため、第１および第２の加算器32、33からは、互
いに1/2画素周期ずれた輝度信号が出力される。

したがって、第１のスイッチ回路34からは撮像素子２
より出力される撮像信号の画素周期の1/2の画素周期の
輝度信号が出力される。つまり、実質的に撮像素子２の
画素数を２倍にしたと同様の輝度信号が得られ、最大画
素限界以上の解像度を得ることが可能となる。

また、撮像素子２では、第１および第３フレームある
いは第２および第４フレームで画像位置が水平方向に１
画素間隔だけずらされて撮像が行なわれる。

そして、第１および第３のフレームメモリ24a、24cあ
るいは第２および第４のフレームメモリ24b、24dから
は、水平方向に関して読み出しタイミングが撮像信号の
画素周期だけずらされて第１および第３フレームあるい
は第２および第４フレームの撮像信号が並行して読み出
される。

そのため、第２および第３のスイッチ回路26a、26bか
らは、それぞれ撮像信号の画素周期でもって連続して第
１および第２の信号が出力される。同様に、第４および
第５のスイッチ回路27a、27bからは、それぞれ撮像信号
の画素周期でもって連続して第１および第２の信号が出
力される。

したがって、第１の減算器28あるいは第２の減算器29
で第１および第２の信号が減算処理されることにより、
画素毎に色差信号が得られ、水平色エッジ部での色ズレ
が防止されると共に高解像度化が図られる。

また、撮像素子２では、第１〜第４フレームで、画像
位置が水平方向に１ライン間隔ずつ順次ずらされて撮像
が行なわれる。

そして、第１〜第４のフレームメモリ24a〜24dから
は、読み出しタイミングが垂直方向に１水平期間ずつ順
次すらされて第１〜第４フレームの撮像信号が並行して
読み出される。

そのため、第１および第２の減算器28、29からはそれ
ぞれ第１および第２の色差信号が線順次に出力され、第
６および第７のスイッチ回路30、31からは、それぞれ第
１および第２の色差信号が同時化されて出力される。

したがって、各ライン毎に存在する第１および第２の
色差信号を利用して同時化が行なわれるので、垂直方向
の色エッジ部における色ズレが防止されると共に高解像
化が図られる。

［実 施 例］ 以下、第１図を参照しながら、この発明の一実施例に
ついて説明する。本例は静止画を撮像するようにした例
である。

この第１図において、第17図と対応する部分には同一
符号を付し、その詳細説明は省略する。

本例においては、画素ズラシ駆動器21でもって撮像レ
ンズ１を介して撮像素子２に供給される像光の光路変
更、あるいは撮像素子２の位置移動が行なわれ、撮像素
子２で撮像される画像位置がフレームごとに順次ずれる
ようにされる。

つまり、第２図に示すように、第１〜第４フレームま
で、水平方向に各フレーム毎に1/2画素ピッチPh/2だけ
順次ずれるようにされると共に、垂直方向に各フレーム
毎に２画素ピッチ2Pvだけ順次ずれるようにされる。

画素ズラシ駆動器21の動作は、コントローラ22によっ
て制御される。このコントローラ22には、タイミング発
生器４より水平同期信号ＨD、垂直同期信号ＶDが供給さ
れる。

また、ガンマ補正回路６より出力される撮像信号は、
A/D変換器23でディジタル信号に変換されたのち、フレ
ームメモリ24a〜24dに供給される。これらフレームメモ
リ24a〜24dの書き込みおよび読み出しは、コントローラ
22によって制御される。

すなわち、フレームメモリ24a〜24dには、それぞれ上
述したように画像位置がずらされて撮像された第１〜第
４フレームの撮像信号が順次書き込まれる。

そして、これらフレームメモリ24a〜24dからは並行し
て撮像信号が読み出される。この場合、各フレームメモ
リ24a〜24dからの撮像信号の読み出しタイミングは、撮
像素子２で撮像される画像位置のずらし量に対応して順
次調整される。

第３図に示すように、フレームメモリ24aの読み出し
タイミングを基準にすると、フレームメモリ24bの読み
出しタイミングは1H＋Tx/2だけ遅延され、フレームメモ
リ14cの読み出しタイミングは2H＋Txだけ遅延され、フ
レームメモリ14dの読み出しタイミングは3H＋3Tx/2だけ
遅延される。ここで、Ｈは１水平期間、TxはCDS回路３
より出力される撮像信号の画素周期である。

なお、フレームメモリ24a〜24dからは、同一フレーム
の撮像信号が繰り返して読み出され、静止画用の撮像信
号となる。

フレームメモリ24aより出力される撮像信号は、D/A変
換器25aでアナログ信号に変換されたのち、切換スイッ
チ26aのＨ側の固定端子および切換スイッチ26bのＬ側の
固定端子に供給される。また、フレームメモリ24bより
出力される撮像信号は、D/A変換器25bでアナログ信号に
変換されたのち、切換スイッチ27aのＨ側の固定端子お
よび切換スイッチ27bのＬ側の固定端子に供給される。
また、フレームメモリ24cより出力される撮像信号は、D
/A変換器25cでアナログ信号に変換されたのち、切換ス
イッチ26aのＬ側の固定端子および切換スイッチ26bのＨ
側の固定端子に供給される。さらに、フレームメモリ24
dより出力される撮像信号は、D/A変換器25dでアナログ
信号に変換されたのち、切換スイッチ27aのＬ側の固定
端子および切換スイッチ27bのＨ側の固定端子に供給さ
れる。

切換スイッチ26a、26bには、タイミング発生器４より
切換制御信号SW1が供給される。この切換制御信号SW1
は、フレームメモリ24a、24cの出力信号に同期し、１画
素期間ごとにハイレベル「Ｈ」およびローレベル「Ｌ」
となる2Tx周期の矩形波信号（デューテイ50％）である
（第４図Ｅおよび第５図Ｅに図示）。切換スイッチ26
a、26bは、切換制御信号SW1がハイレベル「Ｈ」となる
期間はＨ側に接続され、ローレベル「Ｌ」となる期間は
Ｌ側に接続される。

また、切換スイッチ27a、27bには、タイミング発生器
４より切換制御信号SW2が供給される。この切換制御信
号SW2は、フレームメモリ24b、24dの出力信号に同期
し、１画素期間ごとにハイレベル「Ｈ」およびローレベ
ル「Ｌ」となる2Tx周期の矩形波信号（デューテイ50
％）である（第４図Ｉおよび第５図Ｉに図示）。切換ス
イッチ27a、27bは、切換制御信号SW2がハイレベル
「Ｈ」となる期間はＨ側に接続され、ローレベル「Ｌ」
となる期間はＬ側に接続される。

以上の構成において、Ａフィールドの４ライン目でフ
レームメモリ24a〜24dより出力される撮像信号は、それ
ぞれ第４図Ａ〜Ｄに示すようになる（第３図Ａ〜Ｄ参
照）。

この場合、切換スイッチ26aの出力信号S1aはTx周期で
（Cy＋Mg）の連続したものとなり（第４図Ｆに図示）、
この信号S1aは減算器28に供給される。また、切換スイ
ッチ26bの出力信号S1bはTx周期で（Ye＋Ｇ）の連続した
ものとなり（同図Ｇに図示）、この信号S1bは減算器28
に供給される。減算器28では信号S1bより信号S1aが減算
され、 ｛（Ye＋Ｇ）−（Cy＋Mg）｝ ＝−（2B−Ｇ）＝−（Ｂ−Ｙ） の演算が、Tx周期でもって行われる。これにより、減算
器28からはTx周期の青色差信号−（Ｂ−Ｙ）が得られる
（同図Ｈに図示）。

また、切換スイッチ27aの出力信号S2aはTx周期で（Cy
＋Ｇ）の連続したものとなり（第４図Ｊに図示）、この
信号S2aは減算器28に供給される。また、切換スイッチ2
7bの出力信号はTx周期で（Ye＋Mg）の連続したものとな
り（同図Ｋに図示）、この信号S2bは減算器29に供給さ
れる。減算器29では信号S2bより信号S2aが減算され、 ｛（Ye＋Mg）−（Cy＋Ｇ）｝ ＝（2R−Ｇ）＝Ｒ−Ｙ の演算が、Tx周期でもっで行なわれる。これにより、減
算器29からはTx周期の赤色差信号Ｒ−Ｙが得られる（同
図Ｌに図示）。

次に、Ａフィールドの５ライン目でフレームメモリ24
a〜24dより出力される撮像信号は、それぞれ第５図Ａ〜
Ｄに示すようになる（第３図Ａ〜Ｄ参照）。

この場合、切換スイッチ26aの出力信号S1aはTx周期で
（Cy＋Ｇ）の連続したものとなり（第５図Ｆに図示）、
この信号S1aは減算器28に供給される。また、切換スイ
ッチ26bの出力信号S1bはTx周期で（Ye＋Mg）の連続した
ものとなり（同図Ｇに図示）、この信号S1bは減算器28
に供給される。減算器28では信号S1bより信号S1aが減算
され、 ｛（Ye＋Mg）−（Cy＋Ｇ）｝ ＝（2R−Ｇ）＝Ｒ−Ｙ の演算が、Tx周期でもって行なわれる。そのため、演算
器28からはTx周期で赤色差信号Ｒ−Ｙが得られる（同図
Ｈに図示）。

また、切換スイッチ27aからは、Tx周期で（Cy＋Mg）
の連続した信号S2aが出力され（第５図Ｊに図示）、こ
の信号S2aは減算器29に供給される。

また、切換スイッチ26bからは、Tx周期で（Ye＋Ｇ）
の連続した信号S2bが出力される（同図Ｋに図示）、こ
の信号S2bは減算器29に供給される。この減算器29では
信号S2bより信号S2aが減算され、 ｛（Ye＋Ｇ）−（Cy＋Mg）｝ ＝（2B−Ｇ）＝−（Ｂ−Ｙ） の演算が、Tx周期でもって行なわれる。そのため、減算
器29からはTx周期の青色差信号−（Ｂ−Ｙ）が得られる
（同図Ｌに図示）。

以下、偶数ライン目では、４ライン目と同様にして、
減算器28からはTx周期の青色差信号−（Ｂ−Ｙ）が得ら
れ、減算器29からはTx周期の赤色差信号Ｒ−Ｙが得られ
る。一方、奇数ライン目では、５ライン目と同様にし
て、減算器28からはTx周期の赤色差信号Ｒ−Ｙが得ら
れ、減算器29からはTx周期の青色差信号−（Ｂ−Ｙ）が
得られる。

なお、１〜３ライン目ではフレームメモリ24b〜24dの
出力信号の一部あるいは全部がなく、減算器28、29から
は赤色差信号Ｒ−Ｙあるいは青色差信号−（Ｂ−Ｙ）は
出力されない。説明は省略するが、Ｂフィールドに関し
ても同様である。

減算器28の出力信号（第６図Ａに図示）は、切換スイ
ッチ30のＨ側の固定端子および切換スイッチ31のＬ側の
固定端子に供給される。また、減算器29の出力信号は、
（同図Ｂに図示）は、切換スイッチ30のＬ側の固定端子
および切換スイッチ31のＨ側の固定端子に供給される。

切換スイッチ30、31には、タイミング発生器４より切
換制御信号SW3が供給される。この切換制御信号SW3は、
減算器28の出力信号が青色差信号−（Ｂ−Ｙ）である水
平期間はローレベル「Ｌ」となると共に、赤色差信号Ｒ
−Ｙである水平期間はハイレベル「Ｈ」となる（同図Ｃ
に図示）。切換スイッチ30、31は、切換制御信号SW3が
ハイレベル「Ｈ」であるときにはＨ側に接続され、一方
ローレベル「Ｌ」であるときにはＬ側に接続される。

したがって、切換スイッチ30からは各水平期間で赤色
差信号Ｒ−Ｙが出力され（同図Ｄに図示）、切換スイッ
チ31からは各水平期間で青色差信号−（Ｂ−Ｙ）が出力
され（同図Ｅに図示）、これにより同時化が行なわれ
る。

また、フレームメモリ24aおよび24cより出力される撮
像信号は、それぞれD/A変換器25a、25cを介して加算器3
2に供給される。また、フレームメモリ24bおよび24dよ
り出力される撮像信号は、それぞれD/A変換器25b、25d
を介して加算器33に供給される。

加算器32の出力信号Y1および加算器33の出力信号Y2
は、それぞれ切換スイッチ34のＨ側およびＬ側の固定端
子に供給される。この切換スイッチ34には、タイミング
発生器４より切換制御信号SW4が供給される。この切換
制御信号SW4は、加算器32の出力信号Y1の各画素期間の
前半でハイレベル「Ｈ」となると共に、その後半でロー
レベル「Ｌ」となり、Tx周期でデューテイ50％の矩形波
信号である（第７図Ｃおよび第８図Ｃに図示）。切換ス
イッチ34は、切換制御信号SW4がハイレベル「Ｈ」とな
る期間はＨ側に接続され、ローレベル「Ｌ」となる期間
はＨ側に接続される。

以上の構成において、Ａフィールドの４ライン目でフ
レームメモリ24a〜24dより出力される撮像信号は、上述
したようにそれぞれ第４図Ａ〜Ｄに示すようになる（第
３図Ａ〜Ｄ参照）。

そのため、加算器32では、Txごとに、 1/2×｛（Ye＋Ｇ）−（Cy＋Mg）｝ ＝1/2×（2B＋3G＋2R） の演算が行なわれる。そのため、加算器32の出力信号Y1
は画素周期がTxである輝度信号となる。（第７図Ａに図
示、ただし、同図には1/2の係数は記載せず）。

また、加算器33では、 1/2×｛（Ye＋Mg）−（Cy＋Ｇ）｝ ＝1/2×（2B＋3G＋2R） の演算が行なわれる。そのため、加算器33の出力信号Y2
は画素周期がTxである輝度信号となる（同図Ｂに図示、
ただし、同図には1/2の係数は記載せず）。

記載スイッチ３では、信号Y1およびY2がTx/2周期で交
互に選択されるため、この切換スイッチ34からは画素周
期がTx/2である輝度信号Ｙが出力される（同図Ｄに図
示）。

次に、Ａフィールドの５ライン目でフレームメモリ24
a〜24dより出力される撮像信号は、上述したようにそれ
ぞれ第５図Ａ〜Ｄに示すようになる（第３図Ａ〜Ｄ参
照）。

そのため、加算器32では、Txごとに、 1/2×｛（Ye＋Mg）−（Cy＋Ｇ）｝ ＝1/2×（2B＋3G＋2R） の演算が行なわれる。そのため、加算器32の出力信号Y1
は画素周期がTxである輝度信号となる（第８図Ａに図
示、ただし、同図には1/2の係数は記載せず）。

また、加算器33では、 1/2×｛（Cy＋Mg）＋（Ye＋Ｇ）｝ ＝1/2×（2B＋3G＋2R） の演算が行なわれる。そのため、加算器33の出力信号Y2
は画素周期がTxである輝度信号となる（同図Ｂに図示、
ただし、同図には1/2の係数は記載せず）。

切換スイッチ34では、信号Y1およびY2がTx/2周期で交
互に選択されるため、この切換スイッチ34からは画素周
期がTx/2である輝度信号Ｙが出力される（同図Ｄに図
示）。

以下、各ライン目では、４ライン目あるいは５ライン
目と同様にして、切換スイッチ34からは画素周期がTx/2
である輝度信号Ｙが得られる。

なお、１〜３ライン目では、フレームメモリ24b〜24d
の出力信号の一部あるいは全部がなく、切換スイッチ34
からは輝度信号Ｙは出力されない。説明は省略するが、
Ｂフィールドに関しても同様である。

このように本例においては、切換スイッチ34より画素
周期がTx/2である輝度新号Ｙが得られる。したがって、
実質的に撮像素子２の画像数を２倍にしたと同様の輝度
信号ＹHを得ることができ、最大画素限界以上の解像度
を得ることができる。

また、加算器32、33で１フレームおきの撮像信号を加
算することで輝度信号が得られるので、輝度信号を得る
ための信号平均化用のローパスフィルタが不要となる利
益がある。

また、各画素ごとに、つまりTx周期でもって赤色差信
号Ｒ−Ｙおよび青色差信号−（Ｂ−Ｙ）が得られるの
で、水平方向の色エッジ部での色ズレの発生を防止する
ことができる。

ここで、第９図Ａに示すように、撮像画像の色が水平
方向にP1点を境に赤から青に変化する場合を考える。

Ａフィールドの４ライン目に着目し、P1点がフレーム
メモリ24aからのA4ラインのｃ、ｄの画素信号の間に対
応し、フレームメモリ24bからのA3ラインのｃの画素信
号に対応し、フレームメモリ24cからのA2ラインのｂ、
ｃの画素信号の間に対応し、フレームメモリ24dからのA
1ラインのｂの画素信号に対応しているものとする（同
図Ｂ〜Ｅに図示）。

この場合、切換スイッチ26a、26bより出力される信号
S1a、S1bは、それぞれフレームメモリ24a、24cからの撮
像信号よりTx周期でもって交互に（Cy＋Mg）、（Ye＋
Ｇ）を選択したものとなる（同図Ｆ、Ｇに図示）。ま
た、切換スイッチ27a、27bより出力される信号S2a、S2b
は、それぞれフレームメモリ24b、24dからの撮像信号よ
りTx周期でもって交互に｛（Cy＋Ｇ）、（Ye＋Mg）を選
択したものとなる（同図Ｉ、Ｊ）。図において、ピッチ
の細かな斜線部分は青色情報の信号であり、ピッチの粗
い斜線部分は赤と青の混色情報の信号であり、その他の
部分は赤色情報の信号である。

したがって、減算器28の出力信号S1a−S1bは、Tx周期
ごとに、赤または青の同一色情報の（Ye＋Ｇ）より（Cy
＋Mg）を減算したものとなるため、水平方向の色ズレは
発生しなくなる。また、減算器29の出力信号S2a−S2b
は、Tx周期ごとに、赤、赤と青の混色または青の同一色
情報の（Ye＋Ｇ）より（Cy＋Mg）を減算したものとなる
ため、水平方向の色ズレは発生しなくなる。詳細は省略
するが、５ライン目以降およびＢフィールドにおいても
同様である。

また、各画素毎に赤色差信号Ｒ−Y,青色差信号−（Ｂ
−Ｙ）が得られるので、高解像度化を図ることができ
る。

また、水平色エッジ部において、色信号を抑圧するも
のではなく、色エッジ部で色みがなくなったり、回路構
成が複雑になるというような不都合もない。

また、各ライン目ごとに減算器28,29のいずれかには
赤色差信号Ｒ−Y,青色差信号−（Ｂ−Ｙ）が含まれる。
そして、これら減算器28,29の出力信号より切換スイッ
チ30,31でもって赤色差信号Ｒ−Ｙおよび青色差信号−
（Ｂ−Ｙ）が選択されて同時化が行なわれる。つまり、
本例によれば、各ライン目ごとに存在する赤色差信号Ｒ
−Ｙおよび青色差信号−（Ｂ−Ｙ）を利用して同時化が
行なわれるので、垂直方向の色エッジ部での色ズレの発
生を防止することができる。

ここで、第10図Ａに示すように、撮像画像の色が垂直
方向にP2点を境として赤から青に変化する場合を考え
る。ＡフィールドのP1点がフレームメモリ24aからのA
4、A5のライン信号の間に対応し、フレームメモリ24bか
らのA3、A4のライン信号の間に対応し、フレーム24cか
らのA2、A3のライン信号の間に対応し、フレームメモリ
24dからのA1、A2のライン信号に対応しているものとす
る（同図Ｂ〜Ｅに図示）。

この場合、減算器28、29の出力信号は同図Ｆ、Ｇに示
すようになり、切換スイッチ30、31の出力信号は同図
Ｈ、Ｉに示すようになる。図において、斜線部分は青色
情報の信号であり、その他の部分は赤色情報の信号であ
る。

図からも明らかなように、同時化後の赤色差信号Ｒ−
Ｙと青色差信号（Ｂ−Ｙ）を比較すると、各水平期間で
同一色情報を有するものとなり、色ズレを生じないこと
がわかる。詳細は省略するが、Ｂフィールドにおいても
同様である。

また、各ラインごとに存在する赤色差信号Ｒ−Ｙおよ
び青色差信号−（Ｂ−Ｙ）を利用して同時化が行なわれ
るものであり、同一ラインの色差信号を２度ずつ繰り返
して同時化を行なうものではなく、垂直方向の高解像度
化を図ることができる。

また、垂直方向の色エッジ部において色信号を抑圧す
るものでなく、色エッジ部で色みがなくなったり、回路
構成が複雑になるというような不都合はない。

さらに、同一ラインの色差信号を２度ずつ繰り返して
同時化を行なうものではなく、1Hの遅延回路が不要とな
る利益がある。

なお、上記実施例においては、静止画を撮像するよう
にした例であるが、動画を撮像するようにすることもで
きる。この場合には、フレームメモリ24a〜24dの記憶内
容を順次新たな撮像信号に更新することになる。ただ
し、フレーム間の信号処理をするものであるため、動き
の大きな動画の撮像では画像のずれが問題となる。

また、上述実施例においては、撮像素子２が補正市松
方式の色フィルタを有するものを示したが、これに限定
されるものではない。つまり、相互に加算すると輝度信
号となると共に、相互に減算すると色差信号となる第１
および第２の信号が１画素周期毎に順次出力される撮像
素子であれば、この発明を同様に適用することができ
る。

［発明の効果］ 以上説明したように、この発明によれば、スイッチ回
路から固体撮像素子より出力される撮像信号の画素周期
の1/2の画素周期の輝度信号が出力され、実質的に固体
撮像素子の画素数を２倍にしたと同様の輝度信号をが得
ることができ、最大画素限界以上の解像度を得ることが
できる。またフレームメモリより読み出される撮像信号
が加算処理されて輝度信号が得られるので、撮像信号を
平均化して輝度信号を得るためのローパスフィルタが不
要となる利益がある。

また、各画像毎に同一色情報の信号の減算処理がされ
て色差信号が得られるので、水平色エッジ部での色ズレ
の発生を防止することができると共に、高解像度化を図
ることができる。

また、各ライン毎に存在する第１およびだい２の色差
信号を利用して同時化が行なわれるので、垂直方向の色
エッジ部での色ズレの発生を防止することができると共
に垂直方向の高解像度化を図ることができる。

また、同一ラインの色信号を２度ずつ繰り返して同時
化を行なうものでないので、1Hの遅延回路が不要となる
利益がある。

さらに、水平および垂直の色エッジ部において色信号
を抑圧するものでなく、色エッジ部で色みがなくなった
り、回路構成が複雑になるというような不都合はない。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図〜第
10図はその説明のための図、第11図は従来例の構成図、
第12図〜第16図はその説明のための図、第17図は従来例
において同時化回路を付加した構成図、第18図〜第21図
は従来例の欠点を説明するための図である。 １……撮像レンズ ２……CCDカラー固体撮像素子 ４……タイミング発生器 21……画素ズラシ駆動器 22……コントローラ 24a〜24d……フレームメモリ 26a,26b,27a,27b,30,31,34……切換スイッチ 28,29……減算器 32,33……加算器

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】相互に加算すると輝度信号となると共に相
   互に減算すると１ライン毎に第１および第２の色差信号
   となる第１および第２の信号が１画素周期毎に順次出力
   される単板式のカラー固体撮像素子と、 第１〜第４フレームにおいて、上記固体撮像素子で撮像
   される画像の位置を、水平方向に1/2画素間隔づつ順次
   ずらすと共に垂直方向に１ライン間隔ずつ順次ずらす画
   素ズラシ駆動器と、 上記固体撮像素子より出力される上記第１〜第４フレー
   ムの撮像信号をそれぞれ記憶する第１〜第４のフレーム
   メモリと、 上記第１〜第４のフレームメモリより、読み出しタイミ
   ングを１水平期間と1/2画素周期ずつ順次ずらして上記
   第１〜第４フレームの撮像信号を平行して読み出す読み
   出し制御回路と、 上記第１および第３のフレームメモリより読み出される
   上記第１および第３フレームの撮像信号を加算する第１
   の加算器と、 上記第２および第４のフレームメモリより読み出される
   上記第２および第４フレームの撮像信号を加算する第２
   の加算器と、 上記第１および第２の加算器の出力信号を上記撮像信号
   の画素周期の1/2の周期で順次繰り返し選択して輝度信
   号を出力する第１のスイッチ回路と、 上記第１および第３のフレームメモリより読み出される
   上記第１および第３フレームの撮像信号よりそれぞれ上
   記第１および第２の信号を上記撮像信号の周期で交互に
   選択する第２および第３のスイッチ回路と、 上記第２および第４のフレームメモリより読み出される
   上記第２および第４フレームの撮像信号よりそれぞれ上
   記第１および第２の信号を上記撮像信号の周期で交互に
   選択する第４および第５のスイッチ回路と、 上記第２および第３のスイッチ回路の出力信号を減算処
   理して上記第１および第２の色差信号を線順次に得る第
   １の減算器と、 上記第４および第５のスイッチ回路の出力信号を減算処
   理して上記第２および第１の色差信号を線順次に得る第
   ２の減算器と、 上記第１および第２の減算器の出力信号より１水平期間
   の周期でもってそれぞれ上記第１および第２の色差信号
   を選択する第６および第７のスイッチ回路を備えるカラ
   ー固体撮像装置。