JP2844945B2 - 集積回路のレイアウト設計方式 - Google Patents
集積回路のレイアウト設計方式Info
- Publication number
- JP2844945B2 JP2844945B2 JP3055377A JP5537791A JP2844945B2 JP 2844945 B2 JP2844945 B2 JP 2844945B2 JP 3055377 A JP3055377 A JP 3055377A JP 5537791 A JP5537791 A JP 5537791A JP 2844945 B2 JP2844945 B2 JP 2844945B2
- Authority
- JP
- Japan
- Prior art keywords
- layout
- circuit
- partial
- wiring
- layout design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は集積回路のレイアウト設
計方式に関し、特に、標準セル方式のレイアウト・モデ
ルに準じたモデル下で行われる集積回路のレイアウト設
計方式に関する。
計方式に関し、特に、標準セル方式のレイアウト・モデ
ルに準じたモデル下で行われる集積回路のレイアウト設
計方式に関する。
【０００２】
【従来の技術】従来、集積回路のレイアウト設計におい
ては、予めいくつかに分割された部分回路を所定の領域
内で完全に（未配線なしで）レイアウトした後、各部分
回路のレイアウト結果を配置配線することによって全体
回路のレイアウトを得るという方式が採られていた。こ
のとき、部分回路間にまたがるネットに対しては、一階
層上（部分回路間）での配線設計を未配線なく行なうた
めに、各部分回路のレイアウト設計時にそのネット用の
外部端子を確保しながら設計を行っていた。つまり、部
分回路のレベルで扱う配線と、一階層上のレベルで扱う
配線は外部端子を介して完全に分離され、各々のレベル
で割り当てられた配線が完全に実現されるものとしてい
た。また、部分回路のレイアウト設計は、割り当てられ
た配線を完全に実現するのに十分大きな領域内で行われ
ていた。
ては、予めいくつかに分割された部分回路を所定の領域
内で完全に（未配線なしで）レイアウトした後、各部分
回路のレイアウト結果を配置配線することによって全体
回路のレイアウトを得るという方式が採られていた。こ
のとき、部分回路間にまたがるネットに対しては、一階
層上（部分回路間）での配線設計を未配線なく行なうた
めに、各部分回路のレイアウト設計時にそのネット用の
外部端子を確保しながら設計を行っていた。つまり、部
分回路のレベルで扱う配線と、一階層上のレベルで扱う
配線は外部端子を介して完全に分離され、各々のレベル
で割り当てられた配線が完全に実現されるものとしてい
た。また、部分回路のレイアウト設計は、割り当てられ
た配線を完全に実現するのに十分大きな領域内で行われ
ていた。
【０００３】例えば、図４（ａ）に示す三つのブロック
Ｂ１，Ｂ２，Ｂ３から成る回路が破線で囲まれた二つの
部分回路Ｃ１におよびＣ２に分割されたとした場合、ま
ず、部分回路間を結ぶネットに対して外部端子ｔ２，ｔ
３，…，ｔ１０が、また、一階層上の外部端子と部分回
路を結ぶネットに対して、外部端子ｔ１およびｔ１１が
設けられ、各部分回路のレイアウト設計が行われる。こ
のとき、各部分回路に割り当てられた配線は完全に実現
されるので、部分回路のレイアウト設計完了後は、部分
回路間の配置配線のみを考えればよい。部分回路Ｃ１お
よびＣ２に対して、それぞれ図４（ｂ），（ｃ）に示し
た結果が得られたとすると（詳細なレイアウトは省略し
てある）、この二つのレイアウト結果を一階層上のレベ
ルで配置配線して、図４（ｄ）の最終結果が得られる。
Ｂ１，Ｂ２，Ｂ３から成る回路が破線で囲まれた二つの
部分回路Ｃ１におよびＣ２に分割されたとした場合、ま
ず、部分回路間を結ぶネットに対して外部端子ｔ２，ｔ
３，…，ｔ１０が、また、一階層上の外部端子と部分回
路を結ぶネットに対して、外部端子ｔ１およびｔ１１が
設けられ、各部分回路のレイアウト設計が行われる。こ
のとき、各部分回路に割り当てられた配線は完全に実現
されるので、部分回路のレイアウト設計完了後は、部分
回路間の配置配線のみを考えればよい。部分回路Ｃ１お
よびＣ２に対して、それぞれ図４（ｂ），（ｃ）に示し
た結果が得られたとすると（詳細なレイアウトは省略し
てある）、この二つのレイアウト結果を一階層上のレベ
ルで配置配線して、図４（ｄ）の最終結果が得られる。
【０００４】
【発明が解決しようとする課題】標準セル方式のレイア
ウト・モデルに準じたモデル下でレイアウト設計を行う
場合には、所定の電源バス間隔で全部分回路をレイアウ
トしなければならないという制約がある。そのため、上
述したような従来のレイアウト設計方式に則ったとき、
部分回路の各々において割り当てられた配線を完全に実
現できるように電源バス間隔を定めなければならず、小
規模な部分回路においては必要以上に大きな領域が割り
当てられ空き領域が増えてしまう。電源バスを各部分回
路で可変とすることは、電源バスを結線するのに別途配
線が必要となる、部分回路間の配線領域が複雑な多角形
になる等の理由で行うことができない。
ウト・モデルに準じたモデル下でレイアウト設計を行う
場合には、所定の電源バス間隔で全部分回路をレイアウ
トしなければならないという制約がある。そのため、上
述したような従来のレイアウト設計方式に則ったとき、
部分回路の各々において割り当てられた配線を完全に実
現できるように電源バス間隔を定めなければならず、小
規模な部分回路においては必要以上に大きな領域が割り
当てられ空き領域が増えてしまう。電源バスを各部分回
路で可変とすることは、電源バスを結線するのに別途配
線が必要となる、部分回路間の配線領域が複雑な多角形
になる等の理由で行うことができない。
【０００５】部分回路間を配線するときには、部分回路
領域内を通過しないで配線を行うか、通過する場合でも
部分回路内で使用している配線層を用いないのが一般的
であるため、上述のような空き領域は上位レベルのレイ
アウト設計で活用されることなく集積度の低下に直接つ
ながる。
領域内を通過しないで配線を行うか、通過する場合でも
部分回路内で使用している配線層を用いないのが一般的
であるため、上述のような空き領域は上位レベルのレイ
アウト設計で活用されることなく集積度の低下に直接つ
ながる。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、部分回路のレイアウト領域を決定する処
理と、部分回路内の配線に加え部分回路間の配線の中か
ら部分回路のレイアウト領域内に配線する配線を選択す
る処理と、部分回路内の配線処理を行う処理と、部分回
路間の配線処理を行う処理とを備えている。
に、本発明は、部分回路のレイアウト領域を決定する処
理と、部分回路内の配線に加え部分回路間の配線の中か
ら部分回路のレイアウト領域内に配線する配線を選択す
る処理と、部分回路内の配線処理を行う処理と、部分回
路間の配線処理を行う処理とを備えている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例を示すブロック図
である。
である。
【０００９】図１に示されるように、本実施例は、回路
分割処理１と、埋め込み配線選択処理２と、部分回路レ
イアウト処理３と、未配線吐き出し処理４と、上位回路
レイアウト処理５とから構成される。
分割処理１と、埋め込み配線選択処理２と、部分回路レ
イアウト処理３と、未配線吐き出し処理４と、上位回路
レイアウト処理５とから構成される。
【００１０】回路分割処理１では、適用するレイアウト
・モデルに応じて回路を部分回路に分割し、各部分回路
に対してレイアウト領域を決定する。例えば、標準セル
方式のレイアウト・モデル下でレイアウト設計を行う場
合、標準セル方式自動レイアウト・システムおよび標準
セル・ライブラリを使って試行的にセルの配置を行い、
近接しているセルの集合から構成される回路を部分回路
として切り出せばよい。
・モデルに応じて回路を部分回路に分割し、各部分回路
に対してレイアウト領域を決定する。例えば、標準セル
方式のレイアウト・モデル下でレイアウト設計を行う場
合、標準セル方式自動レイアウト・システムおよび標準
セル・ライブラリを使って試行的にセルの配置を行い、
近接しているセルの集合から構成される回路を部分回路
として切り出せばよい。
【００１１】埋め込み配線選択処理２では、設計回路内
のネットのうち、回路分割処理１で切り出された各部分
回路に割り当てられた領域内で実現すべきものを選び出
し、それらの各ネットに対して優先順位を付ける。この
処理で選ばれたネットで実際のレイアウト設計時に配線
できなかったものは上位階層でのレイアウト設計に渡さ
れるので、設計回路に含まれるネットを全て選んでおい
ても支障はないが、引き続いて行われる部分回路のレイ
アウト設計での負荷を軽減するために配線不可能である
と予め認知できるネットは省いておく。優先順位につい
ては、各ネットの配線長を見積りその値が小さいもの程
高い優先順位を与えるなどすればよい。
のネットのうち、回路分割処理１で切り出された各部分
回路に割り当てられた領域内で実現すべきものを選び出
し、それらの各ネットに対して優先順位を付ける。この
処理で選ばれたネットで実際のレイアウト設計時に配線
できなかったものは上位階層でのレイアウト設計に渡さ
れるので、設計回路に含まれるネットを全て選んでおい
ても支障はないが、引き続いて行われる部分回路のレイ
アウト設計での負荷を軽減するために配線不可能である
と予め認知できるネットは省いておく。優先順位につい
ては、各ネットの配線長を見積りその値が小さいもの程
高い優先順位を与えるなどすればよい。
【００１２】部分回路レイアウト処理３では、各部分回
路のレイアウト設計を行う。このとき、埋め込み配線選
択処理２で定まった優先順位に従って配線設計を行う。
路のレイアウト設計を行う。このとき、埋め込み配線選
択処理２で定まった優先順位に従って配線設計を行う。
【００１３】未配線吐き出し処理４では、埋め込み配線
選択処理２で割り当てられたネットのうち、部分回路レ
イアウト処理３で実現できなかったものを求め、それら
を一階層上のレイアウト設計で処理されるネットに付け
加える。
選択処理２で割り当てられたネットのうち、部分回路レ
イアウト処理３で実現できなかったものを求め、それら
を一階層上のレイアウト設計で処理されるネットに付け
加える。
【００１４】上位回路レイアウト処理５では、部分回路
レイアウト処理３によって得られた部分回路のレイアウ
トを組み合わせて全体の回路のレイアウト設計を行う。
レイアウト処理３によって得られた部分回路のレイアウ
トを組み合わせて全体の回路のレイアウト設計を行う。
【００１５】図２は本発明の一実施例の処理を表すフロ
ーチャートである。
ーチャートである。
【００１６】図４（ａ）に示した回路に対して本発明に
よるレイアウト設計方式を適用した場合、Ｃ１の外部端
子ｔ２とｔ３を結ぶ配線がＣ１に割り当てられた領域内
に埋め込められたとすると、図３の最終レイアウト（図
４（ｄ）に比べ約８％の面積減少）が得られる。
よるレイアウト設計方式を適用した場合、Ｃ１の外部端
子ｔ２とｔ３を結ぶ配線がＣ１に割り当てられた領域内
に埋め込められたとすると、図３の最終レイアウト（図
４（ｄ）に比べ約８％の面積減少）が得られる。
【００１７】上記実施例において部分回路レイアウト処
理は、できるだけ大きな部分回路に対して行われる方が
配線を埋め込める可能性が高いが、回路規模が大きくな
ると、それに対して行われるレイアウト設計に費やされ
る時間が長くなってしまう。そこで、部分回路のレイア
ウト設計に自動レイアウト合成システムを導入すること
が考えられる。例えば、図４（ａ）の回路において、全
体回路を一つの部分回路とみて、自動レイアウト合成を
適用し端子ｔ２−ｔ３間，ｔ４−ｔ９間およびｔ５−ｔ
８間の配線が部分回路内に埋め込まれたとすると、図５
の最終レイアウト（図４（ｄ）に比べ２５％の面積減
少）が得られる。
理は、できるだけ大きな部分回路に対して行われる方が
配線を埋め込める可能性が高いが、回路規模が大きくな
ると、それに対して行われるレイアウト設計に費やされ
る時間が長くなってしまう。そこで、部分回路のレイア
ウト設計に自動レイアウト合成システムを導入すること
が考えられる。例えば、図４（ａ）の回路において、全
体回路を一つの部分回路とみて、自動レイアウト合成を
適用し端子ｔ２−ｔ３間，ｔ４−ｔ９間およびｔ５−ｔ
８間の配線が部分回路内に埋め込まれたとすると、図５
の最終レイアウト（図４（ｄ）に比べ２５％の面積減
少）が得られる。
【００１８】例えば、標準セル方式のレイアウト・モデ
ル下でレイアウト設計を行うのであれば、従来の標準セ
ル方式自動レイアウト・システムを使って初期的にセル
の配置を行い、同一セル列に含まれるセルの集合から構
成される回路を部分回路として（したがって、部分回路
の個数はセル列の個数に等しい）、各部分回路に自動レ
イアウト合成を適用する。この方式を採用して、より回
路規模の大きいセルを作成し多くの配線をセル内に埋め
込むことによって、従来方式では図６（ａ）のように得
られていたレイアウト結果が図６（ｂ）にまで縮小され
る。
ル下でレイアウト設計を行うのであれば、従来の標準セ
ル方式自動レイアウト・システムを使って初期的にセル
の配置を行い、同一セル列に含まれるセルの集合から構
成される回路を部分回路として（したがって、部分回路
の個数はセル列の個数に等しい）、各部分回路に自動レ
イアウト合成を適用する。この方式を採用して、より回
路規模の大きいセルを作成し多くの配線をセル内に埋め
込むことによって、従来方式では図６（ａ）のように得
られていたレイアウト結果が図６（ｂ）にまで縮小され
る。
【００１９】
【発明の効果】以上説明したように本発明は、従来の設
計方式で部分回路内のレイアウト設計で行われていた配
線処理の一部を、部分回路のレイアウト設計中に行うこ
とにより、セル領域内で空き領域となっていた部分を有
効に活用し、集積度を上げることができるという効果が
ある。図４（ａ）の回路に本発明による設計方式を適用
した場合、図３や図５に示したように、従来方式による
結果（図４（ｄ））に比べて約８〜２５％の面積縮小が
得られる。
計方式で部分回路内のレイアウト設計で行われていた配
線処理の一部を、部分回路のレイアウト設計中に行うこ
とにより、セル領域内で空き領域となっていた部分を有
効に活用し、集積度を上げることができるという効果が
ある。図４（ａ）の回路に本発明による設計方式を適用
した場合、図３や図５に示したように、従来方式による
結果（図４（ｄ））に比べて約８〜２５％の面積縮小が
得られる。
【図１】本発明の第１の実施例のブロック図である。
【図２】第１の実施例のフローチャートである。
【図３】本発明によるレイアウト設計結果である。
【図４】従来のレイアウト設計方式の説明図である。
【図５】本発明によるレイアウト設計の他の結果であ
る。
る。
【図６】第２の実施例の効果を示す説明図である。
１ 回路分割処理 ２ 埋め込み配線選択処理 ３ 部分回路レイアウト処理 ４ 未配線吐き出し処理 ５ 上位回路レイアウト処理 １０ 部分回路のレイアウト結果 １１ 全体回路のレイアウト結果 １２ 部分回路の外部端子 １３ 全体回路の外部端子 １４ 部分回路 １５ ブロック
Claims (1)
- 【請求項１】 少なくとも１つの回路ブロックから規定
される部分回路内の配線処理を行い、その後部分回路間
の配線処理を行って全体回路のレイアウト設計を得る集
積回路のレイアウト設計方式において、前記部分回路の
レイアウト領域を決定する処理と、前記部分回路内の配
線に加え前記部分回路間の配線の中から前記部分回路の
レイアウト領域内に配線する配線を選択する処理と、前
記部分回路内の配線処理を行う処理と、前記部分回路間
の配線処理を行う処理とを備えることを特徴とする集積
回路のレイアウト設計方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055377A JP2844945B2 (ja) | 1991-03-20 | 1991-03-20 | 集積回路のレイアウト設計方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055377A JP2844945B2 (ja) | 1991-03-20 | 1991-03-20 | 集積回路のレイアウト設計方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04291745A JPH04291745A (ja) | 1992-10-15 |
| JP2844945B2 true JP2844945B2 (ja) | 1999-01-13 |
Family
ID=12996800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055377A Expired - Fee Related JP2844945B2 (ja) | 1991-03-20 | 1991-03-20 | 集積回路のレイアウト設計方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844945B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685399B2 (ja) * | 1984-11-21 | 1994-10-26 | 日本電気株式会社 | 配線径路探索装置 |
| JPS62115574A (ja) * | 1985-11-14 | 1987-05-27 | Fujitsu Ltd | 並列配線方式 |
-
1991
- 1991-03-20 JP JP3055377A patent/JP2844945B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04291745A (ja) | 1992-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1275508C (en) | Hierarchical top-down method for physical vlsi-chip design | |
| JP2746762B2 (ja) | 半導体集積回路のレイアウト方法 | |
| KR970008363B1 (ko) | 트리밍 회로 | |
| US6651236B2 (en) | Semiconductor integrated circuit device, and method of placement and routing for such device | |
| US6049659A (en) | Method for automatically designing a semiconductor integrated circuit | |
| JP2844945B2 (ja) | 集積回路のレイアウト設計方式 | |
| KR0134854B1 (ko) | 반도체 장치의 설계장치 및 방법 | |
| US7194717B2 (en) | Compact custom layout for RRAM column controller | |
| JP3530459B2 (ja) | 半導体集積回路のレイアウト方法 | |
| US5694328A (en) | Method for designing a large scale integrated (LSI) layout | |
| JP3080077B2 (ja) | 半導体集積回路のレイアウト設計方法及び設計システム | |
| JP2005174520A (ja) | メモリ回路およびその生成方法 | |
| US20020044010A1 (en) | Semiconductor device provided with noise cut filter | |
| JP3076460B2 (ja) | 自動配置優先順位決定方法及び装置 | |
| JP3130891B2 (ja) | 配線方法 | |
| JPH05266224A (ja) | 半導体集積回路、及びそのレイアウト方法 | |
| JP2564659B2 (ja) | 半導体装置の製造方法 | |
| JP2002151594A (ja) | 半導体集積回路の設計方法及び半導体集積回路の設計支援装置 | |
| JP2667274B2 (ja) | スタンダードセルチップの開発支援装置 | |
| JPS62273751A (ja) | 集積回路 | |
| JP2885635B2 (ja) | 半導体集積回路の設計方法 | |
| JP3398710B2 (ja) | 汎用メモリマクロ化処理装置及び汎用メモリマクロ化処理方法 | |
| JP2921454B2 (ja) | 集積回路の配線方法 | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JP3578615B2 (ja) | 半導体集積回路のレイアウト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980929 |
|
| LAPS | Cancellation because of no payment of annual fees |