JP2842425B2 - 多端子部品実装方法 - Google Patents
多端子部品実装方法Info
- Publication number
- JP2842425B2 JP2842425B2 JP9003565A JP356597A JP2842425B2 JP 2842425 B2 JP2842425 B2 JP 2842425B2 JP 9003565 A JP9003565 A JP 9003565A JP 356597 A JP356597 A JP 356597A JP 2842425 B2 JP2842425 B2 JP 2842425B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- lands
- printed circuit
- terminal
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
【0001】
【産業用の利用分野】本発明は、フラットパッケージ型
LSIなどの多端子部品の各端子を該各端子に対向する
ようにプリント基板上に規則的に配置した複数個のラン
ドにそれぞれはんだ付けする多端子部品実装用プリント
基板に係り、特に、はんだ付けの際、各ランド間の短絡
あるいははんだ不足による接続不良などの欠点を生ずる
ことのない多端子部品実装用プリント基板に関する。 【0002】 【従来の技術】フラットパッケージ型LSIのプリント
基板への実装は、図3および図4に示すように、該LS
I6の各端子8を、該各端子8に対向するようにプリン
ト基板1上に規則的に配置した複数個のランド3にそれ
ぞれはんだ付けすることによって行われる。ここで、は
んだの供給は、予めプリント基板1の各ランド3上には
んだペーストをパターン印刷しておくことによって行
い、また、はんだ付け操作はレーザ、ベーパリフローあ
るいは熱風等による加熱によって行われれている。 【0003】近年ますます高密度化しているLSIにお
いて、各端子のピッチは0.65mmから0.5mmへ、端
子幅は0.3mmから0.25mmへ移行しつつあり、ま
た、プリント基板においても、ランド間隔が0.25mm
から0.15mmに移行しつつあるなど、微細化が急速に
進行している。このため、はんだペースト5の印刷は、
印刷作業性向上のため、一方向に配置されたランド3を
一括して帯状に被覆する(図4はんだペースト5)方法
を採る場合が多く、該帯状はんだパターンの幅は、通
常、0.35〜0.55mmとされている。ここで、ラン
ド3間を埋めたはんだは、プリント基板面に対する濡れ
性が小さいため、加熱はんだ付けの際、溶融状態で基板
面から遊離して、表面張力により各ランドに集まり、結
果的に各ランド間のはんだは吸引除去された状態となる
ものであるが、図5に示すように、印刷はんだ量が多す
ぎる場合にははんだがランド間に残存して短絡10を生
じ、また、印刷はんだ量が少なすぎる場合にははんだ不
足11を生ずることになる。これらの欠点の発生を防止
するためには、はんだペースト5供給量の適量を選び、
かつ、これを一定に被覆することが重要な要素となる。 【0004】ランド間の短絡を防止し、かつ、実装作業
時の位置合わせを容易にする方法として、先に、ランド
周辺に、ランドに密接して、ランドの厚さよりも厚い光
硬化性の絶縁樹脂層を形成する方法が提案されている
(特公昭第61-32840号)。この方法によれば、
ランド間が予め隔離されているため、実装作業に際し
て、短絡の問題を起すことは少なくなる。 【0005】 【発明が解決しようとする課題】しかしながら、ランド
周辺に該ランドの厚さよりも厚い光硬化性絶縁性樹脂層
を形成した場合、該ランド部が凹状となり、はんだを帯
状に印刷した時に、該凹状部分ではんだペーストがだれ
やすく、その断面形状が不均一となり、はんだペースト
量が各ランドに対して一定になりにくいという欠点があ
り、また、印刷時に、ステンレス製メタルマスクが光硬
化性絶縁樹脂層に圧着され、強く押圧されるため、該樹
脂層の端部に微細クラックが発生し、はんだ付け時の熱
負荷によってクラックが顕在化したり、密着性が低下す
るという欠点がある。 【0006】また、ランド周辺に光硬化性絶縁樹脂層が
存在しない場合にも、同様に、ランド間の凹状部分では
んだペーストがだれるため、ランド部へのはんだ供給量
が不均一になるという欠点がある。 【0007】本発明は、上記従来技術にみられる欠点を
解決し、端子ピッチの微細なLSIの端子をプリント基
板上の各ランドにはんだ付けをする際に、該ランドに適
量のはんだペーストを均一に供給できるプリント基板を
提供することを目的とする。 【0008】 【問題点を解決するための手段】上記目的は、LSIの
各端子に対向してプリント基板上に規則的に配置された
複数個のランドの周辺に、該各ランドに密接して、該ラ
ンドの厚さの約3分の1以上で該ランドの厚さを越えな
い範囲の厚さの光硬化性絶縁性樹脂層を設けることによ
って達成することができる。 【0009】 【作用】プリント基板上のランドの周辺に、該ランドに
密接して設けた光硬化性絶縁性樹脂層の厚さが該ランド
の厚さの3分の1以上で該ランドの厚さを超えない範囲
であるため、ランドとランド以外の部分の段差が小とな
り、より平坦化されていることによって、はんだペース
ト印刷時のペーストのだれが小となり、各ランド当りの
はんだ量が均一となる。 【0010】また、絶縁膜層の高さがランドの高さと同
じかそれよりも低いため、はんだペースト印刷時に、前
記従来技術にみられたようなメタルマスクの押圧による
絶縁樹脂層のクラック現象が発生することがない。 【0011】 【実施例】以下本発明の一実施例について図面によって
説明する。 【0012】図1は本発明による多端子部品実装用プリ
ント基板およびそれに実装すべきLSIを示す概略摸式
図で、多端子部品実装用プリント基板1は基材2上にL
SIの各端子に対向するように規則的に配置した複数個
のランド3、該各ランド3周辺に該各ランドに密接し
て、該各ランド3の厚さの3分の1以上でランドの厚さ
を越えない範囲の厚さで設けた光硬化性絶縁性樹脂層4
からなり、LSI6はLSI本体7および該LSI本体
7の周辺に一方向に突設して設けられた複数個の端子8
からなることを示す。ここで、ランド部周辺に該ランド
に密接して設ける光硬化性絶縁性樹脂層4の形成は、ま
ず、予めランド3を設けた基材2の全面に、該ランドの
厚さの3分の1以上の厚さで該ランドの厚さを越えない
範囲の厚さの該光硬化性絶縁性樹脂層を塗布し、次い
で、所定パターンのマスクを用いてランド3以外の部分
を露光し、硬化させ、さらに、現像処理を施すことによ
りランド3部の該樹脂層を溶解除去することにより行な
った。なお、該ランド部については、はんだ付け性を良
好ならしめるため、無電解銅めっきを施した。上記のよ
うにして得られた基板について、はんだペースト5の帯
状パターン印刷を行ったが、ランド3間の絶縁樹脂層4
上のおいてはんだペースト5のだれることのない均一な
はんだ層を得ることができた。この基板について、さら
に、LSI6の各端子8をそれぞれ対向するランド3上
に載置してはんだ付け操作を行ったが、図2にみられる
ように、各端子間の短絡不良やはんだ不足などの欠点の
ない良好なはんだ付け部9を得ることができた。 【0013】なお、図3は本発明による多端子部品プリ
ント基板を用いたLSI実装の完了した状態を示す概略
斜視図である。 【0014】 【発明の効果】以上述べてきたように、フラットパッケ
ージLSI等多端子部品実装用のプリント基板を、本発
明の構成によるプリント基板、すなわち、ランド周辺
に、該ランドに密接して、該ランドの厚さの約3分の1
以上で該ランドの厚さを越えない範囲の厚さの光硬化性
絶縁性樹脂を設けることによりランドとランド以外の部
分との段差を小さくしたプリント基板とすることによっ
て、はんだ供給を均一に行うことができ実装時における
ランド間の短絡不良あるいははんだ不足等の不良の発生
を防止することができた。また、その結果、短絡部の検
査あるいは欠陥部の修正作業等の簡潔化あるいは省略化
をはかることができ、作業の効率向上に寄与することが
できた。
LSIなどの多端子部品の各端子を該各端子に対向する
ようにプリント基板上に規則的に配置した複数個のラン
ドにそれぞれはんだ付けする多端子部品実装用プリント
基板に係り、特に、はんだ付けの際、各ランド間の短絡
あるいははんだ不足による接続不良などの欠点を生ずる
ことのない多端子部品実装用プリント基板に関する。 【0002】 【従来の技術】フラットパッケージ型LSIのプリント
基板への実装は、図3および図4に示すように、該LS
I6の各端子8を、該各端子8に対向するようにプリン
ト基板1上に規則的に配置した複数個のランド3にそれ
ぞれはんだ付けすることによって行われる。ここで、は
んだの供給は、予めプリント基板1の各ランド3上には
んだペーストをパターン印刷しておくことによって行
い、また、はんだ付け操作はレーザ、ベーパリフローあ
るいは熱風等による加熱によって行われれている。 【0003】近年ますます高密度化しているLSIにお
いて、各端子のピッチは0.65mmから0.5mmへ、端
子幅は0.3mmから0.25mmへ移行しつつあり、ま
た、プリント基板においても、ランド間隔が0.25mm
から0.15mmに移行しつつあるなど、微細化が急速に
進行している。このため、はんだペースト5の印刷は、
印刷作業性向上のため、一方向に配置されたランド3を
一括して帯状に被覆する(図4はんだペースト5)方法
を採る場合が多く、該帯状はんだパターンの幅は、通
常、0.35〜0.55mmとされている。ここで、ラン
ド3間を埋めたはんだは、プリント基板面に対する濡れ
性が小さいため、加熱はんだ付けの際、溶融状態で基板
面から遊離して、表面張力により各ランドに集まり、結
果的に各ランド間のはんだは吸引除去された状態となる
ものであるが、図5に示すように、印刷はんだ量が多す
ぎる場合にははんだがランド間に残存して短絡10を生
じ、また、印刷はんだ量が少なすぎる場合にははんだ不
足11を生ずることになる。これらの欠点の発生を防止
するためには、はんだペースト5供給量の適量を選び、
かつ、これを一定に被覆することが重要な要素となる。 【0004】ランド間の短絡を防止し、かつ、実装作業
時の位置合わせを容易にする方法として、先に、ランド
周辺に、ランドに密接して、ランドの厚さよりも厚い光
硬化性の絶縁樹脂層を形成する方法が提案されている
(特公昭第61-32840号)。この方法によれば、
ランド間が予め隔離されているため、実装作業に際し
て、短絡の問題を起すことは少なくなる。 【0005】 【発明が解決しようとする課題】しかしながら、ランド
周辺に該ランドの厚さよりも厚い光硬化性絶縁性樹脂層
を形成した場合、該ランド部が凹状となり、はんだを帯
状に印刷した時に、該凹状部分ではんだペーストがだれ
やすく、その断面形状が不均一となり、はんだペースト
量が各ランドに対して一定になりにくいという欠点があ
り、また、印刷時に、ステンレス製メタルマスクが光硬
化性絶縁樹脂層に圧着され、強く押圧されるため、該樹
脂層の端部に微細クラックが発生し、はんだ付け時の熱
負荷によってクラックが顕在化したり、密着性が低下す
るという欠点がある。 【0006】また、ランド周辺に光硬化性絶縁樹脂層が
存在しない場合にも、同様に、ランド間の凹状部分では
んだペーストがだれるため、ランド部へのはんだ供給量
が不均一になるという欠点がある。 【0007】本発明は、上記従来技術にみられる欠点を
解決し、端子ピッチの微細なLSIの端子をプリント基
板上の各ランドにはんだ付けをする際に、該ランドに適
量のはんだペーストを均一に供給できるプリント基板を
提供することを目的とする。 【0008】 【問題点を解決するための手段】上記目的は、LSIの
各端子に対向してプリント基板上に規則的に配置された
複数個のランドの周辺に、該各ランドに密接して、該ラ
ンドの厚さの約3分の1以上で該ランドの厚さを越えな
い範囲の厚さの光硬化性絶縁性樹脂層を設けることによ
って達成することができる。 【0009】 【作用】プリント基板上のランドの周辺に、該ランドに
密接して設けた光硬化性絶縁性樹脂層の厚さが該ランド
の厚さの3分の1以上で該ランドの厚さを超えない範囲
であるため、ランドとランド以外の部分の段差が小とな
り、より平坦化されていることによって、はんだペース
ト印刷時のペーストのだれが小となり、各ランド当りの
はんだ量が均一となる。 【0010】また、絶縁膜層の高さがランドの高さと同
じかそれよりも低いため、はんだペースト印刷時に、前
記従来技術にみられたようなメタルマスクの押圧による
絶縁樹脂層のクラック現象が発生することがない。 【0011】 【実施例】以下本発明の一実施例について図面によって
説明する。 【0012】図1は本発明による多端子部品実装用プリ
ント基板およびそれに実装すべきLSIを示す概略摸式
図で、多端子部品実装用プリント基板1は基材2上にL
SIの各端子に対向するように規則的に配置した複数個
のランド3、該各ランド3周辺に該各ランドに密接し
て、該各ランド3の厚さの3分の1以上でランドの厚さ
を越えない範囲の厚さで設けた光硬化性絶縁性樹脂層4
からなり、LSI6はLSI本体7および該LSI本体
7の周辺に一方向に突設して設けられた複数個の端子8
からなることを示す。ここで、ランド部周辺に該ランド
に密接して設ける光硬化性絶縁性樹脂層4の形成は、ま
ず、予めランド3を設けた基材2の全面に、該ランドの
厚さの3分の1以上の厚さで該ランドの厚さを越えない
範囲の厚さの該光硬化性絶縁性樹脂層を塗布し、次い
で、所定パターンのマスクを用いてランド3以外の部分
を露光し、硬化させ、さらに、現像処理を施すことによ
りランド3部の該樹脂層を溶解除去することにより行な
った。なお、該ランド部については、はんだ付け性を良
好ならしめるため、無電解銅めっきを施した。上記のよ
うにして得られた基板について、はんだペースト5の帯
状パターン印刷を行ったが、ランド3間の絶縁樹脂層4
上のおいてはんだペースト5のだれることのない均一な
はんだ層を得ることができた。この基板について、さら
に、LSI6の各端子8をそれぞれ対向するランド3上
に載置してはんだ付け操作を行ったが、図2にみられる
ように、各端子間の短絡不良やはんだ不足などの欠点の
ない良好なはんだ付け部9を得ることができた。 【0013】なお、図3は本発明による多端子部品プリ
ント基板を用いたLSI実装の完了した状態を示す概略
斜視図である。 【0014】 【発明の効果】以上述べてきたように、フラットパッケ
ージLSI等多端子部品実装用のプリント基板を、本発
明の構成によるプリント基板、すなわち、ランド周辺
に、該ランドに密接して、該ランドの厚さの約3分の1
以上で該ランドの厚さを越えない範囲の厚さの光硬化性
絶縁性樹脂を設けることによりランドとランド以外の部
分との段差を小さくしたプリント基板とすることによっ
て、はんだ供給を均一に行うことができ実装時における
ランド間の短絡不良あるいははんだ不足等の不良の発生
を防止することができた。また、その結果、短絡部の検
査あるいは欠陥部の修正作業等の簡潔化あるいは省略化
をはかることができ、作業の効率向上に寄与することが
できた。
【図面の簡単な説明】
【図1】本発明による多端子部品実装用プリント基板お
よび該基板に実装するLSIを示す概略部分摸式図。 【図2】本発明による多端子部品実装用プリント基板を
用いてLSIの実装を行った状態を示す概略部分摸式
図。 【図3】本発明による多端子部品実装用プリント基板を
用いてLSIの実装が完了した状態を示す該略斜視図。 【図4】従来技術による多端子部品実装用プリント基板
および該基板に実装するLSIを示す概略部分摸式図。 【図5】従来技術による多端子部品実装用プリント基板
を用いてLSIの実装を行った状態を示す概略部分摸式
図である。 【符号の説明】 1…多端子部品実装用プリント基板、2…基材、3…ラ
ンド、4…光硬化性絶縁性樹脂層、5…はんだペース
ト、6…LSI、7…LSI本体、8…端子、9…はん
だ付け部、10…短絡、11…はんだ不足。
よび該基板に実装するLSIを示す概略部分摸式図。 【図2】本発明による多端子部品実装用プリント基板を
用いてLSIの実装を行った状態を示す概略部分摸式
図。 【図3】本発明による多端子部品実装用プリント基板を
用いてLSIの実装が完了した状態を示す該略斜視図。 【図4】従来技術による多端子部品実装用プリント基板
および該基板に実装するLSIを示す概略部分摸式図。 【図5】従来技術による多端子部品実装用プリント基板
を用いてLSIの実装を行った状態を示す概略部分摸式
図である。 【符号の説明】 1…多端子部品実装用プリント基板、2…基材、3…ラ
ンド、4…光硬化性絶縁性樹脂層、5…はんだペース
ト、6…LSI、7…LSI本体、8…端子、9…はん
だ付け部、10…短絡、11…はんだ不足。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小関 護
神奈川県横浜市戸塚区戸塚町216番地
株式会社日立製作所戸塚工場内
(56)参考文献 特開 昭59−148388(JP,A)
特開 昭52−93271(JP,A)
特開 昭57−76897(JP,A)
(58)調査した分野(Int.Cl.6,DB名)
H05K 3/00
H05K 3/10 - 3/26
H05K 3/38
Claims (1)
- (57)【特許請求の範囲】 1. 複数の方向に端子を形成した多端子部品の各端子
群を、前記端子に対向するようにプリント基板上に0.
65ミリメートル未満のピッチで規則的に配置した複数
個のランドからなるランド群に、はんだ付けする多端子
部品実装方法において、 (1)前記ランドに密接して、前記ランドの厚さの3分
の1以上で前記ランドの厚さを超えない範囲の厚さを含
む光硬化性の絶縁性樹脂層を設けるステップ、 (2)前記ランドに、はんだを印刷するステップ、 を含む多端子部品実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9003565A JP2842425B2 (ja) | 1997-01-13 | 1997-01-13 | 多端子部品実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9003565A JP2842425B2 (ja) | 1997-01-13 | 1997-01-13 | 多端子部品実装方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62226265A Division JPH0666541B2 (ja) | 1987-09-11 | 1987-09-11 | 多端子部品実装用プリント基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10125636A Division JP2862003B2 (ja) | 1998-05-08 | 1998-05-08 | 多端子部品実装用プリント基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09186441A JPH09186441A (ja) | 1997-07-15 |
JP2842425B2 true JP2842425B2 (ja) | 1999-01-06 |
Family
ID=11560965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9003565A Expired - Fee Related JP2842425B2 (ja) | 1997-01-13 | 1997-01-13 | 多端子部品実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2842425B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5293271A (en) * | 1976-02-02 | 1977-08-05 | Hitachi Ltd | Semiconductor device and its manufacture for that device |
JPS5776897A (en) * | 1980-10-31 | 1982-05-14 | Nippon Electric Co | Printed circuit board |
JPS59148388A (ja) * | 1983-02-14 | 1984-08-25 | キヤノン株式会社 | プリント配線板 |
-
1997
- 1997-01-13 JP JP9003565A patent/JP2842425B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09186441A (ja) | 1997-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0947125B1 (en) | Method of making a printed circuit board having a tin/lead coating | |
JP2842425B2 (ja) | 多端子部品実装方法 | |
JP2768357B2 (ja) | 多端子部品実装用プリント基板 | |
JP2768358B2 (ja) | 多端子部品実装用プリント基板 | |
JP2862003B2 (ja) | 多端子部品実装用プリント基板 | |
US5373113A (en) | Solder reflow mounting board | |
JPH09321425A (ja) | チップ状電子部品の実装方法 | |
JPH0846349A (ja) | はんだ付け方法 | |
JPH0666541B2 (ja) | 多端子部品実装用プリント基板 | |
JPH0722749A (ja) | 半田層をプリコートして使用される回路基板及び半田プリコート回路基板 | |
JP3905355B2 (ja) | チップ部品の実装方法 | |
JPH05283587A (ja) | 多リード素子の半田付方法 | |
JP3241525B2 (ja) | プリント配線板の表面実装方法 | |
JP2001077522A (ja) | 電子部品の実装方法 | |
JPH04297091A (ja) | 半田コートプリント回路基板とその製造方法 | |
JPH0443697A (ja) | ハンダ付け方法 | |
JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
JPH10326956A (ja) | プリント配線板、該プリント配線板の製造方法及び該プリント配線板への電子部品の実装方法 | |
JPH10242629A (ja) | プリント配線板及びその製造方法 | |
JPH0385750A (ja) | 半導体装置およびその実装方法 | |
JPH04133492A (ja) | 印刷配線板の製造方法 | |
JPH0722742A (ja) | プリント配線板の半田付け方法 | |
JPH02177390A (ja) | 表面実装型電子部品の半田付け方法 | |
JPH03194994A (ja) | 表面装着用icパッケージの半田接続方法 | |
JPH07273438A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |