JP2837982B2 - 遅延検波復調装置 - Google Patents
遅延検波復調装置Info
- Publication number
- JP2837982B2 JP2837982B2 JP3347245A JP34724591A JP2837982B2 JP 2837982 B2 JP2837982 B2 JP 2837982B2 JP 3347245 A JP3347245 A JP 3347245A JP 34724591 A JP34724591 A JP 34724591A JP 2837982 B2 JP2837982 B2 JP 2837982B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- phase
- exclusive
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 51
- 238000006243 chemical reaction Methods 0.000 claims description 95
- 230000001186 cumulative effect Effects 0.000 claims description 19
- 230000010363 phase shift Effects 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/001—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which a pulse counter is used followed by a conversion into an analog signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2335—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal
- H04L27/2337—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal using digital techniques to measure the time between zero-crossings
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0066—Mixing
- H03D2200/007—Mixing by using a logic circuit, e.g. flipflop, XOR
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、無線通信方式の分野
における遅延検波復調装置、特に、位相比較回路および
周波数変換回路を用いた遅延検波復調装置に関するもの
である。
における遅延検波復調装置、特に、位相比較回路および
周波数変換回路を用いた遅延検波復調装置に関するもの
である。
【０００２】
【従来の技術】従来の位相比較回路を用いた遅延検波復
調装置は例えば特開昭６４−１２６４６号公報「ＤＰＳ
Ｋ復調方式」に記載されている。以下、図を用いて従来
技術の説明を行う。
調装置は例えば特開昭６４−１２６４６号公報「ＤＰＳ
Ｋ復調方式」に記載されている。以下、図を用いて従来
技術の説明を行う。
【０００３】図８は従来の周波数変換回路および位相比
較回路を備えた遅延検波復調装置の構成を示す構成図で
あり、図において、２００は周波数変換回路、この周波
数変換回路２００の構成として２０１は乗算器、２０２
は乗算器２０１の出力より高周波成分を除去するローパ
スフィルタ、３００は位相比較回路、この位相比較回路
の構成として３０１は局部搬送波の位相をπ／２ラジア
ン移相する移相器、３０２はローパスフィルタ２０２の
出力と局部搬送波を乗算する乗算器、３０３は移相器３
０１の出力とローパスフィルタ２０２の出力を乗算する
乗算器、３０４は乗算器３０２の出力より高周波成分を
除去するローパスフィルタ、３０５は乗算器３０３の出
力より高周波成分を除去するローパスフィルタ、３０６
はローパスフィルタ３０４の出力を標本化する標本化
器、３０７はローパスフィルタ３０５の出力を標本化す
る標本化器、３０８は各標本化器３０６，３０７の出力
より相対位相信号を生成し出力する座標変換器、４００
は座標変換器３０８より出力された相対位相信号を受信
信号の１シンボル周期に等しい時間遅延する遅延素子、
４０１は座標変換器３０８より出力された相対位相信号
から遅延素子４００より出力された１シンボル周期遅延
された相対位相信号２πを法として減算する減算器、４
０２は減算器４０１より出力されたシンボル間位相差信
号の値に応じた復調データを出力する判定器である。
較回路を備えた遅延検波復調装置の構成を示す構成図で
あり、図において、２００は周波数変換回路、この周波
数変換回路２００の構成として２０１は乗算器、２０２
は乗算器２０１の出力より高周波成分を除去するローパ
スフィルタ、３００は位相比較回路、この位相比較回路
の構成として３０１は局部搬送波の位相をπ／２ラジア
ン移相する移相器、３０２はローパスフィルタ２０２の
出力と局部搬送波を乗算する乗算器、３０３は移相器３
０１の出力とローパスフィルタ２０２の出力を乗算する
乗算器、３０４は乗算器３０２の出力より高周波成分を
除去するローパスフィルタ、３０５は乗算器３０３の出
力より高周波成分を除去するローパスフィルタ、３０６
はローパスフィルタ３０４の出力を標本化する標本化
器、３０７はローパスフィルタ３０５の出力を標本化す
る標本化器、３０８は各標本化器３０６，３０７の出力
より相対位相信号を生成し出力する座標変換器、４００
は座標変換器３０８より出力された相対位相信号を受信
信号の１シンボル周期に等しい時間遅延する遅延素子、
４０１は座標変換器３０８より出力された相対位相信号
から遅延素子４００より出力された１シンボル周期遅延
された相対位相信号２πを法として減算する減算器、４
０２は減算器４０１より出力されたシンボル間位相差信
号の値に応じた復調データを出力する判定器である。
【０００４】次に動作について説明する。通常、復調装
置においては、周波数変換回路を用いて受信信号の周波
数を信号処理が容易な低い周波数に変換することが行わ
れる。図８において、差動位相シフトキーイング（以
下、ＤＰＳＫと略称する）変調信号である受信信号は周
波数変換回路２００に入力される。周波数変換回路２０
０内において、受信信号は乗算器２０１により周波数変
換用信号と乗算される。ここで受信信号の周波数をｆ1
（Ｈz）、周波数変換用信号の周波数をｆ2（Ｈz）とす
ると、乗算器２０１から出力される乗算信号はｆ1＋ｆ2
（Ｈz)と│ｆ1 −ｆ2 │（Ｈz ）の周波数成分を含んで
いる。この乗算信号はローパスフィルタ２０２に入力さ
れ、低い周波数成分である│ｆ1 −ｆ2 │（Ｈz ）の成
分のみが通過し、周波数変換された受信信号となる。
置においては、周波数変換回路を用いて受信信号の周波
数を信号処理が容易な低い周波数に変換することが行わ
れる。図８において、差動位相シフトキーイング（以
下、ＤＰＳＫと略称する）変調信号である受信信号は周
波数変換回路２００に入力される。周波数変換回路２０
０内において、受信信号は乗算器２０１により周波数変
換用信号と乗算される。ここで受信信号の周波数をｆ1
（Ｈz）、周波数変換用信号の周波数をｆ2（Ｈz）とす
ると、乗算器２０１から出力される乗算信号はｆ1＋ｆ2
（Ｈz)と│ｆ1 −ｆ2 │（Ｈz ）の周波数成分を含んで
いる。この乗算信号はローパスフィルタ２０２に入力さ
れ、低い周波数成分である│ｆ1 −ｆ2 │（Ｈz ）の成
分のみが通過し、周波数変換された受信信号となる。
【０００５】周波数変換回路２００の出力である周波数
変換された受信信号は位相比較回路３００に入力され
る。位相比較回路３００において、移相器３０１は位相
基準信号である局部搬送波の位相をπ／２ラジアン移相
する。周波数変換された受信信号は乗算器３０２により
局部搬送波と乗算され、次いでローパスフィルタ３０４
により高周波成分が除去され、局部搬送波と同位相の成
分のベースバンド信号（以下、同相ベースバンド信号と
称する）に変換される。同時に、周波数変換された受信
信号は乗算器３０３により移相器３０１から出力される
π／２ラジアン移相された局部搬送波とも乗算され、次
いでローパスフィルタ３０５により高周波成分が除去さ
れ、局部搬送波と直交した成分のベースバンド信号（以
下、直交ベースバンド信号と称する）に変換される。
変換された受信信号は位相比較回路３００に入力され
る。位相比較回路３００において、移相器３０１は位相
基準信号である局部搬送波の位相をπ／２ラジアン移相
する。周波数変換された受信信号は乗算器３０２により
局部搬送波と乗算され、次いでローパスフィルタ３０４
により高周波成分が除去され、局部搬送波と同位相の成
分のベースバンド信号（以下、同相ベースバンド信号と
称する）に変換される。同時に、周波数変換された受信
信号は乗算器３０３により移相器３０１から出力される
π／２ラジアン移相された局部搬送波とも乗算され、次
いでローパスフィルタ３０５により高周波成分が除去さ
れ、局部搬送波と直交した成分のベースバンド信号（以
下、直交ベースバンド信号と称する）に変換される。
【０００６】ローパスフィルタ３０４から出力される同
相ベースバンド信号は標本化器３０６により標本化され
る。同様に、ローパスフィルタ３０５から出力される直
交ベースバンド信号は標本化器３０７により標本化され
る。標本化された同相ベースバンド信号と標本化された
直交ベースバンド信号は座標変換器３０８に入力され
る。座標変換器３０８からは位相基準信号である局部搬
送波に対する周波数変換された受信信号の位相差を表す
相対位相信号が出力される。ここで、標本化された同相
ベースバンド信号、標本化された直交ベースバンド信
号、および相対位相信号の値をそれぞれｘ，ｙおよびθ
とすると、この三者の関係は次式で表される。
相ベースバンド信号は標本化器３０６により標本化され
る。同様に、ローパスフィルタ３０５から出力される直
交ベースバンド信号は標本化器３０７により標本化され
る。標本化された同相ベースバンド信号と標本化された
直交ベースバンド信号は座標変換器３０８に入力され
る。座標変換器３０８からは位相基準信号である局部搬
送波に対する周波数変換された受信信号の位相差を表す
相対位相信号が出力される。ここで、標本化された同相
ベースバンド信号、標本化された直交ベースバンド信
号、および相対位相信号の値をそれぞれｘ，ｙおよびθ
とすると、この三者の関係は次式で表される。
【０００７】 θ ＝ ｔａｎ-1（ｘ／ｙ）
【０００８】位相比較回路３００の出力である相対位相
信号は遅延時間が受信信号の１シンボル周期に等しい遅
延素子４００により遅延される。同時に、相対移相信号
は２πを法とする減算器４０１にも入力される。２πを
法とする減算器４０１には遅延素子４００から出力され
る１シンボル周期遅延された相対位相信号も入力され、
相対位相信号から１シンボル周期遅延された相対位相信
号を２πを法として減算した値であるシンボル間位相差
信号が出力される。
信号は遅延時間が受信信号の１シンボル周期に等しい遅
延素子４００により遅延される。同時に、相対移相信号
は２πを法とする減算器４０１にも入力される。２πを
法とする減算器４０１には遅延素子４００から出力され
る１シンボル周期遅延された相対位相信号も入力され、
相対位相信号から１シンボル周期遅延された相対位相信
号を２πを法として減算した値であるシンボル間位相差
信号が出力される。
【０００９】このシンボル間位相差信号は受信信号の１
シンボル周期の間の位相遷移を表している。２πを法と
する減算器４０１から出力されるシンボル間位相差信号
は判定器４０２に入力される。判定器４０２は、あらか
じめ定められたシンボル間位相差信号と復調データの対
応規則に基づき、シンボル間位相差信号の値に応じた復
調データを出力する。
シンボル周期の間の位相遷移を表している。２πを法と
する減算器４０１から出力されるシンボル間位相差信号
は判定器４０２に入力される。判定器４０２は、あらか
じめ定められたシンボル間位相差信号と復調データの対
応規則に基づき、シンボル間位相差信号の値に応じた復
調データを出力する。
【００１０】
【発明が解決しようとする課題】以上のように、従来の
周波数変換回路および位相比較回路はアナログ素子によ
り構成されるため集積回路化が容易ではなく、したがっ
て、回路の無調整化や小形化、また消費電力の低減が困
難であるという課題があった。
周波数変換回路および位相比較回路はアナログ素子によ
り構成されるため集積回路化が容易ではなく、したがっ
て、回路の無調整化や小形化、また消費電力の低減が困
難であるという課題があった。
【００１１】この発明は上記のような課題を解消するた
めになされたもので、遅延検波復調装置における周波数
変換回路、位相比較回路をデジタル化し、集積化による
回路の無調整化や小型化、また消費電力の低減が容易な
遅延検波復調装置を得ることを目的とする。
めになされたもので、遅延検波復調装置における周波数
変換回路、位相比較回路をデジタル化し、集積化による
回路の無調整化や小型化、また消費電力の低減が容易な
遅延検波復調装置を得ることを目的とする。
【００１２】
【００１３】
【課題を解決するための手段】請求項１に係る遅延検波
復調装置は、２値化された受信信号と周波数変換用信号
との排他的論理和をとり、この論理結果を累積加釦しえ
後、累積加算する段数から決まる定数に基づいて前記累
積加算結果を論理“１”または論理“０”に変換して周
波数変換を行う周波数変換回路と、前記周波数変換回路
の出力信号とこれと概略等しい一定周波数の位相基準信
号との第２の排他的論理和をとり、この排他的論理和信
号に基づいて受信信号の位相の遅れ進みを判定する位相
比較回路と、前記位相比較回路から出力される位相差信
号を前記受信信号の１シンボル周期遅延させる遅延素子
と、前記位相差信号から前記遅延素子の出力信号を減算
する減算器とを備えたものである。
復調装置は、２値化された受信信号と周波数変換用信号
との排他的論理和をとり、この論理結果を累積加釦しえ
後、累積加算する段数から決まる定数に基づいて前記累
積加算結果を論理“１”または論理“０”に変換して周
波数変換を行う周波数変換回路と、前記周波数変換回路
の出力信号とこれと概略等しい一定周波数の位相基準信
号との第２の排他的論理和をとり、この排他的論理和信
号に基づいて受信信号の位相の遅れ進みを判定する位相
比較回路と、前記位相比較回路から出力される位相差信
号を前記受信信号の１シンボル周期遅延させる遅延素子
と、前記位相差信号から前記遅延素子の出力信号を減算
する減算器とを備えたものである。
【００１４】請求項２に係る遅延検波復調装置は、２値
化された受信信号と周波数変換用信号との排他的論理和
をとり、この論理結果を累積加算した後、累積加算する
段数から決まる定数に基づいて前記累積加算結果を論理
“１”または論理“０”に変換して周波数変換を行う周
波数変換回路と、前記周波数変換回路から出力される周
波数変換された受信信号とこれと概略等しい一定周波数
の位相基準信号との第２の排他的論理和信号を生成し前
記位相基準信号の１／２周期ごとの前記排他的論理和信
号の値により前記位相基準信号に対する前記周波数変換
回路の出力信号の位相の遅れ進みを判定する位相比較回
路と、前記位相比較回路から出力される位相差信号を前
記受信信号の１シンボル周期遅延させる遅延素子と、前
記位相差一一信号から前記遅延素子の出力信号を減算す
る減算器とを備えたものである。
化された受信信号と周波数変換用信号との排他的論理和
をとり、この論理結果を累積加算した後、累積加算する
段数から決まる定数に基づいて前記累積加算結果を論理
“１”または論理“０”に変換して周波数変換を行う周
波数変換回路と、前記周波数変換回路から出力される周
波数変換された受信信号とこれと概略等しい一定周波数
の位相基準信号との第２の排他的論理和信号を生成し前
記位相基準信号の１／２周期ごとの前記排他的論理和信
号の値により前記位相基準信号に対する前記周波数変換
回路の出力信号の位相の遅れ進みを判定する位相比較回
路と、前記位相比較回路から出力される位相差信号を前
記受信信号の１シンボル周期遅延させる遅延素子と、前
記位相差一一信号から前記遅延素子の出力信号を減算す
る減算器とを備えたものである。
【００１５】請求項３に係る遅延検波復調装置は、位相
比較回路に排他的論理和信号が１／２周期中で論理７
“１”の状態の時間に基づいて位相差絶対値を求める手
段を有したものである。
比較回路に排他的論理和信号が１／２周期中で論理７
“１”の状態の時間に基づいて位相差絶対値を求める手
段を有したものである。
【００１６】請求項４に係る遅延検波復調装置は、位相
比較回路に加算器およびこの加算器の出力を遅延させる
遅延素子を有し、前記加算器が第２の排他的論理和信号
と前記遅延素子の出力を加算し、前記加算器から出力さ
れる加算結果を記憶手段で記憶する位相差絶対値測定手
段を備えたものである。
比較回路に加算器およびこの加算器の出力を遅延させる
遅延素子を有し、前記加算器が第２の排他的論理和信号
と前記遅延素子の出力を加算し、前記加算器から出力さ
れる加算結果を記憶手段で記憶する位相差絶対値測定手
段を備えたものである。
【００１７】請求項５に係る遅延検波復調装置は、位相
比較回路に前記位相基準信号の一定周期中における排他
的諭理和信号が所定の論理和となる時間の割合を測定し
て前記位相基準信号に対する前記入力信号の位相のずれ
を判定する位相差測定手段を備えたものである。
比較回路に前記位相基準信号の一定周期中における排他
的諭理和信号が所定の論理和となる時間の割合を測定し
て前記位相基準信号に対する前記入力信号の位相のずれ
を判定する位相差測定手段を備えたものである。
【００１８】請求項６に係る遅延検波復調装置は、位相
差測定手段が前記位相基準信号の一定周期毎の排他的論
理和信号の値により前記位相基準信号に対する前記入力
信号の位相のずれを判定するものである。
差測定手段が前記位相基準信号の一定周期毎の排他的論
理和信号の値により前記位相基準信号に対する前記入力
信号の位相のずれを判定するものである。
【００１９】請求項７に係る遅延検波復調装置は、周波
数変換回路に第１の排他的論理和信号を入力とする段数
２ｎ＋１（ｎは正の整数）のシフトレジスタと、およぶ
前記シフトレジスタの各段の出力を加算する加算器を有
する累積加算手段と、前記累積加算手段の出力値をｎを
しきい値として論理“１”または論理“０”の２値に変
換する硬判定手段とを備えたものである。
数変換回路に第１の排他的論理和信号を入力とする段数
２ｎ＋１（ｎは正の整数）のシフトレジスタと、およぶ
前記シフトレジスタの各段の出力を加算する加算器を有
する累積加算手段と、前記累積加算手段の出力値をｎを
しきい値として論理“１”または論理“０”の２値に変
換する硬判定手段とを備えたものである。
【００２０】請求項８に係る遅延検波復調装置は、周波
数変換回路に第１の排他的論理和信号を入力とする段数
２ｎ＋２（ｎは正の整数）のシフトレジスタと、前記シ
フトレジスタの第２ｎ＋２段目の出力の符号を反転する
符号反転手段と、前記シフトレジスタの第１段の出力と
前記符号反転手段の出力と後記する遅延素子の出力とを
加算する加算器と、前記加算器の出力を一時保持し遅延
させる遅延素子と、前記遅延素子の出力を前記定数ｎを
しきい値として論理“１”および論理“０”の２値に変
換する硬判定手段とを備えたものである。
数変換回路に第１の排他的論理和信号を入力とする段数
２ｎ＋２（ｎは正の整数）のシフトレジスタと、前記シ
フトレジスタの第２ｎ＋２段目の出力の符号を反転する
符号反転手段と、前記シフトレジスタの第１段の出力と
前記符号反転手段の出力と後記する遅延素子の出力とを
加算する加算器と、前記加算器の出力を一時保持し遅延
させる遅延素子と、前記遅延素子の出力を前記定数ｎを
しきい値として論理“１”および論理“０”の２値に変
換する硬判定手段とを備えたものである。
【００２１】
【作用】請求項１における遅延検波復調装置おいて、位
相比較回路は、周波数変換された受信信号とこれと概略
等しい一定周波数の位相基準信号との第１の排他的論理
和信号を生成し、この排他的論理和信号に基づいて受信
信号の位相の遅れ進みを判定する。更に、位相比較回路
から出力される位相差信号を遅延素子により受信信号の
１シンボル周期遅延させると共に、減算器により前記位
相差信号から前記遅延素子の出力信号を減算するもので
ある。
相比較回路は、周波数変換された受信信号とこれと概略
等しい一定周波数の位相基準信号との第１の排他的論理
和信号を生成し、この排他的論理和信号に基づいて受信
信号の位相の遅れ進みを判定する。更に、位相比較回路
から出力される位相差信号を遅延素子により受信信号の
１シンボル周期遅延させると共に、減算器により前記位
相差信号から前記遅延素子の出力信号を減算するもので
ある。
【００２２】
【作用】請求項１における遅延検波復調装置おいて、周
波数変換回路が２値化された受信信号と周波数変換用信
号との排他的論理和をとり、この論理結果を累積加算し
た後、累積加算する段数から決まる定数に基づいて累積
加算結果を論理“１”または論理“０”に変換して周波
数変換を行うと、比較回路は周波数変換回路の出力信号
とこれと概略等しい一定周波数の位相基準信号との第２
の排他的論理和をとり、この排他的論理和信号に基づい
て受信信号の位相の遅れ進みを判定する。更に、位相比
較回路から出力される位相差信号を遅延素子により前記
受信信号の１シンボル周期遅延させると共に、減算器に
より位相差信号から遅延素子の出力信号を減算するもの
である。
波数変換回路が２値化された受信信号と周波数変換用信
号との排他的論理和をとり、この論理結果を累積加算し
た後、累積加算する段数から決まる定数に基づいて累積
加算結果を論理“１”または論理“０”に変換して周波
数変換を行うと、比較回路は周波数変換回路の出力信号
とこれと概略等しい一定周波数の位相基準信号との第２
の排他的論理和をとり、この排他的論理和信号に基づい
て受信信号の位相の遅れ進みを判定する。更に、位相比
較回路から出力される位相差信号を遅延素子により前記
受信信号の１シンボル周期遅延させると共に、減算器に
より位相差信号から遅延素子の出力信号を減算するもの
である。
【００２３】請求項２における遅延検波復調装置おい
て、周波数変換回路が２値化された受信信号と周波数変
換用信号との排他的論理和をとり、この論理結果を累積
加算した後、累積加算する段数から決まる定数に基づい
て累積加算結果を論理“１”または論理“Ｏ”に変換し
て周波数変換を行うと、比較回路は周波数変換回路から
出力される周波数変換された受信信号とこれと概略等し
い一定周波数の位相基準信号との第２の排他的論理和信
号を生成し位相基準信号の１／２周期ごとの排他的論理
和信号の値により位相基準信号に対する周波数変換回路
の出力信号の位相の遅れ進みを判定する。そして、位相
比較回路から出力される位相差信号を遅延素子により受
信信号の１シンボル周期遅延させると共に、減算器で位
相差信号から遅延素子の出力信号を減算するものであ
る。
て、周波数変換回路が２値化された受信信号と周波数変
換用信号との排他的論理和をとり、この論理結果を累積
加算した後、累積加算する段数から決まる定数に基づい
て累積加算結果を論理“１”または論理“Ｏ”に変換し
て周波数変換を行うと、比較回路は周波数変換回路から
出力される周波数変換された受信信号とこれと概略等し
い一定周波数の位相基準信号との第２の排他的論理和信
号を生成し位相基準信号の１／２周期ごとの排他的論理
和信号の値により位相基準信号に対する周波数変換回路
の出力信号の位相の遅れ進みを判定する。そして、位相
比較回路から出力される位相差信号を遅延素子により受
信信号の１シンボル周期遅延させると共に、減算器で位
相差信号から遅延素子の出力信号を減算するものであ
る。
【００２４】請求項３における遅延検波復調装置おい
て、位相比較回路は排他的論理和信号が１／２周期中で
論理“１”の状態の時間に基づいて位相差絶対値を求め
るものである。
て、位相比較回路は排他的論理和信号が１／２周期中で
論理“１”の状態の時間に基づいて位相差絶対値を求め
るものである。
【００２５】請求項４における遅延検波復調装置におい
て、位相差絶対値測定手段は位相比較回路に含まれる加
算器の出力を遅延素子によって遅莚しえならば、更に遅
延素子の出力と第２の排他的論理和信号とを加算し、こ
の加算結果を記憶手段で記憶するものである。
て、位相差絶対値測定手段は位相比較回路に含まれる加
算器の出力を遅延素子によって遅莚しえならば、更に遅
延素子の出力と第２の排他的論理和信号とを加算し、こ
の加算結果を記憶手段で記憶するものである。
【００２６】請求項５における遅延検波復調装置におい
て、位相比較回路は、位相基準信号の一定周期中におけ
る排他的論理和信号が所定の論理和となる時間の割合を
位相差測定手段で測定し、位相基準信号に対する入力信
号の位相のずれを判定するものである。請求項６におけ
る遅延検波復調装置において、比較回路は、位相基準信
号の一定周期毎の排他的論理和信号の値により位相基準
信号に対する入力信号の位相のずれを位相差測定手段で
判定する。
て、位相比較回路は、位相基準信号の一定周期中におけ
る排他的論理和信号が所定の論理和となる時間の割合を
位相差測定手段で測定し、位相基準信号に対する入力信
号の位相のずれを判定するものである。請求項６におけ
る遅延検波復調装置において、比較回路は、位相基準信
号の一定周期毎の排他的論理和信号の値により位相基準
信号に対する入力信号の位相のずれを位相差測定手段で
判定する。
【００２７】請求項７における遅延検波復調装置におい
て、周波数変換回路は、第１の排他的論理和信号を入力
とする段数２ｎ＋１（ｎは正の整数）のシフトレジスタ
の各段の出力を累積加算手段で加算し、そして加算結果
は硬判定手段によりｎをしきい値として論理“１”また
は論理“０”の２値に変換させる。
て、周波数変換回路は、第１の排他的論理和信号を入力
とする段数２ｎ＋１（ｎは正の整数）のシフトレジスタ
の各段の出力を累積加算手段で加算し、そして加算結果
は硬判定手段によりｎをしきい値として論理“１”また
は論理“０”の２値に変換させる。
【００２８】請求項８における遅延検波復調装置おい
て、周波数変換回路は、第１の排他的論理和信号を入力
とする段数２ｎ＋２（ｎは正の整数）のシフトレジスタ
の第２ｎ＋２段目の出力の符号を符号反転手段で反転さ
せ、更にシフトレジスタの第１段の出力と符号反転手段
の出力と後記する遅延素子の出力とを加算器で加算した
後に、加算器の出力を一時保持し遅延そして遅延させ、
遅延出力を硬判定手段で定数ｎをしきい値として論理
“１”および論理“０”の２値に変換する。
て、周波数変換回路は、第１の排他的論理和信号を入力
とする段数２ｎ＋２（ｎは正の整数）のシフトレジスタ
の第２ｎ＋２段目の出力の符号を符号反転手段で反転さ
せ、更にシフトレジスタの第１段の出力と符号反転手段
の出力と後記する遅延素子の出力とを加算器で加算した
後に、加算器の出力を一時保持し遅延そして遅延させ、
遅延出力を硬判定手段で定数ｎをしきい値として論理
“１”および論理“０”の２値に変換する。
【００２９】
【実施例】実施例１． 以下、図を用いて実施例１について説明する。図１は、
実施例１による周波数変換回路および位相比較回路を備
えた遅延検波復調装置の構成を示す構成図であり、図に
おいて、１００は受信信号を２値量子化するリミタ増幅
器、５００はリミタ増幅器１００によって２値量子化さ
れた受信信号を周波数変換する周波数変換回路、この周
波数変換回路５００の構成として５０１はリミタ増幅器
１００によって２値量子化された受信信号と周波数変換
用信号との排他的論理和を取り周波数変換する排他的論
理和素子、５０２は排他的論理和素子５０１から出力さ
れる信号より高調波変動成分を除去する累積加算手段、
この累積加算手段５０２の構成として、５０３は排他的
論理和素子５０１から出力される信号を順次遅延するシ
フトレジスタ、５０４はシフトレジスタ５０３の各段の
出力を加算する加算器、５０５は加算器５０４の出力を
任意定数であるしきい値と比較する硬判定手段としての
比較器、６００は周波数変換された受信信号と位相基準
信号との位相を比較する位相比較回路、この位相比較回
路６００の構成として６０１は比較器５０５の出力であ
る周波数変換された受信信号と位相基準信号との排他的
論理和演算を行う排他的論理和素子、６０２は排他的論
理和素子６０１より出力される信号より位相基準信号に
対する周波数変換された受信信号の位相差の絶対値を測
定する位相差絶対値測定手段、この位相差絶対値測定手
段６０２の構成として６０３は排他的論理和素子６０１
から出力される信号と後述の遅延素子としてのＤフリッ
プフロップ６０４から出力される信号を加算する加算
器、６０４は加算器６０３の出力を遅延する遅延素子と
してのＤフリップフロップ、６０５は加算器６０３の出
力を位相基準信号の１／２周期毎に記憶するＤフリップ
フロップ、６０６は排他的論理和素子６０１から出力さ
れる信号より位相基準信号に対する周波数変換された受
信信号の位相の遅れ進みを判定する位相差正負判定手段
としてのＤフリップフロップである。また、図８と同一
または相当部分は同一符号を付してその説明は省略す
る。
実施例１による周波数変換回路および位相比較回路を備
えた遅延検波復調装置の構成を示す構成図であり、図に
おいて、１００は受信信号を２値量子化するリミタ増幅
器、５００はリミタ増幅器１００によって２値量子化さ
れた受信信号を周波数変換する周波数変換回路、この周
波数変換回路５００の構成として５０１はリミタ増幅器
１００によって２値量子化された受信信号と周波数変換
用信号との排他的論理和を取り周波数変換する排他的論
理和素子、５０２は排他的論理和素子５０１から出力さ
れる信号より高調波変動成分を除去する累積加算手段、
この累積加算手段５０２の構成として、５０３は排他的
論理和素子５０１から出力される信号を順次遅延するシ
フトレジスタ、５０４はシフトレジスタ５０３の各段の
出力を加算する加算器、５０５は加算器５０４の出力を
任意定数であるしきい値と比較する硬判定手段としての
比較器、６００は周波数変換された受信信号と位相基準
信号との位相を比較する位相比較回路、この位相比較回
路６００の構成として６０１は比較器５０５の出力であ
る周波数変換された受信信号と位相基準信号との排他的
論理和演算を行う排他的論理和素子、６０２は排他的論
理和素子６０１より出力される信号より位相基準信号に
対する周波数変換された受信信号の位相差の絶対値を測
定する位相差絶対値測定手段、この位相差絶対値測定手
段６０２の構成として６０３は排他的論理和素子６０１
から出力される信号と後述の遅延素子としてのＤフリッ
プフロップ６０４から出力される信号を加算する加算
器、６０４は加算器６０３の出力を遅延する遅延素子と
してのＤフリップフロップ、６０５は加算器６０３の出
力を位相基準信号の１／２周期毎に記憶するＤフリップ
フロップ、６０６は排他的論理和素子６０１から出力さ
れる信号より位相基準信号に対する周波数変換された受
信信号の位相の遅れ進みを判定する位相差正負判定手段
としてのＤフリップフロップである。また、図８と同一
または相当部分は同一符号を付してその説明は省略す
る。
【００３０】次に、動作について説明する。受信信号は
リミタ増幅器１００により一定振幅の矩形波形の信号と
なる。すなわち、リミタ増幅器１００は受信信号を２値
量子化する量子化器として作用する。以下、受信信号は
リミタ増幅器１００により論理“０”および論理“１”
の２値に量子化されるものとする。
リミタ増幅器１００により一定振幅の矩形波形の信号と
なる。すなわち、リミタ増幅器１００は受信信号を２値
量子化する量子化器として作用する。以下、受信信号は
リミタ増幅器１００により論理“０”および論理“１”
の２値に量子化されるものとする。
【００３１】リミタ増幅器１００から出力される２値量
子化された受信信号は周波数変換回路５００に入力され
る。周波数変換回路５００において、排他的論理和素子
５０１は２値量子化された受信信号と、同様に論理
“０”および論理“１”の２値のみをとる周波数変換用
信号との排他的論理和演算を行う。ここで、論理“０”
を数値“＋１”に、論理“１”を数値“−１”に変換す
ることを考えると、排他的論理和演算は乗算に変換され
る。すなわち、排他的論理和素子５０１は２値量子化さ
れた受信信号と周波数変換用信号との乗算を行う乗算器
として作用する。
子化された受信信号は周波数変換回路５００に入力され
る。周波数変換回路５００において、排他的論理和素子
５０１は２値量子化された受信信号と、同様に論理
“０”および論理“１”の２値のみをとる周波数変換用
信号との排他的論理和演算を行う。ここで、論理“０”
を数値“＋１”に、論理“１”を数値“−１”に変換す
ることを考えると、排他的論理和演算は乗算に変換され
る。すなわち、排他的論理和素子５０１は２値量子化さ
れた受信信号と周波数変換用信号との乗算を行う乗算器
として作用する。
【００３２】排他的論理和素子５０１の出力である排他
的論理和信号は、累積加算手段５０２の構成要素である
段数２ｎ＋１（ｎは正の整数）のシフトレジスタ５０３
に入力される。ここで、シフトレジスタ５０３を駆動す
るクロック信号（以下、“駆動クロック”と略称する）
の周波数は、２値量子化された受信信号と周波数変換用
信号のどちらの周波数よりも高いものとする。シフトレ
ジスタ５０３の各段から出力される合計２ｎ＋１個の信
号はそれぞれ加算器５０４に入力される。
的論理和信号は、累積加算手段５０２の構成要素である
段数２ｎ＋１（ｎは正の整数）のシフトレジスタ５０３
に入力される。ここで、シフトレジスタ５０３を駆動す
るクロック信号（以下、“駆動クロック”と略称する）
の周波数は、２値量子化された受信信号と周波数変換用
信号のどちらの周波数よりも高いものとする。シフトレ
ジスタ５０３の各段から出力される合計２ｎ＋１個の信
号はそれぞれ加算器５０４に入力される。
【００３３】ここで、シフトレジスタ５０３の駆動クロ
ックの周期をＴc とし、時刻ｔ＝ｉＴc （ｉは整数）に
おいて排他的論理和素子５０１から出力される排他的論
理和信号の値をａ0i∈｛０，１｝、同じく時刻ｔ＝ｉＴ
c におけるシフトレジスタ５０３の第ｍ段目（ｍ＝１，
・・・，２ｎ＋１）から出力される信号の値をａmi∈
｛０，１｝とすると、次式で与えられる関係が成立す
る。
ックの周期をＴc とし、時刻ｔ＝ｉＴc （ｉは整数）に
おいて排他的論理和素子５０１から出力される排他的論
理和信号の値をａ0i∈｛０，１｝、同じく時刻ｔ＝ｉＴ
c におけるシフトレジスタ５０３の第ｍ段目（ｍ＝１，
・・・，２ｎ＋１）から出力される信号の値をａmi∈
｛０，１｝とすると、次式で与えられる関係が成立す
る。
【００３４】 ａmi ＝ ａ0(i-m)
【００３５】したがって、時刻ｔ＝ｉＴc に加算器５０
４から出力される信号の値をｂi とすると、次式で与え
られる関係が成立する。
４から出力される信号の値をｂi とすると、次式で与え
られる関係が成立する。
【００３６】
【数１】
【００３７】累積加算手段５０２の出力は比較器５０５
に入力される。比較器５０５は入力された信号の値と定
数ｎを比較する。
に入力される。比較器５０５は入力された信号の値と定
数ｎを比較する。
【００３８】比較器５０５から出力される信号の値をｄ
i とすると、累積加算手段５０２の出力信号の値ｂ i と
定数ｎの大小関係に応じて次式で与えられる関係が成立
するものとする。
i とすると、累積加算手段５０２の出力信号の値ｂ i と
定数ｎの大小関係に応じて次式で与えられる関係が成立
するものとする。
【００３９】
【数２】
【００４０】すなわち、比較器５０５は累積加算手段５
０２の出力信号の値ｄi を論理“０”および論理“１”
の２値に変換する硬判定手段として作用する。
０２の出力信号の値ｄi を論理“０”および論理“１”
の２値に変換する硬判定手段として作用する。
【００４１】以上のような周波数変換回路５００内にお
ける信号処理により、リミタ増幅器１００から出力され
る２値量子化された受信信号の周波数は変換される。す
なわち、２値量子化された受信信号の周波数をｆ
1（Ｈz）、周波数変換用信号の周波数をｆ2（Ｈz）とす
ると、比較器５０５の出力である周波数変換された受信
信号の周波数は│ｆ1 −ｆ2 │（Ｈz ）となる。
ける信号処理により、リミタ増幅器１００から出力され
る２値量子化された受信信号の周波数は変換される。す
なわち、２値量子化された受信信号の周波数をｆ
1（Ｈz）、周波数変換用信号の周波数をｆ2（Ｈz）とす
ると、比較器５０５の出力である周波数変換された受信
信号の周波数は│ｆ1 −ｆ2 │（Ｈz ）となる。
【００４２】このことを図を用いて説明する。図２はｎ
＝２、すなわち、シフトレジスタ５０３の段数が５段で
ある場合の周波数変換回路５００の動作の一例を示すタ
イミングチャートである。ただし、図２では、時刻
“１”においてシフトレジスタ５０３の各段の内容はす
べて論理“０”であるものとしている。
＝２、すなわち、シフトレジスタ５０３の段数が５段で
ある場合の周波数変換回路５００の動作の一例を示すタ
イミングチャートである。ただし、図２では、時刻
“１”においてシフトレジスタ５０３の各段の内容はす
べて論理“０”であるものとしている。
【００４３】図２において、シフトレジスタ５０３の駆
動クロック周波数をｆ0（Ｈz）であるものとすると、周
波数変換回路５００に入力される２値量子化された受信
信号の周波数ｆ1 および周波数変換用信号の周波数ｆ2
はそれぞれ以下の式で与えられる。
動クロック周波数をｆ0（Ｈz）であるものとすると、周
波数変換回路５００に入力される２値量子化された受信
信号の周波数ｆ1 および周波数変換用信号の周波数ｆ2
はそれぞれ以下の式で与えられる。
【００４４】 ｆ1 ＝ ｆ0 ／ ４ ｆ2 ＝ ｆ0 ／ ６
【００４５】このとき、図２に示された周波数変換回路
５００の出力である比較器５０５の出力の周波数をｆ3
（Ｈz）とすると、ｆ3 とｆ0 の関係は次式で与えられ
る。
５００の出力である比較器５０５の出力の周波数をｆ3
（Ｈz）とすると、ｆ3 とｆ0 の関係は次式で与えられ
る。
【００４６】 ｆ3 ＝ ｆ0 ／ １２
【００４７】以上の３式より、周波数変換された受信信
号の周波数ｆ3 と２値量子化された受信信号の周波数ｆ
1 および周波数変換用信号の周波数ｆ2 の関係は次式で
与えられる。
号の周波数ｆ3 と２値量子化された受信信号の周波数ｆ
1 および周波数変換用信号の周波数ｆ2 の関係は次式で
与えられる。
【００４８】 ｆ3 ＝ ｆ0 ／１２＝ｆ0 ／４−ｆ0 ／６＝ｆ1 −ｆ2
【００４９】また、排他的論理和演算には交換法則が成
立するので、図２において、２値量子化された受信信号
と周波数変換用信号を入れ替えても排他的論理和素子５
０１の出力から比較器５０５の出力までの信号はまった
く同一となる。この場合、シフトレジスタ５０３の駆動
クロックの周波数ｆ0 と、２値量子化された受信信号の
周波数ｆ1 および周波数変換用信号の周波数ｆ2 の関係
はそれぞれ以下の式で与えられる。
立するので、図２において、２値量子化された受信信号
と周波数変換用信号を入れ替えても排他的論理和素子５
０１の出力から比較器５０５の出力までの信号はまった
く同一となる。この場合、シフトレジスタ５０３の駆動
クロックの周波数ｆ0 と、２値量子化された受信信号の
周波数ｆ1 および周波数変換用信号の周波数ｆ2 の関係
はそれぞれ以下の式で与えられる。
【００５０】 ｆ1 ＝ ｆ0 ／ ６ ｆ2 ＝ ｆ0 ／ ４
【００５１】したがって、この場合には、周波数変換さ
れた受信信号の周波数ｆ3 とｆ1 およびｆ2 の関係は次
式で与えられる。
れた受信信号の周波数ｆ3 とｆ1 およびｆ2 の関係は次
式で与えられる。
【００５２】 ｆ3 ＝ ｆ0 ／１２＝ｆ0 ／４−ｆ0 ／６＝ｆ2 −ｆ1
【００５３】以上の関係をまとめれば、比較器５０５の
出力である周波数変換後の受信信号の周波数ｆ3 と２値
量子化された受信信号の周波数ｆ1 および周波数変換用
信号の周波数ｆ2 の関係は次式で与えられることが判
る。
出力である周波数変換後の受信信号の周波数ｆ3 と２値
量子化された受信信号の周波数ｆ1 および周波数変換用
信号の周波数ｆ2 の関係は次式で与えられることが判
る。
【００５４】 ｆ3 ＝ │ｆ1 −ｆ2 │
【００５５】図２において、排他的論理和素子５０１の
出力には、周波数ｆ0 ／２（Ｈz ）の変動成分が含まれ
ているが、比較器５０５の出力にはこのような高い周波
数の変動成分は含まれていない。すなわち、シフトレジ
スタ５０３と加算器５０４で構成される累積加算手段５
０２と、硬判定手段としての比較器５０５は、排他的論
理和素子５０１の出力から高周波変動成分を除去するロ
ーパスフィルタとして作用することが判る。
出力には、周波数ｆ0 ／２（Ｈz ）の変動成分が含まれ
ているが、比較器５０５の出力にはこのような高い周波
数の変動成分は含まれていない。すなわち、シフトレジ
スタ５０３と加算器５０４で構成される累積加算手段５
０２と、硬判定手段としての比較器５０５は、排他的論
理和素子５０１の出力から高周波変動成分を除去するロ
ーパスフィルタとして作用することが判る。
【００５６】周波数変換回路５００から出力される周波
数変換された受信信号は位相比較回路６００に入力され
る。位相比較回路６００において、排他的論理和素子６
０１は周波数変換された受信信号と、論理“０”および
論理“１”の２値のみをとる位相基準信号との排他的論
理和演算を行う。周波数変換回路５００内の排他的論理
和素子５０１と同様に排他的論理和素子６０１は周波数
変換された受信信号と位相基準信号との乗算を行う乗算
器として作用する。
数変換された受信信号は位相比較回路６００に入力され
る。位相比較回路６００において、排他的論理和素子６
０１は周波数変換された受信信号と、論理“０”および
論理“１”の２値のみをとる位相基準信号との排他的論
理和演算を行う。周波数変換回路５００内の排他的論理
和素子５０１と同様に排他的論理和素子６０１は周波数
変換された受信信号と位相基準信号との乗算を行う乗算
器として作用する。
【００５７】排他的論理和素子６０１の出力である周波
数変換された受信信号と位相基準信号との排他的論理和
信号が連続した論理“１”となる時間は、周波数変換後
の受信信号と位相基準信号との位相差の絶対値に比例す
る。
数変換された受信信号と位相基準信号との排他的論理和
信号が連続した論理“１”となる時間は、周波数変換後
の受信信号と位相基準信号との位相差の絶対値に比例す
る。
【００５８】このことを図を用いて説明する。図３は、
位相基準信号、周波数変換された受信信号および排他的
論理和素子６０１の出力である周波数変換された受信信
号と位相基準周波数との排他的論理和信号の関係を、位
相基準信号に対して周波数変換された受信信号の位相が
進んでいる場合と遅れている場合のそれぞれについて示
したタイミングチャートである。
位相基準信号、周波数変換された受信信号および排他的
論理和素子６０１の出力である周波数変換された受信信
号と位相基準周波数との排他的論理和信号の関係を、位
相基準信号に対して周波数変換された受信信号の位相が
進んでいる場合と遅れている場合のそれぞれについて示
したタイミングチャートである。
【００５９】図３において、位相基準信号と位相基準信
号に対する周波数変換された受信信号との位相差ψの絶
対値は、位相基準信号と周波数変換された受信信号との
立上がりまたは立下がりの時間差をτ、位相基準信号の
周期をＴとすると、次式で与えられ。
号に対する周波数変換された受信信号との位相差ψの絶
対値は、位相基準信号と周波数変換された受信信号との
立上がりまたは立下がりの時間差をτ、位相基準信号の
周期をＴとすると、次式で与えられ。
【００６０】 │ ψ │ ＝ ２πτ ／ Ｔ
【００６１】ところが、図３に示すように、位相基準信
号と周波数変換された受信信号の立上がりおよび立下が
りの時間差τは、排他的論理和素子６０１の出力である
周波数変換された受信信号と位相基準信号との排他的論
理和信号が連続して論理“１”となる時間に等しい。す
なわち、排他的論理和素子６０１の出力が連続して論理
“１”となる時間は、位相基準信号に対する周波数変換
された受信信号の位相差の絶対値に比例することは明ら
かである。
号と周波数変換された受信信号の立上がりおよび立下が
りの時間差τは、排他的論理和素子６０１の出力である
周波数変換された受信信号と位相基準信号との排他的論
理和信号が連続して論理“１”となる時間に等しい。す
なわち、排他的論理和素子６０１の出力が連続して論理
“１”となる時間は、位相基準信号に対する周波数変換
された受信信号の位相差の絶対値に比例することは明ら
かである。
【００６２】したがって、排他的論理和素子６０１の出
力が連続して論理“１”となる時間を測定することによ
り、位相基準信号に対する周波数変換された受信信号の
位相差の絶対値を知ることができる。
力が連続して論理“１”となる時間を測定することによ
り、位相基準信号に対する周波数変換された受信信号の
位相差の絶対値を知ることができる。
【００６３】排他的論理和素子６０１の出力は位相差絶
対値測定手段６０２に入力される。位相差絶対値測定手
段６０２においては、加算器６０３により、排他的論理
和素子６０１の出力にＤフリップフロップ６０４の出力
が加算されて出力される。加算器６０３の出力はＤフリ
ップフロップ６０４に入力される。
対値測定手段６０２に入力される。位相差絶対値測定手
段６０２においては、加算器６０３により、排他的論理
和素子６０１の出力にＤフリップフロップ６０４の出力
が加算されて出力される。加算器６０３の出力はＤフリ
ップフロップ６０４に入力される。
【００６４】ここで、Ｄフリップフロップ６０４の駆動
クロックの周波数は位相基準信号の周波数のＭ倍（Ｍは
４以上の偶数）であるものとする。Ｄフリップフロップ
６０４は加算器６０３の出力を記憶する遅延素子として
作用し、排他的論理和素子６０１の出力が論理“１”で
ある間はＤフリップフロップ６０４の駆動クロックの１
周期ごとに加算器６０３の出力の値は“１”づつ増加す
る。また、排他的論理和素子６０１の出力が論理“０”
である間は加算器６０３の出力の値は不変である。
クロックの周波数は位相基準信号の周波数のＭ倍（Ｍは
４以上の偶数）であるものとする。Ｄフリップフロップ
６０４は加算器６０３の出力を記憶する遅延素子として
作用し、排他的論理和素子６０１の出力が論理“１”で
ある間はＤフリップフロップ６０４の駆動クロックの１
周期ごとに加算器６０３の出力の値は“１”づつ増加す
る。また、排他的論理和素子６０１の出力が論理“０”
である間は加算器６０３の出力の値は不変である。
【００６５】一方、加算器６０３の出力はＤフリップフ
ロップ６０５にも入力される。ここで、Ｄフリップフロ
ップ６０５の駆動クロックの周波数は位相基準信号の周
波数の２倍であり、その立上がりは位相基準信号の立上
がりおよび立下がりに一致するものとする。さらに、Ｄ
フリップフロップ６０４はＤフリップフロップ６０５の
駆動クロックが立上がる瞬間にリセットされるものとす
る。すなわち、Ｄフリップフロップ６０４は位相基準信
号の１／２周期ごとにリセットされるものとする。
ロップ６０５にも入力される。ここで、Ｄフリップフロ
ップ６０５の駆動クロックの周波数は位相基準信号の周
波数の２倍であり、その立上がりは位相基準信号の立上
がりおよび立下がりに一致するものとする。さらに、Ｄ
フリップフロップ６０４はＤフリップフロップ６０５の
駆動クロックが立上がる瞬間にリセットされるものとす
る。すなわち、Ｄフリップフロップ６０４は位相基準信
号の１／２周期ごとにリセットされるものとする。
【００６６】このような構成とすることにより、位相差
絶対値測定手段６０２の出力であるＤフリップフロップ
６０５の出力は、位相基準信号の１／２周期中で排他的
論理和素子６０１の出力が論理“１”となる時間をＤフ
リップフロップ６０４の駆動クロック周期で正規化した
値の小数点以下を切り捨てた整数値となる。
絶対値測定手段６０２の出力であるＤフリップフロップ
６０５の出力は、位相基準信号の１／２周期中で排他的
論理和素子６０１の出力が論理“１”となる時間をＤフ
リップフロップ６０４の駆動クロック周期で正規化した
値の小数点以下を切り捨てた整数値となる。
【００６７】このことを図を用いて説明する。図４およ
び５は、Ｄフリップフロップ６０４の駆動クロックの周
波数が位相基準信号の周波数の１６倍（すなわち、Ｍ＝
１６）である場合の、位相差絶対値測定手段６０２の動
作の一例を示すタイミングチャートであり、図４は位相
基準信号に対して周波数変換された受信信号の位相差が
進んでいる場合を、図５は遅れている場合をそれぞれ示
している。
び５は、Ｄフリップフロップ６０４の駆動クロックの周
波数が位相基準信号の周波数の１６倍（すなわち、Ｍ＝
１６）である場合の、位相差絶対値測定手段６０２の動
作の一例を示すタイミングチャートであり、図４は位相
基準信号に対して周波数変換された受信信号の位相差が
進んでいる場合を、図５は遅れている場合をそれぞれ示
している。
【００６８】図４および図５においては、前述したよう
に、Ｄフリップフロップ６０５の駆動クロックの周波数
は位相基準信号の周波数の２倍であり、その立上がりは
位相基準信号の立上がりおよび立下がりに一致してい
る。また、Ｄフリップフロップ６０４はＤフリップフロ
ップ６０５の駆動クロックが立上がる瞬間にリセットさ
れる。
に、Ｄフリップフロップ６０５の駆動クロックの周波数
は位相基準信号の周波数の２倍であり、その立上がりは
位相基準信号の立上がりおよび立下がりに一致してい
る。また、Ｄフリップフロップ６０４はＤフリップフロ
ップ６０５の駆動クロックが立上がる瞬間にリセットさ
れる。
【００６９】図４および図５より、前述したように、Ｄ
フリップフロップ６０５の出力は、位相基準信号の１／
２周期中で排他的論理和素子６０１の出力が論理“１”
となる時間をＤフリップフロップ６０４の駆動クロック
周期で正規化した値の小数点以下を切り捨てた整数値と
なることが判る。
フリップフロップ６０５の出力は、位相基準信号の１／
２周期中で排他的論理和素子６０１の出力が論理“１”
となる時間をＤフリップフロップ６０４の駆動クロック
周期で正規化した値の小数点以下を切り捨てた整数値と
なることが判る。
【００７０】ここで、Ｄフリップフロップ６０５の出力
の値をμ（μ∈｛０，１，・・・，Ｍ／２｝）とする
と、μとＤフリップフロップ６０４の駆動クロックと位
相基準信号の周波数の比Ｍ、および位相基準信号に対す
る周波数変換された受信信号の位相差ψの絶対値との間
には次式で示す関係が成立する。
の値をμ（μ∈｛０，１，・・・，Ｍ／２｝）とする
と、μとＤフリップフロップ６０４の駆動クロックと位
相基準信号の周波数の比Ｍ、および位相基準信号に対す
る周波数変換された受信信号の位相差ψの絶対値との間
には次式で示す関係が成立する。
【００７１】 ２πμ／Ｍ≦│ψ│＜２π（μ＋１）／Ｍ
【００７２】すなわち、位相差絶対値測定手段６０２の
出力の値μは、位相基準信号に対する周波数変換された
受信信号の位相差の絶対値として扱うことができ、その
誤差は±π／Ｍ以内であることが判る。したがって、Ｄ
フリップフロップ６０４の駆動クロックと位相基準信号
の周波数の比Ｍを大きくすることにより位相差の絶対値
の測定誤差を小さくできることも明らかである。
出力の値μは、位相基準信号に対する周波数変換された
受信信号の位相差の絶対値として扱うことができ、その
誤差は±π／Ｍ以内であることが判る。したがって、Ｄ
フリップフロップ６０４の駆動クロックと位相基準信号
の周波数の比Ｍを大きくすることにより位相差の絶対値
の測定誤差を小さくできることも明らかである。
【００７３】以上のように、位相差絶対値測定手段６０
２により位相基準信号に対する周波数変換された受信信
号の位相差の絶対値μが測定されるので、この測定値μ
に基準信号に対する周波数変換された受信信号の位相の
遅れ進みに応じて正または負の符号を付加することによ
り、位相基準信号に対する周波数変換された受信信号の
位相差を表現することができる。
２により位相基準信号に対する周波数変換された受信信
号の位相差の絶対値μが測定されるので、この測定値μ
に基準信号に対する周波数変換された受信信号の位相の
遅れ進みに応じて正または負の符号を付加することによ
り、位相基準信号に対する周波数変換された受信信号の
位相差を表現することができる。
【００７４】ここで図４および図５を再び参照すると、
Ｄフリップフロップ６０５の駆動クロックの立上がりの
瞬間における排他的論理和素子６０１の出力の値が、位
相基準信号に対する周波数変換された受信信号の位相の
遅れ進みに対応していることが判る。
Ｄフリップフロップ６０５の駆動クロックの立上がりの
瞬間における排他的論理和素子６０１の出力の値が、位
相基準信号に対する周波数変換された受信信号の位相の
遅れ進みに対応していることが判る。
【００７５】すなわち、位相基準信号に対して受信信号
の位相が進んでいる図４の場合は、Ｄフリップフロップ
６０５の駆動クロックの立上がりの瞬間における排他的
論理和素子６０１の出力の値は常に論理“１”である。
また、位相基準信号に対して受信信号の位相が遅れてい
る図５の場合は、Ｄフリップフロップ６０５の駆動クロ
ックの立上がりの瞬間における排他的論理和素子６０１
の出力の値は常に論理“０”である。
の位相が進んでいる図４の場合は、Ｄフリップフロップ
６０５の駆動クロックの立上がりの瞬間における排他的
論理和素子６０１の出力の値は常に論理“１”である。
また、位相基準信号に対して受信信号の位相が遅れてい
る図５の場合は、Ｄフリップフロップ６０５の駆動クロ
ックの立上がりの瞬間における排他的論理和素子６０１
の出力の値は常に論理“０”である。
【００７６】したがって、排他的論理和素子６０１の出
力をＤフリップフロップ６０６に入力し、Ｄフリップフ
ロップ６０６をＤフリップフロップ６０５の駆動クロッ
クと同一のクロック信号で駆動することにより、Ｄフリ
ップフロップ６０６の出力は位相基準信号に対する受信
信号の位相の遅れ進みを示す信号となる。
力をＤフリップフロップ６０６に入力し、Ｄフリップフ
ロップ６０６をＤフリップフロップ６０５の駆動クロッ
クと同一のクロック信号で駆動することにより、Ｄフリ
ップフロップ６０６の出力は位相基準信号に対する受信
信号の位相の遅れ進みを示す信号となる。
【００７７】このことを図を用いて説明する。図６は、
Ｄフリップフロップ６０６の動作を示すタイミンチャー
トである。図６においては、前述したように、Ｄフリッ
プフロップ６０６の駆動クロックはＤフリップフロップ
６０５の駆動クロックと同一である。すなわち、Ｄフリ
ップフロップ６０６の駆動クロックの周波数は位相基準
信号の周波数の２倍であり、その立上がりは位相基準信
号の立上がりおよび立下がりに一致している。
Ｄフリップフロップ６０６の動作を示すタイミンチャー
トである。図６においては、前述したように、Ｄフリッ
プフロップ６０６の駆動クロックはＤフリップフロップ
６０５の駆動クロックと同一である。すなわち、Ｄフリ
ップフロップ６０６の駆動クロックの周波数は位相基準
信号の周波数の２倍であり、その立上がりは位相基準信
号の立上がりおよび立下がりに一致している。
【００７８】図６より、位相基準信号に対して受信信号
の位相が遅れている場合、すなわち、受信信号の立上が
りまたは立下がりの位置が位相基準信号の立上がりまた
は立下がりの位置より遅れている場合は、Ｄフリップフ
ロップ６０６からは位相基準信号の１／２周期ごとに論
理“０”が出力されることが判る。また、位相基準信号
に対して受信信号の位相が進んでいる場合、すなわち、
受信信号の立上がりまたは立下がりの位置が位相基準信
号の立上がりまたは立下がりの位置より進んでいる場合
は、Ｄフリップフロップ６０６からは位相基準信号の１
／２周期ごとに論理“１”が出力されることが判る。
の位相が遅れている場合、すなわち、受信信号の立上が
りまたは立下がりの位置が位相基準信号の立上がりまた
は立下がりの位置より遅れている場合は、Ｄフリップフ
ロップ６０６からは位相基準信号の１／２周期ごとに論
理“０”が出力されることが判る。また、位相基準信号
に対して受信信号の位相が進んでいる場合、すなわち、
受信信号の立上がりまたは立下がりの位置が位相基準信
号の立上がりまたは立下がりの位置より進んでいる場合
は、Ｄフリップフロップ６０６からは位相基準信号の１
／２周期ごとに論理“１”が出力されることが判る。
【００７９】すなわち、Ｄフリップフロップ６０６は、
位相基準信号の１／２周期ごとに排他的論理和素子６０
１の出力の値により、位相基準信号に対する受信信号の
位相の遅れ進みを判定する位相差正負判定手段として作
用する。
位相基準信号の１／２周期ごとに排他的論理和素子６０
１の出力の値により、位相基準信号に対する受信信号の
位相の遅れ進みを判定する位相差正負判定手段として作
用する。
【００８０】Ｄフリップフロップ６０６の出力は、位相
基準信号に対する周波数変換された受信信号の位相差の
正負を示す符号ビットとして、位相差絶対値測定手段６
０２の出力に付加され、位相比較回路６００の出力とな
る。
基準信号に対する周波数変換された受信信号の位相差の
正負を示す符号ビットとして、位相差絶対値測定手段６
０２の出力に付加され、位相比較回路６００の出力とな
る。
【００８１】このように、位相比較回路６００の出力
は、位相基準信号に対する周波数変換された受信信号の
位相差の絶対値を示す位相差絶対値測定手段６０２の出
力に、位相基準信号に対する周波数変換された受信信号
の位相差の正負を示すＤフリップフロップ６０６の出力
を付加したものとなるので、位相基準信号に対する周波
数変換された受信信号の位相差を表す信号になる。すな
わち、位相比較回路６００からは、位相基準信号に対す
る周波数変換された受信信号の位相差を表す相対位相信
号が出力される。
は、位相基準信号に対する周波数変換された受信信号の
位相差の絶対値を示す位相差絶対値測定手段６０２の出
力に、位相基準信号に対する周波数変換された受信信号
の位相差の正負を示すＤフリップフロップ６０６の出力
を付加したものとなるので、位相基準信号に対する周波
数変換された受信信号の位相差を表す信号になる。すな
わち、位相比較回路６００からは、位相基準信号に対す
る周波数変換された受信信号の位相差を表す相対位相信
号が出力される。
【００８２】位相比較回路６００の出力である相対位相
信号は遅延時間が受信信号の１シンボル周期に等しい遅
延素子４００により遅延される。同時に、相対位相信号
は２πを法とする減算器４０１にも入力される。２πを
法とする減算器４０１には遅延素子４００から出力され
る１シンボル周期遅延された相対位相信号も入力され、
相対位相信号から１シンボル周期遅延された相対位相信
号を２πを法として減算した値であるシンボル間位相差
信号が出力される。このシンボル間位相差信号は受信信
号の１シンボル周期の間の位相遷移を表している。２π
を法とする減算器４０１から出力されるシンボル間位相
差信号は判定器４０２に入力される。判定器４０２は、
あらかじめ定められたシンボル間位相差信号と復調デー
タの対応規則により、シンボル間位相差信号の値に応じ
た復調データを出力する。
信号は遅延時間が受信信号の１シンボル周期に等しい遅
延素子４００により遅延される。同時に、相対位相信号
は２πを法とする減算器４０１にも入力される。２πを
法とする減算器４０１には遅延素子４００から出力され
る１シンボル周期遅延された相対位相信号も入力され、
相対位相信号から１シンボル周期遅延された相対位相信
号を２πを法として減算した値であるシンボル間位相差
信号が出力される。このシンボル間位相差信号は受信信
号の１シンボル周期の間の位相遷移を表している。２π
を法とする減算器４０１から出力されるシンボル間位相
差信号は判定器４０２に入力される。判定器４０２は、
あらかじめ定められたシンボル間位相差信号と復調デー
タの対応規則により、シンボル間位相差信号の値に応じ
た復調データを出力する。
【００８３】なお、上記実施例では受信信号の変調方式
がＤＰＳＫ変調方式である場合について説明したが、他
の変調方式、例えばＭＳＫ変調方式やＧＭＳＫ変調方式
などであってもよい。また、上記実施例では、周波数変
換回路５００のパラメータである定数ｎが、ｎ＝２（す
なわち、シフトレジスタ５０３の段数が５段）である場
合について説明したが、定数ｎは正の整数であればよ
く、例えば、ｎ＝６（すなわち、シフトレジスタ５０３
の段数が１３段）や、ｎ＝７（すなわち、シフトレジス
タ５０３の段数が１５段）であってもよい。さらに、上
記実施例では、位相比較回路６００内の位相差絶対値測
定手段６０２の構成要素であるＤフリップフロップ６０
４の駆動クロックと位相基準信号の周波数の比Ｍが、Ｍ
＝１６である場合について説明したが、定数Ｍは正の偶
数であればよく、例えば、Ｍ＝３２やＭ＝６４であって
もよい。
がＤＰＳＫ変調方式である場合について説明したが、他
の変調方式、例えばＭＳＫ変調方式やＧＭＳＫ変調方式
などであってもよい。また、上記実施例では、周波数変
換回路５００のパラメータである定数ｎが、ｎ＝２（す
なわち、シフトレジスタ５０３の段数が５段）である場
合について説明したが、定数ｎは正の整数であればよ
く、例えば、ｎ＝６（すなわち、シフトレジスタ５０３
の段数が１３段）や、ｎ＝７（すなわち、シフトレジス
タ５０３の段数が１５段）であってもよい。さらに、上
記実施例では、位相比較回路６００内の位相差絶対値測
定手段６０２の構成要素であるＤフリップフロップ６０
４の駆動クロックと位相基準信号の周波数の比Ｍが、Ｍ
＝１６である場合について説明したが、定数Ｍは正の偶
数であればよく、例えば、Ｍ＝３２やＭ＝６４であって
もよい。
【００８４】実施例２． 次に、図を用いて実施例２について説明する。図７は、
実施例２による周波数変換回路および位相比較回路を備
えた遅延検波復調装置の構成を示す構成図であり、図に
おいて、５００ａは周波数変換回路、５０２ａは累積加
算手段、この累積加算手段５０２ａの構成として５０３
ａは段数２ｎ＋２（ｎは正の整数）のシフトレジスタ、
５０４ａはシフトレジスタ５０３ａの第１段の出力と後
述の符号反転器５０６の出力及び後述のＤフリップフロ
ップ５０７の出力を加算する加算器、５０６はシフトレ
ジスタ５０３ａの第２ｎ＋２段の出力の符号を反転する
符号反転器、５０７は加算器５０４ａの出力を記憶する
遅延素子としてのＤフリップフロップである。また、図
８および図１と同一または相当部分は同一符号を付して
その説明は省略する。
実施例２による周波数変換回路および位相比較回路を備
えた遅延検波復調装置の構成を示す構成図であり、図に
おいて、５００ａは周波数変換回路、５０２ａは累積加
算手段、この累積加算手段５０２ａの構成として５０３
ａは段数２ｎ＋２（ｎは正の整数）のシフトレジスタ、
５０４ａはシフトレジスタ５０３ａの第１段の出力と後
述の符号反転器５０６の出力及び後述のＤフリップフロ
ップ５０７の出力を加算する加算器、５０６はシフトレ
ジスタ５０３ａの第２ｎ＋２段の出力の符号を反転する
符号反転器、５０７は加算器５０４ａの出力を記憶する
遅延素子としてのＤフリップフロップである。また、図
８および図１と同一または相当部分は同一符号を付して
その説明は省略する。
【００８５】次に動作について説明する。実施例１と同
様に、受信信号はリミタ増幅器１００により論理“０”
および論理“１”の２値に量子化される。リミタ増幅器
１００から出力される２値量子化された受信信号は周波
数変換回路５００ａに入力される。周波数変換回路５０
０ａにおいて、排他的論理和素子５０１は２値量子化さ
れた受信信号と、同様に論理“０”および論理“１”の
２値のみをとる周波数変換用信号との排他的論理和演算
を行う。排他的論理和素子５０１は２値量子化された受
信信号と周波数変換用信号との乗算を行う乗算器として
作用することも実施例１と同様である。
様に、受信信号はリミタ増幅器１００により論理“０”
および論理“１”の２値に量子化される。リミタ増幅器
１００から出力される２値量子化された受信信号は周波
数変換回路５００ａに入力される。周波数変換回路５０
０ａにおいて、排他的論理和素子５０１は２値量子化さ
れた受信信号と、同様に論理“０”および論理“１”の
２値のみをとる周波数変換用信号との排他的論理和演算
を行う。排他的論理和素子５０１は２値量子化された受
信信号と周波数変換用信号との乗算を行う乗算器として
作用することも実施例１と同様である。
【００８６】排他的論理和素子５０１の出力である排他
的論理和信号は、累積加算手段５０２ａの構成要素であ
る段数２ｎ＋２（ｎは正の整数）のシフトレジスタ５０
３ａに入力される。ここで、シフトレジスタ５０３ａの
駆動クロックの周波数は、２値量子化された受信信号と
周波数変換用信号のどちらの周波数よりも高いものとす
る。
的論理和信号は、累積加算手段５０２ａの構成要素であ
る段数２ｎ＋２（ｎは正の整数）のシフトレジスタ５０
３ａに入力される。ここで、シフトレジスタ５０３ａの
駆動クロックの周波数は、２値量子化された受信信号と
周波数変換用信号のどちらの周波数よりも高いものとす
る。
【００８７】シフトレジスタ５０３ａの第１段の出力は
加算器５０４ａに入力される。また、シフトレジスタ５
０３ａの第２ｎ＋２段の出力は符号反転器５０６に入力
されて符号反転が行われ、加算器５０４ａに入力され
る。また、加算器５０４ａにはＤフリップフロップ５０
７の出力も入力される。
加算器５０４ａに入力される。また、シフトレジスタ５
０３ａの第２ｎ＋２段の出力は符号反転器５０６に入力
されて符号反転が行われ、加算器５０４ａに入力され
る。また、加算器５０４ａにはＤフリップフロップ５０
７の出力も入力される。
【００８８】すなわち、加算器５０４ａにおいては、シ
フトレジスタ５０３ａの第１段の出力と、シフトレジス
タ５０３ａの第２ｎ＋２段の出力の符号を反転した値で
ある符号反転器５０６の出力と、Ｄフリップフロップ５
０７の出力とが加算される。加算器５０４ａの出力はＤ
フリップフロップ５０７に入力される。すなわち、Ｄフ
リップフロップ５０７は加算器５０４ａの出力を記憶す
る遅延素子として作用する。
フトレジスタ５０３ａの第１段の出力と、シフトレジス
タ５０３ａの第２ｎ＋２段の出力の符号を反転した値で
ある符号反転器５０６の出力と、Ｄフリップフロップ５
０７の出力とが加算される。加算器５０４ａの出力はＤ
フリップフロップ５０７に入力される。すなわち、Ｄフ
リップフロップ５０７は加算器５０４ａの出力を記憶す
る遅延素子として作用する。
【００８９】ここで、Ｄフリップフロップ５０７の駆動
クロックをシフトレジスタ５０３ａの駆動クロックと同
一とし、初期状態におけるＤフリップフロップ５０７と
シフトレジスタ５０３ａの各段の内容をすべて論理
“０”とする。
クロックをシフトレジスタ５０３ａの駆動クロックと同
一とし、初期状態におけるＤフリップフロップ５０７と
シフトレジスタ５０３ａの各段の内容をすべて論理
“０”とする。
【００９０】このとき、シフトレジスタ５０３ａおよび
Ｄフリップフロップ５０７の駆動クロックの周期をＴc
とし、時刻ｔ＝ｉＴc （ｉは整数）において排他的論理
和素子５０１の出力の値をａ0i∈｛０，１｝、同じく時
刻ｔ＝ｉＴc におけるシフトレジスタ５０３ａの第１段
および第２ｎ＋２段の出力の値をそれぞれｐi ∈｛０，
１｝およびｑi∈｛０，１｝とする。初期状態、すなわ
ち時刻ｔ＝０においてシフトレジスタ５０３ａの各段の
内容がすべて論理“０”であることを考慮すると、次式
で与えられる関係が成立する。
Ｄフリップフロップ５０７の駆動クロックの周期をＴc
とし、時刻ｔ＝ｉＴc （ｉは整数）において排他的論理
和素子５０１の出力の値をａ0i∈｛０，１｝、同じく時
刻ｔ＝ｉＴc におけるシフトレジスタ５０３ａの第１段
および第２ｎ＋２段の出力の値をそれぞれｐi ∈｛０，
１｝およびｑi∈｛０，１｝とする。初期状態、すなわ
ち時刻ｔ＝０においてシフトレジスタ５０３ａの各段の
内容がすべて論理“０”であることを考慮すると、次式
で与えられる関係が成立する。
【００９１】
【数３】
【００９２】前述のように、符号反転器５０６の出力は
シフトレジスタ５０３ａの第２ｎ＋２段の出力の符号を
反転した値をとる。したがって、時刻ｔ＝ｉＴc におけ
る符号反転器５０６の出力の値をｒi∈｛−１，０｝ と
すると、次式で与えられる関係が成立する。
シフトレジスタ５０３ａの第２ｎ＋２段の出力の符号を
反転した値をとる。したがって、時刻ｔ＝ｉＴc におけ
る符号反転器５０６の出力の値をｒi∈｛−１，０｝ と
すると、次式で与えられる関係が成立する。
【００９３】
【数４】
【００９４】また、同じく時刻ｔ＝ｉＴc におけるＤフ
リップフロップ５０７の出力の値をｓi とすると、次式
で与えられる関係が成立する。
リップフロップ５０７の出力の値をｓi とすると、次式
で与えられる関係が成立する。
【００９５】 ｓi ＝ｐi＋ｒi＋ｓi-1
【００９６】ここで、初期状態、すなわち時刻ｔ＝０に
おけるＤフリップフロップ５０７の出力の値ｓ0 ＝０で
あること、および時刻ｔ≦（２ｎ＋１）ｔc の範囲にお
いて符号反転器５０６の出力の値ｒi ＝０であることを
考慮すると次式で与えられる関係が成立する。
おけるＤフリップフロップ５０７の出力の値ｓ0 ＝０で
あること、および時刻ｔ≦（２ｎ＋１）ｔc の範囲にお
いて符号反転器５０６の出力の値ｒi ＝０であることを
考慮すると次式で与えられる関係が成立する。
【００９７】
【数５】
【００９８】以下、数学的帰納法により証明を行う。ま
ず、ｉ＝１の場合は以下のようであり、以下の式が成立
する。
ず、ｉ＝１の場合は以下のようであり、以下の式が成立
する。
【００９９】
【０１００】次に、ｉ＝ｊのときに成立したものとする
と、ｉ＝ｊ＋１のとき、以下の式が成立する。
と、ｉ＝ｊ＋１のとき、以下の式が成立する。
【０１０１】
【数６】
【０１０２】したがって、１≦ｉ≦２ｎ＋１なる範囲の
すべての整数ｉに対して成立する。（証明終わり）
すべての整数ｉに対して成立する。（証明終わり）
【０１０３】したがって、時刻ｔ＝（２ｎ＋１）Ｔc に
おけるＤフリップフロップ５０７の出力の値ｓ2n+1は次
式で与えられる。
おけるＤフリップフロップ５０７の出力の値ｓ2n+1は次
式で与えられる。
【０１０４】
【数７】
【０１０５】すなわち、ｓ2n+1は排他的論理和素子５０
１の出力の値ａ0iの２ｎ＋１回平均値を２ｎ＋１倍した
値をとる。これより、ｔ≧（２ｎ＋１）Ｔc の範囲にお
いては次式で与えられる関係が成立する。
１の出力の値ａ0iの２ｎ＋１回平均値を２ｎ＋１倍した
値をとる。これより、ｔ≧（２ｎ＋１）Ｔc の範囲にお
いては次式で与えられる関係が成立する。
【０１０６】
【数８】
【０１０７】以下、数学的帰納法により証明を行う。
【０１０８】まず、ｉ＝２ｎ＋１の場合は以下の式が成
立する。
立する。
【０１０９】
【数９】
【０１１０】次に、ｉ＝ｊのときに成立したものとする
と、ｉ＝ｊ＋１のとき、以下の式が成立する。
と、ｉ＝ｊ＋１のとき、以下の式が成立する。
【０１１１】
【数１０】
【０１１２】したがって、ｉ≧２ｎ＋１なる範囲のすべ
ての整数ｉに対して成立する。（証明終わり）
ての整数ｉに対して成立する。（証明終わり）
【０１１３】このことにより、累積加算手段５０２ａの
出力となるＤフリップフロップ５０７の出力は、ｔ≧
（２ｎ＋１）Ｔc の範囲においては、排他的論理和素子
５０１の出力の値ａ0iの２ｎ＋１回累積加算値を２ｎ＋
１倍した値をとることが判る。すなわち、累積加算手段
５０２ａは、ｔ＝（２ｎ＋１）Ｔc 以降において、実施
例１における累積加算手段５０２と同様に作用する。
出力となるＤフリップフロップ５０７の出力は、ｔ≧
（２ｎ＋１）Ｔc の範囲においては、排他的論理和素子
５０１の出力の値ａ0iの２ｎ＋１回累積加算値を２ｎ＋
１倍した値をとることが判る。すなわち、累積加算手段
５０２ａは、ｔ＝（２ｎ＋１）Ｔc 以降において、実施
例１における累積加算手段５０２と同様に作用する。
【０１１４】ところで、累積加算手段５０２ａ内の加算
器５０４ａに入力される信号数はシフトレジスタ５０３
ａの段数によらず３である。しかるに、実施例１におけ
る累積加算手段５０２内の加算器５０４に入力される信
号数はシフトレジスタ５０３の段数２ｎ＋１に等しい。
器５０４ａに入力される信号数はシフトレジスタ５０３
ａの段数によらず３である。しかるに、実施例１におけ
る累積加算手段５０２内の加算器５０４に入力される信
号数はシフトレジスタ５０３の段数２ｎ＋１に等しい。
【０１１５】したがって、ｎ≧１であることを考慮すれ
ば、累積加算手段５０２ａ内の加算器５０４ａに入力さ
れる信号数は、実施例１における累積加算手段５０２内
の加算器５０４に入力される信号数より多くはならない
ことは明らかである。すなわち、実施例２は実施例１に
比較して、累積加算手段内の加算器の構成が簡単になる
という利点がある。
ば、累積加算手段５０２ａ内の加算器５０４ａに入力さ
れる信号数は、実施例１における累積加算手段５０２内
の加算器５０４に入力される信号数より多くはならない
ことは明らかである。すなわち、実施例２は実施例１に
比較して、累積加算手段内の加算器の構成が簡単になる
という利点がある。
【０１１６】累積加算手段５０２ａの出力は比較器５０
５に入力される。比較器５０５は入力された信号の値と
定数ｎを比較する。比較器５０５から出力される信号の
値をｄi とすると、累積加算手段５０２ａの出力信号の
値ｓi と定数ｎの大小関係に応じて次式で与えられる関
係が成立するものとする。
５に入力される。比較器５０５は入力された信号の値と
定数ｎを比較する。比較器５０５から出力される信号の
値をｄi とすると、累積加算手段５０２ａの出力信号の
値ｓi と定数ｎの大小関係に応じて次式で与えられる関
係が成立するものとする。
【０１１７】
【数１１】
【０１１８】すなわち、比較器５０５は累積加算手段５
０２ａの出力の値ｓi を論理“０”および論理“１”の
２値に変換する硬判定手段として作用する。
０２ａの出力の値ｓi を論理“０”および論理“１”の
２値に変換する硬判定手段として作用する。
【０１１９】このように、周波数変換回路５００ａ内に
おける累積加算手段５０２ａ以降の信号処理は、実施例
１の周波数変換回路５００内における累積加算手段５０
２以降の信号処理と同一である。また、前述のように、
累積加算手段５０２ａは、実施例１における累積加算手
段５０２と同様に作用する。
おける累積加算手段５０２ａ以降の信号処理は、実施例
１の周波数変換回路５００内における累積加算手段５０
２以降の信号処理と同一である。また、前述のように、
累積加算手段５０２ａは、実施例１における累積加算手
段５０２と同様に作用する。
【０１２０】このため、シフトレジスタ５０３ａ、加算
器５０４ａ、符号反転器５０６、およびＤフリップフロ
ップ５０７で構成される累積加算手段５０２ａと、硬判
定手段としての比較器５０５は、排他的論理和素子５０
１の出力から高周波変動成分を除去するローパスフィル
タとして作用することも実施例１と同様である。
器５０４ａ、符号反転器５０６、およびＤフリップフロ
ップ５０７で構成される累積加算手段５０２ａと、硬判
定手段としての比較器５０５は、排他的論理和素子５０
１の出力から高周波変動成分を除去するローパスフィル
タとして作用することも実施例１と同様である。
【０１２１】したがって、上述の周波数変換回路５００
ａ内における信号処理により、リミタ増幅器１００から
出力される２値量子化された受信信号に対して、実施例
１と同様の周波数変換が行われる。すなわち、２値量子
化された受信信号の周波数をｆ1（Ｈz）、周波数変換用
信号の周波数をｆ2（Ｈz）とすると、比較器５０５の出
力である周波数変換された受信信号の周波数は│ｆ1 −
ｆ2 │（Ｈz ）となる。
ａ内における信号処理により、リミタ増幅器１００から
出力される２値量子化された受信信号に対して、実施例
１と同様の周波数変換が行われる。すなわち、２値量子
化された受信信号の周波数をｆ1（Ｈz）、周波数変換用
信号の周波数をｆ2（Ｈz）とすると、比較器５０５の出
力である周波数変換された受信信号の周波数は│ｆ1 −
ｆ2 │（Ｈz ）となる。
【０１２２】周波数変換回路５００ａから出力される周
波数変換後の受信信号は実施例１と同一の位相比較回路
６００に入力される。したがって、位相比較回路６００
からは、実施例１と同様に、位相基準信号に対する周波
数変換された受信信号の位相差であるシンボル間相対位
相信号が出力される。
波数変換後の受信信号は実施例１と同一の位相比較回路
６００に入力される。したがって、位相比較回路６００
からは、実施例１と同様に、位相基準信号に対する周波
数変換された受信信号の位相差であるシンボル間相対位
相信号が出力される。
【０１２３】位相比較回路６００の出力である相対位相
信号は遅延時間ず受信信号の１シンボル周期に等しい遅
延素子４００により遅延される。同時に、相対位相信号
は２πを法とする減算器４０１にも入力される。２πを
法とする減算器４０１には遅延素子４００から出力され
る１シンボル周期遅延された相対位相信号も入力され、
相対位相信号から１シンボル周期遅延された相対位相信
号を２πを法として減算した値である位相差信号が出力
される。この位相差信号は受信信号の１シンボル周期の
間の位相遷移を表している。２πを法とする減算器４０
１から出力される位相差信号は判定器４０２に入力され
る。判定器４０２は、あらかじめ定められたシンボル間
位相差信号と復調データの対応規則に基づき、シンボル
間位相差信号の値に応じた復調データを出力する。
信号は遅延時間ず受信信号の１シンボル周期に等しい遅
延素子４００により遅延される。同時に、相対位相信号
は２πを法とする減算器４０１にも入力される。２πを
法とする減算器４０１には遅延素子４００から出力され
る１シンボル周期遅延された相対位相信号も入力され、
相対位相信号から１シンボル周期遅延された相対位相信
号を２πを法として減算した値である位相差信号が出力
される。この位相差信号は受信信号の１シンボル周期の
間の位相遷移を表している。２πを法とする減算器４０
１から出力される位相差信号は判定器４０２に入力され
る。判定器４０２は、あらかじめ定められたシンボル間
位相差信号と復調データの対応規則に基づき、シンボル
間位相差信号の値に応じた復調データを出力する。
【０１２４】なお、上記実施例では受信信号の変調方式
がＤＰＳＫ変調方式である場合について説明したが、他
の変調方式、例えばＭＳＫ変調方式やＧＭＳＫ変調方式
などであってもよい。また、上記実施例では周波数変換
回路５００ａのパラメータである定数ｎが、ｎ＝２（す
なわち、シフトレジスタ５０３ａの段数が６段）である
場合について説明したが、定数ｎは正の整数であればよ
く、例えば、ｎ＝６（すなわち、シフトレジスタ５０３
ａの段数が１４段）や、ｎ＝７（すなわち、シフトレジ
スタ５０３ａの段数が１６段）であってもよい。
がＤＰＳＫ変調方式である場合について説明したが、他
の変調方式、例えばＭＳＫ変調方式やＧＭＳＫ変調方式
などであってもよい。また、上記実施例では周波数変換
回路５００ａのパラメータである定数ｎが、ｎ＝２（す
なわち、シフトレジスタ５０３ａの段数が６段）である
場合について説明したが、定数ｎは正の整数であればよ
く、例えば、ｎ＝６（すなわち、シフトレジスタ５０３
ａの段数が１４段）や、ｎ＝７（すなわち、シフトレジ
スタ５０３ａの段数が１６段）であってもよい。
【０１２５】
【０１２６】
【発明の効果】請求項１に係る遅延検波復調装置は、２
値化された受信信号と周波数変換用信号との排他的論理
和をとり、この論理結果を累積加算した後、累積加算す
る段数から決まる定数に基づいて前記累積加算結果を論
理“１”または論理“０”に変換して周波数変換を行う
周波数変換回路と、前記周波数変換回路の出力信号とこ
れと概略等しい一定周波数の位相基準信号との第２の排
他的論理和をとり、この排他的論理和信号に基づいて受
信信号の位相の遅れ進みを判定する位相比較回路と、前
記位相比較路から出力される位相差信号を前記受信信号
の１シンボル周期遅延させる遅延素子と、前記位相差信
号から前記遅延素子の出力信号を減算する減算器とを備
えたので、装置をディジタル回路により構成が可能とな
る。このため集積回路化による回路の無調整化や小形
化、また消費電力の低減が容易な遅延検波復調装置を得
ることができるという効果を奏する。
値化された受信信号と周波数変換用信号との排他的論理
和をとり、この論理結果を累積加算した後、累積加算す
る段数から決まる定数に基づいて前記累積加算結果を論
理“１”または論理“０”に変換して周波数変換を行う
周波数変換回路と、前記周波数変換回路の出力信号とこ
れと概略等しい一定周波数の位相基準信号との第２の排
他的論理和をとり、この排他的論理和信号に基づいて受
信信号の位相の遅れ進みを判定する位相比較回路と、前
記位相比較路から出力される位相差信号を前記受信信号
の１シンボル周期遅延させる遅延素子と、前記位相差信
号から前記遅延素子の出力信号を減算する減算器とを備
えたので、装置をディジタル回路により構成が可能とな
る。このため集積回路化による回路の無調整化や小形
化、また消費電力の低減が容易な遅延検波復調装置を得
ることができるという効果を奏する。
【０１２７】請求項２に係る遅延検波復調装置は、２値
化された受信信号と周波数変換用信号との排他的論理和
をとり、この論理結果を累積加算しえ後、累積加算する
段数から決まる定数に基づいて前記累積加算結果を論理
“１”または論理“Ｏ”に変換して周波数変換を行う周
波数変換回路と、前記周波数変換回路から出力される周
波数変換された受信信号とこれと概略等しい一定周波数
の位相基準信号との第２の排他的論理和信号を生成し前
記位相基準信号の１／２周期ごとの前記排他的論理和信
号の値により前記位相基準信号に対する前記周波数変換
回路の出力信号の位相の遅れ進みを判定する位相比較回
路と、前記位相比較回路から出力される位相差信号を前
記受信信号の１シンボル周期遅延させる遅延素子と、前
記位相差信号から前記遅延素子の出力信号を減算する減
算器とを備えたので、装置をディジタル回路により構成
が可能となる。このため集積回路化による回路の無調整
化や小形化、また消費電力の低減が容易な遅延検波復調
装置を得ることができるという効果を奏する。
化された受信信号と周波数変換用信号との排他的論理和
をとり、この論理結果を累積加算しえ後、累積加算する
段数から決まる定数に基づいて前記累積加算結果を論理
“１”または論理“Ｏ”に変換して周波数変換を行う周
波数変換回路と、前記周波数変換回路から出力される周
波数変換された受信信号とこれと概略等しい一定周波数
の位相基準信号との第２の排他的論理和信号を生成し前
記位相基準信号の１／２周期ごとの前記排他的論理和信
号の値により前記位相基準信号に対する前記周波数変換
回路の出力信号の位相の遅れ進みを判定する位相比較回
路と、前記位相比較回路から出力される位相差信号を前
記受信信号の１シンボル周期遅延させる遅延素子と、前
記位相差信号から前記遅延素子の出力信号を減算する減
算器とを備えたので、装置をディジタル回路により構成
が可能となる。このため集積回路化による回路の無調整
化や小形化、また消費電力の低減が容易な遅延検波復調
装置を得ることができるという効果を奏する。
【０１２８】請求項３に係る遅延検波復調装置は、位相
比較回路に排他的論理和信号が１／２周期中で論理７
“１”の状態の時間に基づいて位相差絶対値を求める手
段を有したので、装置をディジタル回路により構成が可
能となる、このため集積回路化による回路の無調整化や
小形化、また消費電力の低減カ溶易な遅延検波復調装置
を得ることができるという効果を奏する。
比較回路に排他的論理和信号が１／２周期中で論理７
“１”の状態の時間に基づいて位相差絶対値を求める手
段を有したので、装置をディジタル回路により構成が可
能となる、このため集積回路化による回路の無調整化や
小形化、また消費電力の低減カ溶易な遅延検波復調装置
を得ることができるという効果を奏する。
【０１２９】請求項４に係る遅延検波復調装置は、位相
比較回路に加算器およびこの加算器の出力を遅延させる
遅延素子を有し、前記加算器が第２の排他的論理和信号
と前記遅延素子の出力を加算し、前記加算器から出力さ
れる加算結果を記憶手段で記憶する位相差絶対値測定手
段を備えたので、装置をディジタル回路により構成が可
能となる。このため集積回路化による回路の無調整化や
小形化、また消費電力の低減が容易な遅延検波復調装置
を得ることができるという効果を奏する。
比較回路に加算器およびこの加算器の出力を遅延させる
遅延素子を有し、前記加算器が第２の排他的論理和信号
と前記遅延素子の出力を加算し、前記加算器から出力さ
れる加算結果を記憶手段で記憶する位相差絶対値測定手
段を備えたので、装置をディジタル回路により構成が可
能となる。このため集積回路化による回路の無調整化や
小形化、また消費電力の低減が容易な遅延検波復調装置
を得ることができるという効果を奏する。
【０１３０】請求項５に係る遅延検波復調装置は、位相
比較回路に前記位相基準信号の一定周期中における排他
的論理和信号が所定の論理和となる時間の割合を測定し
て前記位相基準信号に対する前記入力信号の位相のずれ
を判定する位相差測定手段を備えたので、装置をディジ
タル回路により構成が可能とをる、このため集積回路化
による回路の無調整化や小形化、また消費電力の低減カ
溶易な遅延検波復調装置を得ることができるという効果
を奏する。
比較回路に前記位相基準信号の一定周期中における排他
的論理和信号が所定の論理和となる時間の割合を測定し
て前記位相基準信号に対する前記入力信号の位相のずれ
を判定する位相差測定手段を備えたので、装置をディジ
タル回路により構成が可能とをる、このため集積回路化
による回路の無調整化や小形化、また消費電力の低減カ
溶易な遅延検波復調装置を得ることができるという効果
を奏する。
【０１３１】請求項６に係る遅延検波復調装置は、位相
差測定手段が前記位相基準信号の一定周期毎の排他的論
理和信号の値により前記位相基準信号に対する前記入力
信号の位相のずれを判定するようにしたので、装置をデ
ィジタル回路により構成が可能となる、このため集積回
路化による回路の無調整化や小形化、また消費電力の低
減カ溶易な遅延検波復調装置を得ることができるという
効果を奏する。
差測定手段が前記位相基準信号の一定周期毎の排他的論
理和信号の値により前記位相基準信号に対する前記入力
信号の位相のずれを判定するようにしたので、装置をデ
ィジタル回路により構成が可能となる、このため集積回
路化による回路の無調整化や小形化、また消費電力の低
減カ溶易な遅延検波復調装置を得ることができるという
効果を奏する。
【０１３２】請求項７に係る遅延検波復調装置は、周波
数変換回路に第１の排他的論理和信号を入力とする段数
２ｎ＋１（ｎは正の整数）のシフトレジスタと、およぶ
前記シフトレジスタの各段の出力を加算する加算器を有
する累積加算手段と、前記累積加算手段の出力値をｎを
しきい値として論理“１”または論理“０”の２値に変
換する硬判定手段とを備えたので、装置をディジタル回
路により構成が可能となる。このため集積回路化による
回路の無調整化や小形化、また消費電力の低減が容易な
遅延検波復調装置を得ることができるという効果を奏す
る。
数変換回路に第１の排他的論理和信号を入力とする段数
２ｎ＋１（ｎは正の整数）のシフトレジスタと、およぶ
前記シフトレジスタの各段の出力を加算する加算器を有
する累積加算手段と、前記累積加算手段の出力値をｎを
しきい値として論理“１”または論理“０”の２値に変
換する硬判定手段とを備えたので、装置をディジタル回
路により構成が可能となる。このため集積回路化による
回路の無調整化や小形化、また消費電力の低減が容易な
遅延検波復調装置を得ることができるという効果を奏す
る。
【０１３３】請求項８に係る遅延検波復調装置は、周波
数変換回路に第１の排他的論理和信号を入力とする段数
２ｎ＋２（ｎは正の整数）のシフトレジスタと、前記シ
フトレジスタの第２ｎ＋２段目の出力の符号を反転する
符号反転手段と、前記シフトレジスタの第１段の出力と
前記符号反転手段の出力と後記する遅延素子の出力とを
加算する加算器と、前記加算器の出力を一時保持し遅延
させる遅延素子と、前記遅延素子の出力を前記定数ｎを
しきい値として論理“１”および論理“０”の２値に変
換する硬判定手段とを備えたので、装置をディジタル回
路により構成が可能となる。このため集積回路化による
回路の無調整化や小形化、また消費電力の低減カ溶易な
遅延検波復調装置を得ることができるという効果を奏す
る。
数変換回路に第１の排他的論理和信号を入力とする段数
２ｎ＋２（ｎは正の整数）のシフトレジスタと、前記シ
フトレジスタの第２ｎ＋２段目の出力の符号を反転する
符号反転手段と、前記シフトレジスタの第１段の出力と
前記符号反転手段の出力と後記する遅延素子の出力とを
加算する加算器と、前記加算器の出力を一時保持し遅延
させる遅延素子と、前記遅延素子の出力を前記定数ｎを
しきい値として論理“１”および論理“０”の２値に変
換する硬判定手段とを備えたので、装置をディジタル回
路により構成が可能となる。このため集積回路化による
回路の無調整化や小形化、また消費電力の低減カ溶易な
遅延検波復調装置を得ることができるという効果を奏す
る。
【図１】 この発明の実施例１による周波数変換回路お
よび位相比較回路を備えた遅延検波復調装置の構成を示
す構成図である。
よび位相比較回路を備えた遅延検波復調装置の構成を示
す構成図である。
【図２】 この発明の実施例１による周波数変換回路の
動作の一例を示すタイミングチャートである。
動作の一例を示すタイミングチャートである。
【図３】 この発明の実施例１による位相比較回路内の
位相基準信号、周波数変換後の受信信号および排他的論
理和素子の出力の関係を示したタイミングチャートであ
る。
位相基準信号、周波数変換後の受信信号および排他的論
理和素子の出力の関係を示したタイミングチャートであ
る。
【図４】 この発明の実施例１による位相比較回路内の
位相差絶対値測定手段の動作の一例を示すタイミングチ
ャートである。
位相差絶対値測定手段の動作の一例を示すタイミングチ
ャートである。
【図５】 この発明の実施例１による位相比較回路内の
位相差絶対値測定手段の動作の一例を示すタイミングチ
ャートである。
位相差絶対値測定手段の動作の一例を示すタイミングチ
ャートである。
【図６】 この発明の実施例１による位相比較回路内の
位相差正負判定手段としてのＤフリップフロップの動作
の一例を示すタイミングチャートである。
位相差正負判定手段としてのＤフリップフロップの動作
の一例を示すタイミングチャートである。
【図７】 この発明の実施例２による周波数変換回路お
よび位相比較回路を備えた遅延検波復調装置の構成を示
す構成図である。
よび位相比較回路を備えた遅延検波復調装置の構成を示
す構成図である。
【図８】 従来の周波数変換回路および位相比較回路を
備えた遅延検波復調装置の構成を示す構成図である。
備えた遅延検波復調装置の構成を示す構成図である。
１００ リミタ増幅器、４００ 遅延素子、４０１ 減
算器、４０２ 判定器、５００，５００ａ 周波数変換
回路、５０１ 排他的論理和素子、５０２，５０２ａ
累積加算手段、５０３，５０３ａ シフトレジスタ、５
０４，５０４ａ加算器、５０５ 比較器、５０６ 符号
反転器、５０７ Ｄフリップフロップ、６００ 位相比
較回路、６０１ 排他的論理和素子、６０２ 位相差絶
対値測定手段、６０３ 加算器、６０４，６０５，６０
６ Ｄフリップフロップ。
算器、４０２ 判定器、５００，５００ａ 周波数変換
回路、５０１ 排他的論理和素子、５０２，５０２ａ
累積加算手段、５０３，５０３ａ シフトレジスタ、５
０４，５０４ａ加算器、５０５ 比較器、５０６ 符号
反転器、５０７ Ｄフリップフロップ、６００ 位相比
較回路、６０１ 排他的論理和素子、６０２ 位相差絶
対値測定手段、６０３ 加算器、６０４，６０５，６０
６ Ｄフリップフロップ。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/22
Claims (8)
- 【請求項１】 ２値化された受信信号と周波数変換用信
号との排他的論理和をとり、この論理結果を累積加算し
た後、累積加算する段数から決まる定数に基づいて前記
累積加算結果を論理“１”または論理“０”に変換して
周波数変換を行う周波数変換回路と、 前記周波数変換回路の出力信号とこれと概略等しい一定
周波数の位相基準信号との第２の排他的論理和をとり、
この排他的論理和信号に基づいて受信信号の位相の遅れ
進みを判定する位相比較回路と、 前記位相比較回路から出力される位相差信号を前記受信
信号の１シンボル周期遅延させる遅延素子と、 前記位相差信号から前記遅延素子の出力信号を減算する
減算器とを備えたことを特徴とする遅延検波復調装置。 - 【請求項２】 ２値化された受信信号と周波数変換用信
号との排他的論理和をとり、この論理結果を累積加算し
た後、累積加算する段数から決まる定数に基づいて前記
累積加算結果を論理“１”または論理“０”に変換して
周波数変換を行う周波数変換回路と、 前記周波数変換回路から出力される周波数変換された受
信信号とこれと概略等しい一定周波数の位相基準信号と
の第２の排他的論理和信号を生成し前記位相基準信号の
１／２周期ごとの前記排他的論理和信号の値により前記
位相基準信号に対する前記周波数変換回路の出力信号の
位相の遅れ進みを判定する位相比較回路と、 前記位相比較回路から出力される位相差信号を前記受信
信号の１シンボル周期遅延させる遅延素子と、 前記位相差信号から前記遅延素子の出力信号を減算する
減算器とを備えたことを特徴とする遅延検波復調装置。 - 【請求項３】 位相比較回路は、排他的論理和信号が１
／２周期中で論理“１”の状態の時間に基づいて位相差
絶対値を求める手段を有することを特徴とする請求項１
または２に記載の遅延検波復調装置。 - 【請求項４】 位相比較回路は、加算器およびこの加算
器の出力を遅延させる遅延素子を有し、前記加算器が第
２の排他的論理和信号と前記遅延素子の出力を加算し、
前記加算器から出力される加算結果を記憶手段で記憶す
る位相差絶対値測定手段を備えたことを特徴とする請求
項１または２に記載の遅延検波復調装置。 - 【請求項５】 位相比較回路は、前記位相基準信号の一
定周期中における排他的論理和信号が所定の論理和とな
る時間の割合を測定して前記位相基準信号に対する前記
入力信号の位相のずれを判定する位相差測定手段を備え
ることを特徴とする請求項１または２に記載の遅延検波
復調装置。 - 【請求項６】 位相差測定手段は、前記位相基準信号の
一定周期毎の排他的論理和信号の値より、前記位相基準
信号に対する前記入力信号の位相のずれを判定すること
を特徴とする請求項５に記載の遅延検波復調装置。 - 【請求項７】 周波数変換回路は、第１の排他的論理和
信号を入力とする段数２ｎ＋１（ｎは正の整数）のシフ
トレジスタ、およぶ前記シフトレジスタの各段の出力を
加算する加算器を有する累積加算手段と、前記累積加算
手段の出力値をｎをしきい値として論理“１”または論
理“０”の２値に変換する硬判定手段とを備えたことを
特徴とする請求項１または２に記載の遅延検波復調装
置。 - 【請求項８】 周波数変換回路は、第１の排他的論理和
信号を入力とする段数２ｎ＋２（ｎは正の整数）のシフ
トレジスタ、前記シフトレジスタの第２ｎ＋２段目の出
力の符号を反転する符号反転手段、前記シフトレジスタ
の第１段の出力と前記符号反転手段の出力と後記する遅
延素子の出力とを加算する加算器、前記加算器の出力を
一時保持し遅延させる遅延素子、前記遅延素子の出力を
前記定数ｎをしきい値として論理“１”および論理
“０”の２値に変換する硬判定手段を備えたことを特徴
とする請求項１または２に記載の遅延検波復調装置。
Priority Applications (20)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3347245A JP2837982B2 (ja) | 1991-12-27 | 1991-12-27 | 遅延検波復調装置 |
| NO92925012A NO925012L (no) | 1991-12-27 | 1992-12-23 | Demodulator med forsinket deteksjon |
| FI925870A FI925870A (fi) | 1991-12-27 | 1992-12-23 | Demodulator med foerdroejd detektering |
| DE69228862T DE69228862T2 (de) | 1991-12-27 | 1992-12-24 | Schaltkreis zur Frequenzumwandlung |
| EP92121972A EP0548982B1 (en) | 1991-12-27 | 1992-12-24 | Frequency conversion circuit |
| CA002204045A CA2204045C (en) | 1991-12-27 | 1992-12-24 | Frequency converter circuit |
| AU30425/92A AU653660B2 (en) | 1991-12-27 | 1992-12-24 | Delayed detection type demodulator |
| CA002204046A CA2204046C (en) | 1991-12-27 | 1992-12-24 | Differential detection demodulator and phase comparator therefor |
| EP97120802A EP0833483A3 (en) | 1991-12-27 | 1992-12-24 | Phase comparator for demodulator using differential detection |
| US07/997,768 US5313170A (en) | 1991-12-27 | 1992-12-24 | Differential detection demodulator |
| EP97120803A EP0831625A3 (en) | 1991-12-27 | 1992-12-24 | Phase detection circuit and differential detection demodulator |
| CA002086279A CA2086279C (en) | 1991-12-27 | 1992-12-24 | A differential detection demodulator |
| US08/218,977 US5485108A (en) | 1991-12-27 | 1994-03-28 | Delayed detection type demodulator |
| US08/219,020 US5369374A (en) | 1991-12-27 | 1994-03-28 | Differential detection demodulator |
| US08/219,024 US5530382A (en) | 1991-12-27 | 1994-03-28 | Delayed detection type demodulator |
| US08/218,621 US5557222A (en) | 1991-12-27 | 1994-03-28 | Delayed detection type demodulator |
| AU68688/94A AU660877C (en) | 1991-12-27 | 1994-07-25 | Differential detection demodulator |
| AU68690/94A AU660878B2 (en) | 1991-12-27 | 1994-07-25 | Differential detection demodulator |
| US08/286,129 US5484987A (en) | 1991-12-27 | 1994-08-04 | Delayed detection type demodulator |
| US08/468,835 US5578947A (en) | 1991-12-27 | 1995-06-06 | Delayed detection type demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3347245A JP2837982B2 (ja) | 1991-12-27 | 1991-12-27 | 遅延検波復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183592A JPH05183592A (ja) | 1993-07-23 |
| JP2837982B2 true JP2837982B2 (ja) | 1998-12-16 |
Family
ID=18388908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3347245A Expired - Fee Related JP2837982B2 (ja) | 1991-12-27 | 1991-12-27 | 遅延検波復調装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US5557222A (ja) |
| JP (1) | JP2837982B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE508585C2 (sv) * | 1996-02-14 | 1998-10-19 | Ericsson Telefon Ab L M | Fas och frekvensdetekorer för ett på förhand bestämt antal insignaler, jämte förfarande för mätning av fas och frekvens |
| JPH1093646A (ja) * | 1996-09-12 | 1998-04-10 | Pacific Commun Res:Kk | ディジタル直交検波回路 |
| WO2001006696A1 (en) * | 1999-07-16 | 2001-01-25 | Conexant Systems, Inc. | Apparatus and method for servo-controlled self-centering phase detector |
| DE10017923C2 (de) * | 2000-04-11 | 2003-01-02 | Siemens Ag | Messanordnung mit zwei phasenselektiven Gleichrichtern |
| US7523394B2 (en) * | 2002-06-28 | 2009-04-21 | Microsoft Corporation | Word-processing document stored in a single XML file that may be manipulated by applications that understand XML |
| DE10342192B4 (de) * | 2003-09-12 | 2011-06-16 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Berechnung von Nulldurchgangs-Referenzsequenzen für die Signaldetektion winkelmodulierter Signale auf der Basis von Nulldurchgängen des Empfangssignals |
| JP4863966B2 (ja) * | 2007-11-05 | 2012-01-25 | 富士通株式会社 | 移動無線局の位置を決定する測位システム、プログラムおよび位置決定方法 |
| TW200921525A (en) * | 2007-11-06 | 2009-05-16 | Microelectronics Tech Inc | Signal processing apparatus for receiving RFID signal and method thereof |
| WO2013144768A1 (en) * | 2012-03-29 | 2013-10-03 | Andrew Wireless Systems Gmbh | Latching mounting assembly |
| CN113381761B (zh) * | 2021-06-28 | 2022-11-08 | 合肥工业大学 | 用于相位量化adc的iq不平衡的校准模块及校准方法 |
Family Cites Families (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3671876A (en) * | 1971-01-19 | 1972-06-20 | George S Oshiro | Pulse-phase comparators |
| US3675136A (en) * | 1971-04-01 | 1972-07-04 | Bell Telephone Labor Inc | Apparatus for use in measuring phase dispersion produced by apparatus or a system |
| CA972432A (en) * | 1972-01-28 | 1975-08-05 | Luigi Pera | Montage anti-ambiguite pour systeme de transmission binaire a manipulation de phase |
| US3858117A (en) * | 1973-01-29 | 1974-12-31 | Adar Inc | Radio teletype detector circuit |
| US3812433A (en) * | 1973-05-09 | 1974-05-21 | F Bradley | Frequency difference measuring and compensating circuit |
| US3893042A (en) * | 1973-12-12 | 1975-07-01 | Us Navy | Lock indicator for phase-locked loops |
| US4000456A (en) * | 1974-08-07 | 1976-12-28 | Applied Power Inc. | Engine diagnostic apparatus |
| US3920974A (en) * | 1974-10-15 | 1975-11-18 | Us Navy | Discrete cosine transform signal processor |
| US4031462A (en) * | 1975-07-07 | 1977-06-21 | Motorola, Inc. | Frequency spectrum analyzer |
| US4004235A (en) * | 1976-03-01 | 1977-01-18 | The United States Of America As Represented By The Secretary Of The Navy | Phase-locking midpulse detector |
| US4190802A (en) * | 1978-08-17 | 1980-02-26 | Motorola, Inc. | Digital demodulator for phase shift keyed signals |
| JPS5542448U (ja) * | 1978-09-13 | 1980-03-19 | ||
| US4246497A (en) * | 1978-09-29 | 1981-01-20 | Neil Brown Instruments Systems, Inc. | Phase measuring circuit |
| US4267514A (en) * | 1979-02-16 | 1981-05-12 | The United States Of America As Represented By The Secretary Of The Air Force | Digital phase-frequency detector |
| US4308500A (en) * | 1979-12-14 | 1981-12-29 | Rca Corporation | Incremental encoder for measuring positions of objects such as rotating shafts |
| US4503397A (en) * | 1982-06-17 | 1985-03-05 | General Motors Corporation | AM Stereo pilot signal detection circuitry |
| DE3381073D1 (de) * | 1982-10-04 | 1990-02-08 | Nec Corp | Verfahren zur qualitaetsmessung eines empfangssignals eines empfaengers in einem zweidimensionalen linear modulierten datenuebertragungssystem. |
| US4599600A (en) * | 1983-10-24 | 1986-07-08 | Red Lion Controls | Conversion of quadrature signals into counter control pulses |
| NL8401629A (nl) * | 1984-05-22 | 1985-12-16 | Philips Nv | Elektrische schakeling met een faseregelkring. |
| US4634987A (en) * | 1984-10-01 | 1987-01-06 | Sundstrand Data Control, Inc. | Frequency multiplier |
| DE3436192A1 (de) * | 1984-10-03 | 1986-04-10 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Phasenvergleichsschaltung |
| AU591082B2 (en) * | 1984-11-22 | 1989-11-30 | Jonathan R. Bramwell | Data modem system |
| EP0192788B1 (de) * | 1985-02-23 | 1988-07-27 | Deutsche ITT Industries GmbH | Integrierte digitale Frequenzdemodulationsteilschaltung |
| EP0204849B1 (de) * | 1985-06-01 | 1990-08-16 | Deutsche ITT Industries GmbH | Schaltungsanordung zur Filterung und Demodulation eines mit mindestens einem Tonsignal frequenzmodulierten Signals |
| US4817448A (en) * | 1986-09-03 | 1989-04-04 | Micro Motion, Inc. | Auto zero circuit for flow meter |
| JPS63187366A (ja) * | 1987-01-30 | 1988-08-02 | Oki Electric Ind Co Ltd | 移動平均演算装置 |
| US4777474A (en) * | 1987-03-26 | 1988-10-11 | Clayton Jack A | Alarm system for the hearing impaired |
| US4816704A (en) * | 1987-04-21 | 1989-03-28 | Fiori David | Frequency-to-voltage converter |
| GB2213662A (en) * | 1987-12-11 | 1989-08-16 | Philips Electronic Associated | Data demodulator carrier phase-error detector |
| US4808939A (en) * | 1988-04-04 | 1989-02-28 | Unisys Corporation | Variable rate rectangular matched filter |
| US4878029A (en) * | 1988-12-05 | 1989-10-31 | General Electric Company | Complex digital sampling converter for demodulator |
| JPH0770994B2 (ja) * | 1989-01-12 | 1995-07-31 | 松下電器産業株式会社 | 位相同期回路 |
| US4902979A (en) * | 1989-03-10 | 1990-02-20 | General Electric Company | Homodyne down-converter with digital Hilbert transform filtering |
| JPH02244820A (ja) * | 1989-03-16 | 1990-09-28 | Oki Electric Ind Co Ltd | Ｐｌｌ回路 |
| FR2644952A1 (fr) * | 1989-03-21 | 1990-09-28 | Duranton Rene | Modulateur-demodulateur de phase utilisant des portes " ou exclusif " |
| JP2603134B2 (ja) * | 1989-06-06 | 1997-04-23 | 三菱電機株式会社 | 移動平均処理装置 |
| JPH03144389A (ja) * | 1989-10-31 | 1991-06-19 | Tokimec Inc | 信号処理方法および信号処理装置 |
| JP2678072B2 (ja) * | 1989-11-14 | 1997-11-17 | 株式会社トキメック | レーダ信号処理方法及び装置 |
| JPH03274844A (ja) * | 1990-03-24 | 1991-12-05 | Japan Radio Co Ltd | Ｐｓｋ変調信号の遅延検波回路 |
| KR960000802B1 (ko) * | 1991-04-22 | 1996-01-12 | 미쓰비시 뎅끼 가부시끼가이샤 | 3상 교류 출력 변환기의 병렬 운전 제어장치 |
| FI925870A (fi) * | 1991-12-27 | 1993-06-28 | Mitsubishi Electric Corp | Demodulator med foerdroejd detektering |
-
1991
- 1991-12-27 JP JP3347245A patent/JP2837982B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-28 US US08/218,621 patent/US5557222A/en not_active Expired - Lifetime
- 1994-03-28 US US08/219,024 patent/US5530382A/en not_active Expired - Lifetime
- 1994-08-04 US US08/286,129 patent/US5484987A/en not_active Expired - Lifetime
-
1995
- 1995-06-06 US US08/468,835 patent/US5578947A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05183592A (ja) | 1993-07-23 |
| US5484987A (en) | 1996-01-16 |
| US5578947A (en) | 1996-11-26 |
| US5530382A (en) | 1996-06-25 |
| US5557222A (en) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1363433A1 (en) | Phase detection circuit and receiver | |
| US4918709A (en) | Data demodulator baud clock phase locking | |
| JP2837982B2 (ja) | 遅延検波復調装置 | |
| US5640427A (en) | Demodulator | |
| US4475220A (en) | Symbol synchronizer for MPSK signals | |
| US5369374A (en) | Differential detection demodulator | |
| US5694440A (en) | Data synchronizer lock detector and method of operation thereof | |
| US5748682A (en) | Oscillator frequency offset error estimator for communications systems | |
| US4803385A (en) | Phase detecting circuit | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JPH09214574A (ja) | データ同期装置の位相検出器およびその動作方法 | |
| JP2000151732A (ja) | キャリア位相推定装置とキャリア位相推定装置を用いた復調器 | |
| JP3552183B2 (ja) | 搬送波再生方法および装置 | |
| JP2518860B2 (ja) | 位相同期回路 | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP2705542B2 (ja) | 周波数誤差検出装置 | |
| JP2004343166A (ja) | Ａｓｋ復調回路 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JPH0748709B2 (ja) | ダイレクトシーケンス復調装置 | |
| JP2744541B2 (ja) | 二重差動符号化通信装置 | |
| JP2744542B2 (ja) | デジタル信号受信装置 | |
| JPH11196142A (ja) | ボ−タイミング同期方式 | |
| JPH07212423A (ja) | データ受信装置 | |
| CA2204046C (en) | Differential detection demodulator and phase comparator therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |