JP2836145B2 - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法Info
- Publication number
- JP2836145B2 JP2836145B2 JP32954489A JP32954489A JP2836145B2 JP 2836145 B2 JP2836145 B2 JP 2836145B2 JP 32954489 A JP32954489 A JP 32954489A JP 32954489 A JP32954489 A JP 32954489A JP 2836145 B2 JP2836145 B2 JP 2836145B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron supply
- semiconductor
- supply layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタの構造およびその製造
方法に関する。
方法に関する。
選択ドープヘテロ接合界面に生じる２次元電子ガスの
優れた輸送特性を利用した２次元電子ガス電界効果トラ
ンジスタ（以下、2DEGFETと記す）が、超高周波帯にお
ける低雑音素子や高電力素子および超高速ディジタル集
積回路の基本素子として期待されている。また、近年で
は、2DEGFETにおける２次元電子ガスの運動方向をソー
スからドレイン方向への一方向のみに制限して一層の高
性能化を図った擬１次元電子ガスFETの試作が、岡田ら
によって1988年の第20回固体素子材料国際会議の論文誌
（Extended Adstracts of the 20th International Con
ference on Solid State Devices and Materials）の50
3頁に報告された。
優れた輸送特性を利用した２次元電子ガス電界効果トラ
ンジスタ（以下、2DEGFETと記す）が、超高周波帯にお
ける低雑音素子や高電力素子および超高速ディジタル集
積回路の基本素子として期待されている。また、近年で
は、2DEGFETにおける２次元電子ガスの運動方向をソー
スからドレイン方向への一方向のみに制限して一層の高
性能化を図った擬１次元電子ガスFETの試作が、岡田ら
によって1988年の第20回固体素子材料国際会議の論文誌
（Extended Adstracts of the 20th International Con
ference on Solid State Devices and Materials）の50
3頁に報告された。
このFETの平面および断面構造の模式図を第３図
（ａ）および（ｂ）に示す。第３図（ｂ）の断面は、第
３図（ａ）のＣ−Ｃ線での断面を示している。
（ａ）および（ｂ）に示す。第３図（ｂ）の断面は、第
３図（ａ）のＣ−Ｃ線での断面を示している。
このFETは、半絶縁性GaAs基板８上に形成された不純
物無添加GaAs層６から成るチャネル層と、このチャネル
層上に形成されたｎ型AlGaAs層５から成る電子供給層
と、この電子供給層上にストライプ状に複数個に分割し
て形成された高濃度ｎ型GaAsストライプ層４と、ソース
電極1,ドレイン電極2,ゲート電極３とから構成されてい
る。
物無添加GaAs層６から成るチャネル層と、このチャネル
層上に形成されたｎ型AlGaAs層５から成る電子供給層
と、この電子供給層上にストライプ状に複数個に分割し
て形成された高濃度ｎ型GaAsストライプ層４と、ソース
電極1,ドレイン電極2,ゲート電極３とから構成されてい
る。
このFETは、半絶縁性GaAs基板８上に不純物無添加GaA
s層６とｎ型AlGaAs層５と高濃度ｎ型GaAs層とを順次エ
ピタキシャル成長し、選択ドライエッチングを用いて複
数個の高濃度ｎ型GaAsストライプ層４を形成した後、ソ
ース電極1,ドレイン電極2,ゲート電極３を形成して所要
のFET構造を得ている。
s層６とｎ型AlGaAs層５と高濃度ｎ型GaAs層とを順次エ
ピタキシャル成長し、選択ドライエッチングを用いて複
数個の高濃度ｎ型GaAsストライプ層４を形成した後、ソ
ース電極1,ドレイン電極2,ゲート電極３を形成して所要
のFET構造を得ている。
この従来の擬１次元電子ガスFETは、ゲート電極３に
負の電圧が印加されると、高濃度ｎ型GaAsストライプ層
４が存在しない領域では２次元電子ガスが空乏化するた
め、高濃度ｎ型GaAsストライプ層４が存在する領域の下
に擬１次元電子ガス７が形成される。
負の電圧が印加されると、高濃度ｎ型GaAsストライプ層
４が存在しない領域では２次元電子ガスが空乏化するた
め、高濃度ｎ型GaAsストライプ層４が存在する領域の下
に擬１次元電子ガス７が形成される。
上述の如く高濃度ｎ型GaAsストライプ層を用いる従来
の擬１次元電子ガスFETにおいては、ゲート長が比較的
長くしたがってチャネル領域にかかる電界強度が十分に
小さな動作範囲においては、文字通り擬１次元電子ガス
の輸送特性を反映したFET動作が期待できる。しかしな
がら、このFETにおいて、ゲート長を短縮することによ
り高周波領域においても優れた特性を実現しようとする
と、チャネル領域を走行する電子は高電界で加速されて
電子のエネルギーが増大する結果、電子の運動方向は１
次元的から２次元的さらには３次元的に広がり、伝導電
子の移動度が低下してしまう。
の擬１次元電子ガスFETにおいては、ゲート長が比較的
長くしたがってチャネル領域にかかる電界強度が十分に
小さな動作範囲においては、文字通り擬１次元電子ガス
の輸送特性を反映したFET動作が期待できる。しかしな
がら、このFETにおいて、ゲート長を短縮することによ
り高周波領域においても優れた特性を実現しようとする
と、チャネル領域を走行する電子は高電界で加速されて
電子のエネルギーが増大する結果、電子の運動方向は１
次元的から２次元的さらには３次元的に広がり、伝導電
子の移動度が低下してしまう。
したがって、従来の擬１次元電子ガスFET構造におい
ては、高電界領域において優れた高周波動作を期待する
ことができない。これは、従来の擬１次元電子ガスFET
においては、高濃度ｎ型GaAsストライプ層の下に誘起さ
れた擬１次元電子ガスが、成長層に平行な方向および基
板方向のいずれの方向に対しても急峻なポテンシャル障
壁をもたないため、高電界動作下では容易に２次元的さ
らには３次元的に広がってしまうためである。
ては、高電界領域において優れた高周波動作を期待する
ことができない。これは、従来の擬１次元電子ガスFET
においては、高濃度ｎ型GaAsストライプ層の下に誘起さ
れた擬１次元電子ガスが、成長層に平行な方向および基
板方向のいずれの方向に対しても急峻なポテンシャル障
壁をもたないため、高電界動作下では容易に２次元的さ
らには３次元的に広がってしまうためである。
本発明の目的は、上記の課題を解決し、高電界領域下
においても１次元的な電子伝導が期待できる電界効果ト
ランジスタおよびその製造方法を提供することにある。
においても１次元的な電子伝導が期待できる電界効果ト
ランジスタおよびその製造方法を提供することにある。
本発明の電界効果トランジスタは、 半絶縁性基板上にストライプ状に複数個に分割して形
成されたｎ型の第１の半導体から成る第１の電子供給層
と、 この第１の電子供給層上に形成された不純物無添加の
第１の半導体よりも狭い禁制帯幅をもった第２の半導体
から成るチャネル層と、 このチャネル層上に形成されたｎ型の第１の半導体か
ら成る第２の電子供給層と、 この第２の電子供給層上に形成された不純物無添加の
第１の半導体から成る絶縁層と、 前記半絶縁性基板の上面および前記第１の電子供給層
の側面および前記チャネル層の側面および前記第２の電
子供給層の側面および前記絶縁層の側面および上面の各
面に接して形成されたゲート電極とを有することを特徴
とする。
成されたｎ型の第１の半導体から成る第１の電子供給層
と、 この第１の電子供給層上に形成された不純物無添加の
第１の半導体よりも狭い禁制帯幅をもった第２の半導体
から成るチャネル層と、 このチャネル層上に形成されたｎ型の第１の半導体か
ら成る第２の電子供給層と、 この第２の電子供給層上に形成された不純物無添加の
第１の半導体から成る絶縁層と、 前記半絶縁性基板の上面および前記第１の電子供給層
の側面および前記チャネル層の側面および前記第２の電
子供給層の側面および前記絶縁層の側面および上面の各
面に接して形成されたゲート電極とを有することを特徴
とする。
本発明の電界効果トランジスタの製造方法は、 半絶縁性基板上にｎ型の第１の半導体から成る第１の
電子供給層を形成する工程と、 前記第１の電子供給層上に不純物無添加の第１の半導
体よりも狭い禁制帯幅をもった第２の半導体から成るチ
ャネル層を形成する工程と、 前記チャネル層上にｎ型の第１の半導体から成る第２
の電子供給層を形成する工程と、 前記第２の電子供給層上に不純物無添加の第１の半導
体から成る絶縁層を形成する工程と、 前記第１の電子供給層および前記チャネル層および前
記第２の電子供給層および前記絶縁層から成る積層構造
を複数個のストライプ構造に選択エッチングする工程
と、 選択エッチングによって露出した前記半絶縁性基板の
表面および前記ストライプ構造の上面および側面に接し
てゲート電極を形成する工程とを含むことを特徴とす
る。
電子供給層を形成する工程と、 前記第１の電子供給層上に不純物無添加の第１の半導
体よりも狭い禁制帯幅をもった第２の半導体から成るチ
ャネル層を形成する工程と、 前記チャネル層上にｎ型の第１の半導体から成る第２
の電子供給層を形成する工程と、 前記第２の電子供給層上に不純物無添加の第１の半導
体から成る絶縁層を形成する工程と、 前記第１の電子供給層および前記チャネル層および前
記第２の電子供給層および前記絶縁層から成る積層構造
を複数個のストライプ構造に選択エッチングする工程
と、 選択エッチングによって露出した前記半絶縁性基板の
表面および前記ストライプ構造の上面および側面に接し
てゲート電極を形成する工程とを含むことを特徴とす
る。
本発明によれば、ストライプ状の選択ドープヘテロ接
合界面に生じた擬１次元電子ガスを、両側面に設けられ
たゲート電極によって有効に制御できる擬１次元電子ガ
スFETが得られる。したがって、ストライプ方向の加速
電界が高くなった場合においても、これらの擬１次元電
子ガスは横方向に広がることがない。また基板面に垂直
な方向についても、チャネル層の上下面ともチャネル層
に比べて禁制帯幅の大きなポテンシャル障壁層がチャネ
ル層に接して設けられているため、擬１次元電子ガスの
基板面に垂直な方向への広がりも最小限に抑えることが
可能となる。したがって、高電界下で電子のエネルギー
が増加した場合においても、１次元的な電子伝導を維持
することができる。
合界面に生じた擬１次元電子ガスを、両側面に設けられ
たゲート電極によって有効に制御できる擬１次元電子ガ
スFETが得られる。したがって、ストライプ方向の加速
電界が高くなった場合においても、これらの擬１次元電
子ガスは横方向に広がることがない。また基板面に垂直
な方向についても、チャネル層の上下面ともチャネル層
に比べて禁制帯幅の大きなポテンシャル障壁層がチャネ
ル層に接して設けられているため、擬１次元電子ガスの
基板面に垂直な方向への広がりも最小限に抑えることが
可能となる。したがって、高電界下で電子のエネルギー
が増加した場合においても、１次元的な電子伝導を維持
することができる。
また、本発明の擬１次元電子ガスFETでは、チャネル
層を挟んで上下２つの電子供給層から電子がチャネル層
に供給されるため、大電流動作が可能である。
層を挟んで上下２つの電子供給層から電子がチャネル層
に供給されるため、大電流動作が可能である。
さらに、ゲート電圧印加による空乏層の広がりに関し
ては、上面から基板方向に広がる成分に比較してストラ
イプ構造の両側面から横方向に挟み込むように広がる成
分の方が支配的となるようにデバイス構造を容易に設計
することができるため、しきい値電圧近傍のゲート電圧
においても擬１次元的な電子伝導が保証される。
ては、上面から基板方向に広がる成分に比較してストラ
イプ構造の両側面から横方向に挟み込むように広がる成
分の方が支配的となるようにデバイス構造を容易に設計
することができるため、しきい値電圧近傍のゲート電圧
においても擬１次元的な電子伝導が保証される。
この際、複数個のストライプ状選択ドープ構造の形成
には選択エッチング技術を用いることが可能であり、ス
トライプ構造の形成後、ゲート電極金属を蒸着すること
により擬１次元電子ガスFETを製造することができる。
には選択エッチング技術を用いることが可能であり、ス
トライプ構造の形成後、ゲート電極金属を蒸着すること
により擬１次元電子ガスFETを製造することができる。
以下、図面を参照しつつ本発明の実施例を詳細に説明
する。
する。
第１図（ａ），（ｂ）および（ｃ）は、本発明の電界
効果トランジスタの一実施例の構造を示す図であり、第
１図（ａ）は平面構造模式図、第１図（ｂ）はチャネル
領域に沿ったＡ−Ａ線断面構造模式図、第１図（ｃ）は
Ｂ−Ｂ線断面構造模式図である。
効果トランジスタの一実施例の構造を示す図であり、第
１図（ａ）は平面構造模式図、第１図（ｂ）はチャネル
領域に沿ったＡ−Ａ線断面構造模式図、第１図（ｃ）は
Ｂ−Ｂ線断面構造模式図である。
本実施例は、GaAsおよびAlGaAsのヘテロ接合を用いた
電界効果トランジスタであり、半絶縁性GaAs基板８と、
この半絶縁性GaAs基板８の上にストライプ状に複数個に
分割して形成されたｎ型AlGaAs層（下層）９と、このｎ
型AlGaAs層９の上に形成された不純物無添加GaAs層６
と、この不純物無添加GaAs層６の上に形成されたｎ型Al
GaAs層（上層）10と、このｎ型AlGaAs層10の上に形成さ
れた不純物無添加AlGaAs層11と、この不純物無添加AlGa
As層11の上面とその側面およびｎ型AlGaAs層10の側面お
よび不純物無添加GaAs層６の側面およびｎ型AlGaAs層９
の側面および半絶縁性GaAs基板８の上面の各面に接して
形成されたゲート電極３と、このゲート電極３を挟んで
互いに離間して形成されたソース電極１およびドレイン
電極２を有している。
電界効果トランジスタであり、半絶縁性GaAs基板８と、
この半絶縁性GaAs基板８の上にストライプ状に複数個に
分割して形成されたｎ型AlGaAs層（下層）９と、このｎ
型AlGaAs層９の上に形成された不純物無添加GaAs層６
と、この不純物無添加GaAs層６の上に形成されたｎ型Al
GaAs層（上層）10と、このｎ型AlGaAs層10の上に形成さ
れた不純物無添加AlGaAs層11と、この不純物無添加AlGa
As層11の上面とその側面およびｎ型AlGaAs層10の側面お
よび不純物無添加GaAs層６の側面およびｎ型AlGaAs層９
の側面および半絶縁性GaAs基板８の上面の各面に接して
形成されたゲート電極３と、このゲート電極３を挟んで
互いに離間して形成されたソース電極１およびドレイン
電極２を有している。
すなわち、この電界効果トランジスタは、半絶縁性Ga
As基板８上にストライプ情に複数個に分割して形成され
たｎ型AlGaAsから成る第１の電子供給層９と、この第１
の電子供給層９上に形成された不純物無添加のAlGaAsよ
りも狭い禁制帯幅をもったGaAsから成るチャネル層６
と、このチャネル層６上に形成されたｎ型AlGaAsから成
る第２の電子供給層10と、この第２の電子供給層10上に
形成された不純物無添加のAlGaAsから成る絶縁層11と、
半絶縁性GaAs基板８の上面および第１の電子供給層９の
側面およびチャネル層６の側面および第２の電子供給層
10の側面および絶縁層11の側面および上面の各面に接し
て形成されたゲート電極３と、このゲート電極３を挟ん
で互いに離間して形成されたソース電極１およびドレイ
ン電極２とを有している。
As基板８上にストライプ情に複数個に分割して形成され
たｎ型AlGaAsから成る第１の電子供給層９と、この第１
の電子供給層９上に形成された不純物無添加のAlGaAsよ
りも狭い禁制帯幅をもったGaAsから成るチャネル層６
と、このチャネル層６上に形成されたｎ型AlGaAsから成
る第２の電子供給層10と、この第２の電子供給層10上に
形成された不純物無添加のAlGaAsから成る絶縁層11と、
半絶縁性GaAs基板８の上面および第１の電子供給層９の
側面およびチャネル層６の側面および第２の電子供給層
10の側面および絶縁層11の側面および上面の各面に接し
て形成されたゲート電極３と、このゲート電極３を挟ん
で互いに離間して形成されたソース電極１およびドレイ
ン電極２とを有している。
次に、本実施例の電界効果トランジスタの製造方法に
ついて第２図を参照して説明する。なお、第２図は各製
造工程での断面構造模式図であり、第２図（ａ）〜
（ｄ）は第１図（ａ）のＢ−Ｂ線断面に対応する断面
を、第２図（ｅ）は第１図のＡ−Ａ線断面に対応する断
面を示している。
ついて第２図を参照して説明する。なお、第２図は各製
造工程での断面構造模式図であり、第２図（ａ）〜
（ｄ）は第１図（ａ）のＢ−Ｂ線断面に対応する断面
を、第２図（ｅ）は第１図のＡ−Ａ線断面に対応する断
面を示している。
まず第２図（ａ）に示すように、半絶縁性GaAs基板８
の上に、例えばシリコン（Si）を2.5×1018cm-3の濃度
に添加したｎ型AlGaAs層（下層）９を厚さ100nm程度、
さらに不純物無添加GaAs層６を厚さ60nm程度、続いて例
えばSiを2.5×1018cm-3の濃度に添加したｎ型AlGaAs層
（上層）10を厚さ30nm程度、最後に不純物無添加のAlGa
As層11を厚さ50nm程度、それぞれ順次全面成長する。こ
こで、各AlGaAs層のAlの組成は0.3を用いるが、必ずし
もこの組成に限られるものではない。また上記の結晶構
造は、例えば分子線エピタキシャル成長法や有機金属気
相成長法を用いて形成することができる。
の上に、例えばシリコン（Si）を2.5×1018cm-3の濃度
に添加したｎ型AlGaAs層（下層）９を厚さ100nm程度、
さらに不純物無添加GaAs層６を厚さ60nm程度、続いて例
えばSiを2.5×1018cm-3の濃度に添加したｎ型AlGaAs層
（上層）10を厚さ30nm程度、最後に不純物無添加のAlGa
As層11を厚さ50nm程度、それぞれ順次全面成長する。こ
こで、各AlGaAs層のAlの組成は0.3を用いるが、必ずし
もこの組成に限られるものではない。また上記の結晶構
造は、例えば分子線エピタキシャル成長法や有機金属気
相成長法を用いて形成することができる。
次に第２図（ｂ）に示すように、例えば電子線露光技
術を用いて、細線幅が0.1〜0.3μｍで細線と細線間距離
の比率（ライン・アンド・スペース）が１対２程度の複
数のストライプ状のフォトレジスト・パターン12を形成
し、このフォトレジスト・パターンをマスクにして、第
２図（ｃ）に示すようにパターンの無い結晶部分を半絶
縁性GaAs基板８とｎ型AlGaAs層９の界面付近までエッチ
ング除去する。この複数個のストライプ構造の形成のた
めの選択エッチングには、燐酸（H3PO4）系のエッチン
グ液を用いた溶液エッチング、あるいは塩素（Cl2）系
のガスを用いたドライ・エッチングなどの方法を用いる
ことができる。
術を用いて、細線幅が0.1〜0.3μｍで細線と細線間距離
の比率（ライン・アンド・スペース）が１対２程度の複
数のストライプ状のフォトレジスト・パターン12を形成
し、このフォトレジスト・パターンをマスクにして、第
２図（ｃ）に示すようにパターンの無い結晶部分を半絶
縁性GaAs基板８とｎ型AlGaAs層９の界面付近までエッチ
ング除去する。この複数個のストライプ構造の形成のた
めの選択エッチングには、燐酸（H3PO4）系のエッチン
グ液を用いた溶液エッチング、あるいは塩素（Cl2）系
のガスを用いたドライ・エッチングなどの方法を用いる
ことができる。
次に第２図（ｄ）に示すように、再び電子線露光技術
を用いてストライプ構造に垂直に線幅0.25μｍ程度のTi
−Al（チタン−アルミニウム）から成るゲート電極３を
形成する。
を用いてストライプ構造に垂直に線幅0.25μｍ程度のTi
−Al（チタン−アルミニウム）から成るゲート電極３を
形成する。
最後に第２図（ｅ）に示すように、このゲート電極３
を挟んで両側にAuGe−Ni（金ゲルマニウム−ニッケル）
から成るソースおよびドレイン電極1,2を蒸着し、420℃
程度の熱処理を行うことにより、本実施例の電界効果ト
ランジスタが完成する。
を挟んで両側にAuGe−Ni（金ゲルマニウム−ニッケル）
から成るソースおよびドレイン電極1,2を蒸着し、420℃
程度の熱処理を行うことにより、本実施例の電界効果ト
ランジスタが完成する。
ゲート長が0.25μｍでストライプ幅が0.2μｍの本実
施例の電界効果トランジスタと、同一のゲート寸法およ
び同一の寸法で形成した高濃度ｎ型GaAsストライプ層４
をもつ第３図の従来構造の電界効果トランジスタとにつ
いて、ソース・ドレイン間に2Vの電圧を印加したときの
電流利得遮断周波数を比較した結果、従来例の約35GHz
から約60GHzへの特性の改善が達成され、本発明の効果
が実証された。
施例の電界効果トランジスタと、同一のゲート寸法およ
び同一の寸法で形成した高濃度ｎ型GaAsストライプ層４
をもつ第３図の従来構造の電界効果トランジスタとにつ
いて、ソース・ドレイン間に2Vの電圧を印加したときの
電流利得遮断周波数を比較した結果、従来例の約35GHz
から約60GHzへの特性の改善が達成され、本発明の効果
が実証された。
以上の実施例では、ゲート，ソースおよびドレイン各
電極1,2,3が不純物無添加AlGaAs層11の上に直接形成さ
れているが、この不純物無添加AlGaAs層11の上にさらに
例えばSiを３×1018cm-3程度添加したｎ型GaAs層を成長
した後にストライプ加工を施すことにより、ゲート，ソ
ースおよびドレイン各電極1,2,3をこのｎ型GaAs層の上
に形成することができ、ソースおよびドレイン電極の接
触抵抗や寄生抵抗をさらに低減することが可能となる。
電極1,2,3が不純物無添加AlGaAs層11の上に直接形成さ
れているが、この不純物無添加AlGaAs層11の上にさらに
例えばSiを３×1018cm-3程度添加したｎ型GaAs層を成長
した後にストライプ加工を施すことにより、ゲート，ソ
ースおよびドレイン各電極1,2,3をこのｎ型GaAs層の上
に形成することができ、ソースおよびドレイン電極の接
触抵抗や寄生抵抗をさらに低減することが可能となる。
また以上の実施例では、GaAsおよびAlGaAsのヘテロ接
合を用いた電界効果トランジスタを例として説明した
が、他のヘテロ接合材料、例えばInP/InGaAsやAlInAs/I
nGaAsについても同様の原理が適用できることはいうま
でもない。
合を用いた電界効果トランジスタを例として説明した
が、他のヘテロ接合材料、例えばInP/InGaAsやAlInAs/I
nGaAsについても同様の原理が適用できることはいうま
でもない。
以上説明したように、本発明によればストライプ状の
選択ドープヘテロ接合界面に生じた擬１次元電子ガス
を、ストライプ構造の両側面から横方向に向かうゲート
電界によって有効に制御できる擬１次元電子ガスFETが
得られる。したがって、高電界動作においても１次元的
な電子伝導が可能となり、１次元電子伝導の特徴である
優れた電子輸送特性を反映して、広いバイアス条件で大
きな相互コンダクタンスと高い電流利得遮断周波数を持
つFETが得られる。
選択ドープヘテロ接合界面に生じた擬１次元電子ガス
を、ストライプ構造の両側面から横方向に向かうゲート
電界によって有効に制御できる擬１次元電子ガスFETが
得られる。したがって、高電界動作においても１次元的
な電子伝導が可能となり、１次元電子伝導の特徴である
優れた電子輸送特性を反映して、広いバイアス条件で大
きな相互コンダクタンスと高い電流利得遮断周波数を持
つFETが得られる。
また、本発明のFETは比較的容易なプロセスで製造す
ることができ、超高周波帯における低雑音素子から超高
速のディジタル集積回路の基本素子に至る広い分野にわ
たって応用することが可能である。
ることができ、超高周波帯における低雑音素子から超高
速のディジタル集積回路の基本素子に至る広い分野にわ
たって応用することが可能である。
第１図は、本発明の電界効果トランジスタの一実施例の
平面および断面を示す模式図、 第２図は、第１図の電界効果トランジスタの製造方法を
示す各工程での断面模式図、 第３図は、従来の電界効果トランジスタの平面および断
面を示す模式図である。 １……ソース電極 ２……ドレイン電極 ３……ゲート電極 ４……高濃度ｎ型GaAsストライプ層 ５……ｎ型AlGaAs層 ６……不純物無添加GaAs層 ７……擬１次元電子ガス ８……半絶縁性GaAs基板 ９……ｎ型AlGaAs層（下層） 10……ｎ型AlGaAs層（上層） 11……不純物無添加AlGaAs層 12……フォトレジスト・パターン
平面および断面を示す模式図、 第２図は、第１図の電界効果トランジスタの製造方法を
示す各工程での断面模式図、 第３図は、従来の電界効果トランジスタの平面および断
面を示す模式図である。 １……ソース電極 ２……ドレイン電極 ３……ゲート電極 ４……高濃度ｎ型GaAsストライプ層 ５……ｎ型AlGaAs層 ６……不純物無添加GaAs層 ７……擬１次元電子ガス ８……半絶縁性GaAs基板 ９……ｎ型AlGaAs層（下層） 10……ｎ型AlGaAs層（上層） 11……不純物無添加AlGaAs層 12……フォトレジスト・パターン
Claims (2)
- 【請求項１】半絶縁性基板上にストライプ状に複数個に
分割して形成されたｎ型の第１の半導体から成る第１の
電子供給層と、 この第１の電子供給層上に形成された不純物無添加の第
１の半導体よりも狭い禁制帯幅を持った第２の半導体か
ら成るチャネル層と、 このチャネル層上に形成されたｎ型の第１の半導体から
成る第２の電子供給層と、 この第２の電子供給層上に形成された不純物無添加の第
１の半導体から成る絶縁層と、 前記半絶縁性基板の上面および前記第１の電子供給層の
側面および前記チャネル層の側面および前記第２の電子
供給層の側面および前記絶縁層の側面および上面の各面
に接して形成されたゲート電極とを有することを特徴と
する電界効果トランジスタ。 - 【請求項２】半絶縁性基板上にｎ型の第１の半導体から
成る第１の電子供給層を形成する工程と、 前記第１の電子供給層上に不純物無添加の第１の半導体
よりも狭い禁制帯幅をもった第２の半導体から成るチャ
ネル層を形成する工程と、 前記チャネル層上にｎ型の第１の半導体から成る第２の
電子供給層を形成する工程と、 前記第２の電子供給層上に不純物無添加の第１の半導体
から成る絶縁層を形成する工程と、 前記第１の電子供給層および前記チャネル層および前記
第２の電子供給層および前記絶縁層から成る積層構造を
複数個のストライプ構造に選択エッチングする工程と、 選択エッチングによって露出した前記半絶縁性基板の表
面および前記ストライプ構造の上面および側面に接して
ゲート電極を形成する工程とを含むことを特徴とする電
界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32954489A JP2836145B2 (ja) | 1989-12-21 | 1989-12-21 | 電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32954489A JP2836145B2 (ja) | 1989-12-21 | 1989-12-21 | 電界効果トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03191534A JPH03191534A (ja) | 1991-08-21 |
| JP2836145B2 true JP2836145B2 (ja) | 1998-12-14 |
Family
ID=18222547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32954489A Expired - Lifetime JP2836145B2 (ja) | 1989-12-21 | 1989-12-21 | 電界効果トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836145B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022230293A1 (ja) * | 2021-04-30 | 2022-11-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
-
1989
- 1989-12-21 JP JP32954489A patent/JP2836145B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03191534A (ja) | 1991-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701016A (en) | Semiconductor device and method for its manufacture | |
| JPH07130990A (ja) | 化合物半導体デバイス、及びその製造方法 | |
| JPH0815213B2 (ja) | 電界効果トランジスタ | |
| JP2629408B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2836145B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US6242765B1 (en) | Field effect transistor and its manufacturing method | |
| JPH0575139A (ja) | 半導体装置及びその製造方法 | |
| JP2723901B2 (ja) | 半導体装置及びその応用回路 | |
| JP2811753B2 (ja) | 速度変調型電界効果トランジスタ | |
| JPH01238176A (ja) | 化合物半導体電界効果トランジスタおよびその製造方法 | |
| JP3038737B2 (ja) | 量子細線半導体装置およびその製造方法 | |
| JPH05102198A (ja) | 擬１次元電界効果トランジスタとその製造方法 | |
| JP2002198516A (ja) | Ｈｅｍｔ | |
| JP2019079975A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPS63232374A (ja) | 半導体装置 | |
| JP3083683B2 (ja) | 半導体装置 | |
| JPS6376380A (ja) | 半導体装置 | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| JP4606531B2 (ja) | 電界効果半導体装置 | |
| JP3233167B2 (ja) | 半導体装置 | |
| JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JPH0818036A (ja) | 半導体装置 | |
| JPH06163600A (ja) | 電界効果トランジスタ | |
| KR950000661B1 (ko) | 금속-반도체 전계효과트랜지스터 및 그 제조방법 | |
| JPH0855861A (ja) | 電界効果トランジスタ、及びその製造方法 |