JP2002198516A - Ｈｅｍｔ - Google Patents
ＨｅｍｔInfo
- Publication number
- JP2002198516A JP2002198516A JP2000394074A JP2000394074A JP2002198516A JP 2002198516 A JP2002198516 A JP 2002198516A JP 2000394074 A JP2000394074 A JP 2000394074A JP 2000394074 A JP2000394074 A JP 2000394074A JP 2002198516 A JP2002198516 A JP 2002198516A
- Authority
- JP
- Japan
- Prior art keywords
- vertical thin
- semiconductor channel
- hemt
- channel layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 ＨＥＭＴに関し、従来のスケーリング則と無
関係に微細化することが可能な構造をもつＨＥＭＴを容
易に実現できるようにする。 【解決手段】 基板１０面に対して縦方向に延びる縦型
細線状半導体チャネル層１２と、縦型細線状半導体チャ
ネル層１２を構成する半導体であるＩｎＡｓに比較して
伝導帯のエネルギの底が高く且つ不純物がドーピングさ
れた半導体であるｎ型ドーピングＧａＡｓで構成されて
縦型細線状半導体チャネル層１２を囲むキャリア供給層
１３と、縦型細線状半導体チャネル層１２の一端側と他
端側に形成されてキャリアを流すソース電極２１及びド
レイン電極２２と、縦型細線状半導体チャネル層１２を
囲むキャリア供給層１３上に形成されて縦型細線状半導
体チャネル層１２を流れるキャリアの量を制御するゲー
ト電極２３とを備える。
関係に微細化することが可能な構造をもつＨＥＭＴを容
易に実現できるようにする。 【解決手段】 基板１０面に対して縦方向に延びる縦型
細線状半導体チャネル層１２と、縦型細線状半導体チャ
ネル層１２を構成する半導体であるＩｎＡｓに比較して
伝導帯のエネルギの底が高く且つ不純物がドーピングさ
れた半導体であるｎ型ドーピングＧａＡｓで構成されて
縦型細線状半導体チャネル層１２を囲むキャリア供給層
１３と、縦型細線状半導体チャネル層１２の一端側と他
端側に形成されてキャリアを流すソース電極２１及びド
レイン電極２２と、縦型細線状半導体チャネル層１２を
囲むキャリア供給層１３上に形成されて縦型細線状半導
体チャネル層１２を流れるキャリアの量を制御するゲー
ト電極２３とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波素子として
好適な細線状チャネルをもつＨＥＭＴ（ｈｉｇｈｅｌｅ
ｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏ
ｒ）に関する。
好適な細線状チャネルをもつＨＥＭＴ（ｈｉｇｈｅｌｅ
ｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏ
ｒ）に関する。
【０００２】
【従来の技術】現在、ミリ波周波数領域（３０〔ＧＨ
ｚ〕〜３００〔ＧＨｚ〕）、或いは、サブミリ波周波数
領域（３００〔ＧＨｚ〕〜３〔ＴＨｚ〕）で動作させる
ことを目的として、ＨＥＭＴを更に微細化する研究が盛
んに行われている。
ｚ〕〜３００〔ＧＨｚ〕）、或いは、サブミリ波周波数
領域（３００〔ＧＨｚ〕〜３〔ＴＨｚ〕）で動作させる
ことを目的として、ＨＥＭＴを更に微細化する研究が盛
んに行われている。
【０００３】極微細ＨＥＭＴの材料としては、ＩｎＰ基
板上に格子整合させて形成したＩｎＡｌＡｓ／ＩｎＧａ
Ａｓを用いることが主流になっている。
板上に格子整合させて形成したＩｎＡｌＡｓ／ＩｎＧａ
Ａｓを用いることが主流になっている。
【０００４】その理由は、電子供給層であるＩｎＡｌＡ
ｓとチャネル層であるＩｎＧａＡｓとの伝導帯に於ける
不連続が０．５３〔ｅＶ〕と大きいこと、ＩｎＧａＡｓ
に於ける室温での電子移動度並びに電子飽和速度が高い
ことなどに依る。
ｓとチャネル層であるＩｎＧａＡｓとの伝導帯に於ける
不連続が０．５３〔ｅＶ〕と大きいこと、ＩｎＧａＡｓ
に於ける室温での電子移動度並びに電子飽和速度が高い
ことなどに依る。
【０００５】図１１は従来の標準的なＨＥＭＴを説明す
る為の要部切断側面図であり、図に於いて、１はｉ−Ｉ
ｎＡｌＡｓバッファ層が形成されたｉ−ＩｎＰ基板、２
はｉ−ＩｎＧａＡｓチャネル層、３はｉ−ＩｎＡｌＡｓ
スペーサ層、４はｎ−ＩｎＡｌＡｓ電子供給層、５は合
金化処理でチャネル層にコンタクトしているソース電
極、６は合金化処理でチャネル層にコンタクトしている
ドレイン電極、７はゲート電極をそれぞれ示し、チャネ
ル層２とスペーサ層３との界面に於けるチャネル層２側
には二次元電子ガス層が生成されている。
る為の要部切断側面図であり、図に於いて、１はｉ−Ｉ
ｎＡｌＡｓバッファ層が形成されたｉ−ＩｎＰ基板、２
はｉ−ＩｎＧａＡｓチャネル層、３はｉ−ＩｎＡｌＡｓ
スペーサ層、４はｎ−ＩｎＡｌＡｓ電子供給層、５は合
金化処理でチャネル層にコンタクトしているソース電
極、６は合金化処理でチャネル層にコンタクトしている
ドレイン電極、７はゲート電極をそれぞれ示し、チャネ
ル層２とスペーサ層３との界面に於けるチャネル層２側
には二次元電子ガス層が生成されている。
【０００６】従来、ＩｎＡｌＡｓ／ＩｎＧａＡｓ材料系
のＨＥＭＴに於ける高周波特性は、ゲート長を微細化す
る手段を採ることで、遮断周波数３６０〔ＧＨｚ〕〜３
７０〔ＧＨｚ〕が得られた旨報告されている。
のＨＥＭＴに於ける高周波特性は、ゲート長を微細化す
る手段を採ることで、遮断周波数３６０〔ＧＨｚ〕〜３
７０〔ＧＨｚ〕が得られた旨報告されている。
【０００７】このように、遮断周波数としては既にサブ
ミリ波周波数領域に到達しているのであるが、微細化す
ることに依る高周波性能向上については頭打ちの状況と
なりつつあることが認識されている。
ミリ波周波数領域に到達しているのであるが、微細化す
ることに依る高周波性能向上については頭打ちの状況と
なりつつあることが認識されている。
【０００８】その理由の一つとして、ショート・チャネ
ル効果を回避する為のスケーリング則（要すれば、「Ａ
ｗａｎｏ ｅｔ ａｌ．，ＩＥＥＥ Ｔｒａｎｓ．ＥＤ
−３６，２２６０（１９８９）」、を参照）、即ち、ゲ
ート長Ｌとゲート・チャネル間距離ｄとの比（Ｌ／ｄ）
がＬ／ｄ＞５の条件を満たすように微細化する旨の範囲
を越えてゲート長を微細化されつつあることが挙げられ
る。
ル効果を回避する為のスケーリング則（要すれば、「Ａ
ｗａｎｏ ｅｔ ａｌ．，ＩＥＥＥ Ｔｒａｎｓ．ＥＤ
−３６，２２６０（１９８９）」、を参照）、即ち、ゲ
ート長Ｌとゲート・チャネル間距離ｄとの比（Ｌ／ｄ）
がＬ／ｄ＞５の条件を満たすように微細化する旨の範囲
を越えてゲート長を微細化されつつあることが挙げられ
る。
【０００９】そのようにした場合には、ゲート長の短縮
に伴って素子の閾値電圧、即ち、ドレイン電流をカット
・オフするのに必要なゲート電圧が負側にシフトした
り、相互コンダクタンスが減少する旨の問題が起こる。
に伴って素子の閾値電圧、即ち、ドレイン電流をカット
・オフするのに必要なゲート電圧が負側にシフトした
り、相互コンダクタンスが減少する旨の問題が起こる。
【００１０】
【発明が解決しようとする課題】本発明は、従来のスケ
ーリング則と無関係に微細化することが可能な構造をも
つＨＥＭＴを容易に実現できるようにする。
ーリング則と無関係に微細化することが可能な構造をも
つＨＥＭＴを容易に実現できるようにする。
【００１１】
【課題を解決するための手段】従来の技術に依るＨＥＭ
Ｔ、即ち、図１１に見られるＨＥＭＴでは、ゲート電極
がチャネル層に生成された二次元電子層の上方に平面的
に形成されている。
Ｔ、即ち、図１１に見られるＨＥＭＴでは、ゲート電極
がチャネル層に生成された二次元電子層の上方に平面的
に形成されている。
【００１２】これに対し、本発明のＨＥＭＴに於いて
は、チャネルに於ける二次元電子を覆うように円筒状に
構成されたゲート電極、或いは、チャネルに於ける二次
元電子を二方向から挟み込むように構成されたゲート電
極をもち、ゲート電極に依る電子の流れの制御性が著し
く向上しているところに特徴がある。
は、チャネルに於ける二次元電子を覆うように円筒状に
構成されたゲート電極、或いは、チャネルに於ける二次
元電子を二方向から挟み込むように構成されたゲート電
極をもち、ゲート電極に依る電子の流れの制御性が著し
く向上しているところに特徴がある。
【００１３】また、従来のＨＥＭＴに於いてはチャネル
を流れる電子が二次元であったのに対し、本発明のＨＥ
ＭＴに於いてはチャネルが細線状をなしていることか
ら、チャネルを流れる電子は一次元であって、電子移動
度を向上させることが可能である。
を流れる電子が二次元であったのに対し、本発明のＨＥ
ＭＴに於いてはチャネルが細線状をなしていることか
ら、チャネルを流れる電子は一次元であって、電子移動
度を向上させることが可能である。
【００１４】本発明に依るＨＥＭＴに於けるチャネル
は、従来のような平面型井戸状チャネルではなく、縦型
で細線状のチャネルであって、その縦型構造の特徴を活
かし、ゲート電極は円筒状構造、或いは、二方向からの
挟み込み構造をなしている。
は、従来のような平面型井戸状チャネルではなく、縦型
で細線状のチャネルであって、その縦型構造の特徴を活
かし、ゲート電極は円筒状構造、或いは、二方向からの
挟み込み構造をなしている。
【００１５】これ等の構造を採ることに依り、電子移動
度を増大させること、また、ゲート制御性を向上させる
ことが可能であり、また、従来のＨＥＭＴに比較し、相
互コンダクタンスｇm や遮断周波数ｆt などの性能を向
上させることができ、更にまた、縦型であることからト
ランジスタ１個当たりの面積は小さくなり、集積度を高
くすることが可能である。
度を増大させること、また、ゲート制御性を向上させる
ことが可能であり、また、従来のＨＥＭＴに比較し、相
互コンダクタンスｇm や遮断周波数ｆt などの性能を向
上させることができ、更にまた、縦型であることからト
ランジスタ１個当たりの面積は小さくなり、集積度を高
くすることが可能である。
【００１６】
【発明の実施の形態】図１は本発明の実施の形態１であ
るＨＥＭＴを表す説明図であり、（Ａ）は要部切断側
面、また、（Ｂ）は（Ａ）に見られる線Ｘ−Ｘに沿って
切断して俯瞰した要部切断平面をそれぞれ示している。
るＨＥＭＴを表す説明図であり、（Ａ）は要部切断側
面、また、（Ｂ）は（Ａ）に見られる線Ｘ−Ｘに沿って
切断して俯瞰した要部切断平面をそれぞれ示している。
【００１７】図に於いて、１０は基板、１１は電極コン
タクト兼バッファ層、１２はチャネル層、１３はキャリ
ア供給層（この場合は電子供給層）、２１はソース電
極、２２はドレイン電極、２３はゲート電極をそれぞれ
示している。
タクト兼バッファ層、１２はチャネル層、１３はキャリ
ア供給層（この場合は電子供給層）、２１はソース電
極、２２はドレイン電極、２３はゲート電極をそれぞれ
示している。
【００１８】図から明らかなように、実施の形態１のＨ
ＥＭＴでは、チャネル層１２が縦型の細線状に形成さ
れ、ゲート電極２３は細線状チャネル層１２及びキャリ
ア供給層１３を取り巻くように形成されている。
ＥＭＴでは、チャネル層１２が縦型の細線状に形成さ
れ、ゲート電極２３は細線状チャネル層１２及びキャリ
ア供給層１３を取り巻くように形成されている。
【００１９】図２は本発明の実施の形態２であるＨＥＭ
Ｔを表す説明図であり、（Ａ）は要部切断側面、また、
（Ｂ）は（Ａ）に見られる線Ｘ−Ｘに沿って切断して俯
瞰した要部切断平面をそれぞれ示し、図１に於いて用い
た記号と同記号は同部分を表すか或いは同じ意味を持つ
ものとする。
Ｔを表す説明図であり、（Ａ）は要部切断側面、また、
（Ｂ）は（Ａ）に見られる線Ｘ−Ｘに沿って切断して俯
瞰した要部切断平面をそれぞれ示し、図１に於いて用い
た記号と同記号は同部分を表すか或いは同じ意味を持つ
ものとする。
【００２０】実施の形態２のＨＥＭＴが実施の形態１の
ＨＥＭＴと相違するところは、実施の形態１のＨＥＭＴ
では、図１（Ｂ）に見られるように細線状チャネル層１
２が円周上に配列された形態を採っていて、その結果、
キャリア供給層１３は円柱状をなしているが、実施の形
態２のＨＥＭＴでは、図２（Ｂ）に見られるように細線
状チャネル層１２は直線上に配列された形態を採ってい
て、その結果、キャリア供給層１３は平板状を成してい
る。
ＨＥＭＴと相違するところは、実施の形態１のＨＥＭＴ
では、図１（Ｂ）に見られるように細線状チャネル層１
２が円周上に配列された形態を採っていて、その結果、
キャリア供給層１３は円柱状をなしているが、実施の形
態２のＨＥＭＴでは、図２（Ｂ）に見られるように細線
状チャネル層１２は直線上に配列された形態を採ってい
て、その結果、キャリア供給層１３は平板状を成してい
る。
【００２１】従って、実施の形態２のＨＥＭＴでは、ゲ
ート電極２３が平板状をなすキャリア供給層１３を二方
向から挟むように配設されている。
ート電極２３が平板状をなすキャリア供給層１３を二方
向から挟むように配設されている。
【００２２】図３は本発明の実施の形態３であるＨＥＭ
Ｔを表す要部切断平面図であり、図に於いて、３２はチ
ャネル層、３３はキャリア供給層、４３はゲート電極を
それぞれ示している。
Ｔを表す要部切断平面図であり、図に於いて、３２はチ
ャネル層、３３はキャリア供給層、４３はゲート電極を
それぞれ示している。
【００２３】実施の形態３のＨＥＭＴに於いては、１本
の細線状チャネル層３２毎にゲート電極４３で取り囲ん
だ構造になっていて、このようにした場合、実施の形態
１及び２に比較してゲート電極４３に依る細線状チャネ
ル層３２を流れる電流の制御性が向上する。
の細線状チャネル層３２毎にゲート電極４３で取り囲ん
だ構造になっていて、このようにした場合、実施の形態
１及び２に比較してゲート電極４３に依る細線状チャネ
ル層３２を流れる電流の制御性が向上する。
【００２４】図４乃至図１０は図１について説明した実
施の形態１を実施例とし、その実施例のＨＥＭＴを製造
する場合について説明する為の工程要所に於けるＨＥＭ
Ｔを表す要部切断側面図（図５のみ要部切断平面図を含
む）であり、以下、これ等の図を参照しつつ説明する。
施の形態１を実施例とし、その実施例のＨＥＭＴを製造
する場合について説明する為の工程要所に於けるＨＥＭ
Ｔを表す要部切断側面図（図５のみ要部切断平面図を含
む）であり、以下、これ等の図を参照しつつ説明する。
【００２５】図４（Ａ）、（Ｂ）参照 （１）ＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉ
ｔａｘｙ）法を適用することに依り、ＧａＡｓ（１０
０）基板１０上に厚さが２００〔ｎｍ〕であるｎ型ドー
プＧａＡｓ電極コンタクト兼バッファ層１１を形成す
る。この場合、ｎ型ドーパントとしてＳｉを用い、ドー
ピング濃度は例えば５×１０18〔cm-3〕程度とする。
尚、ここで説明する全工程に於いて、半導体の成長には
ＭＢＥ法に限られず、有機金属化学気相堆積（ｍｅｔａ
ｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ
ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法を適用すること
ができる。
ｔａｘｙ）法を適用することに依り、ＧａＡｓ（１０
０）基板１０上に厚さが２００〔ｎｍ〕であるｎ型ドー
プＧａＡｓ電極コンタクト兼バッファ層１１を形成す
る。この場合、ｎ型ドーパントとしてＳｉを用い、ドー
ピング濃度は例えば５×１０18〔cm-3〕程度とする。
尚、ここで説明する全工程に於いて、半導体の成長には
ＭＢＥ法に限られず、有機金属化学気相堆積（ｍｅｔａ
ｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ
ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法を適用すること
ができる。
【００２６】図５（Ａ）、（Ｂ）参照 （２）ウエハを成長室から取り出し、電子ビーム（ｅｌ
ｅｃｔｒｏｎ ｂｅａｍ：ＥＢ）露光法を適用すること
に依り、細線状チャネル層の形成予定箇所に電子ビーム
を照射してマーキングを行う。
ｅｃｔｒｏｎ ｂｅａｍ：ＥＢ）露光法を適用すること
に依り、細線状チャネル層の形成予定箇所に電子ビーム
を照射してマーキングを行う。
【００２７】これに依って、ｎ型ドープＧａＡｓドレイ
ン電極コンタクト兼バッファ層１１の表面には電子ビー
ム露光の痕跡であるマーク１１Ａが形成される。尚、マ
ーキングを行う技法としては、ＥＢ露光法の他に例えば
集束イオン・ビーム（ｆｏｃｕｓｅｄ ｉｏｎ ｂｅａ
ｍ：ＦＩＢ）露光法を適用しても良い。
ン電極コンタクト兼バッファ層１１の表面には電子ビー
ム露光の痕跡であるマーク１１Ａが形成される。尚、マ
ーキングを行う技法としては、ＥＢ露光法の他に例えば
集束イオン・ビーム（ｆｏｃｕｓｅｄ ｉｏｎ ｂｅａ
ｍ：ＦＩＢ）露光法を適用しても良い。
【００２８】図６（Ａ）参照 （３）ウエハを成長室に戻し、ＭＢＥ法を適用すること
に依り、ｎ型ドープＧａＡｓ電極コンタクト兼バッファ
層１１上にＩｎＡｓを成長させるが、そのＩｎＡｓはマ
ーク１１Ａ上にのみ成長してＩｎＡｓドット１２Ａを構
成する。尚、このマーク１１Ａ上にドット１２Ａが成長
することに関して、要すれば、「Ｓ．Ｋｏｈｍｏｔｏ，
Ｔ．Ｉｓｈｉｋａｗａ ａｎｄ Ｋ．Ａｓａｋａｗａ，
“ＩｎＡｓ−Ｄｏｔ／ＧａＡｓ Ｓｔｒｕｃｔｕｒｅｓ
Ｓｉｔｅ−Ｃｏｎｔｒｏｌｌｅｄ ｂｙ ｉｎ ｓｉ
ｔｕ Ｅｌｅｃｔｒｏｎ−Ｂｅａｍ Ｌｉｔｈｏｇｒａ
ｐｈｙａｎｄ Ｓｅｌｆ−Ｏｒｇａｎｉｚｉｎｇ Ｍｏ
ｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ Ｇｒｏｗ
ｔｈ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８， ｐ
ｐ．１０７５−１０７７（１９９９）」、を参照される
と良い。
に依り、ｎ型ドープＧａＡｓ電極コンタクト兼バッファ
層１１上にＩｎＡｓを成長させるが、そのＩｎＡｓはマ
ーク１１Ａ上にのみ成長してＩｎＡｓドット１２Ａを構
成する。尚、このマーク１１Ａ上にドット１２Ａが成長
することに関して、要すれば、「Ｓ．Ｋｏｈｍｏｔｏ，
Ｔ．Ｉｓｈｉｋａｗａ ａｎｄ Ｋ．Ａｓａｋａｗａ，
“ＩｎＡｓ−Ｄｏｔ／ＧａＡｓ Ｓｔｒｕｃｔｕｒｅｓ
Ｓｉｔｅ−Ｃｏｎｔｒｏｌｌｅｄ ｂｙ ｉｎ ｓｉ
ｔｕ Ｅｌｅｃｔｒｏｎ−Ｂｅａｍ Ｌｉｔｈｏｇｒａ
ｐｈｙａｎｄ Ｓｅｌｆ−Ｏｒｇａｎｉｚｉｎｇ Ｍｏ
ｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ Ｇｒｏｗ
ｔｈ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８， ｐ
ｐ．１０７５−１０７７（１９９９）」、を参照される
と良い。
【００２９】図６（Ｂ）参照 （４）引き続いてＭＢＥ法を適用することに依り、ｎ型
ドープＧａＡｓキャリア供給層１３をＩｎＡｓドット１
２Ａの高さと同程度に成長させる。
ドープＧａＡｓキャリア供給層１３をＩｎＡｓドット１
２Ａの高さと同程度に成長させる。
【００３０】この場合、ｎ型ドーパントとしてはＳｉを
用い、ドーピング濃度は１×１０18〔cm-3〕程度とす
る。
用い、ドーピング濃度は１×１０18〔cm-3〕程度とす
る。
【００３１】図７（Ａ）参照 （５）引き続きＭＢＥ法を適用することに依り、ＩｎＡ
ｓドット１２Ａが埋め込まれた状態のｎ型ドープＧａＡ
ｓキャリア供給層１３上にＩｎＡｓを成長させる。
ｓドット１２Ａが埋め込まれた状態のｎ型ドープＧａＡ
ｓキャリア供給層１３上にＩｎＡｓを成長させる。
【００３２】この場合、当初は二次元成長であるが、途
中からＩｎＡｓドット１２Ａ上に更にＩｎＡｓがドット
として三次元成長するので、ＩｎＡｓドット１２Ａは高
さが増大することになる。
中からＩｎＡｓドット１２Ａ上に更にＩｎＡｓがドット
として三次元成長するので、ＩｎＡｓドット１２Ａは高
さが増大することになる。
【００３３】図７（Ｂ）参照 （６）引き続きＭＢＥ法を適用することに依り、ｎ型ド
ープＧａＡｓキャリア供給層１３を高さが増大したＩｎ
Ａｓドット１２Ａの高さと同程度に成長させる。
ープＧａＡｓキャリア供給層１３を高さが増大したＩｎ
Ａｓドット１２Ａの高さと同程度に成長させる。
【００３４】図８参照 （７）前記したように、ＩｎＡｓドット１２Ａの形成、
及び、ＩｎＡｓドット１２Ａのｎ型ドープＧａＡｓキャ
リア供給層１３に依る埋め込みを繰り返すことで、図示
されているようにｎ型ドープＧａＡｓキャリア供給層１
３に囲まれた縦型細線状チャネル層１２が実現される。
及び、ＩｎＡｓドット１２Ａのｎ型ドープＧａＡｓキャ
リア供給層１３に依る埋め込みを繰り返すことで、図示
されているようにｎ型ドープＧａＡｓキャリア供給層１
３に囲まれた縦型細線状チャネル層１２が実現される。
【００３５】図９参照 （８）化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ
ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法、リソグラフィ技術
を適用することに依り、例えばＳｉＯ2 からなるマスク
を形成する。
ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法、リソグラフィ技術
を適用することに依り、例えばＳｉＯ2 からなるマスク
を形成する。
【００３６】（９）反応性イオン・エッチング（ｒｅａ
ｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法を適
用することに依り、前記工程（８）で形成したマスクの
外に表出されているｎ型ドープＧａＡｓキャリア供給層
１３の上面から電極コンタクト兼バッファ層１１の上面
に達するまでを切り出す。
ｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法を適
用することに依り、前記工程（８）で形成したマスクの
外に表出されているｎ型ドープＧａＡｓキャリア供給層
１３の上面から電極コンタクト兼バッファ層１１の上面
に達するまでを切り出す。
【００３７】図１０参照 （１０）リソグラフィ技術に於けるレジスト・プロセ
ス、真空蒸着法、リフト・オフ法を適用することに依
り、厚さが３０〔ｎｍ〕／３００〔ｎｍ〕であるＡｕＧ
ｅ／Ａｕからなるソース電極２１及びドレイン電極２２
を形成する。
ス、真空蒸着法、リフト・オフ法を適用することに依
り、厚さが３０〔ｎｍ〕／３００〔ｎｍ〕であるＡｕＧ
ｅ／Ａｕからなるソース電極２１及びドレイン電極２２
を形成する。
【００３８】（１１）リソグラフィ技術に於けるレジス
ト・プロセス、真空蒸着法、リフト・オフ法を適用する
ことに依り、厚さが３００〔ｎｍ〕であるＡｌからなる
ゲート電極２３を形成して完成する。
ト・プロセス、真空蒸着法、リフト・オフ法を適用する
ことに依り、厚さが３００〔ｎｍ〕であるＡｌからなる
ゲート電極２３を形成して完成する。
【００３９】
【発明の効果】本発明のＨＥＭＴでは、基板（例えば基
板１０）面に対して縦方向に延びる縦型細線状半導体チ
ャネル層（例えば縦型細線状チャネル層１２）と、該縦
型細線状半導体チャネル層を構成する半導体（例えばＩ
ｎＡｓ）に比較して伝導帯のエネルギの底が高く且つ不
純物がドーピングされた半導体で構成されて該縦型細線
状半導体チャネル層を囲むキャリア供給層（例えばｎ型
ドーピングＧａＡｓキャリア供給層１３）と、該縦型細
線状半導体チャネル層の一端側と他端側に形成されてキ
ャリアを流すソース電極（例えばソース電極２１）及び
ドレイン電極（例えばドレイン電極２２）と、該縦型細
線状半導体チャネル層を囲むキャリア供給層上に形成さ
れて該縦型細線状半導体チャネル層を流れるキャリアの
量を制御するゲート電極（例えばゲート電極２３）とを
備える。
板１０）面に対して縦方向に延びる縦型細線状半導体チ
ャネル層（例えば縦型細線状チャネル層１２）と、該縦
型細線状半導体チャネル層を構成する半導体（例えばＩ
ｎＡｓ）に比較して伝導帯のエネルギの底が高く且つ不
純物がドーピングされた半導体で構成されて該縦型細線
状半導体チャネル層を囲むキャリア供給層（例えばｎ型
ドーピングＧａＡｓキャリア供給層１３）と、該縦型細
線状半導体チャネル層の一端側と他端側に形成されてキ
ャリアを流すソース電極（例えばソース電極２１）及び
ドレイン電極（例えばドレイン電極２２）と、該縦型細
線状半導体チャネル層を囲むキャリア供給層上に形成さ
れて該縦型細線状半導体チャネル層を流れるキャリアの
量を制御するゲート電極（例えばゲート電極２３）とを
備える。
【００４０】前記構成を採ることに依り、電子移動度を
増大させること、また、ゲート制御性を向上させること
が可能であり、また、従来のＨＥＭＴに比較し、全体的
に性能を向上させることができ、更にまた、縦型である
ことからトランジスタ１個当たりの面積は小さくなり、
集積度を高くすることが可能である。
増大させること、また、ゲート制御性を向上させること
が可能であり、また、従来のＨＥＭＴに比較し、全体的
に性能を向上させることができ、更にまた、縦型である
ことからトランジスタ１個当たりの面積は小さくなり、
集積度を高くすることが可能である。
【図１】本発明の実施の形態１であるＨＥＭＴを表す説
明図である。
明図である。
【図２】本発明の実施の形態２であるＨＥＭＴを表す説
明図である。
明図である。
【図３】本発明の実施の形態３であるＨＥＭＴを表す要
部切断平面図である。
部切断平面図である。
【図４】実施例のＨＥＭＴを製造する場合について説明
する為の工程要所に於けるＨＥＭＴを表す要部切断側面
図である。
する為の工程要所に於けるＨＥＭＴを表す要部切断側面
図である。
【図５】実施例のＨＥＭＴを製造する場合について説明
する為の工程要所に於けるＨＥＭＴを表す要部切断側面
図及び要部切断平面図である。
する為の工程要所に於けるＨＥＭＴを表す要部切断側面
図及び要部切断平面図である。
【図６】実施例のＨＥＭＴを製造する場合について説明
する為の工程要所に於けるＨＥＭＴを表す要部切断側面
図である。
する為の工程要所に於けるＨＥＭＴを表す要部切断側面
図である。
【図７】実施例のＨＥＭＴを製造する場合について説明
する為の工程要所に於けるＨＥＭＴを表す要部切断側面
図である。
する為の工程要所に於けるＨＥＭＴを表す要部切断側面
図である。
【図８】実施例のＨＥＭＴを製造する場合について説明
する為の工程要所に於けるＨＥＭＴを表す要部切断側面
図である。
する為の工程要所に於けるＨＥＭＴを表す要部切断側面
図である。
【図９】実施例のＨＥＭＴを製造する場合について説明
する為の工程要所に於けるＨＥＭＴを表す要部切断側面
図である。
する為の工程要所に於けるＨＥＭＴを表す要部切断側面
図である。
【図１０】実施例のＨＥＭＴを製造する場合について説
明する為の工程要所に於けるＨＥＭＴを表す要部切断側
面図である。
明する為の工程要所に於けるＨＥＭＴを表す要部切断側
面図である。
【図１１】従来の標準的なＨＥＭＴを説明する為の要部
切断側面図である。
切断側面図である。
１０ 基板 １１ 電極コンタクト兼バッファ層 １１Ａ マーク １２ チャネル層 １２Ａ ＩｎＡｓドット １３ キャリア供給層（この場合は電子供給層） ２１ ソース電極 ２２ ドレイン電極 ２３ ゲート電極 ３２ チャネル層 ３３ キャリア供給層 ４３ ゲート電極
Claims (5)
- 【請求項１】基板面に対して縦方向に延びる縦型細線状
半導体チャネル層と、 該縦型細線状半導体チャネル層を構成する半導体に比較
して伝導帯のエネルギの底が高く且つ不純物がドーピン
グされた半導体で構成されて該縦型細線状半導体チャネ
ル層を囲むキャリア供給層と、 該縦型細線状半導体チャネル層の一端側と他端側に形成
されてキャリアを流すソース電極及びドレイン電極と、 該縦型細線状半導体チャネル層を囲むキャリア供給層上
に形成されて該縦型細線状半導体チャネル層を流れるキ
ャリアの量を制御するゲート電極とを備えてなることを
特徴とするＨＥＭＴ。 - 【請求項２】ゲート電極が縦型細線状半導体チャネル層
を取り囲む円筒状であることを特徴とする請求項１記載
のＨＥＭＴ。 - 【請求項３】ゲート電極が縦型細線状半導体チャネル層
を二方向から挟み込む構造に形成されてなることを特徴
とする請求項１記載のＨＥＭＴ。 - 【請求項４】ゲート電極に依って流れるキャリアの量が
制御される縦型細線状半導体チャネル層は１本乃至複数
本であることを特徴とする請求項１或いは２記載のＨＥ
ＭＴ。 - 【請求項５】縦型細線状ゲート電極は１本毎にゲート電
極で囲まれてなることを特徴とする請求項１或いは２或
いは４記載のＨＥＭＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000394074A JP2002198516A (ja) | 2000-12-26 | 2000-12-26 | Ｈｅｍｔ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000394074A JP2002198516A (ja) | 2000-12-26 | 2000-12-26 | Ｈｅｍｔ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198516A true JP2002198516A (ja) | 2002-07-12 |
Family
ID=18859760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000394074A Withdrawn JP2002198516A (ja) | 2000-12-26 | 2000-12-26 | Ｈｅｍｔ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002198516A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008258514A (ja) * | 2007-04-09 | 2008-10-23 | Toyota Central R&D Labs Inc | 半導体装置 |
| KR100988080B1 (ko) * | 2003-02-27 | 2010-10-18 | 삼성전자주식회사 | 파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 및그 제조 방법 |
| KR101008026B1 (ko) * | 2010-07-12 | 2011-01-14 | 삼성전자주식회사 | 파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 |
| JP2019145753A (ja) * | 2018-02-23 | 2019-08-29 | 富士通株式会社 | 半導体装置、受信機及び半導体装置の製造方法 |
-
2000
- 2000-12-26 JP JP2000394074A patent/JP2002198516A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100988080B1 (ko) * | 2003-02-27 | 2010-10-18 | 삼성전자주식회사 | 파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 및그 제조 방법 |
| JP2008258514A (ja) * | 2007-04-09 | 2008-10-23 | Toyota Central R&D Labs Inc | 半導体装置 |
| WO2008126821A1 (ja) * | 2007-04-09 | 2008-10-23 | Kabushiki Kaisha Toyota Chuo Kenkyusho | へテロ接合を有する半導体装置 |
| US8299498B2 (en) | 2007-04-09 | 2012-10-30 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device having hetero junction |
| KR101008026B1 (ko) * | 2010-07-12 | 2011-01-14 | 삼성전자주식회사 | 파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 |
| JP2019145753A (ja) * | 2018-02-23 | 2019-08-29 | 富士通株式会社 | 半導体装置、受信機及び半導体装置の製造方法 |
| JP7027949B2 (ja) | 2018-02-23 | 2022-03-02 | 富士通株式会社 | 半導体装置、受信機及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581452B2 (ja) | 電界効果トランジスタ | |
| JP2968014B2 (ja) | 微小真空管及びその製造方法 | |
| CN111213244B (zh) | 具有厚度沿晶体管宽度变化的半导体层的高电子迁移率晶体管 | |
| CN105762078A (zh) | GaN基纳米沟道高电子迁移率晶体管及制作方法 | |
| KR20160132108A (ko) | 이질접합 전계효과 트랜지스터 | |
| JPH09307097A (ja) | 半導体装置 | |
| US6953955B2 (en) | InGaAs/GaAs high electron mobility transistor | |
| US5212404A (en) | Semiconductor device having a vertical channel of carriers | |
| JP2002198516A (ja) | Ｈｅｍｔ | |
| JP2687519B2 (ja) | 半導体装置及びその製造方法 | |
| KR101668442B1 (ko) | 반도체 소자 제조방법 | |
| US11888053B2 (en) | Field-effect transistor and manufacturing method therefor | |
| JP2006186336A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3038737B2 (ja) | 量子細線半導体装置およびその製造方法 | |
| JP2006173241A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US9035319B2 (en) | Nitride semiconductor and fabricating method thereof | |
| WO2022208592A1 (ja) | 電界効果型トランジスタおよびその製造方法 | |
| US20240234519A9 (en) | Field-Effect Transistor and Manufacturing Method Therefor | |
| JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JP6572556B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2836145B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0656892B2 (ja) | 縦形電界効果トランジスタ | |
| JP3020578B2 (ja) | 半導体装置 | |
| JPH0855861A (ja) | 電界効果トランジスタ、及びその製造方法 | |
| CN116031289A (zh) | 半导体射频器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |