JP2834788B2 - 堆積膜形成法 - Google Patents
堆積膜形成法Info
- Publication number
- JP2834788B2 JP2834788B2 JP25001689A JP25001689A JP2834788B2 JP 2834788 B2 JP2834788 B2 JP 2834788B2 JP 25001689 A JP25001689 A JP 25001689A JP 25001689 A JP25001689 A JP 25001689A JP 2834788 B2 JP2834788 B2 JP 2834788B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- deposited
- gas
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、堆積膜形成法に関し、特に半導体集積回路
装置等の配線に好ましく適用できるタングステン（Ｗ）
堆積膜の形成法に関するものである。
装置等の配線に好ましく適用できるタングステン（Ｗ）
堆積膜の形成法に関するものである。
［従来の技術］ 従来、半導体を用いた電子デバイスや集積回路におい
て、電極や配線には主にアルミニウム（Al）が用いられ
てきた。ここで、Alは廉価で電気伝導度が高く、また表
面に緻密な酸化膜が形成されるので、内部が化学的に保
護されて安定化することや、Siとの密着性が良好である
ことなど、多くの利点を有している。
て、電極や配線には主にアルミニウム（Al）が用いられ
てきた。ここで、Alは廉価で電気伝導度が高く、また表
面に緻密な酸化膜が形成されるので、内部が化学的に保
護されて安定化することや、Siとの密着性が良好である
ことなど、多くの利点を有している。
ところで、LSI等の集積回路の集積度が増大し、配線
の微細化や多層配線化などが近年特に必要とされるよう
になってきたため、従来のAl配線に対してこれまでにな
い厳しい要求が出されるようになってきている。集積度
の増加による寸法微細化に伴って、LSI等の表面は酸
化，拡散，薄膜堆積，エッチングなどにより凹凸が激し
くなっている。例えば電極や配線金属は段差のある面上
へ断線なく堆積されたり、径が微小でかつ深いビアホー
ル中へ堆積されなければならない。4Mbitや16MbitのDRA
M（ダイナミックRAM）などでは、Al等の金属を堆積しな
ければならないビアホールのアスペクト比（ビアホール
深さ÷ビアホール直径）は1.0以上であり、ビアホール
直径自体も１μｍ以下となる。従って、アスペクト比の
大きいビアホールにもAlを堆積できる技術が必要とされ
る。
の微細化や多層配線化などが近年特に必要とされるよう
になってきたため、従来のAl配線に対してこれまでにな
い厳しい要求が出されるようになってきている。集積度
の増加による寸法微細化に伴って、LSI等の表面は酸
化，拡散，薄膜堆積，エッチングなどにより凹凸が激し
くなっている。例えば電極や配線金属は段差のある面上
へ断線なく堆積されたり、径が微小でかつ深いビアホー
ル中へ堆積されなければならない。4Mbitや16MbitのDRA
M（ダイナミックRAM）などでは、Al等の金属を堆積しな
ければならないビアホールのアスペクト比（ビアホール
深さ÷ビアホール直径）は1.0以上であり、ビアホール
直径自体も１μｍ以下となる。従って、アスペクト比の
大きいビアホールにもAlを堆積できる技術が必要とされ
る。
特に、SiO2等の絶縁膜の下にあるデバイスに対して確
実な接続を行うためには、成膜というよりむしろデバイ
スのビアホールのみを穴埋めするようにAlを堆積する必
要がある。このためには、Siや金属表面にのみAlを堆積
させ、SiO2などの絶縁膜上には堆積させない方法を要す
る。
実な接続を行うためには、成膜というよりむしろデバイ
スのビアホールのみを穴埋めするようにAlを堆積する必
要がある。このためには、Siや金属表面にのみAlを堆積
させ、SiO2などの絶縁膜上には堆積させない方法を要す
る。
そしてAlは融点が660℃と低いことやエレクトロマイ
グレーションに弱い点あり、Alに代わる配線材料の１つ
としてＷが検討されている。
グレーションに弱い点あり、Alに代わる配線材料の１つ
としてＷが検討されている。
Ｗの堆積膜形成法としては、原料ガスとしてWF6を用
い、基板の構成原子であるSiとの還元反応によりＷをSi
基板上に選択的に堆積させるCVD法が提案されている。
い、基板の構成原子であるSiとの還元反応によりＷをSi
基板上に選択的に堆積させるCVD法が提案されている。
しかしながら、この方法では基板との反応である為、
Ｗ膜がSi基板上を覆ってしまうと選択性が劣化すること
や、Si基板を侵食してしまうことを避けられない。堆積
速度はせいぜい30〜50Å/minであり膜厚も安定なものと
しては2000Å〜3000Å程度が限界となる。また、Ｆによ
るSi基板とＷ膜との界面の汚染という問題も残されてい
る。加えて、膜の均一性についても改善の余地が多分に
ある。
Ｗ膜がSi基板上を覆ってしまうと選択性が劣化すること
や、Si基板を侵食してしまうことを避けられない。堆積
速度はせいぜい30〜50Å/minであり膜厚も安定なものと
しては2000Å〜3000Å程度が限界となる。また、Ｆによ
るSi基板とＷ膜との界面の汚染という問題も残されてい
る。加えて、膜の均一性についても改善の余地が多分に
ある。
しかしながら、Ｗは融点が3410℃と高い為に配線材料
として用いれば、半導体装置の製造プロセスにおいて後
工程での高温処理可能という利点があり、この利点はす
てがたいものであった。
として用いれば、半導体装置の製造プロセスにおいて後
工程での高温処理可能という利点があり、この利点はす
てがたいものであった。
［発明が解決しようとする課題］ 以上のように、近年より高集積化が望まれている半導
体の技術分野において、高集積化され、かつ高性能化さ
れた半導体装置を廉価に提供するためには、改善すべき
余地が多く存在していた。
体の技術分野において、高集積化され、かつ高性能化さ
れた半導体装置を廉価に提供するためには、改善すべき
余地が多く存在していた。
本発明は、上述した技術的課題に鑑みてなされたもの
であり、導電体として良質なＷ膜を制御性良く所望の位
置に形成し得る堆積膜形成法を提供することを目的とす
る。
であり、導電体として良質なＷ膜を制御性良く所望の位
置に形成し得る堆積膜形成法を提供することを目的とす
る。
本発明の別の目的は、基体を損傷することなく、平坦
で緻密な膜を厚く形成することのできる堆積膜形成法を
提供することにある。
で緻密な膜を厚く形成することのできる堆積膜形成法を
提供することにある。
本発明の他の目的は、選択性に優れ、小さなビアホー
ル内に良質のＷを堆積することのできる堆積膜形成法を
提供することにある。
ル内に良質のＷを堆積することのできる堆積膜形成法を
提供することにある。
本発明のさらに他の目的は選択性に優れバリアメタル
として特性の良い堆積膜を形成することのできる堆積膜
形成法を提供することにある。
として特性の良い堆積膜を形成することのできる堆積膜
形成法を提供することにある。
本発明のさらに他の目的は、Ｗのシリサイド化の容易
な堆積膜を形成できる堆積膜形成法を提供することにあ
る。
な堆積膜を形成できる堆積膜形成法を提供することにあ
る。
［課題を解決するための手段］ かかる目的を達成するために本発明堆積膜形成法は、 （ａ）電子供与性の表面（Ａ）と非電子供与性の表面
（Ｂ）とを有する基体を堆積膜形成用の空間に配する工
程、および （ｂ）Ｗ（CH3）６のガスと水素ガスとを前記堆積膜形
成用の空間に導入する工程、を含み、該Ｗ（CH3）６の
ガスと水素ガスとのCVDにより、タングステン膜を前記
電子供与性の表面（Ａ）に選択的に形成することを特徴
とする。
（Ｂ）とを有する基体を堆積膜形成用の空間に配する工
程、および （ｂ）Ｗ（CH3）６のガスと水素ガスとを前記堆積膜形
成用の空間に導入する工程、を含み、該Ｗ（CH3）６の
ガスと水素ガスとのCVDにより、タングステン膜を前記
電子供与性の表面（Ａ）に選択的に形成することを特徴
とする。
ここで、前記基体は、シリコン基板上に酸化シリコン
膜を有し、該酸化シリコン膜に開孔が設けられた基体で
あることができる。
膜を有し、該酸化シリコン膜に開孔が設けられた基体で
あることができる。
［作 用］ 上記基体の表面（Ａ）に対して、Ｗを含む化合物のガ
ス（原料ガス）と水素ガスとの反応系においてＷは単純
な熱反応のみで堆積する。すなわち、例えば原料ガスと
してのＷ（CH3）６および反応ガスしてのH2を含んだ混
合気体が、Ｗ（CH3）６の分解温度以上の適切な温度範
囲に加熱された基体上に供給され、上記空間内の圧力を
適切に定めることにより、表面（Ａ）上にのみＷが析出
し、連続膜が形成されてこれが成長する。従って、低抵
抗，緻密かつ平坦なＷ膜を基体上に選択的に堆積させる
ことができる。
ス（原料ガス）と水素ガスとの反応系においてＷは単純
な熱反応のみで堆積する。すなわち、例えば原料ガスと
してのＷ（CH3）６および反応ガスしてのH2を含んだ混
合気体が、Ｗ（CH3）６の分解温度以上の適切な温度範
囲に加熱された基体上に供給され、上記空間内の圧力を
適切に定めることにより、表面（Ａ）上にのみＷが析出
し、連続膜が形成されてこれが成長する。従って、低抵
抗，緻密かつ平坦なＷ膜を基体上に選択的に堆積させる
ことができる。
［実施例］ 以下、図面を参照しながら本発明の好適な実施態様に
ついて説明する。
ついて説明する。
本発明においては、導電性堆積膜として良質のＷ膜を
基体上に選択的に堆積させるためにCVD法を用いるもの
である。
基体上に選択的に堆積させるためにCVD法を用いるもの
である。
すなわち、堆積膜の構成要素となる原子を少なくとも
１つ含む原料ガスとして有機金属であるＷ（CH3）６と
反応ガスとしてH2を使用し、これらの混合ガスによる気
相成長により基体上に選択的にＷ膜を形成する。
１つ含む原料ガスとして有機金属であるＷ（CH3）６と
反応ガスとしてH2を使用し、これらの混合ガスによる気
相成長により基体上に選択的にＷ膜を形成する。
本発明の適用可能な基体は、Ｗの堆積する表面を形成
するための第１の基体表面材料と、Ｗの堆積しない表面
を形成するための第２の基体表面材料とを有するもので
ある。そして、第１の基体表面材料としては、電子供与
性を有する材料を用いる。
するための第１の基体表面材料と、Ｗの堆積しない表面
を形成するための第２の基体表面材料とを有するもので
ある。そして、第１の基体表面材料としては、電子供与
性を有する材料を用いる。
この電子供与性について以下詳細に説明する。
電子供与性材料とは、基体中に自由電子が存在してい
るか、もしくは自由電子を意図的に生成せしめたかした
もので、例えば基体表面上に付着した原料ガス分子との
電子授受により化学反応が促進される表面を有する材料
をいう。例えば、一般に金属や半導体がこれに相当す
る。金属もしくは半導体表面に薄い酸化膜が存在してい
るものも含まれる。それは基体と付着原料分子間で電子
授受により化学反応が生ずるからである。
るか、もしくは自由電子を意図的に生成せしめたかした
もので、例えば基体表面上に付着した原料ガス分子との
電子授受により化学反応が促進される表面を有する材料
をいう。例えば、一般に金属や半導体がこれに相当す
る。金属もしくは半導体表面に薄い酸化膜が存在してい
るものも含まれる。それは基体と付着原料分子間で電子
授受により化学反応が生ずるからである。
具体的には、単結晶シリコン，多結晶シリコン，非晶
質シリコン等の半導体、III族元素としてのGa,In,Alと
Ｖ族元素としてのP,As,Nとを組合せて成る二元系もしく
は三元系もしくは四元系III−Ｖ族化合物半導体、タン
グステン，モリブデン，タンタル，タングステンシリサ
イド，チタンシリサイド，アルミニウム，アルミニウム
シリコン，チタンアルミニウム，チタンナイトライド，
銅，アルミニウムシリコン銅，アルミニウムパラジウ
ム，チタン，モリブデンシリサイド，タンタルシリサイ
ド等の金属，合金およびそれらのシリサイド等を含む。
質シリコン等の半導体、III族元素としてのGa,In,Alと
Ｖ族元素としてのP,As,Nとを組合せて成る二元系もしく
は三元系もしくは四元系III−Ｖ族化合物半導体、タン
グステン，モリブデン，タンタル，タングステンシリサ
イド，チタンシリサイド，アルミニウム，アルミニウム
シリコン，チタンアルミニウム，チタンナイトライド，
銅，アルミニウムシリコン銅，アルミニウムパラジウ
ム，チタン，モリブデンシリサイド，タンタルシリサイ
ド等の金属，合金およびそれらのシリサイド等を含む。
これに対して、Ｗが選択的に堆積しない表面を形成す
る材料、すなわち非電子供与性材料としては、熱酸化,C
VD等により酸化シリコン,BSG,PSG,BPSG等のガラスまた
は酸化膜，シリコンの熱窒化膜，プラズマCVD,減圧CVD,
ECR−CVD法等によるシリコン窒化膜等である。
る材料、すなわち非電子供与性材料としては、熱酸化,C
VD等により酸化シリコン,BSG,PSG,BPSG等のガラスまた
は酸化膜，シリコンの熱窒化膜，プラズマCVD,減圧CVD,
ECR−CVD法等によるシリコン窒化膜等である。
このような構成の基体に対して、Ｗは原料ガスとH2と
の反応系において単純な熱反応のみで堆積する。例えば
Ｗ（CH3）６とH2との反応系における熱反応は基本的に Ｗ（CH3）６＋4H2→Ｗ↓＋6CH4↑＋H2↑ と考えられる。
の反応系において単純な熱反応のみで堆積する。例えば
Ｗ（CH3）６とH2との反応系における熱反応は基本的に Ｗ（CH3）６＋4H2→Ｗ↓＋6CH4↑＋H2↑ と考えられる。
第１図は本発明を適用可能な堆積膜形成装置を示す模
式図である。
式図である。
ここで、１はＷ膜を形成するための基体である。基体
１は、同図に対して実質的に閉じられた堆積膜形成用の
空間を形成するための反応管２の内部に設けられた基体
ホルダ３上に載置される。反応管２を構成する材料とし
ては石英が好ましいが、金属製であってもよい。この場
合には反応管を冷却することが望ましい。また、基体ホ
ルダ３は金属製であり、載置される基体を加熱できうよ
うにヒータ４が設けられている。そしてヒータ４の発熱
温度を制御して基体温度を制御することができるよう構
成されている。
１は、同図に対して実質的に閉じられた堆積膜形成用の
空間を形成するための反応管２の内部に設けられた基体
ホルダ３上に載置される。反応管２を構成する材料とし
ては石英が好ましいが、金属製であってもよい。この場
合には反応管を冷却することが望ましい。また、基体ホ
ルダ３は金属製であり、載置される基体を加熱できうよ
うにヒータ４が設けられている。そしてヒータ４の発熱
温度を制御して基体温度を制御することができるよう構
成されている。
ガスの供給系は以下のように構成されている。
５はガスの混合器であり、原料ガスと反応ガスとを混
合させて反応管２内に供給する。６は原料ガスとして有
機金属を昇華させるために設けられた原料ガス昇華器で
ある。
合させて反応管２内に供給する。６は原料ガスとして有
機金属を昇華させるために設けられた原料ガス昇華器で
ある。
本発明において用いる有機金属は室温で固体状である
ので、昇華器６内で加熱しキャリアガス中へ有機金属の
飽和蒸気となし、混合器５へ導入する。昇華器は180℃
±10℃、配管，混合器5,反応管２は170℃±10℃に加熱
しておく。
ので、昇華器６内で加熱しキャリアガス中へ有機金属の
飽和蒸気となし、混合器５へ導入する。昇華器は180℃
±10℃、配管，混合器5,反応管２は170℃±10℃に加熱
しておく。
排気系は以下のように構成される。
７はゲートバルブであり、堆積膜形成前に反応管２内
部を排気する時など大容量の排気を行う際に開かれる。
８はスローリークバルブであり、堆積膜形成時の反応管
２内部の圧力を調整する時など小容量の排気を行う際に
用いられる。９は排気ユニットであり、ターボ分子ポン
プ等の排気用のポンプ等で構成される。
部を排気する時など大容量の排気を行う際に開かれる。
８はスローリークバルブであり、堆積膜形成時の反応管
２内部の圧力を調整する時など小容量の排気を行う際に
用いられる。９は排気ユニットであり、ターボ分子ポン
プ等の排気用のポンプ等で構成される。
基体１の搬送系は以下のように構成される。
10は堆積膜形成前および堆積膜形成後の基体を収容可
能な基体搬送室であり、バルブ11を開いて排気される。
12は搬送室を排気する排気ユニットであり、ターボ分子
ポンプ等の排気用ポンプで構成される。
能な基体搬送室であり、バルブ11を開いて排気される。
12は搬送室を排気する排気ユニットであり、ターボ分子
ポンプ等の排気用ポンプで構成される。
バルブ13は基体１を反応室と搬送空間で移送する時の
み開かれる。
み開かれる。
第１図に示すように、原料ガスを生成するために昇華
室６においては、180℃に保持され、Ｗ（CH3）６に対し
キャリアガスとしてのH2もしくはAr（もしくは他の不活
性ガス）を流し、気体状Ｗ（CH3）６を生成し、これを
混合器５に輸送する。反応ガスとしてのH2は別経路から
混合器５に輸送される。ガスはそれぞれその分圧が所望
の値となるように流量が調整されている。
室６においては、180℃に保持され、Ｗ（CH3）６に対し
キャリアガスとしてのH2もしくはAr（もしくは他の不活
性ガス）を流し、気体状Ｗ（CH3）６を生成し、これを
混合器５に輸送する。反応ガスとしてのH2は別経路から
混合器５に輸送される。ガスはそれぞれその分圧が所望
の値となるように流量が調整されている。
第２図（ａ）〜（ｅ）は本発明によるＷ膜の選択成長
の様子を示す。
の様子を示す。
第２図（ａ）は本発明によるＷ堆積膜形成前の基体の
断面を模式的に示す図である。90は電子供与性材料から
なる基板、91は非電子供与性材料からなる薄膜である。
断面を模式的に示す図である。90は電子供与性材料から
なる基板、91は非電子供与性材料からなる薄膜である。
原料ガスとしてのＷ（CH3）6,反応ガスとしてのH2を
含んだ混合気体がＷ（CH3）６の分解温度以上かつ800℃
以下の温度範囲内に加熱された気体１上に供給される
と、基体90上にＷが析出し、第２図（ｂ）に示すように
Ｗの連続膜が形成される。ここで、反応管２内の圧力は
10-3〜760Torrが望ましく、Ｗ（CH3）６分圧は上記反応
管内圧力の1.5×10-5〜1.3×10-3倍が好ましい。
含んだ混合気体がＷ（CH3）６の分解温度以上かつ800℃
以下の温度範囲内に加熱された気体１上に供給される
と、基体90上にＷが析出し、第２図（ｂ）に示すように
Ｗの連続膜が形成される。ここで、反応管２内の圧力は
10-3〜760Torrが望ましく、Ｗ（CH3）６分圧は上記反応
管内圧力の1.5×10-5〜1.3×10-3倍が好ましい。
上記条件でＷの堆積を続けると、第２図（ｃ）の状態
を経て、第２図（ｄ）に示すように、Ｗ膜は薄膜91の最
上部のレベルにまで成長する。さらに同じ条件で成長さ
せると、第２図（ｅ）に示すように、Ｗ膜は横方向には
ほとんど成長することなしに、5000Åにまで成長可能で
ある。これは、本発明による堆積膜の最も特徴的な点で
あり、如何に良質の膜を良好な選択性の下に形成可能で
あるかが離解できよう。
を経て、第２図（ｄ）に示すように、Ｗ膜は薄膜91の最
上部のレベルにまで成長する。さらに同じ条件で成長さ
せると、第２図（ｅ）に示すように、Ｗ膜は横方向には
ほとんど成長することなしに、5000Åにまで成長可能で
ある。これは、本発明による堆積膜の最も特徴的な点で
あり、如何に良質の膜を良好な選択性の下に形成可能で
あるかが離解できよう。
そしてオージュ電子分光法や光電子分光法による分析
の結果、この膜には炭素や酸素のような不純物の混入が
認められない。
の結果、この膜には炭素や酸素のような不純物の混入が
認められない。
このようにして形成された堆積膜の抵抗率は、膜厚40
0Åでは室温で８〜10μΩ・cmと良好であり、連続かつ
平坦な膜となる。また、膜厚１μｍであっても、その抵
抗率はやはり室温で略々８〜10μΩ・cmとなり、厚膜で
も十分に緻密な膜が形成される。可視光波長領域におけ
る反射率も略々80％であり、表面平坦性にすぐれた薄膜
を堆積させることができる。
0Åでは室温で８〜10μΩ・cmと良好であり、連続かつ
平坦な膜となる。また、膜厚１μｍであっても、その抵
抗率はやはり室温で略々８〜10μΩ・cmとなり、厚膜で
も十分に緻密な膜が形成される。可視光波長領域におけ
る反射率も略々80％であり、表面平坦性にすぐれた薄膜
を堆積させることができる。
基体温度としては、Ｗを含む原料ガスの分解温度以
上、かつ800℃以下が望ましい。800℃を越えるとメチル
基の分解の可能性が生ずる。具体的には基体温度300〜5
00℃が望ましく、この条件で堆積を行った場合、Ｗ（CH
3）６分圧が10-4〜10-3Torrのとき堆積速度は100Å／分
〜200Å／分と非常に大きく、超LSI用Ｗ堆積技術として
十分大きい堆積速度が得られる。
上、かつ800℃以下が望ましい。800℃を越えるとメチル
基の分解の可能性が生ずる。具体的には基体温度300〜5
00℃が望ましく、この条件で堆積を行った場合、Ｗ（CH
3）６分圧が10-4〜10-3Torrのとき堆積速度は100Å／分
〜200Å／分と非常に大きく、超LSI用Ｗ堆積技術として
十分大きい堆積速度が得られる。
さらに好ましくは基体温度350℃〜450℃であり、この
条件で堆積したＷ膜は配向性も強く、後工程における酸
化耐性に優れている。
条件で堆積したＷ膜は配向性も強く、後工程における酸
化耐性に優れている。
第１図示の装置では、１回の堆積において１枚の基体
にしかＷを堆積することができない。略々200Å／分の
堆積速度は得られるが、多数枚の堆積を短時間で行うた
めには不十分である。
にしかＷを堆積することができない。略々200Å／分の
堆積速度は得られるが、多数枚の堆積を短時間で行うた
めには不十分である。
この点を改善する堆積膜形成装置としては、多数枚の
ウェハを同時に装填してＷを堆積することのできる減圧
CVD装置がある。本発明によるＷ堆積は加熱された電子
供与性基体表面での表面反応を用いているため、ホット
ウォール型減圧CVD法であればＷ（CH3）６とH2によりＷ
を積させることができる。
ウェハを同時に装填してＷを堆積することのできる減圧
CVD装置がある。本発明によるＷ堆積は加熱された電子
供与性基体表面での表面反応を用いているため、ホット
ウォール型減圧CVD法であればＷ（CH3）６とH2によりＷ
を積させることができる。
反応管圧力は0.05〜760Torr,望ましくは0.1〜0.8Tor
r、基体温度は300℃〜800℃，望ましくは350℃〜450
℃、Ｗ（CH3）６分圧は反応管内圧力の１×10-5倍〜1.3
×10-3倍であり、Ｗが電子供与性基体上にのみ堆積す
る。
r、基体温度は300℃〜800℃，望ましくは350℃〜450
℃、Ｗ（CH3）６分圧は反応管内圧力の１×10-5倍〜1.3
×10-3倍であり、Ｗが電子供与性基体上にのみ堆積す
る。
第３図はかかる本発明を適用可能な堆積膜形成装置を
示す模式図である。
示す模式図である。
57はＷ膜を形成するための基体である。50は周囲に対
して実質的に閉じられた堆積膜形成用の空間を形成する
石英製の外側反応管、51は外側反応管50内のガスの流れ
を分離するために設置される石英製の内側反応管、54は
外側反応管50の開口部を開閉するための金属製のフラン
ジであり、基体57は内側反応管51内部に設けられた基体
保持具56内に配置される。なお、基体保持具56は石英製
とするのが望ましい。
して実質的に閉じられた堆積膜形成用の空間を形成する
石英製の外側反応管、51は外側反応管50内のガスの流れ
を分離するために設置される石英製の内側反応管、54は
外側反応管50の開口部を開閉するための金属製のフラン
ジであり、基体57は内側反応管51内部に設けられた基体
保持具56内に配置される。なお、基体保持具56は石英製
とするのが望ましい。
また、本装置はヒータ部59により基体温度は制御する
ことができる。反応管50内部の圧力は、ガス排気口53を
介して結合された排気系によって制御できるように構成
されている。
ことができる。反応管50内部の圧力は、ガス排気口53を
介して結合された排気系によって制御できるように構成
されている。
また、原料ガスは第１図に示す装置と同様に、第１の
ガス系，第２のガス系および混合器を有し（いずれも図
示せず）、原料ガスは原料ガス導入ライン52より反応管
50内部に導入される。また、第１のガス系，混合器およ
び原料ガス導入ライン52は加熱機構を有する。原料ガス
は、第３図中矢印58で示すように、内側反応管51内部を
通過する際、基体57の表面において反応し、Ｗを基体表
面に堆積する。反応後のガスは、内側反応管51と外側反
応管50とによって形成される間隙部を通り、ガス排気口
53から排気される。
ガス系，第２のガス系および混合器を有し（いずれも図
示せず）、原料ガスは原料ガス導入ライン52より反応管
50内部に導入される。また、第１のガス系，混合器およ
び原料ガス導入ライン52は加熱機構を有する。原料ガス
は、第３図中矢印58で示すように、内側反応管51内部を
通過する際、基体57の表面において反応し、Ｗを基体表
面に堆積する。反応後のガスは、内側反応管51と外側反
応管50とによって形成される間隙部を通り、ガス排気口
53から排気される。
基体の出し入れに際しては、金属製フランジ54をエレ
ベータ（図示せず）により基体保持具56,基体57ととも
に降下させ、所定の位置へ移動させて基体の着脱を行
う。
ベータ（図示せず）により基体保持具56,基体57ととも
に降下させ、所定の位置へ移動させて基体の着脱を行
う。
かかる装置を用い、前述した条件で堆積膜を形成する
ことにより、装置内の総てのウェハにおいて良質なＷ膜
を同時に形成することができる。
ことにより、装置内の総てのウェハにおいて良質なＷ膜
を同時に形成することができる。
上述したように本発明にもとづくＷ成膜方法によって
得られた膜は緻密であり炭素等の不純物含有量がきわめ
て少なく抵抗率も低く且つ表面平滑度の高い特性を有す
るため以下に述べる顕著な効果が得られる。
得られた膜は緻密であり炭素等の不純物含有量がきわめ
て少なく抵抗率も低く且つ表面平滑度の高い特性を有す
るため以下に述べる顕著な効果が得られる。
抵抗率低減 従来Ｗは融点が3410℃と高く、後工程の熱処理の影響
をうけにくいという利点を有していたが、スパッタ法で
18〜30μΩcm,CVD法で約10μΩcmと抵抗率が大きかっ
た。
をうけにくいという利点を有していたが、スパッタ法で
18〜30μΩcm,CVD法で約10μΩcmと抵抗率が大きかっ
た。
本発明による堆積法を用いると８〜９μΩcmの低抵抗
率Ｗが得られた。且つ厚膜化も容易である。
率Ｗが得られた。且つ厚膜化も容易である。
堆積速度向上 従来の堆積速度は30〜50Å／分であったのに対し、本
発明による堆積法を用いると最大200Å／分の堆積速度
が得られた。
発明による堆積法を用いると最大200Å／分の堆積速度
が得られた。
また第３図に示す装置を用いることにより250枚の大
量処理が同時に行なうことができた。
量処理が同時に行なうことができた。
コンタクトホール内埋込み 本発明は基本的に電子供与性基体上でのＷ（CH3）６
とH2の表面反応である。
とH2の表面反応である。
ビアホール（コンタクトホール）内部にＷが完全に充
填され、ビアホール内のＷの抵抗率は10μΩcmと充分に
低いものであった。
填され、ビアホール内のＷの抵抗率は10μΩcmと充分に
低いものであった。
表面平滑性の向上（配線のパターニング性向上） 従来、金属薄膜の表面の粗さは配線のパターニング工
程においてマスクと基体用のアライメント工程およびエ
ッチング工程において不都合を及ばしていた。
程においてマスクと基体用のアライメント工程およびエ
ッチング工程において不都合を及ばしていた。
つまり従来のスパツタ法によるＷおよびCVD法による
Ｗ膜の表面には数百〜数千Åに及ぶ凹凸があり表面モル
フォロジーが悪く、そのため １）アライメント信号が表面で乱反射を生じ、そのため
雑音レベルが高くなり本来のアライメント信号を識別で
きない。
Ｗ膜の表面には数百〜数千Åに及ぶ凹凸があり表面モル
フォロジーが悪く、そのため １）アライメント信号が表面で乱反射を生じ、そのため
雑音レベルが高くなり本来のアライメント信号を識別で
きない。
２）大きな表面凹凸をカバーするため、レジスト膜厚を
大きくとらねばならず微細化に反する。
大きくとらねばならず微細化に反する。
３）表面モルフォロジーが悪いとレジスト内部反射によ
るハレーションが極部的に生じ、レジスト残りが生ず
る。
るハレーションが極部的に生じ、レジスト残りが生ず
る。
４）表面モルフォロジーが悪いとその凹凸に準じて配線
エッチング工程で側壁がギザギザになってしまう等の欠
点をもっていた。
エッチング工程で側壁がギザギザになってしまう等の欠
点をもっていた。
本発明によると形成されたAl膜の表面モルフォロジー
が画期的に改善され、上述の欠点は全て改善される。
が画期的に改善され、上述の欠点は全て改善される。
完全選択性 従来のWF6を使用する選択CVD法によるＷ膜は基本的に
はWF6とSiの反応であるためSi上にＷが一様に堆積する
と堆積速度が大巾に低下あるいは堆積速度を確保すると
SiO2上にも堆積をはじめてしまい選択性を安定に維持す
るには2000Å〜3000ÅのＷ膜厚が限界であったが、本発
明の堆積法を用いると10000Åまでの完全選択性が得ら
れた（Si上のみに堆積,SiO2上は堆積せず）。
はWF6とSiの反応であるためSi上にＷが一様に堆積する
と堆積速度が大巾に低下あるいは堆積速度を確保すると
SiO2上にも堆積をはじめてしまい選択性を安定に維持す
るには2000Å〜3000ÅのＷ膜厚が限界であったが、本発
明の堆積法を用いると10000Åまでの完全選択性が得ら
れた（Si上のみに堆積,SiO2上は堆積せず）。
（実施例１） まずＷ成膜の手順は次の通りである。第１図に示した
装置を用い、排気設備９により、反応管２内を略々１×
10-8Torrに排気する。ただし反応管２内の真空度は１×
10-8Torrより悪くてもＷは成膜する。
装置を用い、排気設備９により、反応管２内を略々１×
10-8Torrに排気する。ただし反応管２内の真空度は１×
10-8Torrより悪くてもＷは成膜する。
Siウェハを洗浄後、搬送室10を大気圧に解放しSiウェ
ハを搬送室に装填する。搬送室を略々１×10-6Torrに排
気し、その後ゲートバルブ13を開けウェハをウェハホル
ダー３に装着する。
ハを搬送室に装填する。搬送室を略々１×10-6Torrに排
気し、その後ゲートバルブ13を開けウェハをウェハホル
ダー３に装着する。
ウェハをウェハホルダー３に装着した後、ゲートバル
ブ13を閉じ、反応室２の真空度が略々１×10-8Torrにな
るまで排気する。
ブ13を閉じ、反応室２の真空度が略々１×10-8Torrにな
るまで排気する。
本実施例では第１のガスラインからＷ（CH3）６を供
給する。Ｗ（CH3）６ラインのキャリアガスはH2を用い
た。第２のガスラインはH2用とする。第１のガスライン
全体，混合器および反応管を170℃に加熱し、昇華器を1
80℃に加熱する。
給する。Ｗ（CH3）６ラインのキャリアガスはH2を用い
た。第２のガスラインはH2用とする。第１のガスライン
全体，混合器および反応管を170℃に加熱し、昇華器を1
80℃に加熱する。
第２ガスラインからH2を流し、スローリークバルブ８
の開度を調整した反応管２内の圧力を所定の値にする。
本実施例における典型的圧力は略々1.0Torrとする。そ
の後ヒータ４に通電しウェハを加熱する。ウェハ温度が
所定の温度に到達した後、Ｗ（CH3）６ラインよりＷ（C
H3）６を反応管内へ導入する。全圧は略々1.0Torrであ
り、Ｗ（CH3）６分圧を略々1.0×10-4Torrとする。Ｗ
（CH3）６を反応管２に導入するとＷが堆積する。所定
の堆積時間が経過した後、Ｗ（CH3）６の供給を停止す
る。次にヒータ４の加熱を停止し、ウェハを冷却する。
H2ガスの供給を止め反応管内を排気した後、ウェハを搬
送室に移送し、搬送室のみを大気圧にした後ウェハを取
り出す。以上がＷ成膜手順の概略である。
の開度を調整した反応管２内の圧力を所定の値にする。
本実施例における典型的圧力は略々1.0Torrとする。そ
の後ヒータ４に通電しウェハを加熱する。ウェハ温度が
所定の温度に到達した後、Ｗ（CH3）６ラインよりＷ（C
H3）６を反応管内へ導入する。全圧は略々1.0Torrであ
り、Ｗ（CH3）６分圧を略々1.0×10-4Torrとする。Ｗ
（CH3）６を反応管２に導入するとＷが堆積する。所定
の堆積時間が経過した後、Ｗ（CH3）６の供給を停止す
る。次にヒータ４の加熱を停止し、ウェハを冷却する。
H2ガスの供給を止め反応管内を排気した後、ウェハを搬
送室に移送し、搬送室のみを大気圧にした後ウェハを取
り出す。以上がＷ成膜手順の概略である。
次に本実施例における試料作製を説明する。
Si基体（Ｎ型１〜２Ωcm）を水素燃焼方式（H2:3/
M,O2:2/M）により1000℃の温度で熱酸化を行なった。
M,O2:2/M）により1000℃の温度で熱酸化を行なった。
膜厚は7000ű500Åであり、屈折率は1.46であっ
た。このSi基体全面にホトレジストを塗布し、露光機に
より所望のパターンを焼きつける。パターンは0.25μｍ
×0.25μｍ〜100μｍ×100μｍの各種の孔が開孔する様
なものである。ホトレジストを現像後反応性イオンエッ
チング（RIE）等でホトレジストをマスクとして下地のS
iO2をエッチングし、部分的に基体Siを露出させた。こ
のようにして0.25μｍ×0.25μｍ〜100μｍ×100μｍの
各種の大きさのSiO2の孔を有する試料を用意し、前述し
た手順に従って 全圧 1.0 Torr Ｗ（CH3）６分圧 1.0×10-4Torr なる条件でＷ膜を堆積した。
た。このSi基体全面にホトレジストを塗布し、露光機に
より所望のパターンを焼きつける。パターンは0.25μｍ
×0.25μｍ〜100μｍ×100μｍの各種の孔が開孔する様
なものである。ホトレジストを現像後反応性イオンエッ
チング（RIE）等でホトレジストをマスクとして下地のS
iO2をエッチングし、部分的に基体Siを露出させた。こ
のようにして0.25μｍ×0.25μｍ〜100μｍ×100μｍの
各種の大きさのSiO2の孔を有する試料を用意し、前述し
た手順に従って 全圧 1.0 Torr Ｗ（CH3）６分圧 1.0×10-4Torr なる条件でＷ膜を堆積した。
基板温度を変化して堆積したＷ膜を各種の評価方法を
用いて評価した。その結果を表１に示す。
用いて評価した。その結果を表１に示す。
上記試料において300℃〜450℃の温度範囲において抵
抗率の低い、平坦な実用的な堆積速度のＷ膜を得ること
ができた。またＷはSiO2の開孔部のみ堆積し、SiO2上に
は堆積しなかった。さらにこの選択性は１時間の連続堆
積においても維持された。
抗率の低い、平坦な実用的な堆積速度のＷ膜を得ること
ができた。またＷはSiO2の開孔部のみ堆積し、SiO2上に
は堆積しなかった。さらにこの選択性は１時間の連続堆
積においても維持された。
（実施例２） 本実施例は第１のガスラインＷ（CH3）６のキャリア
ガスとしてArを用いた。
ガスとしてArを用いた。
実施例１と同様の手順に従い 全圧 1.0 Torr Ｗ（CH3）６分圧 1.0×10-4Torr なる条件でＷを堆積した。
このようにして堆積したＷ膜は実施例１と同様の結果
を得た。
を得た。
また基体による選択堆積性も実施例１と同様であっ
た。
た。
（実施例３） 第３図に示した減圧CVD装置を用いて以下に述べるよ
うな構成の基体にＷ膜を形成した。
うな構成の基体にＷ膜を形成した。
電子供与性である第１の基体表面材料としての単結晶
シリコン等の上に、非電子供与性である第２の基体表面
材料としての酸化膜等を形成し、実施例１に示したよう
なフォトリソグラフィー工程によりパターニングを行
い、単結晶シリコン表面を部分的に露出させた。
シリコン等の上に、非電子供与性である第２の基体表面
材料としての酸化膜等を形成し、実施例１に示したよう
なフォトリソグラフィー工程によりパターニングを行
い、単結晶シリコン表面を部分的に露出させた。
この時の第２の基体表面材料の膜の膜厚は7000Å、単
結晶シリコン等の露出部即ち開口の大きさは３μｍ×３
μｍであった。このようにして以下のようなサンプルを
準備した（以下ではこのようなサンプルは“常圧CVDに
よるBPSG/単結晶シリコン”のように表記してある）。
結晶シリコン等の露出部即ち開口の大きさは３μｍ×３
μｍであった。このようにして以下のようなサンプルを
準備した（以下ではこのようなサンプルは“常圧CVDに
よるBPSG/単結晶シリコン”のように表記してある）。
常圧CVDによるBPSG/単結晶シリコン 常圧CVDによるBPSG/単結晶シリコン プラズマCVDによるSiN/単結晶シリコン プラズマCVDによるSiN/ポリシリコン プラズマCVDによるSiO/ポリシリコン プラズマCVDによるSiO/単結晶シリコン 常圧CVDによるBPSG/ Al 常圧CVDによるBPSG/ Ｗ 常圧CVDによるBPSG/ポリシリコン 常圧CVDによるPSG/ Al 常圧CVDによるPSG/ Ｗ 常圧CVDによるPSG/ポリシリコン これらのサンプルおよびAl2O3基板,SiO2ガラス基板を
第３図に示した減圧CVD装置に入れ、同一バッヂ内でＷ
膜を成膜した。成膜条件は反応管圧力0.3Torr,W（CH3）
６分圧3.0×10-5Torr,基体温度350℃，成膜時間10分で
ある。
第３図に示した減圧CVD装置に入れ、同一バッヂ内でＷ
膜を成膜した。成膜条件は反応管圧力0.3Torr,W（CH3）
６分圧3.0×10-5Torr,基体温度350℃，成膜時間10分で
ある。
このような条件で成膜した結果、パターニングを施し
たサンプルに関しては全て、電子供与性である第１の基
体表面にのみＷ膜の堆積が起こり、開口部を埋めた。Ｗ
膜の膜質は実施例１で示した基体温度350℃のものと同
一の性質を示し非常に良好であった。一方非電子供与性
である第２の基体表面にはAl膜は全く堆積せず完全な選
択性が得られた。非電子供与性であるAl2O3基板およびS
iO2ガラス基板にもAl膜は全く堆積しなかった。
たサンプルに関しては全て、電子供与性である第１の基
体表面にのみＷ膜の堆積が起こり、開口部を埋めた。Ｗ
膜の膜質は実施例１で示した基体温度350℃のものと同
一の性質を示し非常に良好であった。一方非電子供与性
である第２の基体表面にはAl膜は全く堆積せず完全な選
択性が得られた。非電子供与性であるAl2O3基板およびS
iO2ガラス基板にもAl膜は全く堆積しなかった。
（実施例４） Si基体を熱酸化したものを用意し全面に従来の減圧CV
Dを用いてポリシリコンを堆積する。このポリシリコン
を従来のフォトリソ技術を用いて選択的に除去する。
Dを用いてポリシリコンを堆積する。このポリシリコン
を従来のフォトリソ技術を用いて選択的に除去する。
上記試料を第１図に示した装置で実施例１と同様の手
順，同様の設定でＷを堆積した。
順，同様の設定でＷを堆積した。
堆積膜は実施例１と同様の膜質を有し、かつ電子供与
基体であるポリシリコン上にのみ堆積した（つまりSiO2
上には堆積せず）。この試料を900℃N2雰囲気の熱処理
を行うことでタングステンのシリサイド化（SiとＷの合
金化）を行なったところ30μΩcmの抵抗率を有する酸化
特性に優れた低抵抗のタングステンシリサイドが得られ
た。
基体であるポリシリコン上にのみ堆積した（つまりSiO2
上には堆積せず）。この試料を900℃N2雰囲気の熱処理
を行うことでタングステンのシリサイド化（SiとＷの合
金化）を行なったところ30μΩcmの抵抗率を有する酸化
特性に優れた低抵抗のタングステンシリサイドが得られ
た。
（実施例５） 実施例３と同様に第３図に示した減圧CVD装置を用い
て以下に述べるような構成の基体にＷ膜を形成した。
て以下に述べるような構成の基体にＷ膜を形成した。
電子供与性である第１の基体表面材料としての単結晶
シリコン表面に選択的に1020cm-3のリンを拡散させ、そ
の上に、非電子供与性である第２の基体表面材料として
の熱酸化SiO2膜を形成し、一般的なフォトリソグラフィ
ー工程によりパターニングを行い、単結晶シリコン表面
を部分的に露出させた。
シリコン表面に選択的に1020cm-3のリンを拡散させ、そ
の上に、非電子供与性である第２の基体表面材料として
の熱酸化SiO2膜を形成し、一般的なフォトリソグラフィ
ー工程によりパターニングを行い、単結晶シリコン表面
を部分的に露出させた。
この時の熱酸化SiO2膜の膜厚は8000Å、単結晶シリコ
ンの露出部即ち開口の大きさは0.8μｍ×0.8μｍであっ
た。このようにしてサンプルを準備した。
ンの露出部即ち開口の大きさは0.8μｍ×0.8μｍであっ
た。このようにしてサンプルを準備した。
これらのサンプルを第３図に示した減圧CDV装置に入
れ、同一バッヂ内でＷ膜を成膜した。成膜条件は反応管
圧力0.3Torr,W（CH3）６分圧1.0×10-5Torr,基体温度35
0℃，成膜時間50分である。
れ、同一バッヂ内でＷ膜を成膜した。成膜条件は反応管
圧力0.3Torr,W（CH3）６分圧1.0×10-5Torr,基体温度35
0℃，成膜時間50分である。
このような条件で成膜した結果、パターニングを施し
たサンプルに関しては全て、電子供与性であるシリコン
基体表面にのみＷ膜の堆積が起こり、8000Åの深さの開
口部を完全に埋めつくした。Ｗ膜の膜質は実施例１で示
した基体温度350℃のものと同一の性質を示し非常に良
好であった。一方非電子供与性である酸化膜表面にはＷ
膜は全く堆積せず完全な選択性が得られた。
たサンプルに関しては全て、電子供与性であるシリコン
基体表面にのみＷ膜の堆積が起こり、8000Åの深さの開
口部を完全に埋めつくした。Ｗ膜の膜質は実施例１で示
した基体温度350℃のものと同一の性質を示し非常に良
好であった。一方非電子供与性である酸化膜表面にはＷ
膜は全く堆積せず完全な選択性が得られた。
さらにシリコンのリン拡散した領域と堆積したＷ膜と
のコンタクト抵抗が１×10-6〜５×10-6Ωcm2が得られ
た。また、8000Åの深さに8000Å×8000Åの開孔を設け
たため、アスペクト比は１であり単純にホール内Ｗの抵
抗率を求めると10μΩcmであった。
のコンタクト抵抗が１×10-6〜５×10-6Ωcm2が得られ
た。また、8000Åの深さに8000Å×8000Åの開孔を設け
たため、アスペクト比は１であり単純にホール内Ｗの抵
抗率を求めると10μΩcmであった。
つまりバリアメタル等をビアホール内に設置すること
なくビアホール内がＷで充填されかつ良好なコンタクト
抵抗およびホール内抵抗を得ることができた。
なくビアホール内がＷで充填されかつ良好なコンタクト
抵抗およびホール内抵抗を得ることができた。
またWF6を用いたCVDで見られるようなビアホール底部
つまりSi面の侵食およびＦによるコンタミネーションは
まったく観られなかった。
つまりSi面の侵食およびＦによるコンタミネーションは
まったく観られなかった。
（実施例６） 実施例１の手順にしたがい 全圧 1.0Torr 基板温度 400℃ Ｗ（CH3）６分圧 1.0×10-4Torr なる条件下で 第３のガスラインによりSi2H6を分圧１×10-5Torrに
なるように反応管に導入し、Ｗ（CH3）６とH2の反応中
にSiが混入するように設定した。
なるように反応管に導入し、Ｗ（CH3）６とH2の反応中
にSiが混入するように設定した。
堆積膜はWSi（タングステンシリサイドつまりＷとSi
の合金）であり抵抗率は60μΩcmであった。実施例４で
行なった結果よりも抵抗値は大きいが低温でWSiが形成
されかつMOSトランジスターを作製する上では充分なWSi
が得られた。
の合金）であり抵抗率は60μΩcmであった。実施例４で
行なった結果よりも抵抗値は大きいが低温でWSiが形成
されかつMOSトランジスターを作製する上では充分なWSi
が得られた。
（実施例７） 実施例５と同様に0.8×0.8μｍのSiO2膜の開孔部から
Siの露出した試料を用意し、 実施例１の手順に従い、 全圧 1.0Torr 基板温度 400℃ Ｗ（CH3）６分圧 1.0×10-4Torr なる条件下で上記試料にＷを1000Å堆積させた。実施例
１と同様にＷはSiO2の開孔部のみに良質な膜質で堆積し
た。その後上記試料を従来のスパッタリング法によりAl
−0.5％Si− 1％Cuを全面に堆積した。パターニングは
バリアメタルであるＷをエッチングする必要がなくAl−
Si−Cuのエッチング工程ですむ。また1000ÅのＷは拡散
バリアとしての役割を充分はたし、0.1μｍ程度の浅い
接合に対してもリークは生じず、かつSiの析出もみられ
ず良好なコンタクト抵抗も得られた。
Siの露出した試料を用意し、 実施例１の手順に従い、 全圧 1.0Torr 基板温度 400℃ Ｗ（CH3）６分圧 1.0×10-4Torr なる条件下で上記試料にＷを1000Å堆積させた。実施例
１と同様にＷはSiO2の開孔部のみに良質な膜質で堆積し
た。その後上記試料を従来のスパッタリング法によりAl
−0.5％Si− 1％Cuを全面に堆積した。パターニングは
バリアメタルであるＷをエッチングする必要がなくAl−
Si−Cuのエッチング工程ですむ。また1000ÅのＷは拡散
バリアとしての役割を充分はたし、0.1μｍ程度の浅い
接合に対してもリークは生じず、かつSiの析出もみられ
ず良好なコンタクト抵抗も得られた。
［発明の効果］ 以上説明したように、本発明によれば、低抵抗，緻
密，かつ平坦なＷ膜を基体上に選択的に堆積させること
ができた。
密，かつ平坦なＷ膜を基体上に選択的に堆積させること
ができた。
第１図は本発明を適用可能な堆積膜形成装置の一例を示
す模式図、 第２図は本発明による堆積膜形成法を説明する模式的断
面図、 第３図は本発明を適用可能な堆積膜形成装置の他の例を
示す模式図である。 １……基体、 ２……反応管、 ３……基体ホルダ、 ４……ヒータ、 ５……混合器、 ６……昇華器、 ７……ゲートバルブ、 ８……スローリークバルブ、 ９……排気ユニット、 10……搬送室、 11……バルブ、 12……排気ユニット、 50……石英製外側反応管、 51……石英製内側反応管、 52……原料ガス導入ライン、 53……ガス排気口、 54……金属製フランジ、 56……基体保持具、 57……基体、 58……ガスの流れ、 59……ヒータ部。
す模式図、 第２図は本発明による堆積膜形成法を説明する模式的断
面図、 第３図は本発明を適用可能な堆積膜形成装置の他の例を
示す模式図である。 １……基体、 ２……反応管、 ３……基体ホルダ、 ４……ヒータ、 ５……混合器、 ６……昇華器、 ７……ゲートバルブ、 ８……スローリークバルブ、 ９……排気ユニット、 10……搬送室、 11……バルブ、 12……排気ユニット、 50……石英製外側反応管、 51……石英製内側反応管、 52……原料ガス導入ライン、 53……ガス排気口、 54……金属製フランジ、 56……基体保持具、 57……基体、 58……ガスの流れ、 59……ヒータ部。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｂ (56)参考文献 特開 昭59−18632（ＪＰ，Ａ) 特開 昭60−91631（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51
Claims (2)
- 【請求項１】（ａ）電子供与性の表面（Ａ）と非電子供
与性の表面（Ｂ）とを有する基体を堆積膜形成用の空間
に配する工程、および （ｂ）Ｗ（CH3）６のガスと水素ガスとを前記堆積膜形
成用の空間に導入する工程、を含み、該Ｗ（CH3）６の
ガスと水素ガスとのCVDにより、タングステン膜を前記
電子供与性の表面（Ａ）に選択的に形成することを特徴
とする堆積膜形成法。 - 【請求項２】前記基体は、シリコン基板上に酸化シリコ
ン膜を有し、該酸化シリコン膜に開孔が設けられた基体
であることを特徴とする請求項１に記載の堆積膜形成
法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25001689A JP2834788B2 (ja) | 1989-09-26 | 1989-09-26 | 堆積膜形成法 |
| US07/587,844 US5134092A (en) | 1989-09-26 | 1990-09-25 | Process for forming deposited film and process for producing semiconductor device |
| SG1996006855A SG43276A1 (en) | 1989-09-26 | 1990-09-25 | Process for forming deposited film and process for producing semiconductor device |
| DE69026178T DE69026178T2 (de) | 1989-09-26 | 1990-09-25 | Verfahren zum Herstellen einer abgeschiedenen Schicht, und Verfahren zum Herstellen einer Halbleitervorrichtung |
| EP90310501A EP0420590B1 (en) | 1989-09-26 | 1990-09-25 | Process for forming deposited film and process for producing semiconductor device |
| AT90310501T ATE136159T1 (de) | 1989-09-26 | 1990-09-25 | Verfahren zum herstellen einer abgeschiedenen schicht, und verfahren zum herstellen einer halbleitervorrichtung |
| MYPI90001666A MY107409A (en) | 1989-09-26 | 1990-09-26 | Process for forming deposited film and process for producing semiconductor device. |
| KR1019900015297A KR940004443B1 (ko) | 1989-09-26 | 1990-09-26 | 퇴적막의 형성법 및 반도체 장치의 제조법 |
| PT95435A PT95435B (pt) | 1989-09-26 | 1990-09-26 | Processo de producao de uma pelicula depositada e de um dispositivo semicondutor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25001689A JP2834788B2 (ja) | 1989-09-26 | 1989-09-26 | 堆積膜形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03110839A JPH03110839A (ja) | 1991-05-10 |
| JP2834788B2 true JP2834788B2 (ja) | 1998-12-14 |
Family
ID=17201593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25001689A Expired - Fee Related JP2834788B2 (ja) | 1989-09-26 | 1989-09-26 | 堆積膜形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834788B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007041935A (ja) | 2005-08-04 | 2007-02-15 | Hosiden Corp | メモリカード用アダプタ |
-
1989
- 1989-09-26 JP JP25001689A patent/JP2834788B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03110839A (ja) | 1991-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2721023B2 (ja) | 堆積膜形成法 | |
| EP0841690A1 (en) | Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method | |
| KR940007075B1 (ko) | 알킬 알루미늄 하이드라이드의 사용에 의한 알루미늄을 주성분으로 함유하는 금속퇴적막의 형성법 | |
| JP2559030B2 (ja) | 金属薄膜の製造方法 | |
| US5856236A (en) | Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer | |
| JP2726118B2 (ja) | 堆積膜形成法 | |
| EP0420597A2 (en) | Process for forming a deposited film by use of alkyl aluminum hydride and process for preparing semiconductor device | |
| KR940004443B1 (ko) | 퇴적막의 형성법 및 반도체 장치의 제조법 | |
| EP0420589B1 (en) | Process for forming deposited film and process for preparing semiconductor device | |
| JP2834788B2 (ja) | 堆積膜形成法 | |
| JPH03110842A (ja) | 堆積膜形成法 | |
| JP2781223B2 (ja) | 堆積膜形成法 | |
| JP2721013B2 (ja) | 堆積膜形成法 | |
| JP2863277B2 (ja) | 半導体装置、その製造方法およびアライメント法 | |
| JP3149912B2 (ja) | 半導体装置およびその製造方法 | |
| JP2670152B2 (ja) | 堆積膜形成法 | |
| KR0175016B1 (ko) | 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법 | |
| KR940011006B1 (ko) | 알킬알루미늄 하이드라이드를 사용한 알루미늄을 주성분으로 하는 금속의 퇴적막 형성법 | |
| JPH03110840A (ja) | 堆積膜形成法 | |
| JP2781219B2 (ja) | 堆積膜形成法 | |
| JP3868043B2 (ja) | タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法 | |
| JP2781239B2 (ja) | 堆積膜形成法 | |
| JP3176088B2 (ja) | 堆積膜形成法 | |
| KR940011005B1 (ko) | 알킬 알루미늄 하이드라이드를 이용한 퇴적막 형성법 | |
| JPH03110841A (ja) | 堆積膜形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081002 |
|
| LAPS | Cancellation because of no payment of annual fees |