JP2834732B2 - ビデオメモリの制御回路 - Google Patents

Description

【発明の詳細な説明】 （イ） 産業上の利用分野 本発明はピクチヤインピクチヤ処理等の映像処理を行
なうビデオメモリの制御回路に関する。 （ロ） 従来の技術 テレビジヨン（TV）受像機の画面に複数の映像信号を
表示するピクチヤ・イン・ピクチヤといわれる映像処理
技術が、ビデオテープレコーダ（VTR）等において採用
されている。 VTRと、TV受像機との組み合せでは、VTR再生画面中
に、VTRチユーナの選局番組が合成されることがある。
そして、このときチユーナの選局プログラムが順次変化
し、放送されているプログラムのすべてを見ることがで
きる様な機能についても提案されている（特開昭62−59
475号、H04N5/45）。 ところで、順次選局チヤンネルが切換つた場合、通常
のテレビジヨン受像機でチヤンネル切換えた場合と同じ
様に、画面が一瞬暗くなつたり、画像が乱れたりする。
しかし、子画面でチヤンネルのスキヤンが行なわれてい
るならば、親画面には何の乱れもないのに、子画面が繰
り返し乱れるので非常に見苦しいものとなる。 （ハ） 発明が解決しようとする問題点 すなわち、従来子画面においてチヤンネルスキヤン動
作を行なつた場合には、子画面のみの画像が乱れるなど
して見苦しいという欠点があつた。 （ニ） 問題点を解決するための手段 本発明では、メモリに書き込まれる映像信号が切換え
られるとき、それに先立つてメモリへの書き込みを停止
し、その後所定期間は同じ内容を繰り返し読み出すこと
により、切換時の画像の乱れが画面上に生じるのを防止
する。その後は切換えられた後の信号についてメモリへ
の読み出し、書き込みを実行する。 （ホ） 作用 そこで、信号の切換時点の画像の乱れは切換前の信号
の静止画を繰り返し読み出すことにより、使用者の目に
つかない。そこで見苦しが解消される。 （ヘ） 実施例 以下、図面に従い本発明の実施例を説明する。 第１図は実施例の要部を示すブロツク図、第２図はピ
クチヤ・イン・ピクチヤを実現するための構成を示すブ
ロツク図、第３図は動作説明のための波形図、第４図は
フローチヤートである。 まず、第２図に従い説明する。第２図において（１）
はチユーナ、（２）は映像中間周波数回路、（３）はVT
Rの再生信号源、（４）は切換回路、（５）は親画面の
映像処理回路、（６）は親画面の同期分離回路、（７）
は子画面の映像処理回路、（８）はA/D変換器、（９）
はデジタルメモリ、（10）はD/A変換器、（11）は子画
面の同期分離回路、（12）はメモリコントローラ、（1
3）は２画面合成回路、（14）は映像出力端子である。 （15）は選局回路、（16）は選局切換命令回路、（1
7）は順次選局手段、（18）は順次選局開始命令回路で
ある。 又、（19）はタイミング制御回路、（21）（22）は第
１、第2ORゲート、（23）はシステムコントロール回路
からの子画面スチル信号の入力端子である。 チユーナ（１）は選局回路（15）の出力に応じて選局
状態が変わる。選局回路（15）は選局切換命令回路（1
6）、順次選局手段（17）、タイミング制御回路（19）
からのチヤンネル切換信号を入力して、その出力を変更
する。順次選局手段（17）は、このチヤンネル切換信号
を所定の周期で出力するものであり、この動作は順次選
局開始命令回路（18）の指示で開始される。 そこで、使用者がチヤンネル変更しようとするときに
は、選局切換命令回路（16）の操作釦が操作され、チヤ
ンネル切換信号が発生し、選局チヤンネルが切換えられ
る。順次選局を希望するときには、順次選局開始命令回
路（17）の操作釦が操作され、選局チヤンネルが順次変
更されていくことになる。 一方、ピクチヤ・イン・ピクチヤ処理が行なわれてい
て、チユーナ（１）からの映像信号が子画面用に選択さ
れているときには、選局切換命令回路（16）、順次選局
手段（17）からのチヤンネル切換信号は無視される。そ
してタイミング制御回路（19）からのチヤンネル切換信
号のみが有効となる。 切換回路（４）は親画面の信号と、子画面の信号とを
選択する回路である。親画面の映像信号は映像処理回路
（５）を介して２画面合成回路（13）へ印加される。
又、親画面の同期信号は同期分離回路（６）で分離され
て、メモリコントローラ（12）に印加される。 子画面の映像信号は映像処理回路（７）を介し、A/D
変換器（８）でA/D変換され、メモリ（９）の入力とな
る。メモリ（９）の出力はD/A変換器（10）によつてD/A
変換され、合成回路（13）に印加される。子画面の同期
信号は同期分離回路（11）で分離され、メモリコントロ
ーラ（12）及びタイミング制御回路（19）に印加され
る。 ピクチヤ・イン・ピクチヤにおいては、子画面が縮小
されて、親画面と合成されて、表示が行なわれる。この
縮小処理のため、一担メモリ（９）に書き込み、読み出
す動作を行なう。この書き込み動作では書き込まれる子
画面の同期信号が基準となる。一方、読み出し動作で
は、親画面との合成を考慮して、親画面の同期信号に基
づいて読み出しが行なわれる。 書き込み動作を途中で停止し、その時に書き込まれて
いる映像情報を繰り返し読み出すことにより、子画面の
表示を静止画とすることができる。メモリコントローラ
（12）の端子（12a）をＨレベルとすることで、静止画
の表示が行なえる様になつている。 タイミング制御回路（19）はチヤンネル切換信号と子
画面の同期信号が入力され、新しいチヤンネル切換信号
と静止画指示信号を所定のタイミングで出力する。この
タイミング制御回路（19）の主な動作は、選局チヤンネ
ルの切換に先立つて子画面の表示を静止画表示に変え、
切換が完了し新しい子画面の映像信号が安定して入力さ
れる様になつてからメモリ（９）への書き込みを再開す
るものである。 次にタイミング制御回路（19）の具体的構成につい
て、説明する。第３図において、（25）は子画面の垂直
同期信号の入力端子、（26）は第1ORゲート（21）から
のチヤンネル切換信号の入力端子、（27）はタイミング
制御回路（19）からの新しいチヤンネル切換信号の出力
端子、（28）は静止画指示信号の出力端子である。 （29）（30）は第１、第２カウンタ、（31）（32）は
第１〜第２インバータ、（33）（34）（35）（36）（3
7）（38）は第１〜第6ANDゲート、（39）（40）は第
１、第2NANDゲート、（41）（42）は第１、第2R−Ｓフ
リツプフロツプ（FF）である。 第１、第２カウンタ（29）（30）は共に子画面の垂直
同期信号（VD）を計数するカウンタである。第1R−SFF
（41）はその出力が新しいチヤンネル切換信号（Tu）
となる。第2R−SFF（42）ではＱ出力が静止画指示信号
（Ｓ）となる。第１インバータ（31）及び第１、第2AND
ゲート（33）（34）は第１カウンタ（29）の出力（QA、
QB）及び垂直同期信号（VD）を入力とするデコーダを構
成するものであり、第1R−SFF（41）のセツト、リセツ
トを制御する。第１カウンタ（29）がチヤンネル切換信
号（CH）によつてリセツトされてから２個目の垂直同期
信号のタイミングで第1R−SFF（41）がセツトされ、３
個目の垂直同期信号のタイミングでリセツトされる。 又、この３個目の垂直同期信号の入力以後は、第1NAN
Dゲート（39）出力がＬとなり、第3ANDゲート（35）が
閉じるので、次のチヤンネル切換信号（CH）が入力され
るまで計数動作は中止されている。 第２インバータ（32）と第4ANDゲート（36）で第１カ
ウンタ（29）の「１」を検出するデコーダが構成され、
第2R−SFF（42）をセツトする。第２カウンタ（30）は
第1R−SFF（41）からのチヤンネル切換信号（Tu）でリ
セツトされる。第2R−SFF（42）は第２カウンタ（30）
出力（QA、QB）を入力とする第5ANDゲート（37）出力で
リセツトされる。これはチヤンネル切換信号（Tu）の立
上りから３個目の垂直同期信号のタイミングである。こ
のとき、第2NANDゲート（40）がＬとなり、第6ANDゲー
ト（38）が閉じて、第２カウンタ（30）の計数動作が停
止される。 次に、第３図を参照して、動作を説明する。前述の様
に、ピクチヤ・イン・ピクチヤ動作が行なわれていると
きには選局回路（15）はタイミング制御回路（19）から
のチヤンネル切換信号（Tu）しか受け付けない。そこ
で、選局切換命令回路（16）又は順次選局手段（17）か
らのチヤンネル切換信号（CH）が生じた次の子画面の垂
直同期信号のタイミングで静止画指示信号（Ｓ）が立ち
上る。従い、メモリ（９）については読み出し動作しか
行なわれなくなる。 そして、２個目の垂直同期信号のタイミングでチヤン
ネル切換信号（Tu）が出力され、選局チヤンネルが変更
される。このとき、切換回路（４）から出力される信号
は乱れているが、このときは旧チヤンネルの映像信号が
繰り返し、読み出されているので、TV受像機の画面上で
は乱れが生じない。その後、新チヤンネルの映像信号が
安定した頃に、静止画指示信号（Ｓ）がＬレベルとな
り、新チヤンネルの映像信号についてのメモリ（９）へ
の書き込み、読み出しが実行され、子画面の内容が新チ
ヤンネルの映像信号となる。 尚、上記の実施例では、チヤンネルスキヤンで子画面
の映像信号が切換るものであるが、他の理由により切換
えられる場合でも本発明が適用できる。 又、第４図はマイクロコンピユータで構成した場合の
フローチヤートである。 （ト） 発明の効果 以上述べた様に本発明によれば、ピクチヤ・イン・ピ
クチヤにおける子画面の映像信号を切換えた場合でも、
子画面の画像が乱れることがないので、その効果は大で
ある。

【図面の簡単な説明】 第１図は本発明実施例の要部を示すブロツク図、第２図
は実施例のブロツク図、第３図は波形図である。第４図
は他の実施例におけるフローチヤートである。 （９）……ビデオメモリ、（19）……タイミング制御回
路、（Tu）……新しいチヤンネル切換信号、（Ｓ）……
静止画指示信号。

Claims (1)

1. (57)【特許請求の範囲】 １．子画面用のチャンネルの映像信号を一旦書き込み、
   書き込まれた映像信号を読み出して親画面となる映像と
   合成するピクチャ・イン・ピクチャのためのビデオメモ
   リと、 前記ビデオメモリに入力される子画面用映像信号をチャ
   ンネル切換動作に従って生成されるチャンネル切換信号
   に基づいて切り換える切換手段と、 前記チャンネル切換時に前記チャンネル切換信号を受け
   て、そのチャンネル切換に先立って前記ビデオメモリに
   入力される子画面用映像信号の書き込みを停止するとと
   もに、この書き込み停止期間は読み出し動作を繰り返し
   行い、前記チャンネル切換後に前記書き込み動作を再開
   するようになす制御手段とを備えてなるビデオメモリ制
   御回路。