JP2833655B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2833655B2 JP2833655B2 JP7954989A JP7954989A JP2833655B2 JP 2833655 B2 JP2833655 B2 JP 2833655B2 JP 7954989 A JP7954989 A JP 7954989A JP 7954989 A JP7954989 A JP 7954989A JP 2833655 B2 JP2833655 B2 JP 2833655B2
- Authority
- JP
- Japan
- Prior art keywords
- cover film
- semiconductor device
- semiconductor chip
- shape
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 カバー膜のコーナ部の平面形状を工夫して応力を分散
させ、コーナ部のクラック発生を防止して耐湿性の向上
を図ることを目的とし、 半導体チップの表面に非吸水性のカバー膜を設けた後
に、該半導体チップを封止する半導体装置の製造方法に
おいて、前記カバー膜は、コーナ部分を多角形状若しく
は略円弧形状としたマスクを用い、前記半導体チップの
コーナ部分を除く略全面を被膜するよう形成されている
ことを特徴とする。
させ、コーナ部のクラック発生を防止して耐湿性の向上
を図ることを目的とし、 半導体チップの表面に非吸水性のカバー膜を設けた後
に、該半導体チップを封止する半導体装置の製造方法に
おいて、前記カバー膜は、コーナ部分を多角形状若しく
は略円弧形状としたマスクを用い、前記半導体チップの
コーナ部分を除く略全面を被膜するよう形成されている
ことを特徴とする。
本発明は、半導体装置の製造方法に関し、特に、耐湿
性確保のためのカバー膜を表面に設けた半導体装置の製
造方法に関する。
性確保のためのカバー膜を表面に設けた半導体装置の製
造方法に関する。
一般に、半導体チップはプラスチックパッケージ等に
よって封止されるが、封止工程中の雰囲気ガスに微量な
水分が含まれていた場合には、この水分の影響を受けて
特性が変化することがある。そこで、半導体チップに予
め非吸水性のカバー膜を設けることが行われている。
よって封止されるが、封止工程中の雰囲気ガスに微量な
水分が含まれていた場合には、この水分の影響を受けて
特性が変化することがある。そこで、半導体チップに予
め非吸水性のカバー膜を設けることが行われている。
従来のこの種の半導体装置としては、半導体チップの
配線層の上層に、直接あるいは他の保護膜を介して、非
吸水性のカバー膜（例えばPSG膜）を設けたものが知ら
れている。このような構成によれば、封止工程中の雰囲
気ガスに水分が含まれていたとしても、この水分をカバ
ー膜で遮断することができ、半導体チップに対する耐湿
性を確保することができる。
配線層の上層に、直接あるいは他の保護膜を介して、非
吸水性のカバー膜（例えばPSG膜）を設けたものが知ら
れている。このような構成によれば、封止工程中の雰囲
気ガスに水分が含まれていたとしても、この水分をカバ
ー膜で遮断することができ、半導体チップに対する耐湿
性を確保することができる。
しかしながら、このような従来の半導体装置にあって
は、そのカバー膜の平面形状が、第５図に示すように、
半導体チップの平面形状（一般に、矩形状）と一致する
ものであったため、例えば、ダイス付時や封止時におけ
る加熱処理の際に、カバー膜（特にコーナ部分）にクラ
ックが発生することがあるといった問題点があった。
は、そのカバー膜の平面形状が、第５図に示すように、
半導体チップの平面形状（一般に、矩形状）と一致する
ものであったため、例えば、ダイス付時や封止時におけ
る加熱処理の際に、カバー膜（特にコーナ部分）にクラ
ックが発生することがあるといった問題点があった。
すなわち、クラック発生の原因は、カバー膜と、この
カバー膜に接触する他の材料（パッケージ材料や半導体
チップの諸材料）との間の熱膨張係数の差異によって、
カバー膜に熱応力によるストレスが加えられることを１
つの要因としており、特に、カバー膜に鋭角部すなわち
コーナ部分に、上記ストレスが集中しやすいことが上記
問題点の主な原因である。ちなみに、カバー膜をPSG膜
とした場合、このPSGの熱膨張係数は９×10-6であり、
これに対して、PSGに接触する封止材料例えば樹脂の熱
膨張係数は２×10-5、また、シリコン（Si）の熱膨張係
数は４×10-5である。
カバー膜に接触する他の材料（パッケージ材料や半導体
チップの諸材料）との間の熱膨張係数の差異によって、
カバー膜に熱応力によるストレスが加えられることを１
つの要因としており、特に、カバー膜に鋭角部すなわち
コーナ部分に、上記ストレスが集中しやすいことが上記
問題点の主な原因である。ちなみに、カバー膜をPSG膜
とした場合、このPSGの熱膨張係数は９×10-6であり、
これに対して、PSGに接触する封止材料例えば樹脂の熱
膨張係数は２×10-5、また、シリコン（Si）の熱膨張係
数は４×10-5である。
本発明は、このような問題点に鑑みてなされたもの
で、カバー膜のコーナ部の平面形状を工夫して応力を分
散させ、コーナ部のクラック発生を防止して耐湿性の向
上を図ることを目的としている。
で、カバー膜のコーナ部の平面形状を工夫して応力を分
散させ、コーナ部のクラック発生を防止して耐湿性の向
上を図ることを目的としている。
本発明に係る半導体装置の製造方法は、半導体チップ
の表面に非吸水性のカバー膜を設けた後に、該半導体チ
ップを封止する半導体装置の製造方法において、前記カ
バー膜は、コーナ部分を多角形状若しくは略円弧形状と
したマスクを用い、前記半導体チップのコーナ部分を除
く略全面を被膜するよう形成されていることを特徴とす
る。
の表面に非吸水性のカバー膜を設けた後に、該半導体チ
ップを封止する半導体装置の製造方法において、前記カ
バー膜は、コーナ部分を多角形状若しくは略円弧形状と
したマスクを用い、前記半導体チップのコーナ部分を除
く略全面を被膜するよう形成されていることを特徴とす
る。
本発明では、非吸水性のカバー膜の、とくにコーナ部
分の形状がマスクの形状に合わせて多角形状若しくは略
円弧形状にされ、カバー膜に加えられる熱応力によるス
トレスが、カバー膜のコーナ部分の平面形状に応じて分
散される。したがって、クラックの発生が回避され、耐
湿性の向上が図られる。
分の形状がマスクの形状に合わせて多角形状若しくは略
円弧形状にされ、カバー膜に加えられる熱応力によるス
トレスが、カバー膜のコーナ部分の平面形状に応じて分
散される。したがって、クラックの発生が回避され、耐
湿性の向上が図られる。
以下、本発明を図面に基づいて説明する。
第１、２図は本発明に係る半導体装置の第１実施例を
示す図である。
示す図である。
第１図において、１は半導体チップであり、半導体チ
ップ１には配線層（図示せず）が形成されている。な
お、配線層の上に、例えばプラズマ窒化膜からなる保護
膜や他の膜あるいは電極があってもよい。２は配線層の
上層に設けられた非吸水性のカバー膜（例えばPSG膜、S
iN膜、SiON膜あるいはSiO2膜）であり、カバー膜２は例
えば半導体チップ１を製作する工程の最後に、マスクを
用いて形成される。ここで、マスクは第２図中の実線で
示す形状を有している。すなわち、第２図において、破
線は半導体チップ１の平面形状の外形線であり、マスク
形状（すなわちカバー膜２の平面形状）は、半導体チッ
プ１の各コーナ部分を切り落とした形状（具体的には各
コーナ毎に２つの角A,Bを有する多角形状）に相当して
いる。
ップ１には配線層（図示せず）が形成されている。な
お、配線層の上に、例えばプラズマ窒化膜からなる保護
膜や他の膜あるいは電極があってもよい。２は配線層の
上層に設けられた非吸水性のカバー膜（例えばPSG膜、S
iN膜、SiON膜あるいはSiO2膜）であり、カバー膜２は例
えば半導体チップ１を製作する工程の最後に、マスクを
用いて形成される。ここで、マスクは第２図中の実線で
示す形状を有している。すなわち、第２図において、破
線は半導体チップ１の平面形状の外形線であり、マスク
形状（すなわちカバー膜２の平面形状）は、半導体チッ
プ１の各コーナ部分を切り落とした形状（具体的には各
コーナ毎に２つの角A,Bを有する多角形状）に相当して
いる。
このような構成によれば、熱応力によるストレスが、
カバー膜２の各コーナ毎に、その２つの角A,Bの２点に
分散される。したがって、カバー膜２のコーナ部分での
応力集中を回避でき、クラック発生を防止して、耐湿性
の向上を図ることができる。
カバー膜２の各コーナ毎に、その２つの角A,Bの２点に
分散される。したがって、カバー膜２のコーナ部分での
応力集中を回避でき、クラック発生を防止して、耐湿性
の向上を図ることができる。
なお、カバー膜２のコーナ部の平面形状は、上記実施
例で示したものに限るものではない。要は、応力を分散
させるに適した平面形状であればよく、例えば、第３図
に本発明に係る半導体装置の第２実施例を示すように、
カバー膜の各コーナ部分の平面形状を、４つの角ａ〜ｄ
を有する多角形状（４つ以上の多角形状であってもよ
い）としてもよいし、あるいは、第４図に本発明に係る
半導体装置の第３実施例を示すように、カバー膜の各コ
ーナ部分の平面形状を円弧状（ここでいう円弧とは、直
線以外の曲線で描かれる円の円周の一部をいい、その円
弧の曲率は必ずしも一定である必要はない）としてもよ
い。すなわち、第２実施例においては、各コーナ毎の応
力分散点をａ〜ｄの４点とすることができるので前記第
１実施例以上に好ましく、また、第３実施例において
は、角が形成されないので応力分散の面で最も好ましい
ものとすることができる。
例で示したものに限るものではない。要は、応力を分散
させるに適した平面形状であればよく、例えば、第３図
に本発明に係る半導体装置の第２実施例を示すように、
カバー膜の各コーナ部分の平面形状を、４つの角ａ〜ｄ
を有する多角形状（４つ以上の多角形状であってもよ
い）としてもよいし、あるいは、第４図に本発明に係る
半導体装置の第３実施例を示すように、カバー膜の各コ
ーナ部分の平面形状を円弧状（ここでいう円弧とは、直
線以外の曲線で描かれる円の円周の一部をいい、その円
弧の曲率は必ずしも一定である必要はない）としてもよ
い。すなわち、第２実施例においては、各コーナ毎の応
力分散点をａ〜ｄの４点とすることができるので前記第
１実施例以上に好ましく、また、第３実施例において
は、角が形成されないので応力分散の面で最も好ましい
ものとすることができる。
本発明によれば、カバー膜のコーナ部の平面形状を工
夫して応力を分散させたので、当該コーナ部に発生する
クラックを防止でき、耐湿性の向上を図ることができ
る。
夫して応力を分散させたので、当該コーナ部に発生する
クラックを防止でき、耐湿性の向上を図ることができ
る。
第１、２図は本発明に係る半導体装置の第１実施例を示
す図であり、 第１図はそのカバー膜を設けた半導体チップの斜視図、 第２図はそのカバー膜の平面形状を説明する図、 第３図は本発明に係る半導体装置の第２実施例を示すそ
のカバー膜の平面形状を説明する図、 第４図は本発明に係る半導体装置の第３実施例を示すそ
のカバー膜の平面形状を説明する図、 第５図は従来の半導体装置を示すそのカバー膜のコーナ
部に発生するクラックの説明図である。 １……半導体チップ、 ２……カバー膜。
す図であり、 第１図はそのカバー膜を設けた半導体チップの斜視図、 第２図はそのカバー膜の平面形状を説明する図、 第３図は本発明に係る半導体装置の第２実施例を示すそ
のカバー膜の平面形状を説明する図、 第４図は本発明に係る半導体装置の第３実施例を示すそ
のカバー膜の平面形状を説明する図、 第５図は従来の半導体装置を示すそのカバー膜のコーナ
部に発生するクラックの説明図である。 １……半導体チップ、 ２……カバー膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新山 信哉 鹿児島県薩摩郡入来町副田5950番地 株 式会社九州富士通エレクトロニクス内 (72)発明者 中村 享 鹿児島県薩摩郡入来町副田5950番地 株 式会社九州富士通エレクトロニクス内 (56)参考文献 特開 昭60−183745（ＪＰ，Ａ) 特開 昭53−74371（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/04
Claims (1)
- 【請求項１】半導体チップの表面に非吸水性のカバー膜
を設けた後に、該半導体チップを封止する半導体装置の
製造方法において、前記カバー膜は、コーナ部分を多角
形状若しくは略円弧形状としたマスクを用い、前記半導
体チップのコーナ部分を除く略全面を被膜するよう形成
されていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7954989A JP2833655B2 (ja) | 1989-03-30 | 1989-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7954989A JP2833655B2 (ja) | 1989-03-30 | 1989-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02257657A JPH02257657A (ja) | 1990-10-18 |
| JP2833655B2 true JP2833655B2 (ja) | 1998-12-09 |
Family
ID=13693088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7954989A Expired - Fee Related JP2833655B2 (ja) | 1989-03-30 | 1989-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833655B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2724083B2 (ja) * | 1992-12-24 | 1998-03-09 | 京セラ株式会社 | 半導体素子収納用パッケージ |
| JP5992785B2 (ja) * | 2012-09-19 | 2016-09-14 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
| TWI467757B (zh) * | 2013-08-02 | 2015-01-01 | Chipbond Technology Corp | 半導體結構 |
| TWI467711B (zh) * | 2013-09-10 | 2015-01-01 | Chipbond Technology Corp | 半導體結構 |
| JP2016171183A (ja) * | 2015-03-12 | 2016-09-23 | 日本電信電話株式会社 | 半導体集積回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5374371A (en) * | 1976-12-15 | 1978-07-01 | Hitachi Ltd | Semiconductor device |
| JPS60183745A (ja) * | 1984-03-02 | 1985-09-19 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
-
1989
- 1989-03-30 JP JP7954989A patent/JP2833655B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02257657A (ja) | 1990-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833655B2 (ja) | 半導体装置の製造方法 | |
| JPH0418468B2 (ja) | ||
| JPS63232447A (ja) | 半導体装置 | |
| EP0349001A3 (en) | Semiconductor device having a stress relief film protected against cracking | |
| JP2853288B2 (ja) | 半導体装置 | |
| JPH07297370A (ja) | 半導体集積回路装置のパッドおよび配線 | |
| JP2559364B2 (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS61269333A (ja) | 半導体装置 | |
| JPH05326695A (ja) | 半導体装置 | |
| JPH0357252A (ja) | 樹脂封止型半導体装置 | |
| JPS63300508A (ja) | 樹脂封止型半導体装置 | |
| JP3245894B2 (ja) | 半導体ウエハ | |
| JPH01214126A (ja) | 半導体装置 | |
| JP2715716B2 (ja) | 半導体装置 | |
| JPH01179434A (ja) | 半導体集積回路装置 | |
| JPS6381949A (ja) | 半導体装置 | |
| JPH0648836Y2 (ja) | 半導体装置 | |
| JPS60242657A (ja) | 半導体装置 | |
| JPH083008Y2 (ja) | バイポーラ集積回路装置 | |
| JPH0212804A (ja) | 半導体装置 | |
| JPH0521489A (ja) | 半導体装置 | |
| JPH08306744A (ja) | 電子部品 | |
| JPH01120028A (ja) | 半導体集積回路 | |
| JPH02263459A (ja) | 半導体装置 | |
| JPH04171835A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |