JPS63232447A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63232447A JPS63232447A JP6613687A JP6613687A JPS63232447A JP S63232447 A JPS63232447 A JP S63232447A JP 6613687 A JP6613687 A JP 6613687A JP 6613687 A JP6613687 A JP 6613687A JP S63232447 A JPS63232447 A JP S63232447A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- surface protective
- electrode wiring
- wiring
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 230000001681 protective effect Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000008646 thermal stress Effects 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 239000007769 metal material Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000007888 film coating Substances 0.000 abstract 1
- 238000009501 film coating Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000035882 stress Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に表面保護膜を有する半
導体装置に関する、 〔従来の技術〕 従来、この種の半導体装置は、第３図（ａ）の平面図に
示すように、半導体基板１１上に被着形成した電極配線
１２の上に、表面保護膜１４く酸化膜、チッ化膜など）
を被覆した構造になっている。
導体装置に関する、 〔従来の技術〕 従来、この種の半導体装置は、第３図（ａ）の平面図に
示すように、半導体基板１１上に被着形成した電極配線
１２の上に、表面保護膜１４く酸化膜、チッ化膜など）
を被覆した構造になっている。
かかる半導体装置は、第３図（ｂ）のｃ−ｃ’線断面図
に示すように、電極配線１２の上の部分の表面保護膜１
４は凹凸のない平坦状構造となる。
に示すように、電極配線１２の上の部分の表面保護膜１
４は凹凸のない平坦状構造となる。
しかしながら、上述した従来の半導体装置、特に樹脂封
止された大型パッケージ、大型チップにおいては、温度
サイクル、熱ショック等の熱応力試験を行ったとき樹脂
応力による表面保護膜の破壊（クラック）が起こり、電
極配線の断線、あるいは耐湿性の劣化をもたらすという
欠点がある。
止された大型パッケージ、大型チップにおいては、温度
サイクル、熱ショック等の熱応力試験を行ったとき樹脂
応力による表面保護膜の破壊（クラック）が起こり、電
極配線の断線、あるいは耐湿性の劣化をもたらすという
欠点がある。
本発明の目的は、かかる表面保護膜の破壊、あるいは電
極配線の断線、耐湿性の劣化という問題を解決しうる半
導体装置を提供することにある。
極配線の断線、耐湿性の劣化という問題を解決しうる半
導体装置を提供することにある。
従来の構造ではチップの有効活用のために半導体基板外
周部に電源配線又は接地配線などの広い部分が多い構造
となっている。しかしながら樹脂応力はむしろ中心より
もチップ外周部で大きなストレスとして加わり、外周部
の保護膜破壊を起している。
周部に電源配線又は接地配線などの広い部分が多い構造
となっている。しかしながら樹脂応力はむしろ中心より
もチップ外周部で大きなストレスとして加わり、外周部
の保護膜破壊を起している。
また、表面保護膜の下に比較的柔らかい配線材料がある
場合の破壊強度は平坦な膜よりデコボコがある方が強い
とされている。
場合の破壊強度は平坦な膜よりデコボコがある方が強い
とされている。
そこで、本発明の半導体装置は前記外周部の電源配線又
は接地配線などの広い部分の表面保護膜にデコボコを作
るために、前記配線に渭又は穴を設けるようにしたもの
である。
は接地配線などの広い部分の表面保護膜にデコボコを作
るために、前記配線に渭又は穴を設けるようにしたもの
である。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）、（ｂ）はそれぞれ本発明の第一の実施例
を説明するための半導体装置の平面図およびＡ−Ａ’線
の断面図である。
を説明するための半導体装置の平面図およびＡ−Ａ’線
の断面図である。
第１図（ａ＞に示すように、半導体基板１の５ｉ０２酸
化膜（図示省略）上に電極配線２となるアルミニウム金
属材料を被着し、エツチング等を行って複数の溝３を形
成する。この電極配線２は厚さ１〜１，５μｍ程度に形
成される。
化膜（図示省略）上に電極配線２となるアルミニウム金
属材料を被着し、エツチング等を行って複数の溝３を形
成する。この電極配線２は厚さ１〜１，５μｍ程度に形
成される。
しかる後、第１図（ｂ）のＡ−Ａ’線断面図に示すよう
に、基板１上の電極配線２を含み厚さ１μｍの表面保護
Ｍ４を被覆する。
に、基板１上の電極配線２を含み厚さ１μｍの表面保護
Ｍ４を被覆する。
このように、溝３を有する電極配線２上に表面保護膜４
を形成すると、この表面保護膜４に凹凸が形成されるな
め、熱応力等が生じても表面保護膜４の破壊を防ぎ、ひ
いては電極配線の断線等も防ぐことができる。
を形成すると、この表面保護膜４に凹凸が形成されるな
め、熱応力等が生じても表面保護膜４の破壊を防ぎ、ひ
いては電極配線の断線等も防ぐことができる。
尚、この溝３は半導体基板１の隅の広い部分に形成され
るため、複数本設けることにより、表面保護膜４にきめ
細かく凹凸を形成することができる。
るため、複数本設けることにより、表面保護膜４にきめ
細かく凹凸を形成することができる。
第２図（ａ）、（ｂ）はそれぞれ本発明の第二の実施例
を説明するための半導体装置の平面図およびＢ−Ｂ’線
断面図である。
を説明するための半導体装置の平面図およびＢ−Ｂ’線
断面図である。
第２図（ａ＞に示すよに、半導体基板１上の配線材料２
にパターンニングされた穴５を形成する。
にパターンニングされた穴５を形成する。
しかる後、第２図（ｂ）に示すように、Ｂ−Ｂ′線断面
図のように表面保護膜４を被覆する。
図のように表面保護膜４を被覆する。
これにより、前記第一の実施例−と同様に表面保護膜４
に凹凸が形成される。
に凹凸が形成される。
以上の実施例においては、溝および穴の形状について説
明したが、その他各種変形されたスリット等のパターン
を形成しても、同様に表面保護膜に凹凸を形成できるこ
とは言うまでもない。
明したが、その他各種変形されたスリット等のパターン
を形成しても、同様に表面保護膜に凹凸を形成できるこ
とは言うまでもない。
以上説明したように、本発明の基板は隅の広い部分を用
いて表面保護膜に凹凸を形成するようにすることにより
、表面保護膜の破壊強度を向上させ、もって耐湿性の向
上および電極配線の断線防止を可能とする半導体装置を
得られる効果がある。その結果、半導体装置としての信
頼性が向上することは明らかである。
いて表面保護膜に凹凸を形成するようにすることにより
、表面保護膜の破壊強度を向上させ、もって耐湿性の向
上および電極配線の断線防止を可能とする半導体装置を
得られる効果がある。その結果、半導体装置としての信
頼性が向上することは明らかである。
第１図（ａ）、（ｂ）はそれぞれ本発明の第一の実施例
を説明するための半導体装置の平面図およびＡ−Ａ’線
断面図、第２図（ａ）、（ｂ）はそれぞれ本発明の第二
の実施例を説明するための半導体装置の平面図およびＢ
−Ｂ’線断面図、第３図（ａ）、（ｂ）はそれぞれ従来
の一例を説明するための半導体装置の平面図およびｃ−
ｃ’線断面図である。 １・・・半導体基板、２・・・電極配線、３・・・溝、
４・・・表面保護膜、５・・・穴。
を説明するための半導体装置の平面図およびＡ−Ａ’線
断面図、第２図（ａ）、（ｂ）はそれぞれ本発明の第二
の実施例を説明するための半導体装置の平面図およびＢ
−Ｂ’線断面図、第３図（ａ）、（ｂ）はそれぞれ従来
の一例を説明するための半導体装置の平面図およびｃ−
ｃ’線断面図である。 １・・・半導体基板、２・・・電極配線、３・・・溝、
４・・・表面保護膜、５・・・穴。
Claims (1)
- 半導体基板表面の外周部に複数の溝もしくは穴のいず
れかを形成した配線と、この配線を含んで前記基板表面
を被覆する表面保護膜とを有し、前記溝もしくは穴によ
り前記表面保護膜に凹凸を形成するようにしたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6613687A JPS63232447A (ja) | 1987-03-20 | 1987-03-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6613687A JPS63232447A (ja) | 1987-03-20 | 1987-03-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63232447A true JPS63232447A (ja) | 1988-09-28 |
Family
ID=13307145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6613687A Pending JPS63232447A (ja) | 1987-03-20 | 1987-03-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63232447A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633198A (en) * | 1994-05-11 | 1997-05-27 | United Microelectronics Corporation | Method of forming wiring with gaps in bend to improve electromigration resistance |
| US5716888A (en) * | 1993-06-30 | 1998-02-10 | United Microelectronics Corporation | Stress released VLSI structure by void formation |
| US5793098A (en) * | 1995-11-25 | 1998-08-11 | Nec Corporation | Package including conductive layers having notches formed |
| US5888908A (en) * | 1992-04-30 | 1999-03-30 | Stmicroelectronics, Inc. | Method for reducing reflectivity of a metal layer |
| JP2005051091A (ja) * | 2003-07-30 | 2005-02-24 | Nec Kansai Ltd | 縦型電界効果トランジスタ及びその製造方法 |
| US7129565B2 (en) | 2002-03-15 | 2006-10-31 | Fujitsu Limited | Semiconductor device, method of manufacturing the same, and phase shift mask |
| JP2020145279A (ja) * | 2019-03-05 | 2020-09-10 | キオクシア株式会社 | 半導体装置 |
-
1987
- 1987-03-20 JP JP6613687A patent/JPS63232447A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5888908A (en) * | 1992-04-30 | 1999-03-30 | Stmicroelectronics, Inc. | Method for reducing reflectivity of a metal layer |
| US5716888A (en) * | 1993-06-30 | 1998-02-10 | United Microelectronics Corporation | Stress released VLSI structure by void formation |
| US5633198A (en) * | 1994-05-11 | 1997-05-27 | United Microelectronics Corporation | Method of forming wiring with gaps in bend to improve electromigration resistance |
| US5793098A (en) * | 1995-11-25 | 1998-08-11 | Nec Corporation | Package including conductive layers having notches formed |
| US7129565B2 (en) | 2002-03-15 | 2006-10-31 | Fujitsu Limited | Semiconductor device, method of manufacturing the same, and phase shift mask |
| US7498659B2 (en) | 2002-03-15 | 2009-03-03 | Fujitsu Microelectronics Limited | Semiconductor device, method of manufacturing the same, and phase shift mask |
| US7755169B2 (en) | 2002-03-15 | 2010-07-13 | Fujitsu Semiconductor Limited | Semiconductor device, method of manufacturing the same, and phase shift mask |
| US8507377B2 (en) | 2002-03-15 | 2013-08-13 | Fujitsu Semiconductor Limited | Semiconductor device, method of manufacturing the same, and phase shift mask |
| JP2005051091A (ja) * | 2003-07-30 | 2005-02-24 | Nec Kansai Ltd | 縦型電界効果トランジスタ及びその製造方法 |
| JP2020145279A (ja) * | 2019-03-05 | 2020-09-10 | キオクシア株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924840B2 (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| JPS63232447A (ja) | 半導体装置 | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| KR19980082595A (ko) | 반도체 칩의 가드링(guard-ring) | |
| JPH04146654A (ja) | 半導体装置とその製造方法 | |
| KR970030521A (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| KR19990029543A (ko) | 수지밀봉반도체장치 및 그의 제조방법 | |
| JPH053249A (ja) | 半導体装置及びその製造方法 | |
| JPS63308924A (ja) | 半導体装置 | |
| JP3245894B2 (ja) | 半導体ウエハ | |
| JPS62219541A (ja) | 半導体装置 | |
| JPS6367751A (ja) | 半導体装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH02180020A (ja) | 集積回路装置 | |
| JPH04168726A (ja) | 半導体装置 | |
| JPS5846644A (ja) | 半導体素子 | |
| JP2001332554A (ja) | 半導体装置及びその製造方法 | |
| JPS63143826A (ja) | 半導体装置 | |
| JPH0373558A (ja) | 半導体装置 | |
| JPH03218630A (ja) | 高耐圧半導体装置 | |
| JPH03116744A (ja) | 半導体装置 | |
| JPH01179434A (ja) | 半導体集積回路装置 | |
| JPS6170728A (ja) | 半導体装置 | |
| JPH04171835A (ja) | 樹脂封止型半導体装置 | |
| JPS61284930A (ja) | 半導体装置 |