JP2832852B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2832852B2
JP2832852B2 JP2045453A JP4545390A JP2832852B2 JP 2832852 B2 JP2832852 B2 JP 2832852B2 JP 2045453 A JP2045453 A JP 2045453A JP 4545390 A JP4545390 A JP 4545390A JP 2832852 B2 JP2832852 B2 JP 2832852B2
Authority
JP
Japan
Prior art keywords
lead
outer lead
semiconductor device
package
radiating fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2045453A
Other languages
English (en)
Other versions
JPH03250653A (ja
Inventor
一男 清水
幸弘 佐藤
彰郎 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP2045453A priority Critical patent/JP2832852B2/ja
Publication of JPH03250653A publication Critical patent/JPH03250653A/ja
Application granted granted Critical
Publication of JP2832852B2 publication Critical patent/JP2832852B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に、表面実装形パッケージ
を備えている半導体装置における放熱性能を改良すると
ともに、アウタリードの曲がり不良を防止する技術に関
し、例えば、放熱フィンを備えている低熱抵抗形半導体
装置に利用して有効なものに関する。
〔従来の技術〕
表面実装形パッケージを備えている低熱抵抗形半導体
装置として、例えば、特開昭61−152051号公報に記載さ
れているように、一つのタブに複数の放熱フィンが一体
的に形成されており、この放熱フィンの一部が樹脂封止
パッケージの中央部外に配設されている半導体装置であ
って、前記放熱フィンの突出部が幅広に形成されている
とともに、ガル・ウイング形状に屈曲されているものが
ある。
また、特開昭61−269345号公報には、パッケージに配
設されたアウタリードの幅を他のアウタリードの幅に比
較して広く形成することにより、最外に配置されている
アウタリードの曲がり不良の発生を防止するように構成
した半導体装置が、開示されている。
〔発明が解決しようとする課題〕
しかし、特開昭61−152051号公報に記載されているよ
うな低熱抵抗形半導体装置においては、最外に配置され
ているアウタリードの曲がり不良の発生防止について配
慮がなされていないため、半導体装置の取り扱い中に、
最外に配置されているアウタリードが曲がり易いという
問題点がある。
また、特開昭61−269345号公報に記載されている半導
体装置においては、放熱性能について配慮がなされてい
ないため、放熱性能が劣るという問題点があることが、
本発明者によって明らかにされた。
本発明の目的は、放熱性能を高めることができるとと
もに、最外に配置されたアウタリードの曲がりが発生す
るのを防止することができる半導体装置を提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概
要を説明すれば、次の通りである。
すなわち、タブに放熱フィンリードが連結されている
とともに、この放熱フィンリードがパッケージのコーナ
部に向かって配設されており、この放熱フィンリードの
前記タブと連結された側とは反対側は前記パッケージの
コーナ部を挟む二辺のそれぞれから外部へ突出されてお
り、この放熱フィンリードの突出端部はガル・ウイング
形状のアウタリード部に形成され、このアウタリード部
の平坦部には切欠部が形成されていることを特徴とす
る。
〔作用〕
前記した手段によれば、タブにボンディングされた半
導体ペレットの熱は、タブから放熱フィンリードに拡散
され、放熱フィンリードからパッケージ外部のアウタリ
ード部へと効果的に放熱する。つまり、半導体装置の放
熱性能を大幅に高めることができる。
また、パッケージのコーナ部に配設されている放熱フ
ィンリードのアウタリード部における先端部を除く部分
は幅が広く形成された状態になるため、そのアウタリー
ド部の内側に配置された放熱フィンリードのアウタリー
ド部以外のアウタリードの曲げ不良を防止することがで
きる。
半導体装置のプリント配線基板へのはんだ付けに際し
て、放熱フィンリードのアウタリード部のガル・ウイン
グ形状の平坦部とプリント配線基板のランドとの間には
んだ材料等から発生したガスを、その平坦部に形成され
た切欠部によって排出させることができるため、半田付
け部にボイドが形成されるのを防止することができる。
放熱フィンリードのアウタリード部に切欠部が形成さ
れていると、ガル・ウイング形状の平坦部がプリント配
線基板のランドにはんだ付けされた際に、切欠部によっ
て応力を吸収することができる。
〔実施例〕
第１図は本発明の一実施例である低熱抵抗形半導体装
置を示す一部切断平面図、第２図はその実装状態を示す
拡大部分斜視図、第３図はその一部切断正面図である。
本実施例において、本発明に係る低熱抵抗形半導体装
置は、クワッド・フラット・パッケージを備えている低
熱抵抗形半導体集積回路装置（以下、低熱抵抗形QFP・I
Cという。）として構成されている。この低熱抵抗形QFP
・IC1は、略正方形の板形状に形成されているタブ２
と、タブ２の四方の端辺にそれぞれ近接されて放射状に
配設されている複数本のインナリード３と、各インナリ
ード３にそれぞれ一体的に連設されており、タブ２の四
方にそれぞれ突出されてガル・ウイング形状に屈曲され
ている複数本のアウタリード４とを備えており、タブ２
には４本の放熱フィンリード５が四隅から放射状にそれ
ぞれ配されて一体的に連設されている。
放熱フィンリード５は正方形形状のパッケージの４つ
のコーナー部に位置するようにそれぞれ配設され、かつ
前記パッケージの各コーナー部を挟む二つの辺から突出
して前記放熱フィンリードの突出端部となるアウターリ
ード5aに連結されている。そして、その突出端部はアウ
タリード４に略対応するようにガル・ウイング形状に屈
曲されている。そして、放熱フィンリード５の突出端部
としてのアウタリード部5aには切欠部６が複数個、幅方
向に略等間隔に配されて、その外側端辺から径方向内向
きに、かつ、アウタリード部5aにおけるガル・ウイング
形状の平坦部5bの終端付近までで止まるようにそれぞれ
切設されており、各切欠部６は平坦部5bにおける中実部
5cがアウタリード４の幅と略等しくなるようにそれぞれ
形成されている。
また、放熱フィンリード５の中間部には凹凸面として
の溝７が複数条、コイニング加工（圧印加工）等のよう
な適当な手段より、放熱フィンリード５を略直角に横断
するように形成されている。そして、放熱フィンリード
５の上面には複数個のボンディングパッド８が溝７群中
に配されて、その上面が平坦面になるようにコイニング
加工により形成されている。このボンディングパッド８
はその平面形状が円形に形成されているとともに、その
面積が後記するワイヤボンディング作業に必要な最小面
積に設定されている。
タブ２上には集積回路を作り込まれたペレット９が適
当な手段によりボンディングされており、ペレット９の
上面における外周縁部には複数個の電極パッド10が略環
状に配されて形成されている。これら電極パッド10のう
ち信号回路等に接続されているものはペレット９のイン
ナリード３群側端辺にそれぞれ配されており、これらは
各インナリード３との間にワイヤ11をボンディングされ
て橋絡されている。したがって、ペレット９の集積回路
における信号回路等は電極パッド10、ワイヤ11、インナ
リード３およびアウタリード４を介して電気的に外部に
引き出されるようになっている。
他方、電極パッドのうち、グランドさせるべきパッド
10aはペレット９における放熱フィンリード５に対向す
るコーナ部に配設されており、これらグランド用のパッ
ド10aは放熱フィン５上に形成されたボンディングパッ
ド８との間にワイヤ12をボンディングされて橋絡されて
いる。すなわち、ワイヤ12はグランド用パッド10aに第
１ボンディングされるとともに、放熱フィンリード５上
のボンディングパッド８に第２ボンディングされてい
る。したがって、ペレット９の集積回路におけるグラン
ド回路は電極パッド10a、ワイヤ12、ボンディングパッ
ド８、放熱フィンリード５およびそのアウタリード部5a
を介して外部に電気的に引き出されるようになってい
る。
ここで、放熱フィンリード５にはボンディングパッド
８が専用的に形成されているとともに、ボンディングの
実施に必要な面積が確保されているため、ワイヤ12につ
いての第２ボンディングは放熱フィンリード５の機能を
損なわずに、適正かつ容易に実行されることになる。ま
た、ボンディングパッド８は円形に形成されているた
め、どの位置の電極パッド10aからも略均等なボンディ
ングエリアが確保されることになる。
そして、この低熱抵抗形QFP・IC1は樹脂を用いられて
トランスファ成形法等により略長方形の平盤形状に一体
成形されたパッケージ13を備えており、このパッケージ
13により前記タブ２、インナリード３、放熱フィンリー
ド５、ペレット９、ワイヤ11および12が非気密封止され
ている。すなわち、アウタリード４群はパッケージ13に
おける４側面からそれぞれ突出されており、放熱フィン
リード５はそのアウタリード部5aが、パッケージ13の四
隅において径方向外向きに放射状に突出されている。そ
して、アウタリード４およびアウタリード部5aはパッケ
ージ13の外部において下方向に屈曲された後、水平外方
向にさらに屈曲されることにより、ガル・ウイング形状
に形成されている。
次に作用を説明する。
前記構成に係る低熱抵抗形QFP・IC1はプリント配線基
板に、第３図に示されているように表面実装されて使用
される。
すなわち、プリント配線基板21上には信号回路用のラ
ンド22が複数個、前記QFP・IC1のアウタリード４群に対
応するように正方形枠形状に配されて、はんだ材料等を
用いられて略長方形の小平板形状に形成されているとと
もに、両ランド22群列の四隅にはグランド用のランド23
が前記QFP・IC1の放熱フィンリード５のアウタリード部
5aに対応するようにそれぞれ配されて、アウタリード部
5aの平坦部5bに略対応する長方形の平板形状に形成され
ている。
低熱抵抗形QFP・IC1がこのプリント配線基板21に表面
実装される際、QFP・IC1のアウタリード４群および放熱
フィンリード連結アウタリード5aがプリント配線基板21
上のランド22および23に、クリームはんだ材料（図示せ
ず）を狭設されてそれぞれ当接される。続いて、リフロ
ーはんだ処理等のような適当な手段により、クリームは
んだ材料が溶融された後、固化されると、アウタリード
４群および放熱フィンリード連結アウタリード5aとラン
ド22および23との間にははんだ付け部24および25がそれ
ぞれ形成されるため、QFP・IC1はプリント配線基板21に
電気的かつ機械的に接続され、表面実装された状態にな
る。
ところで、放熱フィンリード連結アウタリード5aにお
けるガル・ウイング形状の平坦部5bに切欠部６が開設さ
れていない場合、放熱フィンリード連結アウタリード5a
とランド23との間にははんだ付け部25が形成される際、
放熱フィンリード連結アウタリード5aとランド23との接
触面積が特に幅方向において大きいため、クリームはん
だ材料に含まれている揮発成分等から発生したガスが、
はんだ付け部25内に残留してしまい、はんだ付け部25内
にボイドが形成されてしまうことがある。
しかし、本実施例においては、放熱フィンリード連結
アウタリード5aにおけるガル・ウイング形状の平坦部5b
に切欠部６が開設されているため、放熱フィンリード連
結アウタリード5aとランド23との間に狭設されたクリー
ムはんだ材料からガスが発生したとしても、はんだ付け
部25内にボイドが形成されてしまうことはない。
すなわち、放熱フィンリード連結アウタリード5aとラ
ンド23との間に狭設されたクリームはんだ材料からガス
が発生したとしても、当該ガスは放熱フィンリード連結
アウタリード5aにおけるガル・ウイング形状の平坦部5b
に開設された切欠部６から直ちに、かつ、充分に外部へ
放出されるため、放熱フィンリード連結アウタリード5a
とランド23との間に形成されるはんだ付け部25内にボイ
ドが形成されることはない。
前記実装状態において稼働中、ペレット９が発熱する
と、ペレット９は放熱フィンリード５に一体となったタ
ブ２に直接ボンディングされているため、熱は放熱フィ
ンリード５に直接的に伝播され、その放熱フィンリード
５に連結されているアウタリード5aの全体からプリント
配線基板21を通じて効果的に放熱されることになる。
ここで、ペレット９から放熱フィンリード５に伝播さ
れた熱は、放熱フィンリード５のアウタリード部5aから
ランド25を経由してプリント配線基板21へ放熱される。
このとき、切欠部６は放熱フィンリード連結アウタリー
ド5aにおけるガル・ウイング形状の平坦部5bのみに切設
されているため、放熱フィンリード連結アウタリード5a
の放熱効果が切欠部６の存在によって低下されることは
ない。
すなわち、放熱フィンリード５における伝熱経路とな
るアウタリード部5aの立ち上がり部5dの断面積は、切欠
部６にって減少されていないため、放熱フィンリード５
のアウタリード部5aにおいて熱は障害なく伝播され、プ
リント配線基板21に放熱されて行く。
また、この低熱抵抗形QFP・IC1がプリント配線基板に
搭載された状態において、放熱フィンリード５のアウタ
リード部5aはアース端子に電気的に接続されるため、ペ
レット９の回路はグランド用パッド10a、ワイヤ12、ボ
ンディングパッド８、放熱フィン５およびアウタリード
部６を通じてプリント配線基板21に接地されることにな
る。
一方、放熱フィンリード５が大きい開口をもってパッ
ケージ13の外部に突出することにより、放熱フィンリー
ド５とパッケージ13との界面が大きくなるため、その界
面からの水分の浸入可能性が高まり、耐湿性が低下する
ことが考えられる。
しかし、本実施例においては、放熱フィンリード５に
はパッケージ13の内部において溝７がフィン５を横断す
るように形成されているため、耐湿性の低下は効果的に
抑制されることになる。すなわち、この溝７により放熱
フィンリード５におけるペレット９までのリークパスが
長くなるためである。
また、パッケージ13のコーナ部に配設されているアウ
タリード部5aはその根元部付近における断面積の幅が他
のアウタリード４よりも広く形成されているため、製品
組立工程内、ユーザ納入時およびユーザでの実装時に、
外力がコーナ部に配設されているアウタリードに作用し
ても、このアウタリード部5aが不慮に曲げられることは
ない。
前記実施例によれば次の効果が得られる。
（１） タブに放熱フィンリードが連結されているとと
もに、この放熱フィンリードがパッケージのコーナ部に
配設されており、この放熱フィンリードにはパッケージ
のコーナ部に配設されているアウタリードが連結されて
いるため、タブにボンディングされた半導体ペレットの
熱は、タブから放熱フィンリードに拡散され、放熱フィ
ンリードからパッケージ外部のアウタリードへと効果的
に放熱される。したがって、放熱性能が大幅に高められ
ることになる。
（２） パッケージのコーナ部に配設されているアウタ
リードはその根元部付近における断面積の幅が他のアウ
タリードよりも広く形成されているため、製品組立工程
内、ユーザ納入時およびユーザでの実装時に、外力がコ
ーナ部に配設されているアウタリードに作用しても、こ
のアウタリードが曲げられることはない。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、放熱フィンリードに連結されたアウタリード
は前記実施例のように構成するに限らず、第４図および
第５図に示されているように構成してもよい。
第４図には、放熱フィンリード連結アウタリード5fが
その一部が広幅に、残りが通常のアウタリード４と同等
の幅に形成されている実施例が示されている。
第５図には、放熱フィンリード連結アウタリード5gが
通常のアウタリード４と同等の幅に形成されているとと
もに、ダム部材5hを切り落とされずに残されている実施
例が示されている。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野である低熱抵抗形QFP・I
Cに適用した場合について説明したが、それに限定され
るものではなく、クワッド・フラット・Ｉリーリッドパ
ッケージ（QFI）を備えている低熱抵抗形IC等にも適用
することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、次の通りであ
る。
タブにボンディングされた半導体ペレットの熱はタブ
から放熱フィンリードに拡散され、放熱フィンリードか
らパッケージ外部のアウタリード部へと効果的に放熱す
るため、半導体装置の放熱性能を大幅に高めることがで
きる。
パッケージのコーナ部に配設された放熱フィンリード
のアウタリード部における先端部を除く部分は幅が広く
形成された状態になるため、そのアウタリード部の内側
に配置された放熱フィンリードのアウタリード部以外の
アウタリードの曲げ不良を防止することができる。
半導体装置のプリント配線基板へのはんだ付けに際し
て、放熱フィンリードのアウタリード部のガル・ウイン
グ形状の平坦部とプリント配線基板のランドとの間には
んだ材料等から発生したガスを、その平坦部に形成され
た切欠部によって排出させることができるため、半田付
け部にボイドが形成されるのを防止することができる。
放熱フィンリードのアウタリード部に切欠部が形成さ
れていると、ガル・ウイング形状の平坦部がプリント配
線基板のランドにはんだ付けされた際に、切欠部によっ
て応力を吸収することができる。
【図面の簡単な説明】
第１図は本発明の一実施例である低熱抵抗形半導体装置
を示す一部切断平面図、 第２図はその実装状態を示す拡大部分斜視図、 第３図はその一部切断正面図である。 第４図および第５図は本発明の他の実施例をそれぞれ示
す各部分平面断面図である。 １……低熱抵抗形QFP・IC（半導体装置）、２……タ
ブ、３……インナリード、４……アウタリード、５……
放熱フィンリード、5a……アウタリード部、5b、5f、5g
……平坦部、5c……中実部、5d……立ち上がり部、６…
…切欠部（ガス抜き空所）、７……溝、８……ボンディ
ングパッド、９……ペレット、10、10a……電極パッ
ド、11、12……ワイヤ、13……パッケージ、21……プリ
ント配線基板、22……ランド、23……放熱フィンリード
連結アウタリード用ランド、24、25……はんだ付け部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 星 彰郎 群馬県高崎市西横手町111番地 株式会 社日立製作所高崎工場内 (56)参考文献 特開 昭63−4661（ＪＰ，Ａ) 実開 平２−17851（ＪＰ，Ｕ) 実開 平２−20349（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50,23/34

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】タブに放熱フィンリードが連結されている
    とともに、この放熱フィンリードがパッケージのコーナ
    部に向かって配設されており、この放熱フィンリードの
    前記タブと連結された側とは反対側は前記パッケージの
    コーナ部を挟む二辺のそれぞれから外部へ突出されてお
    り、この放熱フィンリードの突出端部はガル・ウイング
    形状のアウタリード部に形成され、このアウタリード部
    の平坦部には切欠部が形成されていることを特徴とする
    半導体装置。
  2. 【請求項２】前記アウタリード部の立ち上がり部は、一
    連の中実に形成されていることを特徴とする特許請求の
    範囲第１項記載の半導体装置。
  3. 【請求項３】前記切欠部の一部は前記アウタリード部の
    立ち上がり部に延長されていることを特徴とする特許請
    求の範囲第１項記載の半導体装置。
  4. 【請求項４】前記アウタリード部の先端部に前記切欠部
    によって形成された中実部の幅が、他のアウタリードの
    幅と等しく設定されており、前記切欠部が前記アウタリ
    ード部の立ち上がり部に延長されており、前記中実部が
    前記アウタリード部の根元部に切り残されたダムによっ
    て連結されていることを特徴とする特許請求の範囲第１
    項記載の半導体装置。
JP2045453A 1990-02-28 1990-02-28 半導体装置 Expired - Lifetime JP2832852B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2045453A JP2832852B2 (ja) 1990-02-28 1990-02-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2045453A JP2832852B2 (ja) 1990-02-28 1990-02-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH03250653A JPH03250653A (ja) 1991-11-08
JP2832852B2 true JP2832852B2 (ja) 1998-12-09

Family

ID=12719769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2045453A Expired - Lifetime JP2832852B2 (ja) 1990-02-28 1990-02-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2832852B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5125504A (en) * 1991-03-08 1992-06-30 Rexnord Corporation Modular conveyor chain having open hinge pin construction
JP2912065B2 (ja) * 1991-10-31 1999-06-28 九州日本電気株式会社 Ｉｃ用パッケージ
JP3025093B2 (ja) * 1992-02-03 2000-03-27 株式会社日立製作所 半導体装置およびその実装構造体
JP2553985Y2 (ja) * 1992-06-29 1997-11-12 アイワ株式会社 電子部品
JP3286765B2 (ja) * 1993-03-09 2002-05-27 株式会社日立製作所 半導体装置
JPH06334100A (ja) * 1993-05-25 1994-12-02 Seiko Epson Corp 半導体装置及びそのリードフレーム
JPH08306851A (ja) * 1995-05-09 1996-11-22 Mitsubishi Electric Corp 半導体装置用パッケージ
JP6786251B2 (ja) * 2016-04-14 2020-11-18 キヤノン株式会社 カード型電子装置、スロット及び電子機器
JP7145798B2 (ja) 2019-03-19 2022-10-03 三菱電機株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JPH03250653A (ja) 1991-11-08

Similar Documents

Publication Publication Date Title
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US5729432A (en) Ball grid array semiconductor package with improved heat dissipation and dehumidification effect
US6303997B1 (en) Thin, stackable semiconductor packages
US7253508B2 (en) Semiconductor package with a flip chip on a solder-resist leadframe
US5436500A (en) Surface mount semiconductor package
JPH07312405A (ja) 半導体装置
US5596485A (en) Plastic packaged integrated circuit with heat spreader
JP2832852B2 (ja) 半導体装置
US7045902B2 (en) Circuitized substrate for fixing solder beads on pads
JP2902919B2 (ja) 表面実装型半導体装置
JP2872290B2 (ja) 半導体装置
JPH05291467A (ja) リードフレームおよび半導体装置
JPH11163494A (ja) 表面実装デバイスの実装方法、ｂｇａパッケージの実装構造、及び電子機器
JP2902918B2 (ja) 表面実装型半導体装置
JP3003617B2 (ja) 樹脂封止型半導体パッケージ
JP3527162B2 (ja) 電子部品の放熱構造および電子部品の製造方法
JP2004235217A (ja) 半導体装置及び電子装置の製造方法
JPH11297917A (ja) 半導体装置及びその製造方法
KR0156513B1 (ko) 반도체패키지
KR100379558B1 (ko) 반도체 패키지 및 그 제조 방법
JP2001267452A (ja) 半導体装置
JP2003023126A (ja) 半導体装置
JP3670636B2 (ja) 電子部品を実装した電子装置
JPH05291460A (ja) 樹脂封止型半導体フラットパッケージ
JPS62224049A (ja) 電子装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071002

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081002

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081002

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091002

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091002

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101002

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101002

Year of fee payment: 12