JP2832008B2 - 画像処理システム - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像処理システムに関するもので、特にカラ
ー画像を扱う画像処理システムに関するものである。

〔従来の技術〕

従来のカラー画像を扱うことの出来るシステムを考え
てみると、まず、メモリ・ボードやプロセツサを市販の
パーソナル・コンピユータに接続するだけで、512×512
画素程度の画像を扱える小さなシステムがある。

また、高精細な画像を扱うシステムでは、かなり高度
な画像処理が可能であり、扱える画像サイズも大きい。
そして、印刷業界で使用されるような膨大規模システム
は、画像サイズ、処理スピード等は、問題無いようなプ
ロ向けのシステム構成になっている。

〔発明が解決しようとしている問題点〕

しかしながら、従来のようなシステムでは、次のよう
な問題点がある。

パーソナル・コンピユータレベルの小システムでは、
直接CPUで扱える画像メモリ・サイズは、512×512画素
程度で、１画素当りのデータ量も少ない低解像度の画像
しか扱えない。

また、高精細な画像が扱えるシステムにおいては、CP
U能力の不足と、画像データ量の大容量化も影響し、処
理スピードが遅く、操作性が悪い。

プロ向けのシステムでは、専門的な知識が必要、かつ
極めて高価で素人が簡単に使用出来ない。

また、システムの大小を問わず、画像メモリ・サイズ
にシステムが依存してしまい、扱える画像サイズが決ま
った大きさになってしまう。

〔問題点を解決するための手段〕

上記の問題点を解決するため、本発明においては、画
像データを記憶する複数の画像メモリと、画像データを
表示する表示手段と、前記複数の画像メモリに記憶され
た画像データを前記表示手段に表示するように制御する
表示制御手段と、前記複数の画像メモリの夫々、前記表
示制御手段、及びアドレス演算器が接続され、画像デー
タ、アドレスデータ、及び制御データを転送するための
システムバスと、前記複数の画像メモリの夫々、前記表
示制御手段、及びアドレス演算器が接続され、画像デー
タ、及びアドレスデータを同期式に転送するためのイメ
ージバスと、前記複数の画像メモリの夫々、前記表示制
御手段、及びアドレス演算器が接続され、画像データ転
送専用バスとして、画像データを同期式に高速に転送す
るためのシリアルバスと、前記システムバス、前記イメ
ージバス、及び前記シリアルバスの中から、画像データ
転送用バスとして１つのバスを選択する選択手段と、前
記アドレス演算器より前記システムバス若しくは前記イ
メージバスを介して送出されたアドレスデータに基づい
て、前記複数の画像メモリに記憶された画像データを前
記選択手段により選択されたバスを介して前記表示制御
手段に転送する転送手段とを設けた。

また、本発明においては、画像データを記憶する複数
の画像メモリと、画像データを表示する表示手段と、前
記複数の画像メモリに記憶された画像データを前記表示
手段に表示するように制御する表示制御手段と、前記複
数の画像メモリの夫々、及び前記表示制御手段が接続さ
れ、画像データを含むデータを転送するための複数のバ
スと、前記複数のバスの中から、少なくとも１つのバス
を選択するバス選択手段と、前記バス選択手段により選
択されたバスを介して、前記複数の画像メモリに記憶さ
れた画像データを前記表示制御手段に転送する転送手段
とを有する画像処理システムであって、前記表示制御手
段が、複数の画像データを夫々記憶するビデオフレーム
メモリ群を内部に有し、前記転送手段が、前記複数の画
像メモリに夫々記憶された複数の画像データを前記ビデ
オフレームメモリ群に夫々転送し、前記表示制御手段
が、前記ビデオフレームメモリ群に夫々記憶された複数
の画像データを重畳して表示するように制御する。

また、本発明においては、画像データを記憶する複数
の画像メモリと、画像データを表示する表示手段と、前
記複数の画像メモリに記憶された画像データを前記表示
手段に表示するように制御する表示制御手段と、前記複
数の画像メモリの夫々、及び前記表示制御手段が接続さ
れ、画像データを含むデータを転送するための複数のバ
スと、前記複数のバスの中から、少なくとも１つのバス
を選択するバス選択手段と、前記バス選択手段により選
択されたバスを介して、前記複数の画像メモリに記憶さ
れた画像データを前記表示制御手段に転送する転送手段
とを有する画像処理システムであって、前記画像メモリ
に記憶された画像データを複数の任意の領域に分割する
画像データ分割手段を有し、前記転送手段が、前記画像
データ分割手段により分割された画像データを前記表示
制御手段に段階的に転送し、前記表示制御手段が、前記
転送手段による転送の各段階で受け取った画像データ
を、逐次蓄積して表示するように制御する。

〔実施例〕

以下に本発明の実施例を示す。

第１図は本発明の実施例を示す図でイメージ・メモリ
（以下IMと略す）2,ビデオ・フレーム・メモリ１−１
（以下VFMと略す），グラフイツクス発生器３は、各々V
MEバス7,IMAGEバス8,SERIALバス９と接続される。IM内
２の画像データは、VFM1−１に転送することによりモニ
タに表示する。グラフイツクス発生器はIMAGEバス８を
経由してIM2やVFM1−１に描画することが出来る。

本システムの基本的な構造は、VMEバス７を中心に、
画像処理専用のIMAGEバス8,高速画像データ転送用のSER
IALバス９の３本のバスから構成されている。VMEバス７
はCPUバス（システム）バスならば、他の汎用バスで構
わない。

VMEバス７は、システム・バスとしてコントローラ
（コンピユータ・システム）（図示しない）と接続さ
れ、第１図中のIM2,VFM1−１はコントローラのCPUが直
接アクセスできるアドレス空間にマツピングされ、コン
トローラ側で様々な画像処理をIM2やVFM1−１上で簡単
に実行することが出来る。またグラフイツクス発生器,3
画像表示器１等のレジスタ群もこのVMEバス上にマツピ
ングされる。

IMAGEバスは、アドレス巾として十分なサイズのアド
レス空間（X,Y各々12ビツト）を、データ巾として32ビ
ツトをサポートする同期式のバスである。このバスは、
第１図中のグラフイツクス発生器やアドレス演算器等
が、画像データのリード／ライトに使用する。

SERIALバスは、データ巾として32ビツトと多少の制御
信号からなる同期式のバスであり、高速画像データ転送
専用バスとしてIM2,VFM1−１と接続する。またカラー・
レーザ・コピア等の高精細スキヤナ／プリンタへのデー
タ転送にも、このバスを使用する事が可能である。

このSERIALバスを使用すればカラー・レーザ・コピア
等の高精細スキヤナ／プリンタは、インクフエース・ボ
ードを介して第１図中の大容量メモリ５やIM2と接続す
ることが可能である。

第１図中のアドレス演算器は、ランダム入力および出
力する場合は、VMEバス７とIMAGEバス８に接続され、拡
大，縮小，移動，回転等を高速にパイプライン処理す
る。

また、ラスタ入力および出力する場合には、IMAGEバ
ス８とSERIALバス９に接続することも可能である。

前述したコントローラ（コンピユータ・システム）20
との接続は、第３図に示す様にコントローラのVMEバス
７と本システムのVMEバス７をバス拡張ボード22により
バス接続する。この時のバス拡張ボードはVMEバス全て
のラインについて拡張する。これにより、本システムが
別の筐体でも論理的には１つのコンピユータ・システム
（画像ワーク・ステーシヨン）と考えることができる。
さらに、前記のアドレス演算器４がVMEバスを使用する
場合のために、本システムとコントローラ20間のバスを
切る手段を、このバス拡張ボード22は有する。

なおアドレス演算器４を使用しない場合には、バス拡
張せず、そのままコンピユータ・システムと同一の筐体
に挿入することも可能である。

又、本システムには、第１図に示すグラフイツクス発
生器３を有する。このグラフイツクスは、描画用コマン
ドをインタプリンタ形式で実行する。

IM2は、2048×2048画素×32bit構成の画像データ格納
用メモリである。深み32bitの構成を第４図に示す。

図に示す様に、アドレスの小さい方からR,G,B,K各々8
bit単位の１画素32bit構成で画素順次に格納する。Ｋ
（黒色）フイールドは、後述するVMEの機能コード（特
に画像合成コード）フイールドとして使用が可能であ
る。

またIMにも１ビツト単位又は8bit単位に後述するライ
ト・プロテクシヨンをかける機能がある。これにより、
色フイールド毎に画像データを書き込むことが可能であ
る。

次に、３本のバス（VME7,IMAGE8,SERIAL9）の選択法
について説明する。このIM2は、３本のバスから同時に
アクセスすることはできず、どれか１本選択する必要が
ある。IMがシングルポートのDRAMで構成する場合は、ど
のバスも並行して使用することはできず、１本のバスを
選択する必要がある。一方、IMがDual−Port RAMで構成
された場合には、SERIALバス９はDual−Portの高速シリ
アル・ポートを使用し、常時画像データ転送に使用で
き、VMEバス７かIMAGEバス８を選択して使用する。

SERIALバス９を用いると画像データを高速に転送する
ことが可能である。

VMEバス７からアクセスする場合は、前述のメモリ構
成に従ってアクセスすればよい。

VFM2は、画像表示器１に2048×1024画素×32bit構成
のモニタ表示用メモリが２プレーン搭載され、２画面の
合成処理をインタラクテイブに行える構成になってい
る。VFMの構成を第５図に示す。

図に示す様にVFM1−１の深み32bitの構成は、IM2の構
成（R,G,B各8bit、機能コード8bit）と同じであり、ア
ドレス・マツピングも同じである。機能コード・フイー
ルド中、画像合成用マスク情報フイールドを操作し、下
地データ14（24bitデータ）・後述する変換コマンドを
設定し、マルチ・ウインドウ・コントローラ13の機能を
使用することにより、２画面の様々な合成処理がリアル
・タイムに実行できる。

下地データはIM2やVFM1−１の画像データと同じR,G,B
各8bitの情報であり、１種類設定できる。

変換コマンドは、マルチ・ウインドウ・コントローラ
13に入力される機能コードに対して、例えば、表示プラ
イオリテイの設定、論理演算の選択、LUT情報の付加等
の処理を行うためのコマンドである。

さらにVFM1−１には、２プレーン独立にモニタ表示用
の開始アドレスを設定できる機構を有し、２画面のレイ
アウトを瞬時に変えることも可能である。

次に、３本のバス（VME7,IMAGE8,SERIAL9）の選択法
について説明する。

このVFM1−１は、Dual−Port RAMで構成し、高速シリ
アル・ポートは、マルチ・ウインドウ・コントローラ供
給用に使用するため、３本のバスからはランダム・ポー
トを使用する。このため、IM2同様に３本のバスを並行
して使用することはできず、１本のバスを選択する必要
がある。

SERIALバス９を使用した転送処理においてVFMが持つ
機能として、2048×1024画素の空間を、1024×1024画素
の空間２個に分割して各々の空間に画像データを転送す
る機能を有する。この機能に使用することにより、1024
×1024画素の空間を画像表示器中のVFM1−１だけで４プ
レーン有すると考えることができ、IM2を搭載しないVFM
1−１だけの構成（本システムの最小構成）も可能とな
る。なおVFM1−１に対するSERIALバスからのアクセスは
リード・ライト。

VMEバス７からアクセスする場合は、2048×1024画素
×32bit×２プレーンのメモリとして、前述のメモリ構
成に従ってアクセスすれば良い。

IMAGEバス８からアクセスする場合は、X,Yアドレスが
2048×1024画素のアドレス空間を持つメモリとしてアク
セスする。

マルチ・ウインドウ・コントローラはVFM1−１からの
画像データ、下地データ14を入力し、機能コード、変換
コードに従い合成処理を行い、合成された最終画像（12
80×1024画素）を出力する。

機能コードは、１画素毎に8bit有し、画素毎に表示用
マスク・ビツトを操作することにより、画素毎の合成処
理が可能となる。

変換コードは、最小システムにおいては表示用プライ
オリテイ（表示優先順位）の設定機能のみ有する。この
機能は、PALで実現するために後からユーザが任意の変
換コードを追加することが可能である。我々が追加予定
の変換コードとしては、画素間の論理演算，画素値の変
換、算術演算,LUT制御情報等が有る。

以上のVFM1−1,マルチウインドウコントローラを含む
画像表示器１について説明する。第１図に示す画像表示
器１は、VFM1−１を２プレーン，マルチ・ウインドウ・
コントローラ13,カーソル発生器12,LUT11,バス・セレク
タ16等を有しインテリジエントな表示機能を行うことが
できる。この画像表示器のブロツク図を第２図に示す。

図中、VFM1−１は、この実施例の場合は2048×1024画
素×32bit構成であり、深み32bit中、24bitはR,G,B各8b
itの情報、残り8bitはウインドウ情報として画像合成情
報、LUT情報等の機能コードとして使用する。マルチ・
ウインドウ・コントローラ13は、上記VFM1−１からの画
像情報，機能コード等を入力し１枚の画像を生成する。
カーソル発生器12は、最終画像の上にカーソルを重畳
し、最終段のLUT＆D/A11により、1280×1024画素のモニ
タ用の信号に変換する。

マルチ・ウインドウ・コントローラ13では２プレーン
のVFM1−１−１と１−１−２と下地となる色である下地
色14とを合成表示するものである。VFMの重畳には、表
示プライオリテイ（優先順位）を設定し、２画面の前後
関係を瞬時に切換えることができる。また、２画面のレ
イアウトの変更を容易に行える機能を持つ。さらに、画
素毎に機能コードを設定することも可能であり、多彩な
合成処理をリアル・タイムに行うことも可能である。

また、各色毎に８ビツトのLUTをLUT＆D/A11内に搭載
し、色毎にガンマ変換や２値化、疑似カラー化等の色変
換処理が容易に行える。

また、カーソル発生器12は、クロス・ヘアライン・カ
ーソル，グラフイツク・カーソルを表示する機能を有す
る。グラフイツク・カーソルは、ｎ′×ｍ′画素のカー
ソルをユーザが作成することが可能である。また、カー
ソルの色指定、下地画像との論理演算（AND,OR,XOR等）
等の機能もある。

ビデオ・フレーム・メモリ１−１にはライト・ブロテ
クションの機能を有する。これは、VFMの深み32ビツト
中、８ビツトまたは１ビツト単位にライト・プロテクシ
ヨンをかける機能である。これにより特定のビツト・フ
イールドのみデータを書き込むことが可能である。また
この機能は、３本のバスに対して有効である。

この機能を用いることにより、面順次に格納されてい
る画像データ（第１図内の大容量メモリ）のSERIALバス
を用いた高速転送や、グラフイツクス発生器を用いて、
VFM中の機能コード・データ・フイールドのみへの書き
込み等が可能となる。

画像表示器１−１の内部にマルチウインドウ・コント
ローラ13についてさらに詳細に説明すると、マルチウイ
ンドウ・コントローラでは、2K×1K×32bit画素から構
成される２プレーンのVFM1−１の画像データ中、1280
（ドツト）×1024（ライン）の画像表示を行う。画像表
示の際には、機能コード中の画像合成用マスクを参照し
て、２プレーンのVFM1−１−１と１−１−２を合成表示
する機能を持つ。さらに、外部から与えられる変換コマ
ンド・レジスタ38の内容に応じて、各種の論理演算が行
われる。

第６図はマルチウインドウ・コントローラの内部構成
のブロツク図であり、各ブロツク毎に機能説明する。

アドレス・コントローラ37は２組あり、各々VFM1−１
のシリアルポートに、モニタに読み出すアドレスを供給
する。これは、コントローラCPUからアクセスして、開
始アドレスを自由にセツト出来る。２プレーンのVFM1−
１−１と１−１−２に、別々の開始アドレスを与えるこ
とにより、２画面の重畳合成画像を、任意の位置にリア
ルタイムで移動することが出来る。

表示プライオリテイ＆コントロール・レジスタ31は、
第１に、表示プライオリテイの設定が出来る。ここで表
示プライオリテイとは、VFM1−１−１と１−１−２の２
画面の内、どちらの優先順位を高くして重畳するかの設
定のことで、さらに、VFM1−１−１と１−１−２のどち
らか一方のみを表示するようにも設定出来る。コントロ
ール・レジスタは、後述の“重畳コントロール回路に入
力されるプライオリテイを無視する”という設定、さら
に後述する“変換コマンドレジスタの入力を論理演算部
で無視する”という設定が行える。また、２画面重畳の
上に、さらに、２値画像の重畳を行うことも出来る。

重畳コントロールデータ作成部32について、第７図は
２面重畳の概念図である。重畳コントロールデータの作
成部では、入力される表示プライオリテイと、VFM2プレ
ーンのマスクが入力されており、第７図の左図のよう
に、２画面の合成を行うためのコントロールレジスタに
データをセツトする。第７図の右上図と右下図は、表示
プライオリテイを変えた結果を表わす。

実際には、画素毎にVFM1−１−１、VFM1−１−２、下
地色レジスタ14の３つのデータの内、どの信号を選択す
るかのセレクト信号を3tolセレクタ34に供給する。その
セレクト信号は、次の２つの方法によって作成される。

（１）機能コード中のマスク・ビツトと、表示プライ
オリテイ＆コントロール・レジスタ31に設定されている
値により、セレクト信号を作成する。

（２）機能コード中のマスク・ビツトと、プライオイリ
テイ・ビツトを参照して、セレクト信号を作成する。こ
のプライオリテイ・ビツトは画素毎に入力されているの
で画素毎にプライオリテイを変えることが出来る。

「２値画重畳」 さらに、機能コードのプライオリテイ・ビツト中、1b
itを、文字画像やCG画像などの２値画のビツトプレーン
にした場合に、重畳コントロール作成部では、この２値
画のビツトプレーンを参照し、“強制的に下地色レジス
タを選択する”というセレクト信号を3tolセレクタ34に
供給する。これにより、２プレーンの画像重畳の上に、
さらに、２プレーンの２値画の重畳を行うことができ
る。

変換コマンドレジスタ38は、VFM1−１−１と１−１−
２の２プレーン間の論理演算、およびこのレジスタ内の
データとVFM1−１間の論理演算等に必要なデータを、論
理演算部35に供給するためのものである。

論理演算部35では、２プレーン間の論理演算や、変換
コマンドレジスタ38に供給されるデータとの論理演算を
行う部分であり、論理和、論理積、排他論理演算等、必
要な機能を挿入出来る。

また、プライオリテイ＆コントロールレジスタ31よ
り、“変換コマンドレジスタのデータを無視する命令”
が与えられている場合には、VFM1−１の機能コードのう
ち、複数のビツトプレーンを変換コマンドレジスタ38の
指令の代わりとして、上記論理演算を行う。これによ
り、１画素毎に違う論理演算を施すことが可能となる。

3tolセレクタ34では、論理演算部35で論理演算された
２プレーンのVFM1−１のデータ、および、下地色レジス
タ14のデータの３データのうち、画素毎に１つを選択し
て出力する。その選択は、重畳コントロールデータ作成
部で作成されたセレクト信号に基づき行われる。

以上のようにマルチウインドウ・コントローラ13はVF
M1−１の２プレーンの画像データを重畳合成すると共に
２値画像の重畳やレイアウトの変更を容易に行う。

本システムは、第１図に示す様に、画像データを高速
に転送するための専用バス（SERIAL BUS）を用意し、IM
とVFM間、IMとIM間等で画像データを高速に転送する機
能を有する。

画像データの転送モードとして、等倍モード、縮
小モード、プログレシブ・モードの３種類がある。以
下この３種類の転送モードを説明する。

等倍モード このモードは、ソース側のある矩形領域をデイステイ
ネーシヨン側の矩形領域に等倍でラスタ側に転送する。

縮小モード このモードは、ソース側のIM1プレーンをデイステイ
ネーシヨン側の1024×1024画素の領域に縮小率1/4ある
いは1/16でラスタ順に転送する。

これは、１枚のIMの全体像をモニタに表示する場合に
使用する。

プログレシツプ・モード このモードは全体像を素早く見るために、上記等倍モ
ード，縮小モードで画像データを転送する際に、画像デ
ータを階層的に転送する。

このモードは、IMからVFMに転送しモニタに表示する
場合に有効である。

以下、この画像転送に関する詳しい説明をする。

画像データの高速転送では、SERIALバス９が使用され
るが、このバスはデータラインと同期信号と多少のコン
トロール信号からなる。SERIALバス９にアドレスライン
がないために、高速画像転送ではIM2、VFM1−１内部の
アドレス発生器から、RAMにアドレスが供給される。そ
して、画像転送データの送出側（マスタ）と取り込み側
（スレーブ）間のアドレスの発生タイミングの同期をと
るために、SERIALバス９上には同期信号が用意されてい
る。

IM2（イメージ・メモリ）とIM2間の転送では、等倍
モード、縮小モードどちらかのモードで行う。この場
合、画像データの高速転送はSERIALバスを使用して行
う。SERIALバス９につながるIMのうち、必ず１つがマス
タとなり画像データを送出する。

また、SERIALバス９につながるIM2のうち、１つ、又
は複数のIM2がスレーブとなり、SERIALバス９上のデー
タを取り込む。マスタ・スレーブ間の高速データ転送の
タイミングはSERIALバス９上の転送同期信号を合わせ
る。

等倍モード 第８図はIM2とIM2間のデータ転送を表す図である。マ
スタのIM2では、等倍モードを設定し、矩形領域の左上
頂点の座標（Mx,My）をセツトすることにより、この矩
形領域の転送が行われる。転送は水平１ライン毎に行わ
れ、画素同期信号に同期して、水平１ラインの画像デー
タがアドレスの小さい順に転送され、また、転送の水平
同期信号に同期して、順次、１ラインの画像データの転
送が行われる。

スレープのIM2では、等倍モードを設定し、矩形領域
の左上頂点の座標（Sx,Sy）および水平方向、垂直方向
の画素長n,mをセツトすると、マスタから転送されたデ
ータの内のｎ×ｍ（画素）の矩形領域のデータが取り込
まれる。SERIALバス９上の画像データは、水平方向に関
しては、転送の水平同期信号に同期して、水平１ライン
ｎ画素の画像データ取り込みが行われ、垂直方向に関し
ては、ｍライン分の画像データを取り込む。また水平１
ライン中の転送については、転送画素同期信号に同期し
て１画素ずつ画像データの取り込みを行う。

高速画像転送時は、マスＴのIM2,スレーブのIM2を３
本のVMEバス７、IMAGEバス８、SERIALバス９のうち、SE
RIALバス９に切り換えて接続する。

縮小モード 等倍モードと同様に、マスタのIM2,スレーブのIM2共
にSERIALバス接続に切り換える。マスタのIM2では、縮
小モードで縮小率1/4、または1/16（面積比）を設定す
る。等倍モードと同様に、転送する矩形領域の左上頂点
座標（Mx,My）をセツトすることにより、矩形内の画像
データが間引かれて、順次転送される。第９図に示すよ
うに、1/4縮小時には水平ライン方向，垂直方向に画像
が１画素に間引かれて、斜線で示す部分の画像転送が行
われる。また、1/16縮小時には、水平方向，垂直方向共
に連続する４画素のうち３画素が間引かれて、第６図の
斜線部分で示す部分が転送される。転送のタイミング
は、水平方向に関しては、画素同期信号に同期して水平
１ラインの斜線部の画素が順次SERIALバス９に転送され
て、垂直方向に関しては、水平同期信号に同期して転送
すべき水平ライン，，…の画像転送が行われる。

スレーブのIM2では、（Sx,Sy）を頂点とする矩形領域
のサイズｎ×ｍ画素の設定等を等倍モードに設定にす
る。

以上のマスタ，スレーブの設定により、マスタから間
引き転送された画像データがそのままスレーブに取り込
まれ、結果として縮小画像の転送が行われる。

IM2とVFM1−１間の画像転送では、等倍モード，
縮小モード，プログレツシブ・モードの３つのモード
が選択でき、転送時にはIM2およびVFM1−１は３本のバ
スのうち、SERIALバス９に接続される。

VFM1−１は１ボード上に2K×1K画素の画像メモリを２
面持つためSERIALバス９はどちらか転送を行う面に接続
される。

等倍モードと縮小モードに関しては、IM2とIM2の
高速画像転送と同様の転送方法のため、説明を省略す
る。

プログレツシブ・モードでは、マスタのIM2は転送す
る矩形の画像領域を端から連続的に送るのではなくて、
間引き画像を何回かに分けてVFM1−１に転送する。これ
により、漸進的に、高解像度の画像がVFM1−１に転送さ
れる。

このプログレツシブ転送モードにおいても、等倍モ
ード，縮小モードの選択が可能であり、等倍モード
では、マスタのIM2は第10図（ａ）に示す様に、まず始
めに“1"で示す画素を水平ライン毎に順次転送を行う。
次に、“2",“3",“4"についても、同様に転写が行われ
る。

縮小モードでも、第10図（ｂ）に示すように、“1"
で示される画素全てを転送した後に、“2",“3",“4"で
示す画素を順番に転送する。

一方、スレーブのVFM1−１では、プログレツシブ・モ
ードをセツトすると、任意の位置（Sx,Sy）を矩形領域
の端点とし、マスタの1M2から第10図（ａ），（ｂ）の
“1"の画素が転送されている時は、スレーブのVFM2でも
第10図（ａ）の“1"の画素にデータを取り込む。また、
第10図（ａ）（ｂ）の“2"の画素が転送されている時
は、第10図（ａ）の“2"の画素を取り込むというよう
に、マスタの転送画素に対応してスレーブは画像データ
を取り込む。

等倍転送，縮小転送共にスレーブのVFM1−１では必ず
第10図（ａ）に示すように、等倍モードに設定しなけれ
ばならない。

また、プログレツシブ・モード時には、VFM1−１は、
完全に転送が終るまでモニタに、第11図に示すような出
力を行う。これは、IM2からVFM1−１への転送速度が、V
FM1−１からモニタへの出力速度に比べて、遅いことに
起因する。

次に、この動作について説明を加える。第10図（ａ）
（ｂ）に示すIM2の“1"の部分が、第10図（ａ）に示
す、VFM1−１の“1"の部分に全て転送されると、VFMか
らモニタへは、“1"の部分“A1,B1,C1,D1"というデータ
が、第11図［Ａ］の様に、４回繰り返し読み出されてモ
ニタに表示される。同様に、第10図（ａ）（ｂ）に示す
IM2の“2"の部分を第10図（ａ）に示すVFMの“2"の部分
に転送する。その際に、転送が全て終了するまで、VFM
は以前と同様に、“1"の部分のデータをモニタに出力し
続ける。次に、転送が終了すると、VFM1−１はモニタ
に、第11［Ｂ］図の様に、同じラインを２度繰り返して
読み出す。このように、“3"の部分までの転送が全て終
了すると、今度、VFM1−１の出力は第11図［Ｃ］の様に
変化する。

最終的に“1"〜“4"の全ての転送が終了した時に、始
めてVFMの画像が全て順次読み出されて、完全な画像が
モニタい表示される。

以上説明した高速画像転送は、Single−Port−RAMを
使用した場合の例である。

この場合の高速画像転送時では、RAMのデータ線をSER
IALバス９に接続するために、VMEバス７やIMAGEバス８
とIM2は切り離され、CPUやグラフイツクス・プロセツサ
等からのアクセスができない。また、CPUやグラフイツ
クス・プロセツサ３等からアクセスして、画像処理を施
されている時は、高速画像転送が行えずに、処理の途中
結果をモニタすることが不可能である。

しかし、IM2のRAMにDual−Port−RAMを使用する場合
には、高速のシリアルポートを常にSERIALバス９に接続
することができ、ランダムポート側はVMEバス７、また
はIMAGEバス９のうち、一方に切り換えて接続される。
このようにDual−Port−RAMを使用すれば、IM2がVMEバ
ス７、またはIMAGEバス８を介してアクセスされ、画像
処理を施されている最中であっても、常に処理結果がSE
RIALバス９を介してVFM1−１に高速転送されて、モニタ
で確かめられる。また、CPUやグラフイツクスの処理を
妨げることがないので処理効率も高くなる。

IM2,UFM1−１には高速画像転送のライト・プロテクシ
ヨンの機能を有する （１）画像の高速転送の際には、スレーブのIM2、VFM1
−１において、マスターから転送される画像データ32ビ
ツトのうち、IM2、VFMは１ビツト単位に、ライト・プロ
テクシヨンをかける機能がある。これにより、色フイー
ルド毎に画像データを転送したり、機能コードのみのデ
ータ転送が可能である。ただしマスターとなるIM2は、
全データ32ビツトを転送する必要がある。

（２）（１）の機能に加えてスレーブのIM2,VFM1−１で
はマスターのIM2から転送されてくる32ビツトのデータ
の機能コードのうち、画像合成用マスクの情報をビツト
を参照し、32ビツト全てにライトプロテクシヨンをかけ
る機能も有する。これは高速転送される１画素毎に実行
される。

（３）（２）の機能を使用すると、IM2からIM2への転
送、またはIM2からVFM2への転送を繰り返し行うことに
より、画像合成用マスク情報ビツトが示すマスク形状の
画像重畳が可能であり、重畳する画像枚数に制限はな
い。

SERIALバスを使用したスキヤナ／プリンタに対する高
速画像転送機能について、第12図に示す大容量メモリや
IM2は、高速画像転送のためのSERIALバス９を介して、
スキヤナ／プリンタ・インターフエース41に接続され
る。大容量メモリ５やIM2は、VFM1−１等に高速画像転
送するタイミングと、スキヤナ／プリンタ・インターフ
エース41間の画像転送するタイミングの両方を満足す
る。このタイミングの切換えは、SERIALバス９上の同期
信号を変えることで行われる。IM2大容量メモリ５から
スキヤナ／プリンタ42への画像転送は、高速動作するス
キヤナ／プリンタ42に対しては、ページモード動作す
る。他のスキヤナ／プリンタに接続する時は通常のよみ
出しが行われる。

次に、高速画像転送においてマスタとスレーブのIM2,
FM1−１のデータ構造が異なる場合の転送について説明
する。第13図は面順次メモリと、画像順次メモリ間の転
送を表す図である。高速画像転送時に、IM2,VFM1−１が
転送のスレーブになる場合に、IMは１ビツト単位、ま
た、VFMも１ビツト単位にライトプロテクシヨンをかけ
ることが出来る。この機能を使えば、データ構造の異な
ったメモリがマスタになった場合でも、画像転送が可能
になる。今までの説明ではIM2,VFM1−１は画素順次のメ
モリであり、１画素32bit中にR,G,Bの各色成分データが
含まれ、画像データが１度に転送される。

以下ではメモリの１画素がR,G,Bの内、単一色成分で
構成されている場合（面順次に格納されている場合）の
画素転送について説明する。

（１）面順次メモリ→画素順次メモリへの転送 マスタ側の面順次メモリは、第14図の様にRAMの１ア
ドレスに、１画素、または、複数画素のデータが格納さ
れている。画像転送については画素順次メモリと同一で
あるが、異なる点は、面順次のメモリの１アドレス当
り、複数画素を内部にRAMから読み出した後に、パラレ
ル／シリアル変化を行う点である。

例えば、第14図のように、面順次メモリのRAMの１ア
ドレスが4byte（R1,R2,R3,R4）で構成される場合には、
RAMから同時に4byteが読み出され、一旦、パラレル／シ
リアル変換されて、1byte毎の連続したデータとして転
送が可能な状態に変換する。そして、その後に、画素順
次メモリと同様に、等倍モード、縮小モード、プ
ログレツシブモードを指定して、転送が行われる。ただ
し、この場合、マスタ側のメモリはSERIALバス９の4byt
e巾のうち、それぞれの面順次メモリの属性（R,G,B機能
コード）に応じた1byte巾のバスに接続される。

スレーブ側の画素順次メモリでは、等倍モード、ま
たはプログレツシブモードの等倍モードを選択し、マス
タの転送したデータを所定のビツトに書き込む。その際
に、ライトプロテクトをして、所定のビツト以外に、デ
ータが書き込まれないようにする。さらに、SERIALバス
９には、各属性に対応した面順次メモリが接続されてい
るために、同時に４つの面順次メモリがマスタとなり、
画像転送が可能である。この場合は、スレーブの画素順
次メモリはライトプロテクトする必要はない。

以上のように、画像データ構造が異なる転送において
もスレーブがVFMならば、モニタで画像表示が可能であ
る。

（２）画素順次メモリ→面順次メモリへの転送 マスタとなる画素順次メモリは、スレーブのデータ構
造にかかわらず、通常の等倍モード，縮小モード，
プログレシツブモードの転送を行う。

面順次メモリは、転送されるデータに応じて切り替わ
り、メモリ枚数分の高速画像転送を行うことになる。

第13図のように、スレーブとなる面順次メモリは、そ
の属性（R,G,B、機能コード）に応じてSERIALバスの同
じ属性のデータバスに接続される。面順次メモリの内部
構成は、第14図に示すように、例えば１アドレス４画素
で構成されていれば、SERIALバスで転送された画像デー
タを4byte毎にシリアル・パラレル変換して、RAM上に取
り込む。画素順次メモリと同様に、スレーブとしては、
等倍モードのみしか存在しない。

また、スレーブとなる面順次メモリは何プレーンあっ
ても構わない。例えば、４つの面順次メモリが、SERIAL
バス９の別々の属性のバス（R,G,B、機能コード）に接
続されて転送を行えば、マスタの画素順次メモリから１
回の転送で、４つの面順次メモリへの転送が終了する。
また、SERIALバス９上の同じ属性のデータバスに、２つ
以上の面順次メモリが接続されると、同時に、複数枚の
同一属性メモリに、SERIALバス９上の画像データを取り
込むことも可能である。

第１図に示すアドレス演算器４は第15図に示すよう
に、VMEバス７とIMAGEバス８、およびSERIALバス９に接
続される。

通常は３本のバスの内２本と接続され、そのうち１本
のバスはアドレス演算器４の入力用、残りの１本のバス
は出力用として使用する。アドレス演算器内部のデータ
演算部62では、通常、何も処理せずに、入力されたデー
タをそのまま出力する。データ演算部62において、補間
演算その他様々な画素演算（空間フイルタ，積和演算，
色処理…）を施す場合には、内部はパイプラインプロセ
スにより動作して、処理のデイレイは２つのアドレス演
算部61−１と61−２間で吸収される。

VMEバス7,IMAGEバス８接続 アドレス演算器４を、VMEバス７とIMAGEバス８に接続
する場合には、VMEバス7,IMAGEバス８共にアドレスライ
ンを有しているので、それぞれのバスにアドレス演算部
61−１と61−２が接続される。また、それぞれのバスに
は、異なるIM2またはVFM1−１が接続されて、一方に接
続されるメモリがソース、もう一方に接続されるメモリ
がデイステイネーシヨンのメモリとなる。VMEバス7,IMA
GEバス８どちらに接続されるメモリがソースとなっても
良い。２つのアドレス演算部61はソースとデイステイネ
ーシヨンのメモリへ演算結果であるアドレスを供給す
る。そして、このソースアドレスに従って、画像データ
がデータ演算部62に入力され、このデイステイネーシヨ
ンアドレスに従って、デイステイネーシヨン・メモリに
演算結果が書き込まれる。アドレス演算、データ演算を
以下の表１に示す。

このモードでは、VMEバスを専有するために、本シス
テムは前述したバス拡張ボード22によりCPUと切り離さ
れる。

IMAGEバス,SERIALバス接続 VMEバス７がコントローラ20のCPU等により使用されて
いて次に示す（ａ），（ｂ）のような特殊なアドレス演
算を行う時には、VMEバス７をコントローラ側のVMEバス
７と切り離さずに、アドレス演算部を動作させることが
可能である。この場合、アドレス演算器はIMAGEバス８
とSERIALバス９に接続される。そしてVMEバス７はコン
トローラ20のCPUにより自由に使用可能になる。

（ａ）データ演算部61に入力されるデータのアドレスが
ランダムで、データ演算部62の演算出力結果のアドレス
がラスタ順次の場合 （ｂ）データ演算部61に入力されるデータのアドレスが
ラスタ順次で、データ演算部62の演算出力結果のアドレ
スがランダムである場合 以上２つの条件では、ラスタ順次でアクセスされるメ
モリをSERIALバス９に接続し、ランダム・アクセスする
メモリをIMAGEバス８に接続する。SERIALバスはデータ
・ラインのみで、アドレスを持たないが、IM2,VFM1−１
内部のアドレス発生器により、ラスタ順次の入出力を行
うことが可能である。

アドレス演算器のその他の機能 （１）アドレス演算器により、IM2からVFM1−１へ画像
転送を行うことが可能である。（VMEバス７−IMAGEバス
８接続、IMAGEバス８−SERIALバス９接続の選択可能）S
ERIALバス９による高速画像転送では、等倍，縮小（1/
4,1/16面積比）の転送しかできないが、アドレス演算器
では、任意の偏倍率で画像転送が行える。

（２）さらに、データ演算部62の補間処理により、劣化
の少ない高品質のデータ転送が行える。

（３）アドレス演算部61の演算機能によれば、 メモリ内部の画像が、１次元配列であったり、複数の
メモリボードから成るIM2や大容量メモリ５にまたがっ
ている場合においても、VFM1−１へ画像転送時に画素の
並びの配列変換を行い、モニタ上に表示することが可能
である。

（４）アドレス演算器４はアドレス演算機能と、データ
演算部62によるデータ構造の変換機能によって、面順次
構成のメモリから画素順次構成のメモリへの転送、また
は、画素順次構成のメモリから面順次構成のメモリへの
データ転送が行える。

〔発明の効果〕

以上説明したように、本発明によれば、システムバ
ス、イメージバス、そして、画像データを極めて高速に
転送するためのシリアルバスといった、夫々が互いに異
なった性質を持つ３つのバスを設け、状況に応じて選択
した適切なバスで画像データを転送し、また、シリアル
バス以外の適切なバスを、アドレス演算器より送出され
たアドレスデータの送出路として利用することにより、
処理スピードの高速化が実現でき、画像データ転送の効
率化が計られ、操作性や対話性が向上するといった効果
がある。

【図面の簡単な説明】

第１図は本発明システム構成、 第２図は画像表示器、 第３図はコントロールとの接続図、 第４図はIMの画像メモリ構成、 第５図はVFMのメモリ構成、 第６図はマルチウインドウコントローラ、 第７図は２面重畳の概念図、 第８図は画像転送、 第９図は縮小モード転送、 第10図はIMとVFM間のプログレツシブ転送、 第11図はVFMのプログレツシブ・モード、 第12図はSERIALバスとスキヤナ／プリンタ接続図、 第13図は面順次メモリ←→画素順次メモリ間の転送、 第14図はSERIAL転送時のメモリのリード／ライトを示す
図、 第15図はアドレス演算器を示す図、 １…画像表示器 ２…イメージメモリ ３…グラフイツクス発生器 ４…アドレス演算器 ５…大容量メモリ ６…高精細モニタ ７…VMEバス ８…IMAGEバス ９…SERIALバス 11…LUT＆D/A 12…カーソル発生器 13…マルチウインドウ・コントローラ 14…下地色レジスタ 16…バスセレクタ 21…CPUボード 22…バス拡張ボード 31…プライオリテイコントロールレジスタ 32…重畳コントロールデータ作成部 33…演算部 34…3tolレジスタ 35…論理演算部 37…アドレスコントローラ 38…変換コマンドレジスタ 41…スキヤナ／プリンタインタフエース 42…スキヤナ／プリンタ 61…アドレス演算部 62…データ演算部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宍塚 順一 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 石田 良弘 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭63−85984（ＪＰ，Ａ) 特開 昭62−52676（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06T 1/00 - 1/60 G09G 5/00 - 5/40

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】画像データを記憶する複数の画像メモリ
   と、画像データを表示する表示手段と、 前記複数の画像メモリに記憶された画像データを前記表
   示手段に表示するように制御する表示制御手段と、 前記複数の画像メモリの夫々、前記表示制御手段、及び
   アドレス演算器が接続され、画像データ、アドレスデー
   タ、及び制御データを転送するためのシステムバスと、 前記複数の画像メモリの夫々、前記表示制御手段、及び
   アドレス演算器が接続され、画像データ、及びアドレス
   データを同期式に転送するためのイメージバスと、 前記複数の画像メモリの夫々、前記表示制御手段、及び
   アドレス演算器が接続され、画像データ転送専用バスと
   して、画像データを同期式に高速に転送するためのシリ
   アルバスと、 前記システムバス、前記イメージバス、及び前記シリア
   ルバスの中から、画像データ転送用バスとして１つのバ
   スを選択する選択手段と、 前記アドレス演算器より前記システムバス若しくは前記
   イメージバスを介して送出されたアドレスデータに基づ
   いて、前記複数の画像メモリに記憶された画像データを
   前記選択手段により選択されたバスを介して前記表示制
   御手段に転送する転送手段と を具備したことを特徴とする画像処理システム。
2. 【請求項２】前記システムバスに接続され、前記システ
   ムバスを介して、外部コントローラと当該画像処理シス
   テムとを接続するシステムバス拡張手段を具備したこと
   を特徴とする特許請求の範囲第１項記載の画像処理シス
   テム。
3. 【請求項３】スキャナまたはプリンタを含む画像入出力
   装置と、 前記シリアルバスに前記画像入出力装置を接続するイン
   ターフェースと、 前記インターフェースを介して、前記画像入出力装置と
   前記複数の画像メモリのいずれかとで、相互に画像デー
   タを転送して入出力する画像データ入出力手段と を具備したことを特徴とする特許請求の範囲第１項記載
   の画像処理システム。
4. 【請求項４】画像データを記憶する複数の画像メモリ
   と、画像データを表示する表示手段と、 前記複数の画像メモリに記憶された画像データを前記表
   示手段に表示するように制御する表示制御手段と、 前記複数の画像メモリの夫々、及び前記表示制御手段が
   接続され、画像データを含むデータを転送するための複
   数のバスと、 前記複数のバスの中から、少なくとも１つのバスを選択
   するバス選択手段と、 前記バス選択手段により選択されたバスを介して、前記
   複数の画像メモリに記憶された画像データを前記表示制
   御手段に転送する転送手段と を有する画像処理システムであって、 前記表示制御手段が、複数の画像データを夫々記憶する
   ビデオフレームメモリ群を内部に有し、 前記転送手段が、前記複数の画像メモリに夫々記憶され
   た複数の画像データを前記ビデオフレームメモリ群に夫
   々転送し、 前記表示制御手段が、前記ビデオフレームメモリ群に夫
   々記憶された複数の画像データを重畳して表示するよう
   に制御することを特徴とする画像処理システム。
5. 【請求項５】複数の画像データの表示上の優先順位を設
   定する優先順位設定手段を有し、 前記優先順位設定手段により設定された優先順位に基づ
   いて、前記表示制御手段が、前記ビデオフレームメモリ
   群に夫々記憶された複数の画像データを重畳して表示す
   るように制御することを特徴とする特許請求の範囲第４
   項記載の画像処理システム。
6. 【請求項６】前記優先順位設定手段が、画素単位で表示
   の優先順位を設定することを特徴とする特許請求の範囲
   第５項記載の画像処理システム。
7. 【請求項７】画像データを記憶する複数の画像メモリ
   と、画像データを表示する表示手段と、 前記複数の画像メモリに記憶された画像データを前記表
   示手段に表示するように制御する表示制御手段と、 前記複数の画像メモリの夫々、及び前記表示制御手段が
   接続され、画像データを含むデータを転送するための複
   数のバスと、 前記複数のバスの中から、少なくとも１つのバスを選択
   するバス選択手段と、 前記バス選択手段により選択されたバスを介して、前記
   複数の画像メモリに記憶された画像データを前記表示制
   御手段に転送する転送手段と を有する画像処理システムであって、 前記画像メモリに記憶された画像データを複数の任意の
   領域に分割する画像データ分割手段を有し、 前記転送手段が、前記画像データ分割手段により分割さ
   れた画像データを前記表示制御手段に段階的に転送し、
   前記表示制御手段が、前記転送手段による転送の各段階
   で受け取った画像データを、逐次蓄積して表示するよう
   に制御することを特徴とする画像処理システム。
8. 【請求項８】前記画像メモリまたは前記ビデオフレーム
   メモリ内の任意の領域の書き込みを禁止する書き込み禁
   止手段を有し、 前記書き込み禁止手段により任意の領域における書き込
   みを禁止することによって、前記転送手段がメモリ容量
   の異なるメモリ間で画像データを転送することを特徴と
   する特許請求の範囲第１項または第４項記載の画像処理
   システム。
9. 【請求項９】前記画像メモリまたは前記ビデオフレーム
   メモリ内の任意の領域の書き込みを禁止する書き込み禁
   止手段を有し、 前記書き込み禁止手段により任意の領域における書き込
   みを禁止することによって、前記転送手段がメモリデー
   タ構造の異なるメモリ間で画像データを転送することを
   特徴とする特許請求の範囲第１項または第４項記載の画
   像処理システム。