JP2831372B2 - ビデオ画像用のハイブリッド符号器 - Google Patents
ビデオ画像用のハイブリッド符号器Info
- Publication number
- JP2831372B2 JP2831372B2 JP1084157A JP8415789A JP2831372B2 JP 2831372 B2 JP2831372 B2 JP 2831372B2 JP 1084157 A JP1084157 A JP 1084157A JP 8415789 A JP8415789 A JP 8415789A JP 2831372 B2 JP2831372 B2 JP 2831372B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- register
- image
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/103—Selection of coding mode or of prediction mode
- H04N19/107—Selection of coding mode or of prediction mode between spatial and temporal predictive coding, e.g. picture refresh
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、隣接するピクセルが複数の部分ブロックと
して結合されているビデオ画像を使用するビデオ画像用
のハイブリッド符号器に関する。
して結合されているビデオ画像を使用するビデオ画像用
のハイブリッド符号器に関する。
従来の技術 このようなハイブリッド符号器は、例えばUPDATED SP
ECIFICATIONS FOR THE FLEXIBLE PROTOTYPE n x 384 kb
it/s VIDEO CODEC,CCITT SGXV,Working Party XV/1,Spe
cialists Group on Coding for Visual Telephony,Docu
ment #249,July 1987から公知である。ハイブリッド符
号器はビデオデータソースからのビデオデータをわずか
な情報損失で、より小さいボットレートにより1つの信
号に符号化することができる。この過程において2つの
符号化原理が使用され(このためにハイブリッド符号器
と称される)、この2つの符号化原理とはフレーム間符
号化原理およびフレーム内符号化原理である。
ECIFICATIONS FOR THE FLEXIBLE PROTOTYPE n x 384 kb
it/s VIDEO CODEC,CCITT SGXV,Working Party XV/1,Spe
cialists Group on Coding for Visual Telephony,Docu
ment #249,July 1987から公知である。ハイブリッド符
号器はビデオデータソースからのビデオデータをわずか
な情報損失で、より小さいボットレートにより1つの信
号に符号化することができる。この過程において2つの
符号化原理が使用され(このためにハイブリッド符号器
と称される)、この2つの符号化原理とはフレーム間符
号化原理およびフレーム内符号化原理である。
フレーム間符号化原理では時間的に連続するビデオ画
像(この場合にビデオ画像とはフレーム画像およびフィ
ールド画像を称する)の間の相互関係が利用される。こ
のため符号化すべきビデオデータが予測値と比較され、
2つの信号間の信号差のみが符号化されて伝送される。
予測値が符号化すべきビデオデータと一致してくるにつ
れて、伝送すべき信号のビットレートはますます小さく
なる。フレーム内符号化原理ではビデオ画像の元の内容
が伝送され、ビットレート低減は例えば適応形量子化回
路によって達成される。
像(この場合にビデオ画像とはフレーム画像およびフィ
ールド画像を称する)の間の相互関係が利用される。こ
のため符号化すべきビデオデータが予測値と比較され、
2つの信号間の信号差のみが符号化されて伝送される。
予測値が符号化すべきビデオデータと一致してくるにつ
れて、伝送すべき信号のビットレートはますます小さく
なる。フレーム内符号化原理ではビデオ画像の元の内容
が伝送され、ビットレート低減は例えば適応形量子化回
路によって達成される。
冒頭に述べた刊行物からさらに、動き予測器により予
測値を形成することが公知である。動く画像を有するビ
デオデータにおいては連続するビデオ画像は比較可能な
画像内容を有する。2つの連続するビデオ画像の画像内
容の幾つかの部分は全く変化がなく(例えば動かない背
景の部分)、別の部分は実画像においてわずかに先行す
る画像に対してその位置が変化しており(例えば話して
いる人の口の動き)、また別の部分は先行する画像に対
して完全に新しくなっている。1つの動きにおいてシフ
トする画像部分の輝度および色内容が変化しない場合に
は、この画像部分がこれに続くビデオ画像内で生じる位
置は1つのベクトルで充分に示すことができる。このよ
うなベクトルの符号化は画像部分全体の符号化に比べて
非常にわずかな符号化データしか必要としないので、こ
の手段によりビットレートを低減することができる。
測値を形成することが公知である。動く画像を有するビ
デオデータにおいては連続するビデオ画像は比較可能な
画像内容を有する。2つの連続するビデオ画像の画像内
容の幾つかの部分は全く変化がなく(例えば動かない背
景の部分)、別の部分は実画像においてわずかに先行す
る画像に対してその位置が変化しており(例えば話して
いる人の口の動き)、また別の部分は先行する画像に対
して完全に新しくなっている。1つの動きにおいてシフ
トする画像部分の輝度および色内容が変化しない場合に
は、この画像部分がこれに続くビデオ画像内で生じる位
置は1つのベクトルで充分に示すことができる。このよ
うなベクトルの符号化は画像部分全体の符号化に比べて
非常にわずかな符号化データしか必要としないので、こ
の手段によりビットレートを低減することができる。
このために画像メモリにおいて、実ビデオ画像に先行
するビデオ画像がそのつど記憶される。1つのビデオ画
像がピクセルの連続からなるマトリクス状に形成されて
いる。各ピクセルは3つの数値により表示可能である。
第1の数値はピクセルの輝度に対する尺度である(以下
輝度値と称する)。ピクセルの第2と第3の数値は、ピ
クセルの色を表す(以下クロミナンス値と称する)。実
ビデオ画像は部分ブロックに分割されている。このため
に1つのビデオ画像の隣接するピクセルは1つの部分ブ
ロックにまとめられている。この部分ブロックは例えば
8×8ピクセルの大きさであり、ビデオ画像の平面的な
1部分を表示する。領域探索回路により、画像メモリ内
に記憶されたビデオ画像から、実部分ブロックの近傍に
位置する複数の部分ブロックが選択される。この複数の
部分ブロックは実部分画像と比較される。実部分ブロッ
クからきわめてわずかしか異ならないか、または理想的
には実部分画像を一致する部分画像が予測値として選択
される。
するビデオ画像がそのつど記憶される。1つのビデオ画
像がピクセルの連続からなるマトリクス状に形成されて
いる。各ピクセルは3つの数値により表示可能である。
第1の数値はピクセルの輝度に対する尺度である(以下
輝度値と称する)。ピクセルの第2と第3の数値は、ピ
クセルの色を表す(以下クロミナンス値と称する)。実
ビデオ画像は部分ブロックに分割されている。このため
に1つのビデオ画像の隣接するピクセルは1つの部分ブ
ロックにまとめられている。この部分ブロックは例えば
8×8ピクセルの大きさであり、ビデオ画像の平面的な
1部分を表示する。領域探索回路により、画像メモリ内
に記憶されたビデオ画像から、実部分ブロックの近傍に
位置する複数の部分ブロックが選択される。この複数の
部分ブロックは実部分画像と比較される。実部分ブロッ
クからきわめてわずかしか異ならないか、または理想的
には実部分画像を一致する部分画像が予測値として選択
される。
運動ベクトル、実部分画像と予測値として選択された
部分画像との差を伝送することは、実部分画像と選択さ
れた部分画像との間の差が小さい場合にのみ利点を有す
る。所定の画像内容において状況により、部分画像全体
と同じ画像を伝送すると有利である。そのため、インタ
ー/イントラフレーム符号化(フレーム間符号化/フレ
ーム内符号化)選択器が実部分ブロックをそのつどに最
も適切に伝送する手段を検討し、対応する信号路切換ス
イッチを動作させる。
部分画像との差を伝送することは、実部分画像と選択さ
れた部分画像との間の差が小さい場合にのみ利点を有す
る。所定の画像内容において状況により、部分画像全体
と同じ画像を伝送すると有利である。そのため、インタ
ー/イントラフレーム符号化(フレーム間符号化/フレ
ーム内符号化)選択器が実部分ブロックをそのつどに最
も適切に伝送する手段を検討し、対応する信号路切換ス
イッチを動作させる。
高い処理速度を必要とすることにより、動き予測器お
よびインター/イントラフレーム符号化選択器は相互に
使用可能な構成素子に関して並列に処理する構造を有し
ているが、このことは構造コストの上昇にはいたらな
い。
よびインター/イントラフレーム符号化選択器は相互に
使用可能な構成素子に関して並列に処理する構造を有し
ているが、このことは構造コストの上昇にはいたらな
い。
発明が解決しようとする問題点 本発明の課題は、冒頭に述べた形式のハイブリッド符
号器を簡単な構造で構成することである。
号器を簡単な構造で構成することである。
問題点を解決するための手段 この課題は本発明により、実ビデオ画像が供給される
第1の入力側と実ビデオ画像に先行する画像が供給され
る第2の入力側とを有する減算器、この減算器の出力側
が接続される絶対値形成器、この絶対値形成器の出力側
が接続される加算器から成る計算モジュールを有し、こ
の計算モジュールの出力が最小値レジスタに供給される
動き予測器が構成されており、動き予測器をインター/
イントラフレーム符号化選択器として使用する場合に前
記第2の入力側を切り換えて、この入力側に前記計算モ
ジュールの出力が低減されて供給されるように構成され
ており、動き予測器およびインター/イントラフレーム
符号化選択器は共通の計算モジュールを使用可能である
ように構成して解決される。本発明の有利な別の実施形
態は従属請求項に示されている。
第1の入力側と実ビデオ画像に先行する画像が供給され
る第2の入力側とを有する減算器、この減算器の出力側
が接続される絶対値形成器、この絶対値形成器の出力側
が接続される加算器から成る計算モジュールを有し、こ
の計算モジュールの出力が最小値レジスタに供給される
動き予測器が構成されており、動き予測器をインター/
イントラフレーム符号化選択器として使用する場合に前
記第2の入力側を切り換えて、この入力側に前記計算モ
ジュールの出力が低減されて供給されるように構成され
ており、動き予測器およびインター/イントラフレーム
符号化選択器は共通の計算モジュールを使用可能である
ように構成して解決される。本発明の有利な別の実施形
態は従属請求項に示されている。
実施例 本発明の実施例を図示し、個別の実施形態を説明す
る。
る。
動き予測器およびインター/イントラフレーム符号化
選択器は、ビデオ画像の伝送のための図示されないハイ
ブリッド符号器の部分である。動き予測器は先行するビ
デオ画像の部分ブロックから、選択すべき部分ブロック
のうちで実部分ブロック伝送に対する予測値として最も
適切とされるブロックを求める。インター/イントラフ
レーム符号化選択器は、実部分ブロック伝送に対するデ
ータを予測値として使用するために選択された部分ブロ
ックにより必要となるデータ量が、実部分ブロック伝送
に全体で必要となるデータ量よりも小さいか否かを判別
する。
選択器は、ビデオ画像の伝送のための図示されないハイ
ブリッド符号器の部分である。動き予測器は先行するビ
デオ画像の部分ブロックから、選択すべき部分ブロック
のうちで実部分ブロック伝送に対する予測値として最も
適切とされるブロックを求める。インター/イントラフ
レーム符号化選択器は、実部分ブロック伝送に対するデ
ータを予測値として使用するために選択された部分ブロ
ックにより必要となるデータ量が、実部分ブロック伝送
に全体で必要となるデータ量よりも小さいか否かを判別
する。
図1に示された動き予測器は、第1の画像メモリ1お
よび第2の画像メモリ2、計算モジュール3、最小値レ
ジスタ4から成る。計算モジュール3は減算器31、絶対
値形成器32、加算器33から成る。
よび第2の画像メモリ2、計算モジュール3、最小値レ
ジスタ4から成る。計算モジュール3は減算器31、絶対
値形成器32、加算器33から成る。
第1の画像メモリ1には実ビデオ画像を記憶し、第2
の画像メモリ2にはそのつど実ビデオ画像に先行するビ
デオ画像が記憶される。ビデオ画像のピクセルは公知の
手段により、画像を表す輝度値およびクロミナンス値の
形式でバイナリ値として記憶される。実ビデオ画像の伝
送すべき部分ブロックTは、図示されない選択回路を介
して、計算モジュール3の第1の入力側に供給される。
同様に図示されない領域探索回路を介してそのつど、第
2の画像メモリに記憶された先行するビデオ画像の部分
ブロックT′が選択され、計算モジュール3の第2の入
力側に供給される。計算モジュールの複数の入力側はそ
れぞれ減算器31の第1の入力側および第2の入力側に接
続されている。減算器31は、それぞれの部分ブロックに
対応する輝度値またはクロミナンス値の位置からそれぞ
れの値を減算する。この差の値は絶対値形成器32に供給
され、この絶対値形成器において全ての負の差の値が値
−1を乗算される。この手段により差の値から、加算器
33の入力側に供給される差の絶対値が得られる。加算器
33においてこれらの差の値は個々のピクセルに累算加算
される。個々の値のそれぞれの加算を開始する前に減算
器の内容は制御パルスにより消去される。
の画像メモリ2にはそのつど実ビデオ画像に先行するビ
デオ画像が記憶される。ビデオ画像のピクセルは公知の
手段により、画像を表す輝度値およびクロミナンス値の
形式でバイナリ値として記憶される。実ビデオ画像の伝
送すべき部分ブロックTは、図示されない選択回路を介
して、計算モジュール3の第1の入力側に供給される。
同様に図示されない領域探索回路を介してそのつど、第
2の画像メモリに記憶された先行するビデオ画像の部分
ブロックT′が選択され、計算モジュール3の第2の入
力側に供給される。計算モジュールの複数の入力側はそ
れぞれ減算器31の第1の入力側および第2の入力側に接
続されている。減算器31は、それぞれの部分ブロックに
対応する輝度値またはクロミナンス値の位置からそれぞ
れの値を減算する。この差の値は絶対値形成器32に供給
され、この絶対値形成器において全ての負の差の値が値
−1を乗算される。この手段により差の値から、加算器
33の入力側に供給される差の絶対値が得られる。加算器
33においてこれらの差の値は個々のピクセルに累算加算
される。個々の値のそれぞれの加算を開始する前に減算
器の内容は制御パルスにより消去される。
加算器33の出力値は最小値レジスタ4に供給される。
新たな実部分ブロックが選択されると、同時に最小値レ
ジスタの内容は記憶可能な最大の値にセットされる。論
理回路により、最小値レジスタに供給されたそれぞれの
値は最小値レジスタ4内にすでに記憶された値と比較さ
れる。新たな値はすでに記憶された値よりも小さい場合
にはこの新たな値が記憶され、大きい場合には変更され
ない。新たな値が記憶されるごとに、制御パルスが論理
回路により発生され、領域探索回路へ供給される。この
制御パルスにより、先行するビデオ画像のちょうど選択
された部分ブロックに対して形成された、運動ベクトル
に対応するアドレスが、図示されないベクトルレジスタ
に記憶される。この手段により、第2の画像メモリ2に
より選択された部分ブロックのうち、累算加算された差
の絶対値に対して実部分ブロックに最も近似する部分ブ
ロックがサーチされる。これにより、すべての選択され
た部分ブロックを一巡した後、最適な動きベクトルがベ
クトルレジスタに格納される。同時に最小値レジスタ内
にある差の値の和は、実部分ブロック伝送のために予測
値として使用するように選択された部分ブロックにより
必要とされる伝送コードの長さの尺度である。この値の
計算は同時にインター/イントラフレーム符号化選択の
構成部分である。
新たな実部分ブロックが選択されると、同時に最小値レ
ジスタの内容は記憶可能な最大の値にセットされる。論
理回路により、最小値レジスタに供給されたそれぞれの
値は最小値レジスタ4内にすでに記憶された値と比較さ
れる。新たな値はすでに記憶された値よりも小さい場合
にはこの新たな値が記憶され、大きい場合には変更され
ない。新たな値が記憶されるごとに、制御パルスが論理
回路により発生され、領域探索回路へ供給される。この
制御パルスにより、先行するビデオ画像のちょうど選択
された部分ブロックに対して形成された、運動ベクトル
に対応するアドレスが、図示されないベクトルレジスタ
に記憶される。この手段により、第2の画像メモリ2に
より選択された部分ブロックのうち、累算加算された差
の絶対値に対して実部分ブロックに最も近似する部分ブ
ロックがサーチされる。これにより、すべての選択され
た部分ブロックを一巡した後、最適な動きベクトルがベ
クトルレジスタに格納される。同時に最小値レジスタ内
にある差の値の和は、実部分ブロック伝送のために予測
値として使用するように選択された部分ブロックにより
必要とされる伝送コードの長さの尺度である。この値の
計算は同時にインター/イントラフレーム符号化選択の
構成部分である。
図2には、第2の計算モジュール3′により構成され
たインター/イントラフレーム符号化選択器が示されて
いる。第2の計算モジュール3′は、動き予測器に使用
される第1の計算モジュール3の構成と同じである。ゆ
えに第2の計算モジュールも減算器31′、絶対値形成器
32′、加算器33′から成る。さらにインター/イントラ
フレーム符号化選択器は、画像メモリ1、最小値レジス
タ4、平均値レジスタ5、特性曲線選択器6、レジスタ
7から成る。実ビデオ画像の部分画像Tは、動き予測器
において計算モジュール3′の第1の入力側に供給され
るのと同様に供給される。計算モジュール3′の出力側
は平均値レジスタ5に接続されている。最小値レジスタ
4は前述の動き予測器の最小値レジスタである。
たインター/イントラフレーム符号化選択器が示されて
いる。第2の計算モジュール3′は、動き予測器に使用
される第1の計算モジュール3の構成と同じである。ゆ
えに第2の計算モジュールも減算器31′、絶対値形成器
32′、加算器33′から成る。さらにインター/イントラ
フレーム符号化選択器は、画像メモリ1、最小値レジス
タ4、平均値レジスタ5、特性曲線選択器6、レジスタ
7から成る。実ビデオ画像の部分画像Tは、動き予測器
において計算モジュール3′の第1の入力側に供給され
るのと同様に供給される。計算モジュール3′の出力側
は平均値レジスタ5に接続されている。最小値レジスタ
4は前述の動き予測器の最小値レジスタである。
平均値レジスタ5および最小値レジスタ4の複数の出
力側は、特性曲線選択器6の複数の入力側に接続されて
いる。特性曲線選択器6はこの実施例ではPROMとして構
成されている。最小値レジスタ4および平均値レジスタ
5の出力値はアドレス入力側に供給されるが、この出力
値に依存して、唯一のビットが信号出力側S1に供給され
る。このビットにより公知の手段でハイブリッド符号器
の信号路切換スイッチが、フレーム内符号化またはフレ
ーム間符号化に対応して切り換えられる。
力側は、特性曲線選択器6の複数の入力側に接続されて
いる。特性曲線選択器6はこの実施例ではPROMとして構
成されている。最小値レジスタ4および平均値レジスタ
5の出力値はアドレス入力側に供給されるが、この出力
値に依存して、唯一のビットが信号出力側S1に供給され
る。このビットにより公知の手段でハイブリッド符号器
の信号路切換スイッチが、フレーム内符号化またはフレ
ーム間符号化に対応して切り換えられる。
計算モジュール3′の出力側はさらにレジスタ7の入
力側に供給される。レジスタ7は計算モジュール3の第
2の入力側に、減算器31の第2の入力側の値がレジスタ
7内に一時記憶された値の64分の1に割算されるように
接続される。レジスタ7は異なる入力側C1を有し、この
入力側を介して制御信号S2によりレジスタ7の内容を零
にセットすることができる。この制御信号は図示しない
制御回路により形成される。
力側に供給される。レジスタ7は計算モジュール3の第
2の入力側に、減算器31の第2の入力側の値がレジスタ
7内に一時記憶された値の64分の1に割算されるように
接続される。レジスタ7は異なる入力側C1を有し、この
入力側を介して制御信号S2によりレジスタ7の内容を零
にセットすることができる。この制御信号は図示しない
制御回路により形成される。
実部分ブロック全体の伝送に対するコストを計算する
場合に、実部分ブロックの平均値が計算され、その後実
部分ブロックと、ピクセルが全ての計算された平均値を
有する部分ブロックとの間の差の値が求められ、累算加
算される。有利には、この計算に対して減算器31′、絶
対値形成器32′、加算器33′から構成される計算モジュ
ール3′が使用される。このために計算モジュール3′
により第1の計算ステップにて実部分ブロックの平均値
が求められ、第2の計算ステップにて実部分ブロックと
平均値との間の差の値が形成される。
場合に、実部分ブロックの平均値が計算され、その後実
部分ブロックと、ピクセルが全ての計算された平均値を
有する部分ブロックとの間の差の値が求められ、累算加
算される。有利には、この計算に対して減算器31′、絶
対値形成器32′、加算器33′から構成される計算モジュ
ール3′が使用される。このために計算モジュール3′
により第1の計算ステップにて実部分ブロックの平均値
が求められ、第2の計算ステップにて実部分ブロックと
平均値との間の差の値が形成される。
部分ブロックの平均値の計算に対して、まず部分ブロ
ックのピクセルのすべての輝度値またはクロミナンス値
を累算加算しなければならない。しかし実部分ブロック
はまず減算器31′に供給されるので、まず制御信号S2に
よりレジスタ7の内容が零にセットされる。これにより
減算器31′の第2の入力側に値零が存在する。この手段
により減算器31′のピクセルの値は、実部分ブロックの
各ピクセルから値零を減算されるだけなので、その値を
変更することなく送出される。ピクセルの全ての値が正
の符号を有するので、これらの値は絶対値形成器32′へ
変更なく送出される。この手段により加算器33′の出力
側に、実部分ブロックの個々のすべてのピクセルの累算
加算された値が存在する。この値はレジスタ7へ供給さ
れ、そこで64分の1に割算される。64という数はこの場
合に1つの部分ブロックのピクセルの数に対応し、その
ためこの手段により1つの部分ブロックの算術平均値が
形成される。64での割算はこの実施例においてはレジス
タ7の出力側の配線により実現され、このレジスタ7の
最下位の8つの出力側は開放されている。第9のビット
の出力側は減算器31′の第1のビットの入力側となり、
第10のビットを有する出力側は減算器31′の第2のビッ
トを有する入力側に接続される。
ックのピクセルのすべての輝度値またはクロミナンス値
を累算加算しなければならない。しかし実部分ブロック
はまず減算器31′に供給されるので、まず制御信号S2に
よりレジスタ7の内容が零にセットされる。これにより
減算器31′の第2の入力側に値零が存在する。この手段
により減算器31′のピクセルの値は、実部分ブロックの
各ピクセルから値零を減算されるだけなので、その値を
変更することなく送出される。ピクセルの全ての値が正
の符号を有するので、これらの値は絶対値形成器32′へ
変更なく送出される。この手段により加算器33′の出力
側に、実部分ブロックの個々のすべてのピクセルの累算
加算された値が存在する。この値はレジスタ7へ供給さ
れ、そこで64分の1に割算される。64という数はこの場
合に1つの部分ブロックのピクセルの数に対応し、その
ためこの手段により1つの部分ブロックの算術平均値が
形成される。64での割算はこの実施例においてはレジス
タ7の出力側の配線により実現され、このレジスタ7の
最下位の8つの出力側は開放されている。第9のビット
の出力側は減算器31′の第1のビットの入力側となり、
第10のビットを有する出力側は減算器31′の第2のビッ
トを有する入力側に接続される。
この手段により第2の計算ステップにおいて減算器の
第2の入力側に実部分ブロックの平均値が存在する。減
算器31′は実部分ブロックと実部分ブロックの算術平均
値との間の差を計算する。この値から再び絶対値が形成
され、加算器33′内で累算加算される。この計算の結果
は平均値メモリ5に供給される。最小値メモリ4および
平均値メモリ5に記憶されたデータに則して特性曲線選
択器6は公知の手段により、運動ベクトルの伝送が有利
かまたは部分ブロック全体の伝送が有利かを選択する。
第2の入力側に実部分ブロックの平均値が存在する。減
算器31′は実部分ブロックと実部分ブロックの算術平均
値との間の差を計算する。この値から再び絶対値が形成
され、加算器33′内で累算加算される。この計算の結果
は平均値メモリ5に供給される。最小値メモリ4および
平均値メモリ5に記憶されたデータに則して特性曲線選
択器6は公知の手段により、運動ベクトルの伝送が有利
かまたは部分ブロック全体の伝送が有利かを選択する。
フレーム内画像値を2つの計算ステップにおいて計算
することにより、部分ブロックの平均値計算のための付
加的な加算器を使用しないですませることができる。こ
のことは加算器が高い処理速度を有するように並列的な
処理ユニットとして構成されていなければならないた
め、相当の節約になる。特に有利には、フレーム内画像
値のために、動き予測器に対して使用される計算モジュ
ールと同じ計算モジュールを使用することができる。こ
のことにより、一方では計算モジュールに対する開発コ
ストが節約され、他方では計算モジュールを集積回路と
して構成した場合に経済的に有利である。それぞれの場
合に、2つの異なる集積回路を製造することに比べて、
同じ集積回路を2倍の量で製造すればよいのでコスト的
に有利である。
することにより、部分ブロックの平均値計算のための付
加的な加算器を使用しないですませることができる。こ
のことは加算器が高い処理速度を有するように並列的な
処理ユニットとして構成されていなければならないた
め、相当の節約になる。特に有利には、フレーム内画像
値のために、動き予測器に対して使用される計算モジュ
ールと同じ計算モジュールを使用することができる。こ
のことにより、一方では計算モジュールに対する開発コ
ストが節約され、他方では計算モジュールを集積回路と
して構成した場合に経済的に有利である。それぞれの場
合に、2つの異なる集積回路を製造することに比べて、
同じ集積回路を2倍の量で製造すればよいのでコスト的
に有利である。
図3においては特に有利な本発明の実施例が示されて
いる。図3には概略的に動き予測器およびインター/イ
ントラフレーム符号化選択器を唯一の計算モジュールに
より組み合わせた構成が示されている。図1および図2
に対してその機能が同じ構造ユニットは同じ参照番号で
示されている。この実施例では、第1の画像メモリ1、
第2の画像メモリ2、計算モジュール3、最小値レジス
タ4、平均値レジスタ5、特性曲線選択器6、レジスタ
7、マルチプレクサ8から成る。計算モジュールの第1
の入力側は図示されない制御回路を介して第1の画像メ
モリ1に接続されている。計算モジュール3の出力側は
最小値メモリ4および平均値メモリ5の入力側に接続さ
れている。図示されない制御回路の制御命令により計算
モジュール3の出力値は、選択的に最小値レジスタ4か
または平均値レジスタ5に記憶される。最小値レジスタ
4および平均値レジスタ5の出力値は、特性曲線選択器
6の入力側に接続される。計算モジュール3の出力側は
さらにレジスタ7の入力側に接続され、このレジスタの
出力側はマルチプレクサ8の第2の入力側Bに接続され
ている。マルチプレクサ8の第1の入力側Aは、図示さ
れない領域探索回路を介して第2の画像メモリ2に接続
されている。マルチプレクサの出力側は、計算モジュー
ル3の出力側に接続されている。図示されない制御回路
の制御パルスS3により、入力側Aまたは入力側Bは選択
的にマルチプレクサの出力側に接続される。
いる。図3には概略的に動き予測器およびインター/イ
ントラフレーム符号化選択器を唯一の計算モジュールに
より組み合わせた構成が示されている。図1および図2
に対してその機能が同じ構造ユニットは同じ参照番号で
示されている。この実施例では、第1の画像メモリ1、
第2の画像メモリ2、計算モジュール3、最小値レジス
タ4、平均値レジスタ5、特性曲線選択器6、レジスタ
7、マルチプレクサ8から成る。計算モジュールの第1
の入力側は図示されない制御回路を介して第1の画像メ
モリ1に接続されている。計算モジュール3の出力側は
最小値メモリ4および平均値メモリ5の入力側に接続さ
れている。図示されない制御回路の制御命令により計算
モジュール3の出力値は、選択的に最小値レジスタ4か
または平均値レジスタ5に記憶される。最小値レジスタ
4および平均値レジスタ5の出力値は、特性曲線選択器
6の入力側に接続される。計算モジュール3の出力側は
さらにレジスタ7の入力側に接続され、このレジスタの
出力側はマルチプレクサ8の第2の入力側Bに接続され
ている。マルチプレクサ8の第1の入力側Aは、図示さ
れない領域探索回路を介して第2の画像メモリ2に接続
されている。マルチプレクサの出力側は、計算モジュー
ル3の出力側に接続されている。図示されない制御回路
の制御パルスS3により、入力側Aまたは入力側Bは選択
的にマルチプレクサの出力側に接続される。
図示されない制御回路により形成された制御パルスに
応じて、図示の回路装置は、動き予測器として、または
インター/イントラフレーム符号化選択器として選択的
に動作する。マルチプレクサの入力側Aの制御パルスS2
がマルチプレクサ8の出力側に接続された場合には、こ
の回路は完全に図1に示された動き予測器に対応する。
制御信号S2によりマルチプレクサの入力側Bに対してマ
ルチプレクサ8の出力側が接続された場合には、図3に
示された回路は完全に、図2に示されたインター/イン
トラフレーム符号化選択器に対応する。この手段により
図示の実施例を時間多重動作時に選択的に、動き予測器
として動作させてもよいし、またインター/イントラフ
レーム符号化選択器として動作させてもよく、その場合
に唯一の計算モジュール3が必要なだけである。このこ
とは、計算モジュール3の複雑な構造による開発コスト
およびハイブリッド符号器の全体のコストが大きいの
で、特に有利である。
応じて、図示の回路装置は、動き予測器として、または
インター/イントラフレーム符号化選択器として選択的
に動作する。マルチプレクサの入力側Aの制御パルスS2
がマルチプレクサ8の出力側に接続された場合には、こ
の回路は完全に図1に示された動き予測器に対応する。
制御信号S2によりマルチプレクサの入力側Bに対してマ
ルチプレクサ8の出力側が接続された場合には、図3に
示された回路は完全に、図2に示されたインター/イン
トラフレーム符号化選択器に対応する。この手段により
図示の実施例を時間多重動作時に選択的に、動き予測器
として動作させてもよいし、またインター/イントラフ
レーム符号化選択器として動作させてもよく、その場合
に唯一の計算モジュール3が必要なだけである。このこ
とは、計算モジュール3の複雑な構造による開発コスト
およびハイブリッド符号器の全体のコストが大きいの
で、特に有利である。
発明の効果 本発明によれば、動き予測器およびインター/イント
ラフレーム符号化選択器において1つの共通な計算モジ
ュールを使用しているので、コストが著しく低減される
という利点が得られる。
ラフレーム符号化選択器において1つの共通な計算モジ
ュールを使用しているので、コストが著しく低減される
という利点が得られる。
本発明の適用領域は例えば、テレビジョン電話装置に
対するハイブリッド符号器である。
対するハイブリッド符号器である。
図1は動き予測器のブロック線図、図2はインター/イ
ントラフレーム符号化選択器のブロック線図、図3は動
き予測器およびインター/イントラフレーム符号化選択
器を組み合わせた実施例のブロック線図である。 1、2…画像メモリ、3、3′…計算モジュール、4…
最小値レジスタ、5…平均値レジスタ、6…特性曲線選
択器、7…レジスタ、8…マルチプレクサ、31,31′…
減算器、32、32′…絶対値形成器、33、33′…加算器
ントラフレーム符号化選択器のブロック線図、図3は動
き予測器およびインター/イントラフレーム符号化選択
器を組み合わせた実施例のブロック線図である。 1、2…画像メモリ、3、3′…計算モジュール、4…
最小値レジスタ、5…平均値レジスタ、6…特性曲線選
択器、7…レジスタ、8…マルチプレクサ、31,31′…
減算器、32、32′…絶対値形成器、33、33′…加算器
Claims (6)
- 【請求項1】隣接するピクセルが複数の部分ブロックと
して結合されているビデオ画像を使用するビデオ画像用
のハイブリッド符号器において、 実ビデオ画像が供給される第1の入力側と実ビデオ画像
に先行する画像が供給される第2の入力側とを有する減
算器(31、31′)、該減算器の出力側が接続される絶対
値形成器(32、32′)、該絶対値形成器の出力側が接続
される加算器(33、33′)から成る計算モジュール
(3、3′)を有し、該計算モジュールの出力が最小値
レジスタに供給される動き予測器が構成されており、 該動き予測器をインター/イントラフレーム符号化選択
器として使用する場合に前記第2の入力側を切り換え
て、該入力側に前記計算モジュールの出力が低減されて
供給されるように構成されており、 動き予測器およびインター/イントラフレーム符号化選
択器は共通の計算モジュールを使用可能である、ことを
特徴とするビデオ画像用のハイブリッド符号器。 - 【請求項2】前記計算モジュール(3)は減算器(31)
を有し、該減算器の出力側は絶対値形成器(32)を介し
て加算器(33)へ接続され、減算器(31)の第1の入力
側に実ビデオ画像の部分ブロックが供給される、請求項
1に記載のハイブリッド符号器。 - 【請求項3】前記減算器(3)の第2の入力側はマルチ
プレクサ(8)の出力側に接続され、該マルチプレクサ
の第1の入力側(A)は画像メモリに接続され、該画像
メモリにおいて先行するビデオ画像の複数の部分ブロッ
クが記憶され、前記マルチプレクサの第2の入力側
(B)はレジスタ(7)に接続され、該レジスタの入力
側は前記計算モジュール(3)の出力側に接続されてい
る、請求項1または2に記載の回路装置。 - 【請求項4】マルチプレクサ(8)の出力値またはレジ
スタ(7)の内容は制御コマンドにより零にセットされ
る、請求項3に記載の回路装置。 - 【請求項5】レジスタ(7)の出力値は所定の係数によ
りレジスタの入力値に対して低減可能である、請求項4
に記載の回路装置。 - 【請求項6】前記係数は第1の部分ブロック(T)のピ
クセルの数の逆数に対応する、請求項5に記載の回路装
置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3811535.2 | 1988-04-06 | ||
DE3811535A DE3811535A1 (de) | 1988-04-06 | 1988-04-06 | Hybrid-codierer fuer videosignale |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0229088A JPH0229088A (ja) | 1990-01-31 |
JP2831372B2 true JP2831372B2 (ja) | 1998-12-02 |
Family
ID=6351482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1084157A Expired - Lifetime JP2831372B2 (ja) | 1988-04-06 | 1989-04-04 | ビデオ画像用のハイブリッド符号器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4947248A (ja) |
EP (1) | EP0336509B1 (ja) |
JP (1) | JP2831372B2 (ja) |
DE (2) | DE3811535A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5047850A (en) * | 1989-03-03 | 1991-09-10 | Matsushita Electric Industrial Co., Ltd. | Detector for detecting vector indicating motion of image |
FR2644914B1 (fr) * | 1989-03-24 | 1991-05-31 | Labo Electronique Physique | Dispositif d'estimation de mouvement dans des images de television |
GB8909498D0 (en) * | 1989-04-26 | 1989-06-14 | British Telecomm | Motion estimator |
JPH0385884A (ja) * | 1989-08-29 | 1991-04-11 | Sony Corp | 画像の動き検出回路 |
US5644660A (en) * | 1992-04-09 | 1997-07-01 | Picturetel Corporation | Method and apparatus for efficiently transmitting forced updates in a moving picture codec |
US5387938A (en) * | 1992-10-08 | 1995-02-07 | Matsushita Electric Industrial Co., Ltd. | Adaptive interframe/intraframe block coding method and apparatus |
US5592226A (en) * | 1994-01-26 | 1997-01-07 | Btg Usa Inc. | Method and apparatus for video data compression using temporally adaptive motion interpolation |
US5486863A (en) * | 1994-04-29 | 1996-01-23 | Motorola, Inc. | Method for determining whether to intra code a video block |
US7949047B2 (en) | 2003-03-17 | 2011-05-24 | Qualcomm Incorporated | System and method for partial intraframe encoding for wireless multimedia transmission |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4442454A (en) * | 1982-11-15 | 1984-04-10 | Eastman Kodak Company | Image processing method using a block overlap transformation procedure |
JPS61114677A (ja) * | 1984-11-09 | 1986-06-02 | Nec Corp | 動画像信号の適応予測符号化復号化方式及びその装置 |
DE3678029D1 (de) * | 1985-04-17 | 1991-04-18 | Siemens Ag | Verfahren zur bilddatenreduktion fuer digitale fernsehsignale. |
DE3629472A1 (de) * | 1986-08-29 | 1988-03-03 | Licentia Gmbh | Verfahren zur bewegungskompensierten bild-zu-bild-praediktionscodierung |
JPH082106B2 (ja) * | 1986-11-10 | 1996-01-10 | 国際電信電話株式会社 | 動画像信号のハイブリツド符号化方式 |
SE457402B (sv) * | 1987-02-20 | 1988-12-19 | Harald Brusewitz | Foerfarande och anordning foer kodning och avkodning av bildinformation |
-
1988
- 1988-04-06 DE DE3811535A patent/DE3811535A1/de not_active Withdrawn
-
1989
- 1989-03-31 EP EP89200828A patent/EP0336509B1/de not_active Expired - Lifetime
- 1989-03-31 DE DE89200828T patent/DE58905725D1/de not_active Expired - Fee Related
- 1989-04-04 JP JP1084157A patent/JP2831372B2/ja not_active Expired - Lifetime
- 1989-04-05 US US07/333,485 patent/US4947248A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3811535A1 (de) | 1989-10-19 |
EP0336509A3 (en) | 1990-03-07 |
JPH0229088A (ja) | 1990-01-31 |
DE58905725D1 (de) | 1993-11-04 |
US4947248A (en) | 1990-08-07 |
EP0336509B1 (de) | 1993-09-29 |
EP0336509A2 (de) | 1989-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05137131A (ja) | フレーム間動き予測方法 | |
JPH1169345A (ja) | フレーム間予測動画像符号化装置及び復号装置並びにフレーム間予測動画像符号化方法及び復号方法 | |
US4202011A (en) | Television signal coder | |
JPH03190482A (ja) | 動画像符号化装置 | |
JP2866222B2 (ja) | 動き補償予測方式 | |
JP2831372B2 (ja) | ビデオ画像用のハイブリッド符号器 | |
JP3210082B2 (ja) | 符号化装置及びその方法 | |
JPH1093975A (ja) | 動画像符号化装置における動き補償フレーム間予測方法 | |
JP3426668B2 (ja) | 動画像符号化方法 | |
JP3589480B2 (ja) | 映像信号符号化方式 | |
JP2743434B2 (ja) | 動き補償フレーム間予測符号化回路 | |
JPH0775111A (ja) | デジタル信号符号化装置 | |
JPH05211648A (ja) | フィルタ回路 | |
US5940131A (en) | Method and apparatus for coding moving pictures | |
JP3589481B2 (ja) | 映像信号符号化方式 | |
US6668087B1 (en) | Filter arithmetic device | |
JPH06319131A (ja) | ビデオデコーダ | |
JP2923875B2 (ja) | 動画像符号化装置 | |
JP2608909B2 (ja) | 動画像の予測符号化方式 | |
JPH01265684A (ja) | 動き補償フレーム間予測符号化および復号化装置 | |
JP4557440B2 (ja) | 画像処理装置及び画像符号化装置及び画像復号装置 | |
JP2825821B2 (ja) | 動画像符号化処理方法 | |
JPH11122619A (ja) | 動画像符号化および復号化方法 | |
JPH0662391A (ja) | 動画像予測符号化方法 | |
JP3744018B2 (ja) | ブロック画像シフト装置及び画像復号器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |