JP2829994B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2829994B2 JP2829994B2 JP63295027A JP29502788A JP2829994B2 JP 2829994 B2 JP2829994 B2 JP 2829994B2 JP 63295027 A JP63295027 A JP 63295027A JP 29502788 A JP29502788 A JP 29502788A JP 2829994 B2 JP2829994 B2 JP 2829994B2
- Authority
- JP
- Japan
- Prior art keywords
- pull
- resistor
- bonding pad
- bonding
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特にプルアップ抵抗
又はプルダウン抵抗をオプションで外部導出端子に接続
することができる半導体集積回路に関する。
又はプルダウン抵抗をオプションで外部導出端子に接続
することができる半導体集積回路に関する。
第3図と第4図に従来のプルアップ抵抗又はプルダウ
ン抵抗の内蔵を選択する一従来例を示す。
ン抵抗の内蔵を選択する一従来例を示す。
第3図はプルアップ抵抗の内蔵を選択する回路図であ
る。第4図は第3図を実施するための簡単なレイアウト
図である。第4図においてボンディングパッド4−1は
第3図の端子3−1でありボンディングパッド4−1か
らのびているアルミニウム配線4−2は第3図のインバ
ータ3−2のゲートにつながっている。アルミ配線4−
3は第3図のプルアップ抵抗3−3につながっている。
第3図において点線をつなぐことによってプルアップ抵
抗の内蔵を選択したことになり、これはデバイス的には
第4図において斜線部のアルミ配線4−4をつなぐこと
によりプルアップ抵抗の内蔵を選択したことになる。
る。第4図は第3図を実施するための簡単なレイアウト
図である。第4図においてボンディングパッド4−1は
第3図の端子3−1でありボンディングパッド4−1か
らのびているアルミニウム配線4−2は第3図のインバ
ータ3−2のゲートにつながっている。アルミ配線4−
3は第3図のプルアップ抵抗3−3につながっている。
第3図において点線をつなぐことによってプルアップ抵
抗の内蔵を選択したことになり、これはデバイス的には
第4図において斜線部のアルミ配線4−4をつなぐこと
によりプルアップ抵抗の内蔵を選択したことになる。
上述した従来の半導体集積回路は拡散工程のアルミ配
線にてプルアップ抵抗又はプルダウン抵抗の内蔵を選択
することができるようになっているので、プルアップ抵
抗又はプルダウン抵抗の内蔵の選択を変更するたびにア
ルミマスクを作らなくてはならず、製品ができ上がるま
で時間が長くなるという欠点がある。
線にてプルアップ抵抗又はプルダウン抵抗の内蔵を選択
することができるようになっているので、プルアップ抵
抗又はプルダウン抵抗の内蔵の選択を変更するたびにア
ルミマスクを作らなくてはならず、製品ができ上がるま
で時間が長くなるという欠点がある。
本発明による半導体集積回路は、プルアップ抵抗又は
プルダウン抵抗の内蔵を選択することができる半導体集
積回路において、プルアップ抵抗又はプルダウン抵抗を
介して電源端子にのみ接続された第1のボンディングパ
ッドと、信号入力用又は信号出力用の第2のボンディン
グパッドとを有し、これら第1及び第2のボンディング
パッドが近接配置されていることを特徴とする。
プルダウン抵抗の内蔵を選択することができる半導体集
積回路において、プルアップ抵抗又はプルダウン抵抗を
介して電源端子にのみ接続された第1のボンディングパ
ッドと、信号入力用又は信号出力用の第2のボンディン
グパッドとを有し、これら第1及び第2のボンディング
パッドが近接配置されていることを特徴とする。
したがって、第2のパッドに接続されるべき外部リー
ドに第1のパッドもワイヤで接続すれば、プルアップ又
はプルダウン抵抗付の端子とすることができる。
ドに第1のパッドもワイヤで接続すれば、プルアップ又
はプルダウン抵抗付の端子とすることができる。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成図である。ボンディ
ングパッド1−1はインバータ1−2につながってい
る。ボンディングパッド1−3はプルアップ抵抗1−4
につながっている。ボンディングパッド1−1はリード
フレーム1−5とボンディングワイヤ1−6でつながっ
ている。プルアップ抵抗1−4を内蔵する場合は、ボン
ディングパッド1−3とリードフレーム1−5をボンデ
ィングワイヤ1−7でつなげばよい。内蔵しない場合
は、ボンディングパッド1−3とリードフレーム1−5
をボンディングワイヤ1−7でつながないようにすれば
よい。ワイヤ1−7を設けるか否かは所謂ワイヤボンデ
ィング工程で選択でき、製品完成を遅くすることはな
い。
ングパッド1−1はインバータ1−2につながってい
る。ボンディングパッド1−3はプルアップ抵抗1−4
につながっている。ボンディングパッド1−1はリード
フレーム1−5とボンディングワイヤ1−6でつながっ
ている。プルアップ抵抗1−4を内蔵する場合は、ボン
ディングパッド1−3とリードフレーム1−5をボンデ
ィングワイヤ1−7でつなげばよい。内蔵しない場合
は、ボンディングパッド1−3とリードフレーム1−5
をボンディングワイヤ1−7でつながないようにすれば
よい。ワイヤ1−7を設けるか否かは所謂ワイヤボンデ
ィング工程で選択でき、製品完成を遅くすることはな
い。
第2図は本発明の他の実施例の構成図である。ボンデ
ィングパッド2−1,2−3,2−5とインバータ2−2、プ
ルアップ抵抗2−4,2−6とは実施例1と同じつながり
になっている。さらにボンディングパッド2−1とリー
ドフレーム2−7とはボンディングワイヤ2−8でつな
がっている。ボンディングパッド2−3、又はボンディ
ングパッド2−5もしくは両パッドをボンディングワイ
ヤ2−9又はボンディングワイヤ2−10でリードフレー
ム2−7につなげることにより抵抗値の異なるプルアッ
プ抵抗を内蔵することができる。
ィングパッド2−1,2−3,2−5とインバータ2−2、プ
ルアップ抵抗2−4,2−6とは実施例1と同じつながり
になっている。さらにボンディングパッド2−1とリー
ドフレーム2−7とはボンディングワイヤ2−8でつな
がっている。ボンディングパッド2−3、又はボンディ
ングパッド2−5もしくは両パッドをボンディングワイ
ヤ2−9又はボンディングワイヤ2−10でリードフレー
ム2−7につなげることにより抵抗値の異なるプルアッ
プ抵抗を内蔵することができる。
なお、上述した実施例に限定されず、プルダウン抵抗
についても同様に実施できる。また、パッド1−1,2−
1は入力端子に限らず、出力端子でも、入出力端子でも
よい。
についても同様に実施できる。また、パッド1−1,2−
1は入力端子に限らず、出力端子でも、入出力端子でも
よい。
以上説明したように本発明はプルアップ抵抗又はプル
ダウン抵抗のついたボンディングパッドを設けることに
よりボンディング工程にてプルアップ抵抗又はプルダウ
ン抵抗の内蔵を選択することができ製品ができあがるま
で時間が短くできる効果がある。
ダウン抵抗のついたボンディングパッドを設けることに
よりボンディング工程にてプルアップ抵抗又はプルダウ
ン抵抗の内蔵を選択することができ製品ができあがるま
で時間が短くできる効果がある。
第1図は本発明の一実施例の構成図、第2図は本発明の
他の実施例の構成図、第3図は一従来例の回路図、第4
図は第3図の簡単なレイアウト図である。 1−1,1−3,2−1,2−3,2−5,4−1……ボンディングパ
ッド、1−2,2−2,3−2……インバータ、1−4,2−4,2
−6,3−3……プルアップ抵抗、1−5,2−7……リード
フレーム、1−6,1−7,2−8,2−9,2−10……ボンディン
グワイヤ、3−1……端子、4−2,4−3……アルミ配
線、4−4……選択切り換えアルミ配線。
他の実施例の構成図、第3図は一従来例の回路図、第4
図は第3図の簡単なレイアウト図である。 1−1,1−3,2−1,2−3,2−5,4−1……ボンディングパ
ッド、1−2,2−2,3−2……インバータ、1−4,2−4,2
−6,3−3……プルアップ抵抗、1−5,2−7……リード
フレーム、1−6,1−7,2−8,2−9,2−10……ボンディン
グワイヤ、3−1……端子、4−2,4−3……アルミ配
線、4−4……選択切り換えアルミ配線。
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/822 H01L 27/04
Claims (3)
- 【請求項1】プルアップ抵抗又はプルダウン抵抗の内蔵
を選択することができる半導体集積回路において、プル
アップ抵抗又はプルダウン抵抗に接続された第1のボン
ディングパッドと、信号入力用又は信号出力用の第2の
ボンディングパッドと、前記第1及び第2のボンディン
グパッドに近接配置されたリードフレームと、前記リー
ドフレームと前記第2のボンディングパッドとを接続す
るボンディングワイヤとを有し、前記リードフレームと
前記第1のボンディングパッドとを接続することにより
前記第1及び第2のボンディングパッドとを相互に接続
可能としたことを特徴とする半導体集積回路。 - 【請求項2】前記プルアップ抵抗又はプルダウン抵抗と
は抵抗値の異なる他のプルアップ抵抗又はプルダウン抵
抗に接続された第3のボンディングパッドをさらに有
し、前記第3のボンディングパッドは前記リードフレー
ムに近接配置されており、前記リードフレームと前記第
1及び第3のボンディングパッドの少なくとも一方とを
接続することにより前記第1のボンディングパッドと前
記第2及び第3のボンディングパッドの少なくとも一方
とを相互に接続可能としたことを特徴とする請求項1記
載の半導体集積回路。 - 【請求項3】プルアップ抵抗又はプルダウン抵抗に接続
された第1のボンディングパッドと、前記第1のボンデ
ィングパッドに近接配置された信号入力用又は信号出力
用の第2のボンディングパッドと、リードフレームと、
前記リードフレームと前記第1のボンディングパッドと
を接続する第1のボンディングワイヤと、前記リードフ
レームと前記第2のボンディングパッドとを接続する第
2のボンディングワイヤとを有し、これによって前記第
2のボンディングパッドが前記プルアップ抵抗又はプル
ダウン抵抗に接続されていることを特徴とする半導体集
積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63295027A JP2829994B2 (ja) | 1988-11-21 | 1988-11-21 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63295027A JP2829994B2 (ja) | 1988-11-21 | 1988-11-21 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02140964A JPH02140964A (ja) | 1990-05-30 |
JP2829994B2 true JP2829994B2 (ja) | 1998-12-02 |
Family
ID=17815376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63295027A Expired - Lifetime JP2829994B2 (ja) | 1988-11-21 | 1988-11-21 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2829994B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4892781B2 (ja) * | 2001-01-18 | 2012-03-07 | 富士電機株式会社 | 半導体物理量センサ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59188956A (ja) * | 1983-04-11 | 1984-10-26 | Nec Corp | 半導体装置 |
JPS6122446A (ja) * | 1984-07-10 | 1986-01-31 | Asahi Optical Co Ltd | 光デイスク用ピツクアツプの2次元駆動用アクチユエ−タ− |
JPS61173514A (ja) * | 1985-01-29 | 1986-08-05 | Matsushita Electric Ind Co Ltd | 信号処理回路 |
JPS61224446A (ja) * | 1985-03-29 | 1986-10-06 | Fujitsu Ltd | 半導体集積回路 |
-
1988
- 1988-11-21 JP JP63295027A patent/JP2829994B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02140964A (ja) | 1990-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6472764B2 (en) | Method and apparatus for implementing selected functionality on an integrated circuit device | |
JPS6188538A (ja) | 半導体装置 | |
JPH0214349A (ja) | インターフェイス手段を有する集積回路 | |
JP2829994B2 (ja) | 半導体集積回路 | |
JPH04192350A (ja) | 半導体集積回路装置 | |
JPS6077436A (ja) | 半導体集積回路 | |
JPS6362898B2 (ja) | ||
JPS58124262A (ja) | 集積回路装置 | |
JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
JPH02306650A (ja) | 半導体装置 | |
JPS5963744A (ja) | 半導体装置 | |
JP2836465B2 (ja) | 半導体装置 | |
JP2900555B2 (ja) | 半導体集積回路 | |
JP3068515B2 (ja) | 半導体装置及びその製造方法 | |
JPH02306651A (ja) | 半導体装置 | |
JPH03175702A (ja) | 半導体集積回路 | |
JP3184384B2 (ja) | 半導体装置 | |
JPH0567650A (ja) | 半導体装置 | |
JPS6022327A (ja) | 半導体装置 | |
JPH0335496A (ja) | 半導体装置 | |
JP2978796B2 (ja) | 半導体集積回路装置 | |
JP3196697B2 (ja) | 高速バス用大規模集積回路パッケージ | |
JPH0110936Y2 (ja) | ||
JP2518253B2 (ja) | 半導体集積回路およびその製造方法 | |
JPH05102442A (ja) | 半導体集積回路装置 |