JP2828630B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2828630B2
JP2828630B2 JP62196969A JP19696987A JP2828630B2 JP 2828630 B2 JP2828630 B2 JP 2828630B2 JP 62196969 A JP62196969 A JP 62196969A JP 19696987 A JP19696987 A JP 19696987A JP 2828630 B2 JP2828630 B2 JP 2828630B2
Authority
JP
Japan
Prior art keywords
transistor
semiconductor device
preamplifier
data input
input line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62196969A
Other languages
English (en)
Other versions
JPS6441311A (en
Inventor
淳子 伊藤
崇行 宮元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62196969A priority Critical patent/JP2828630B2/ja
Priority to DE3826418A priority patent/DE3826418A1/de
Priority to US07/228,586 priority patent/US5079745A/en
Publication of JPS6441311A publication Critical patent/JPS6441311A/ja
Application granted granted Critical
Publication of JP2828630B2 publication Critical patent/JP2828630B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置に関し、特にプリアンプのセン
スの高速化に関するものである。 〔従来の技術〕 第２図は従来のプリアンプの回路図であり、図におい
て1,2は第1,第２のｎチャネル型トランジスタ、３は第
１のｎチャネル型トランジスタ１の信号入力線（以下デ
ータ入力線と称す）、４は第２のｎチャネル型トランジ
スタ２の信号入力線 である。 はデータ入力線３とは反対の情報、つまりデータ入力線
３が“Ｈ（ハイ）”電位の時は は“Ｌ（ロー）”電位を伝える。５はプリアンプを活性
化させる為の第３のｎチャネル型トランジスタ、８は第
１のトランジスタ１のドレイン側に接続されたデータ出
力線、９は第２のトランジスタ２のドレイン側に接続さ
れた反転データ出力線である。 次に動作について説明する。 データ入力線3, に微少電位差が生じると、第３のトランジスタ５がオン
し、電位が下がる。このときデータ入力線３の電位が
“H"、 の電位が“L"であったとすると、第１のトランジスタ１
はオンし放電するが、第２のトランジスタ２はオンせず
データ入力線3, の電位差が増幅される。 〔発明が解決しようとする問題点〕 従来のプリアンプは以上のように構成されているの
で、第２図におけるデータ入力線3, に存在する浮遊容量のため、データ入力線3, に生じた微少電位差を増幅するのに時間がかかるという
問題点があった。 この発明は上記のような問題点を解決するためになさ
れたもので、センスの速いプリアンプを有する半導体装
置を得ることを目的とする。 〔問題点を解決するための手段〕 この発明に係る半導体装置はプリアンプを構成する一
対のｎチャネル型トランジスタのデータ入力線， にそれぞれｐチャネル型トランジスタを設け、このｐチ
ャネル型トランジスタのゲート電極を接地したものであ
る。 〔作用〕 この発明においては、プリアンプを構成する一対のｎ
チャネル型トランジスタのデータ入力線、 にｐチャネル型トランジスタを設け、そのゲート電極を
接地したから、簡易な装置で、データ入力線、 の浮遊容量を取り除くことができ、プリアンプのセンス
時間を短縮できる。 〔実施例〕 以下、この発明の一実施例を図について説明する。 第１図はこの発明の一実施例による半導体装置のプリ
アンプ回路を示し、図において、１〜５は第２図に示す
従来装置と全く同一である。6,7はそれぞれ第1,第２の
ｎチャネル型トランジスタ1,2のデータ入力線３、 に設けられた第1,第２のｐチャネル型トランジスタでど
ちらもその信号入力線（ゲート電極）は接地されてい
る。８は第１のトランジスタ１のドレイン側に接続され
たデータ出力線、９は第２のトランジスタ２のドレイン
側に接続された反転データ出力線である。 次に作用効果について説明する。 第１図のように構成されたプリアンプでは第1,第２の
ｐチャネル型トランジスタ6,7の信号入力線（ゲート電
極）が接地されているため、これらのトランジスタ6,7
はデータ入力線３、 の浮遊容量を取り除くように働く。これにより、データ
入力線３、 の微少電位差を増幅する時間を短縮することができる。 〔発明の効果〕 以上のようにこの発明に係る半導体装置によれば、差
動増幅型プリアンプ回路のデータ入力線、 にそれぞれｐチャネル型トランジスタを設け、そのゲー
ト電極を接地したので、簡単な構造によりデータ入力
線、 の浮遊容量を取り除くことができ、プリアンプのセンス
時間を短縮することができる効果がある。
【図面の簡単な説明】 第１図はこの発明の一実施例による半導体装置のプリア
ンプ回路を示す図、第２図は従来のプリアンプ回路を示
す図である。 図において、1,2は第1,第２のｎチャネル型トランジス
タ、３はデータ入力線、 ５はプリアンプ活性化の為の第３のｎチャネル型トラン
ジスタ、6,7は第1,第２のｐチャネル型トランジスタで
ある。 なお図中同一符号は同一又は相当部分を示す。

Claims (1)

  1. (57)【特許請求の範囲】 １．互いに一方のトランジスタのドレインが他方のトラ
    ンジスタのゲートに接続された一対のｎチャネルトラン
    ジスタからなる差動増幅型プリアンプ回路を有する半導
    体装置において、 上記各トランジスタの信号入力線上にｐチャネルトラン
    ジスタを設け、そのゲート電極を接地したことを特徴と
    する半導体装置。
JP62196969A 1987-08-06 1987-08-06 半導体装置 Expired - Fee Related JP2828630B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62196969A JP2828630B2 (ja) 1987-08-06 1987-08-06 半導体装置
DE3826418A DE3826418A1 (de) 1987-08-06 1988-08-03 Leseverstaerker
US07/228,586 US5079745A (en) 1987-08-06 1988-08-05 Sense amplifier capable of high speed operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62196969A JP2828630B2 (ja) 1987-08-06 1987-08-06 半導体装置

Publications (2)

Publication Number Publication Date
JPS6441311A JPS6441311A (en) 1989-02-13
JP2828630B2 true JP2828630B2 (ja) 1998-11-25

Family

ID=16366659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62196969A Expired - Fee Related JP2828630B2 (ja) 1987-08-06 1987-08-06 半導体装置

Country Status (3)

Country Link
US (1) US5079745A (ja)
JP (1) JP2828630B2 (ja)
DE (1) DE3826418A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878269A (en) * 1992-03-27 1999-03-02 National Semiconductor Corporation High speed processor for operation at reduced operating voltage
US5486779A (en) * 1994-12-29 1996-01-23 Cyrix Corporation Sense amplifier
US6351155B1 (en) 1999-02-17 2002-02-26 Elbrus International Limited High-speed sense amplifier capable of cascade connection
TW499794B (en) 2000-05-05 2002-08-21 Ind Tech Res Inst Receiver and transmitter for signal transmission
US7313040B2 (en) * 2005-10-28 2007-12-25 Sony Corporation Dynamic sense amplifier for SRAM

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879621A (en) * 1973-04-18 1975-04-22 Ibm Sense amplifier
US3940747A (en) * 1973-08-02 1976-02-24 Texas Instruments Incorporated High density, high speed random access read-write memory
US4053873A (en) * 1976-06-30 1977-10-11 International Business Machines Corporation Self-isolating cross-coupled sense amplifier latch circuit
JPS5946078B2 (ja) * 1976-10-22 1984-11-10 株式会社日立製作所 センスアンプ
JPS6048073B2 (ja) * 1978-01-26 1985-10-25 日本電気株式会社 メモリ回路
US4291392A (en) * 1980-02-06 1981-09-22 Mostek Corporation Timing of active pullup for dynamic semiconductor memory
JPS5755592A (en) * 1980-09-18 1982-04-02 Nec Corp Memory device
JPS57208691A (en) * 1981-06-15 1982-12-21 Mitsubishi Electric Corp Semiconductor memory
US4604732A (en) * 1984-05-29 1986-08-05 Thomson Components-Mostek Corporation Power supply dependent voltage reference circuit
KR900005667B1 (ko) * 1984-11-20 1990-08-03 후지쓰 가부시끼가이샤 반도체 기억장치

Also Published As

Publication number Publication date
DE3826418C2 (ja) 1992-08-13
US5079745A (en) 1992-01-07
DE3826418A1 (de) 1989-02-16
JPS6441311A (en) 1989-02-13

Similar Documents

Publication Publication Date Title
KR910014947A (ko) 메모리장치
JP2828630B2 (ja) 半導体装置
JPS5846731B2 (ja) コウソクデ−タ−バツフアオヨビゾウフクキ
KR880006701A (ko) 집적회로용 디지탈증폭장치
JPS6043294A (ja) 半導体メモリ装置
JP2638252B2 (ja) 高速バス回路
JP2808664B2 (ja) 差動アンプ
JPH03100996A (ja) 増幅回路
JPH06268456A (ja) 差動増幅器
JPH0818355A (ja) 演算増幅器
JPH0632220B2 (ja) 半導体記憶装置のセンスアンプ
JPS60184314U (ja) 差動増幅回路
JPS60236190A (ja) センス・アンプ
JPH0483405A (ja) 半導体集積回路装置
JPS6051195B2 (ja) 半導体記憶回路
JP3052039B2 (ja) 入力アンプ回路
JPH04345990A (ja) 半導体メモリ用センス増幅器
JPH03119597A (ja) 差電圧増幅回路
JP2833342B2 (ja) オペアンプ回路
JP2605257B2 (ja) ゲート回路
JPS6126329U (ja) Ｃｍｏｓドライバの貫通電流低減回路
JPH0770225B2 (ja) デ−タバス増幅回路
JPH02263389A (ja) 半導体回路
JPS6265291A (ja) 半導体記憶装置
JPH0580760B2 (ja)

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees