JP2827997B2 - 画像信号のアダマール変換符号化装置および復号装置 - Google Patents

画像信号のアダマール変換符号化装置および復号装置

Info

Publication number
JP2827997B2
JP2827997B2 JP34369295A JP34369295A JP2827997B2 JP 2827997 B2 JP2827997 B2 JP 2827997B2 JP 34369295 A JP34369295 A JP 34369295A JP 34369295 A JP34369295 A JP 34369295A JP 2827997 B2 JP2827997 B2 JP 2827997B2
Authority
JP
Japan
Prior art keywords
dnw
dse
coefficient
dsw
dne
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34369295A
Other languages
English (en)
Other versions
JPH09187004A (ja
Inventor
孝志 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP34369295A priority Critical patent/JP2827997B2/ja
Priority to US08/768,589 priority patent/US5970172A/en
Publication of JPH09187004A publication Critical patent/JPH09187004A/ja
Application granted granted Critical
Publication of JP2827997B2 publication Critical patent/JP2827997B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/63—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using sub-band based transform, e.g. wavelets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、２次元アダマール
変換を用いた画像信号のアダマール変換符号化装置およ
び復号装置に関する。
【０００２】
【従来の技術】従来、画像信号に対するアダマール変換
符号化の技術に関しては、例えば、吹抜敬彦著「画像の
ディジタル信号処理−増補版−」日刊工業新聞社（１９
９２年１月２７日発行）第１８１〜第１９３頁、または
同著「ＴＶ信号の多次元信号処理」日刊工業新聞社（昭
和６３年１１月１５日初版第１刷発行）第２４７〜第２
５０頁等に詳しく解説されている。
【０００３】８行８列の画像データを行列Ｘ＝［ｘ
（ｉ，ｊ）］，（ｉ＝０，１，…，７；ｊ＝０，１，
…，７）とすると、２次元８×８次アダマール変換の変
換係数の行列Ｙ＝［ｙ（ｈ，ｖ）］，（ｈ＝０，１，
…，７；ｖ＝０，１，…，７）はＹ＝ＨＸＨ／８で計算
される。ここで、
【０００４】
【数１】
【０００５】である。またアダマール逆変換はＸ＝ＨＹ
Ｈ／８となる。一方、ＩＴＵ−Ｔ勧告Ｔ．８１あるいは
ＩＳＯ／ＩＥＣ規格１０９１８−１には２次元８×８次
の離散コサイン変換（ＤＣＴ）を用いる符号化につい
て、当該ブロックおよび隣接ブロックのＤＣ係数より当
該ブロックのＡＣ係数を予測し、符号量を低減する手法
が記載されている。この符号量低減手法では、ブロック
毎の画像波形を下記の式２で近似し、近似波形の変換係
数を予測値とする。
【０００６】 ｆ(i.j)＝A1ｉ2ｊ2+ A2ｉ2ｊ+ A3ｉｊ2+ A4ｉ2+ A5ｊ2+ A6ｊ2+ A7ｉ + A8ｊ+ A9 … 式２
【０００７】上記式２の定数A1,A2,…,A9は、当該ブロ
ックおよび隣接する８つのブロックにおいて近似波形の
ＤＣ係数が実際のＤＣ係数に一致するように設定する。
ＩＴＵ−Ｔ勧告Ｔ．８１には、低域の５つのＡＣ係数の
予測式が示されている。すなわち、当該ブロックのＤＣ
係数をＤｃ、隣接する８つのブロックのＤＣ係数を左上
がＤｎｗ、上がＤｎ、右上がＤｎｅ、左がＤｗ、右がＤ
ｅ、左下がＤｓｗ、下がＤｓ、右下がＤｓｅとすると、
水平方向１次垂直方向０次の変換係数の予測値を３６
（Ｄｗ−Ｄｅ）／２５６、水平方向２次垂直方向０次の
変換係数の予測値を９（Ｄｗ−２Ｄｃ＋Ｄｅ）／２５
６、水平方向０次垂直方向１次の変換係数の予測値を３
６（Ｄｎ−Ｄｓ）／２５６、水平方向１次垂直方向１次
の変換係数の予測値を５（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄ
ｓｅ）／２５６、水平方向０次垂直方向２次の変換係数
の予測値を９（Ｄｎ−２Ｄｃ＋Ｄｓ）／２５６としてい
る。以上の予測値はＤＣＴに最適化されている。
【０００８】本発明と発明の構成が相違するが技術分野
の類似する従来技術例として、特開平１−３３９９２号
「直交変換符号化装置」、および特開平３−２８９２８
２号「画像データの高能率符号化装置」がある。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
従来技術に基づくアダマール変換においては、ＤＣＴの
場合の予測式をそのままアダマール変換に適用しても効
果的でない。アダマール変換に最適化し直す必要がある
問題点を伴う。
【００１０】本発明は、２次元アダマール変換を用いた
符号化において、記録／伝送する変換係数の情報量を削
減することができる、画像信号のアダマール変換符号化
装置および復号装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】かかる目的を達成するた
め、請求項１記載の発明の画像信号のアダマール変換符
号化装置は、入力画像信号に２次元アダマール変換を施
すアダマール変換手段と、アダマール変換手段より得ら
れるＤＣ係数を可変長符号化するＤＣ係数可変長符号化
手段と、当該ブロックおよび当該ブロックに隣接するブ
ロックでのＤＣ係数の値から当該ブロックのＡＣ係数を
予測するＡＣ係数予測手段と、アダマール変換手段より
得られるＡＣ係数からＡＣ係数予測手段の出力を引き算
する減算手段と、減算手段の出力を可変長符号化するＡ
Ｃ係数可変長符号化手段とから構 成される画像信号のア
ダマール変換符号化装置であって、ＡＣ係数予測手段
が、２次元８×８次のアダマール変換係数について、当
該ブロックのＤＣ係数Ｄｃ、直上のブロックのＤＣ係数
Ｄｎ、直下のブロックのＤＣ係数Ｄｓ、直前のブロック
のＤＣ係数Ｄｗ、および直後のブロックのＤＣ係数Ｄｅ
を入力し、水平方向Ｍ次・垂直方向０次の変換係数の予
測値として、Ｍ＝１の場合；（Ｄｗ−Ｄｅ）／８、Ｍ＝
２の場合；（Ｄｗ−２Ｄｃ＋Ｄｅ）／３２、Ｍ＝３の場
合；（Ｄｗ−Ｄｅ）／１６、Ｍ＝４の場合；（Ｄｗ−２
Ｄｃ＋Ｄｅ）／１２８、Ｍ＝６の場合；（Ｄｗ−２Ｄｃ
＋Ｄｅ）／６４、Ｍ＝７の場合；（Ｄｗ−Ｄｅ）／３
２、水平方向０次垂直方向Ｎ次の変換係数の予測値とし
て、Ｎ＝１の場合；（Ｄｎ−Ｄｓ）／８、Ｎ＝２の場
合；（Ｄｎ−２Ｄｃ＋Ｄｓ）／３２、Ｎ＝３の場合；
（Ｄｎ−Ｄｓ）／１６、Ｎ＝４の場合；（Ｄｎ−２Ｄｃ
＋Ｄｓ）／１２８、Ｎ＝６の場合；（Ｄｎ−２Ｄｃ＋Ｄ
ｓ）／６４、Ｎ＝７の場合；（Ｄｎ−Ｄｓ）／３２、を
それぞれ出力することを特徴としている。
【００１２】さらに、上記のＡＣ係数予測手段が、左上
のブロックのＤＣ係数Ｄｎｗ、右上のブロックのＤＣ係
数Ｄｎｅ、左下のブロックのＤＣ係数Ｄｓｗ、および右
下のブロックのＤＣ係数Ｄｓｅを入力し、水平方向Ｍ次
・垂直方向Ｎ次の変換係数の予測値として、Ｍ＝１、Ｎ
＝１の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／６
４、Ｍ＝１、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ
＋Ｄｓｅ）／１２８、Ｍ＝１、Ｎ＝７の場合；（Ｄｎｗ
−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５６、Ｍ＝３、Ｎ＝１
の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１２
８、Ｍ＝３、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ
＋Ｄｓｅ）／２５６、Ｍ＝３、Ｎ＝７の場合；（Ｄｎｗ
−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／５１２、Ｍ＝７、Ｎ＝１
の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５
６、Ｍ＝７、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ
＋Ｄｓｅ）／５１２、Ｍ＝７、Ｎ＝７の場合；（Ｄｎｗ
−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１０２４、を出力すると
よい。
【００１３】なお、上記のＡＣ係数予測手段が、当該ブ
ロックのＤＣ係数Ｄｃ、左上のブロックのＤＣ係数Ｄｎ
ｗ、直上のブロックのＤＣ係数Ｄｎ、右上のブロックの
ＤＣ係数Ｄｎｅ、直前のブロックのＤＣ係数Ｄｗ、直後
のブロックのＤＣ係数Ｄｅ、左下のブロックのＤＣ係数
Ｄｓｗ、直下のブロックのＤＣ係数Ｄｓ、および右下の
ブロックのＤＣ係数Ｄｓｅを入力し、水平方向Ｍ次・垂
直方向Ｎ次の変換係数の予測値として、Ｍ＝１、Ｎ＝２
の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄｎｅ＋２Ｄｅ−
Ｄｓｅ）／２５６、Ｍ＝１、Ｎ＝４の場合；（Ｄｎｗ−
２Ｄｗ＋Ｄｓｗ−Ｄｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２
４、Ｍ＝１、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ
−Ｄｎｅ＋２Ｄｅ−Ｄｓｅ）／５１２、Ｍ＝２、Ｎ＝１
の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−
Ｄｓｅ）／２５６、Ｍ＝２、Ｎ＝２の場合；（Ｄｎｗ−
２Ｄｎ＋Ｄｎｅ−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２
Ｄｓ＋Ｄｓｅ）／１０２４、Ｍ＝２、Ｎ＝３の場合；
（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−Ｄｓｅ）
／５１２、Ｍ＝２、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋
Ｄｎｅ−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄ
ｓｅ）／４０９６、Ｍ＝２、Ｎ＝６の場合；（Ｄｎｗ−
２Ｄｎ＋Ｄｎｅ−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２
Ｄｓ＋Ｄｓｅ）／２０４８、Ｍ＝２、Ｎ＝７の場合；
（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−Ｄｓｅ）
／１０２４、Ｍ＝３、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｗ
＋Ｄｓｗ−Ｄｎｅ＋２Ｄｅ−Ｄｓｅ）／５１２、Ｍ＝
３、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄｎｅ
＋２Ｄｅ−Ｄｓｅ）／２０４８、Ｍ＝３、Ｎ＝６の場
合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄｎｅ＋２Ｄｅ−Ｄｓ
ｅ）／１０２４、Ｍ＝４、Ｎ＝１の場合；（Ｄｎｗ−２
Ｄｎ＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−Ｄｓｅ）／１０２４、
Ｍ＝４、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４
０９６、Ｍ＝４、Ｎ＝３の場合；（Ｄｎｗ−２Ｄｎ＋Ｄ
ｎｅ−Ｄｓｗ＋２Ｄｓ−Ｄｓｅ）／２０４８、Ｍ＝４、
Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２Ｄｗ＋４
Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／１６３８
４、Ｍ＝４、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ
−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）
／８１９２、Ｍ＝４、Ｎ＝７の場合；（Ｄｎｗ−２Ｄｎ
＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−Ｄｓｅ）／４０９６、Ｍ＝
６、Ｎ＝１の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄｓｗ
＋２Ｄｓ−Ｄｓｅ）／５１２、Ｍ＝６、Ｎ＝２の場合；
（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋
Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／２０４８、Ｍ＝６、Ｎ＝３
の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−
Ｄｓｅ）／１０２４、Ｍ＝６、Ｎ＝４の場合；（Ｄｎｗ
−２Ｄｎ＋Ｄｎｅ−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−
２Ｄｓ＋Ｄｓｅ）／８１９２、Ｍ＝６、Ｎ＝６の場合；
（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋
Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４０９６、Ｍ＝６、Ｎ＝７
の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−
Ｄｓｅ）／２０４８、Ｍ＝７、Ｎ＝２の場合；（Ｄｎｗ
−２Ｄｗ＋Ｄｓｗ−Ｄｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２
４、Ｍ＝７、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ
−Ｄｎｅ＋２Ｄｅ−Ｄｓｅ）／４０９６、Ｍ＝７、Ｎ＝
６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄｎｅ＋２Ｄｅ
−Ｄｓｅ）／２０４８、を出力するとよい。
【００１４】請求項４記載の発明の画像信号のアダマー
ル変換復号装置は、可変長符号化されたＤＣ係数を可変
長復号するＤＣ係数可変長復号手段と、可変長符号化さ
れたＡＣ係数予測誤差を可変長復号するＡＣ係数可変長
復号手段と、ＤＣ係数可変長復号手段より得られるＤＣ
係数の当該ブロックおよび当該ブロックに隣接するブロ
ックでの値から当該ブロックのＡＣ係数を予測するＡＣ
係数予測手段と、ＡＣ係数予測手段の出力にＡＣ係数可
変長復号手段の出力を加算する加算手段と、ＤＣ係数可
変長復号手段より得られるＤＣ係数と加算手段より得ら
れるＡＣ係数をブロック毎にアダマール逆変換するアダ
マール逆変換手段とから構成される画像信号のアダマー
ル変換復号装置であって、ＡＣ係数予測手段が、２次元
８×８次のアダマール変換係数について、当該ブロック
のＤＣ係数Ｄｃ、直上のブロックのＤＣ係数Ｄｎ、直下
のブロックのＤＣ係数Ｄｓ、直前のブロックのＤＣ係数
Ｄｗ、および直後のブロックのＤＣ係数Ｄｅを入力し、
水平方向Ｍ次・垂直方向０次の変換係数の予測値とし
て、Ｍ＝１の場合；（Ｄｗ−Ｄｅ）／８、Ｍ＝２の場
合；（Ｄｗ−２Ｄｃ＋Ｄｅ）／３２、Ｍ＝３の場合；
（Ｄｗ−Ｄｅ）／１６、Ｍ＝４の場合；（Ｄｗ−２Ｄｃ
＋Ｄｅ）／１２８、Ｍ＝６の場合；（Ｄｗ−２Ｄｃ＋Ｄ
ｅ）／６４、Ｍ＝７の場合；（Ｄｗ−Ｄｅ）／３２、水
平方向０次垂直方向ｎ次の変換係数の予測値として、Ｎ
＝１の場合；（Ｄｎ−Ｄｓ）／８、Ｎ＝２の場合；（Ｄ
ｎ−２Ｄｃ＋Ｄｓ）／３２、Ｎ＝３の場合；（Ｄｎ−Ｄ
ｓ）／１６、Ｎ＝４の場合；（Ｄｎ−２Ｄｃ＋Ｄｓ）／
１２８、Ｎ＝６の場合；（Ｄｎ−２Ｄｃ＋Ｄｓ）／６
４、Ｎ＝７の場合；（Ｄｎ−Ｄｓ）／３２、をそれぞれ
出力することを特徴としている。
【００１５】さらに、上記のＡＣ係数予測手段が、左上
のブロックのＤＣ係数Ｄｎｗ、右上のブロックのＤＣ係
数Ｄｎｅ、左下のブロックのＤＣ係数Ｄｓｗ、および右
下のブロックのＤＣ係数Ｄｓｅを入力し、水平方向Ｍ次
・垂直方向Ｎ次の変換係数の予測値として、Ｍ＝１、Ｎ
＝１の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／６
４、Ｍ＝１、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ
＋Ｄｓｅ）／１２８、Ｍ＝１、Ｎ＝７の場合；（Ｄｎｗ
−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５６、Ｍ＝３、Ｎ＝１
の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１２
８、Ｍ＝３、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ
＋Ｄｓｅ）／２５６、Ｍ＝３、Ｎ＝７の場合；（Ｄｎｗ
−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／５１２、Ｍ＝７、Ｎ＝１
の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５
６、Ｍ＝７、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ
＋Ｄｓｅ）／５１２、Ｍ＝７、Ｎ＝７の場合；（Ｄｎｗ
−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１０２４、を出力すると
よい。
【００１６】なお、上記のＡＣ係数予測手段が、当該ブ
ロックのＤＣ係数Ｄｃ、左上のブロックのＤＣ係数Ｄｎ
ｗ、直上のブロックのＤＣ係数Ｄｎ、右上のブロックの
ＤＣ係数Ｄｎｅ、直前のブロックのＤＣ係数Ｄｗ、直後
のブロックのＤＣ係数Ｄｅ、左下のブロックのＤＣ係数
Ｄｓｗ、直下のブロックのＤＣ係数Ｄｓ、および右下の
ブロックのＤＣ係数Ｄｓｅを入力し、水平方向Ｍ次・垂
直方向Ｎ次の変換係数の予測値として、Ｍ＝１、Ｎ＝２
の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄｎｅ＋２Ｄｅ−
Ｄｓｅ）／２５６、Ｍ＝１、Ｎ＝４の場合；（Ｄｎｗ−
２Ｄｗ＋Ｄｓｗ−Ｄｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２４
を、Ｍ＝１、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ
−Ｄｎｅ＋２Ｄｅ−Ｄｓｅ）／５１２、Ｍ＝２、Ｎ＝１
の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−
Ｄｓｅ）／２５６、Ｍ＝２、Ｎ＝２の場合；（Ｄｎｗ−
２Ｄｎ＋Ｄｎｅ−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２
Ｄｓ＋Ｄｓｅ）／１０２４、Ｍ＝２、Ｎ＝３の場合；
（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−Ｄｓｅ）
／５１２、Ｍ＝２、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋
Ｄｎｅ−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄ
ｓｅ）／４０９６、Ｍ＝２、Ｎ＝６の場合；（Ｄｎｗ−
２Ｄｎ＋Ｄｎｅ−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２
Ｄｓ＋Ｄｓｅ）／２０４８、Ｍ＝２、Ｎ＝７の場合；
（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−Ｄｓｅ）
／１０２４、Ｍ＝３、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｗ
＋Ｄｓｗ−Ｄｎｅ＋２Ｄｅ−Ｄｓｅ）／５１２、Ｍ＝
３、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄｎｅ
＋２Ｄｅ−Ｄｓｅ）／２０４８、Ｍ＝３、Ｎ＝６の場
合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄｎｅ＋２Ｄｅ−Ｄｓ
ｅ）／１０２４、Ｍ＝４、Ｎ＝１の場合；（Ｄｎｗ−２
Ｄｎ＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−Ｄｓｅ）／１０２４、
Ｍ＝４、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４
０９６、Ｍ＝４、Ｎ＝３の場合；（Ｄｎｗ−２Ｄｎ＋Ｄ
ｎｅ−Ｄｓｗ＋２Ｄｓ−Ｄｓｅ）／２０４８、Ｍ＝４、
Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２Ｄｗ＋４
Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／１６３８
４、Ｍ＝４、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ
−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）
／８１９２、Ｍ＝４、Ｎ＝７の場合；（Ｄｎｗ−２Ｄｎ
＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−Ｄｓｅ）／４０９６、Ｍ＝
６、Ｎ＝１の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄｓｗ
＋２Ｄｓ−Ｄｓｅ）／５１２、Ｍ＝６、Ｎ＝２の場合；
（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋
Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／２０４８、Ｍ＝６、Ｎ＝３
の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−
Ｄｓｅ）／１０２４、Ｍ＝６、Ｎ＝４の場合；（Ｄｎｗ
−２Ｄｎ＋Ｄｎｅ−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−
２Ｄｓ＋Ｄｓｅ）／８１９２、Ｍ＝６、Ｎ＝６の場合；
（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２Ｄｗ＋４Ｄｃ−２Ｄｅ＋
Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４０９６、Ｍ＝６、Ｎ＝７
の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄｓｗ＋２Ｄｓ−
Ｄｓｅ）／２０４８、Ｍ＝７、Ｎ＝２の場合；（Ｄｎｗ
−２Ｄｗ＋Ｄｓｗ−Ｄｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２
４、Ｍ＝７、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ
−Ｄｎｅ＋２Ｄｅ−Ｄｓｅ）／４０９６、Ｍ＝７、Ｎ＝
６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄｎｅ＋２Ｄｅ
−Ｄｓｅ）／２０４８、を出力するとよい。
【００１７】
【発明の実施の形態】次に添付図面を参照して本発明に
よる画像信号のアダマール変換符号化装置および復号装
置の実施の形態を詳細に説明する。図１を参照すると本
発明の画像信号のアダマール変換符号化装置および復号
装置の一実施形態が示されている。
【００１８】図１は、本発明による符号化装置および復
号装置の第１の実施形態のブロック図である。本実施形
態のアダマール変換符号化装置および復号装置は、符号
化装置および復号装置によりシステムを構成している。
これらのうちの符号化装置は、アダマール変換器１１、
ＡＣ係数予測器１２、減算器１３、可変長符号化器１４
および１５により構成される。また、復号装置は、アダ
マール逆変換器２１、ＡＣ係数予測器２２、加算器２
３、可変長復号器２４および２５により構成される。
【００１９】上記の各部により構成される符号化装置で
は、まずアダマール変換器１１で入力画像信号を８画素
８ライン毎にアダマール変換する。得られた変換係数の
うちＤＣ係数は可変長符号器１４で可変長符号化する。
ＡＣ係数については、ＡＣ係数予測器１２の出力を減算
器１３で引き算したのち、可変長符号器１５で可変長符
号化する。ＡＣ係数予測器１２では、当該ブロックおよ
び隣接ブロックのＤＣ係数より当該ブロックのＡＣ係数
予測値を計算し出力する。可変長符号器１４および１５
の出力は蓄積メディアに記録、あるいは通信回線を通し
て伝送される。
【００２０】復号装置では、まず可変長復号器２４によ
りＤＣ係数を可変長復号する。ＡＣ係数予測器２２で
は、当該ブロックおよび隣接ブロックのＤＣ係数より当
該ブロックのＡＣ係数予測値を計算し出力する。次いで
可変長復号器２５によりＡＣ係数予測誤差を可変長復号
し、復号された予測誤差信号にＡＣ係数予測器２２の出
力を加算器２３において加算する。加算器２３の出力が
復号されたＡＣ係数となる。アダマール逆変換器２１は
復号された変換係数をアダマール逆変換し出力する。
【００２１】図２は、本発明による符号化装置および復
号装置の第２の実施形態のブロック図である。本実施形
態は、図１に示した第１の実施形態に比べ変換係数の量
子化処理が追加されている。符号化装置では、まずアダ
マール変換器１１で入力画像信号を８画素８ライン毎に
アダマール変換する。得られた変換係数のうちＤＣ係数
については、量子化器１６で量子化したのち可変長符号
器１４で可変長符号化する。ＡＣ係数については、ＡＣ
係数予測器１２の出力を減算器１３で引き算したのち、
量子化器１７で量子化し、可変長符号器１５で可変長符
号化する。逆量子化器１８では量子化器１６で量子化さ
れたＤＣ係数を逆量子化する。ＡＣ係数予測器１２で
は、逆量子化器１８から出力されるＤＣ係数より当該ブ
ロックのＡＣ係数予測値を計算し出力する。
【００２２】復号装置では、まずＤＣ係数を可変長復号
器２４により可変長復号し、逆量子化器２６で逆量子化
する。ＡＣ係数予測器２２では、逆量子化器２６から出
力されるＤＣ係数より当該ブロックのＡＣ係数予測値を
計算し出力する。次いで可変長復号器２５によりＡＣ係
数予測誤差を可変長復号し、逆量子化器２７で逆量子化
する。加算器２３では、逆量子化器２７の出力にＡＣ係
数予測器２２の出力を加算してＡＣ係数を復号する。ア
ダマール逆変換器２１は復号された変換係数をアダマー
ル逆変換し出力する。
【００２３】図３は、本発明による符号化装置および復
号装置の第３の実施形態のブロック図である。本実施形
態は、図１に示した第１の実施形態に比べ変換係数の量
子化処理が追加されている。また、図２に示した第２の
実施形態とは量子化器の位置が異なる。
【００２４】本実施形態の符号化装置では、まずアダマ
ール変換器１１で入力画像信号を８画素８ライン毎にア
ダマール変換する。得られた変換係数のうちＤＣ係数に
ついては、量子化器１６で量子化したのち可変長符号器
１４で可変長符号化する。ＡＣ係数については、量子化
器１７で量子化したのち、量子化器１９の出力を減算器
１３で引き算し、可変長符号器１５で可変長符号化す
る。逆量子化器１８では量子化器１６で量子化されたＤ
Ｃ係数を逆量子化する。ＡＣ係数予測器１２では、逆量
子化器１８から出力されるＤＣ係数より当該ブロックの
ＡＣ係数予測値を計算し出力する。
【００２５】量子化器１９ではＡＣ係数予測器１２の出
力を量子化する。復号装置では、まずＤＣ係数を可変長
復号器２４により可変長復号し、逆量子化器２６で逆量
子化する。ＡＣ係数予測器２２では、逆量子化器２６か
ら出力されるＤＣ係数より当該ブロックのＡＣ係数予測
値を計算し出力する。量子化器２９ではＡＣ係数予測器
２２の出力を量子化する。次いで可変長復号器２５によ
りＡＣ係数予測誤差を可変長復号し、加算器２３で量子
化器２９の出力を加算する。逆量子化器２７は加算器２
３の出力を逆量子化しＡＣ係数を復号する。アダマール
逆変換器２１は復号された変換係数をアダマール逆変換
し出力する。
【００２６】図４は、ＡＣ係数予測器１２および２２の
構成例を示すブロック図である。中央のブロックおよび
隣接する８つのブロックのＤＣ係数Ｄｎｗ，Ｄｎ，Ｄｎ
ｅ，Ｄｗ，Ｄｃ，Ｄｅ，Ｄｓｗ，Ｄｓ，Ｄｓｅより、中
央のブロックのＡＣ係数４８個の予測値を計算する。予
測器は、さらに６つの予測器１２１，１２２，１２４、
１２５、１２６，１２７で構成される。図５は、予測器
１２１の構成例を示すブロック図である。中央と上下の
ブロックのＤＣ係数Ｄｎ，Ｄｃ，ＤｓよりＡＣ係数ｙ
（０，１），ｙ（０，２），ｙ（０，３），ｙ（０，
４），ｙ（０，６），ｙ（０，７）の予測値を計算す
る。加算器３１ではＤｎとＤｓを加算する。減算器３２
ではＤｎからＤｓを減算する。左シフト回路３３ではＤ
ｃの値を１ビットシフトアップする。
【００２７】図１１に左シフト回路３３の構成を示す。
入力信号のＭＳＢを捨てて、残りのビットを１ビットづ
つシフトアップし、ＬＳＢには０を入れる。減算器３４
では加算器３１の出力から左シフト回路３３の出力を減
算する。右シフト回路３５では減算器３４の出力を５ビ
ットシフトダウンし、変換係数ｙ（０，２）の予測値と
して出力する。
【００２８】図１２にｍビット右シフト回路の構成例を
ホす。下位ｍ−１ビットが０でｍビット目が１である定
数を入力信号に加算したのち、下位ｍビットを捨て、残
りのビットはｍビットづつシフトダウンする。上位ｍビ
ットにはＭＳＢをコピーする。右シフト回路３６では減
算器３４の出力を７ビットシフトダウンし、変換係数ｙ
（０，４）の予測値として出力する。右シフト回路３７
では減算器３４の出力を６ビットシフトダウンし、変換
係数ｙ（０，６）の予測値として出力する。右シフト回
路３８では減算器３２の出力を３ビットシフトダウン
し、変換係数ｙ（０，１）の予測値として出力する。右
シフト回路３９では減算器３２の出力を４ビットシフト
ダウンし、変換係数ｙ（０，３）の予測値として出力す
る。右シフト回路４０では減算器３２の出力を５ビット
シフトダウンし、変換係数ｙ（０，７）の予測値として
出力する。
【００２９】上記の手順により水平方向０次垂直方向ｎ
次の変換係数の予測値を下記により得る。 Ｎ＝１の場合；（Ｄｎ−Ｄｓ）／８ Ｎ＝２の場合；（Ｄｎ−２Ｄｃ＋Ｄｓ）／３２ Ｎ＝３の場合；（Ｄｎ−Ｄｓ）／１６ Ｎ＝４の場合；（Ｄｎ−２Ｄｃ＋Ｄｓ）／１２８ Ｎ＝６の場合；（Ｄｎ−２Ｄｃ＋Ｄｓ）／６４ Ｎ＝７の場合；（Ｄｎ−Ｄｓ）／３２
【００３０】図６は、予測器１２２の構成例を示すブロ
ック図である。中央と左右のブロックのＤＣ係数Ｄｗ，
Ｄｃ，ＤｅよりＡＣ係数ｙ（１，０），ｙ（２，０），
ｙ（３，０），ｙ（４，０），ｙ（６，０），ｙ（７，
０）の予測値を計算する。予測器１２２は図５の予測器
１２１と入出力信号が異なるだけで、同じ構成で実現で
きる。加算器４１ではＤｗとＤｅを加算する。減算器４
２ではＤｗからＤｅを減算する。左シフト回路４３では
Ｄｃの値を１ビットシフトアップする。減算器４４では
加算器４１の出力から左シフト回路４３の出力を減算す
る。右シフト回路４５では減算器４４の出力を５ビット
シフトダウンし、変換係数ｙ（２，０）の予測値として
出力する。右シフト回路４６では減算器４４の出力を７
ビットシフトダウンし、変換係数ｙ（４，０）の予測値
として出力する。
【００３１】右シフト回路４７では減算器４４の出力を
６ビットシフトダウンし、変換係数ｙ（６，０）の予測
値として出力する。右シフト回路４８では減算器４２の
出力を３ビットシフトダウンし、変換係数ｙ（１，０）
の予測値として出力する。右シフト回路４９では減算器
４２の出力を４ビットシフトダウンし、変換係数ｙ
（３，０）の予測値として出力する。右シフト回路５０
では減算器４２の出力を５ビットシフトダウンし、変換
係数ｙ（７，０）の予測値として出力する。
【００３２】上記の手順により水平方向Ｍ次・垂直方向
０次の変換係数の予測値を下記により得る。 Ｍ＝１の場合；（Ｄｗ−Ｄｅ）／８ Ｍ＝２の場合；（Ｄｗ−２Ｄｃ＋Ｄｅ）／３２ Ｍ＝３の場合；（Ｄｗ−Ｄｅ）／１６ Ｍ＝４の場合；（Ｄｗ−２Ｄｃ＋Ｄｅ）／１２８ Ｍ＝６の場合；（Ｄｗ−２Ｄｃ＋Ｄｅ）／６４ Ｍ＝７の場合；（Ｄｗ−Ｄｅ）／３２
【００３３】図７は、予測器１２４の構成例を示すブロ
ック図である。左上、右上、左下、右下のブロックのＤ
Ｃ係数Ｄｎｗ，Ｄｎｅ，Ｄｓｗ，ＤｓｅよりＡＣ係数ｙ
（１，１），ｙ（１，３），ｙ（１，７），ｙ（３，
１），ｙ（３，３），ｙ（３，７），ｙ（７，１），ｙ
（７，３），ｙ（７，７）の予測値を計算する。
【００３４】減算器５１ではＤｎｗからＤｓｗを減算す
る。減算器５２ではＤｎｅからＤｓｅを減算する。減算
器５３では減算器５１の出力から減算器５２の出力を減
算する。右シフト回路５４では減算器５３の出力を６ビ
ットシフトダウンし、変換係数ｙ（１，１）の予測値と
して出力する。右シフト回路５５では減算器５３の出力
を７ビットシフトダウンし、変換係数ｙ（１，３）の予
測値として出力する。右シフト回路５６では減算器５３
の出力を８ビットシフトダウンし、変換係数ｙ（１，
７）の予測値として出力する。
【００３５】右シフト回路５７では、減算器５３の出力
を７ビットシフトダウンし変換係数ｙ（３，１）の予測
値として出力する。右シフト回路５８では、減算器５３
の出力を８ビットシフトダウンし変換係数ｙ（３，３）
の予測値として出力する。右シフト回路５９では、減算
器５３の出力を９ビットシフトダウンし変換係数ｙ
（３，７）の予測値として出力する。右シフト回路６０
では、減算器５３の出力を８ビットシフトダウンし変換
係数ｙ（７，１）の予測値として出力する。右シフト回
路６１では、減算器５３の出力を９ビットシフトダウン
し変換係数ｙ（７，３）の予測値として出力する。右シ
フト回路６２では、減算器５３の出力を１０ビットシフ
トダウンし変換係数ｙ（７，７）の予測値として出力す
る。
【００３６】上記の手順により水平方向Ｍ次・垂直方向
Ｎ次の変換係数の予測値を下記により得る。 Ｍ＝１、Ｎ＝１の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／６４ Ｍ＝１、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１２８ Ｍ＝１、Ｎ＝７の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５６ Ｍ＝３、Ｎ＝１の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１２８ Ｍ＝３、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５６ Ｍ＝３、Ｎ＝７の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／５１２ Ｍ＝７、Ｎ＝１の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５６ Ｍ＝７、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／５１２ Ｍ＝７、Ｎ＝７の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１０２４
【００３７】図８は予測器１２５の構成例を示すブロッ
ク図である。左上、右上、左、右、左下、右下のブロッ
クのＤＣ係数Ｄｎｗ，Ｄｎｅ，Ｄｗ，Ｄｅ，Ｄｓｗ，Ｄ
ｓｅよりＡＣ係数ｙ（１，２），ｙ（１，４），ｙ
（１，６），ｙ（３，２），ｙ（３，４），ｙ（３，
６），ｙ（７，２），ｙ（７，４），ｙ（７，６）の予
測値を計算する。
【００３８】加算器６３ではＤｎｗとＤｓｗを加算す
る。左シフト回路６４ではＤｗの値を１ビットシフトア
ップする。減算器６５では加算器６３の出力から左シフ
ト回路６４の出力を減算する。加算器６７ではＤｎｅと
Ｄｓｅを加算する。左シフト回路６８ではＤｅの値を１
ビットシフトアップする。減算器６９では加算器６７の
出力から左シフト回路６８の出力を減算する。
【００３９】減算器６６では減算器６５の出力から減算
器６９の出力を引き算する。右シフト回路７０では、減
算器６６の出力を８ビットシフトダウンし変換係数ｙ
（１，２）の予測値として出力する。右シフト回路７１
では、減算器６６の出力を１０ビットシフトダウンし変
換係数ｙ（１，４）の予測値として出力する。右シフト
回路７２では、減算器６６の出力を９ビットシフトダウ
ンし変換係数ｙ（１，６）の予測値として出力する。
【００４０】右シフト回路７３では、減算器６６の出力
を９ビットシフトダウンし変換係数ｙ（３，２）の予測
値として出力する。右シフト回路７４では、減算器６６
の出力を１１ビットシフトダウンし変換係数ｙ（３，
４）の予測値として出力する。右シフト回路７５では、
減算器６６の出力を１０ビットシフトダウンし変換係数
ｙ（３，６）の予測値として出力する。右シフト回路７
６では、減算器６６の出力を１０ビットシフトダウンし
変換係数ｙ（７，２）の予測値として出力する。右シフ
トし回路７７では、減算器６６の出力１２ビットシフト
ダウンし変換係数ｙ（７，４）の予測値として出力す
る。右シフト回路７８では、減算器６６の出力を１１ビ
ットシフトダウンし変換係数ｙ（７，６）の予測値とし
て出力する。
【００４１】図９は予測器１２６の構成例を示すブロッ
ク図である。左上、上、右上、左下、下、右下のブロッ
クのＤＣ係数Ｄｎｗ，Ｄｎ，Ｄｎｅ，Ｄｓｗ，Ｄｓ，Ｄ
ｓｅよりＡＣ係数ｙ（２，１），ｙ（２，３），ｙ
（２，７），ｙ（４，１），ｙ（４，３），ｙ（４，
７），ｙ（６，１），ｙ（６，３），ｙ（６，７）の予
測値を計算する。予測器１２６は図８の予測器１２５と
入力信号が異なるだけで、同じ構成で実現できる。
【００４２】加算器７９ではＤｎｗとＤｎｅを加算す
る。左シフト回路８０ではＤｎの値を１ビットシフトア
ップする。減算器８１では、加算器７９の出力から左シ
フト回路８０の出力を減算する。加算器８３ではＤｓｗ
とＤｓｅを加算する。左シフト回路８４ではＤｓの値を
１ビットシフトアップする。減算器８５では、加算器８
３の出力から左シフト回路８４の出力を減算する。減算
器８２では、減算器８１の出力から減算器８５の出力を
引き算する。右シフト回路８６では、減算器８２の出力
を８ビットシフトダウンし変換係数ｙ（２，１）の予測
値として出力する。右シフト図路８７では、減算器８２
の出力を９ビットシフトダウンし変換係数ｙ（２，３）
の予測値として出力する。右シフト回路８８では、減算
器８２の出力を１０ビットシフトダウンし変換係数ｙ
（２，７）の予測値として出力する。右シフト回路８９
では、減算器８２の出力を１０ビットシフトダウンし、
変換係数ｙ（４，１）の予測値として出力する。右シフ
ト回路９０では減算器８２の出力を１１ビットシフトダ
ウンし、変換係数ｙ（４，３）の予測値として出力す
る。
【００４３】右シフト回路９１では、減算器８２の出力
を１２ビットシフトダウンし、変換係数ｙ（４，７）の
予測値として出力する。右シフト回路９２では、減算器
８２の出力を９ビットシフトダウンし、変換係数ｙ
（６，１）の予測値として出力する。右シフト回路９３
では、減算器８２の出力を１０ビットシフトダウンし、
変換係数ｙ（６，３）の予測値として出力する。右シフ
ト回路９３では、減算器８２の出力を１１ビットシフト
ダウンし、変換係数ｙ（６，７）の予測値として出力す
る。
【００４４】図１０は予測器１２７の構成例を示すブロ
ック図である。９個のブロックのＤＣ係数よりＡＣ係数
ｙ（２，２），ｙ（２，４），ｙ（２，６），ｙ（４，
２），ｙ（４，４），ｙ（４，６），ｙ（６，２），ｙ
（６，４），ｙ（６，６）の予測値を計算する。
【００４５】加算器９５ではＤｎｗとＤｎｅを加算す
る。左シフト回路９６ではＤｎの値を１ビットシフトア
ップする。減算器９７では加算器９５の出力から左シフ
ト回路９６の出力を減算する。加算器１００ではＤｗと
Ｄｅを加算する。左シフト回路１０１では、Ｄｃの値を
１ビットシフトアップする。減算器１０２では加算器１
００の出力から左シフト回路１０１の出力を減算する。
加算器１０４ではＤｓｗとＤｓｅを加算する。左シフト
回路１０５ではＤｓの値を１ビットシフトアップする。
減算器１０６では加算器１０４の出力から左シフト回路
１０５の出力を減算する。加算器９８では減算器９７の
出力から減算器１０６の出力を引き算する。
【００４６】左シフト回路１０３では減算器１０２の出
力を１ビットシフトアップする。減算器９９では加算器
９８の出力から左シフト回路１０３の出力を減算する。
右シフト回路１０７では、減算器９９の出力を１０ビッ
トシフトダウンし、変換係数ｙ（２，２）の予測値とし
て出力する。右シフト回路１０８では、減算器９９の出
力を１２ビットシフトダウンし、変換係数ｙ（２，４）
の予測値として出力する。右シフト回路１０９では、減
算器９９の出力を１１ビットシフトダウンし、変換係数
ｙ（２，６）の予測値として出力する。右シフト回路１
１０では、減算器９９の出力を１２ビットシフトダウン
し、変換係数ｙ（４，２）の予測値として出力する。右
シフト回路１１１では、減算器５３の出力を１４ビット
シフトダウンし、変換係数ｙ（４，４）の予測値として
出力する。右シフト回路１１２では、減算器９９の出力
を１３ビットシフトダウンし、変換係数ｙ（４，６）の
予測値として出力する。右シフト回路１１３では、減算
器９９の出力を１１ビットシフトダウンし、変換係数ｙ
（６，２）の予測値として出力する。右シフト回路１１
４では、減算器９９の出力を１３ビットシフトダクン
し、変換係数ｙ（６，４）の予測値として出力する。右
シフト回路１１５では、減算器９９の出力を１２ビット
シフトダウンし、変換係数ｙ（６，６）の予測値として
出力する。
【００４７】上記の手順により水平方向Ｍ次・垂直方向
Ｎ次の変換係数の予測値を下記により得る。 Ｍ＝１、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
ｎｅ＋２Ｄｅ−Ｄｓｅ）／２５６ Ｍ＝１、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
ｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２４ Ｍ＝１、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
ｎｅ＋２Ｄｅ−Ｄｓｅ）／５１２ Ｍ＝２、Ｎ＝１の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
ｓｗ＋２Ｄｓ−Ｄｓｅ）／２５６ Ｍ＝２、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／１
０２４ Ｍ＝２、Ｎ＝３の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
ｓｗ＋２Ｄｓ−Ｄｓｅ）／５１２ Ｍ＝２、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４
０９６ Ｍ＝２、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／２
０４８ Ｍ＝２、Ｎ＝７の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
ｓｗ＋２Ｄｓ−Ｄｓｅ）／１０２４ Ｍ＝３、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
ｎｅ＋２Ｄｅ−Ｄｓｅ）／５１２ Ｍ＝３、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
ｎｅ＋２Ｄｅ−Ｄｓｅ）／２０４８ Ｍ＝３、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
ｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２４ Ｍ＝４、Ｎ＝１の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
ｓｗ＋２Ｄｓ−Ｄｓｅ）／１０２４ Ｍ＝４、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４
０９６ Ｍ＝４、Ｎ＝３の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
ｓｗ＋２Ｄｓ−Ｄｓｅ）／２０４８ Ｍ＝４、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／１
６３８４ Ｍ＝４、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／８
１９２ Ｍ＝４、Ｎ＝７の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
ｓｗ＋２Ｄｓ−Ｄｓｅ）／４０９６ Ｍ＝６、Ｎ＝１の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
ｓｗ＋２Ｄｓ−Ｄｓｅ）／５１２ Ｍ＝６、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／２
０４８ Ｍ＝６、Ｎ＝３の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
ｓｗ＋２Ｄｓ−Ｄｓｅ）／１０２４ Ｍ＝６、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／８
１９２ Ｍ＝６、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４
０９６ Ｍ＝６、Ｎ＝７の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
ｓｗ＋２Ｄｓ−Ｄｓｅ）／２０４８ Ｍ＝７、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
ｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２４ Ｍ＝７、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
ｎｅ＋２Ｄｅ−Ｄｓｅ）／４０９６ Ｍ＝７、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
ｎｅ＋２Ｄｅ−Ｄｓｅ）／２０４８
【００４８】上記の実施形態において、図４ではＡＣ係
数４８個を予測したが、低域の係数を予測するだけでも
十分な符号量低減効果がある。図１３および図１４はそ
れぞれ１２個あるいは２１個の低域ＡＣ係数を予測する
場合の構成例である。予測器１２１，１２２，１２４の
動作は図４と同じである。図１３では参照するＤＣ係数
は、中央のブロックと隣接する４つのブロックのみであ
る。
【００４９】上記の各実施形態によれば、ＡＣ係数の予
測誤差を符号化するので、絵柄の滑らかさを利用してＡ
Ｃ係数の符号量を低減できる。その結果、変換係数情報
を記録するのに必要なメモリ、あるいは変換係数情報を
伝送するのに必要な回線容量の低減化が可能となる。
【００５０】尚、上述の各実施形態は本発明の好適な実
施の形態例ではあるが本発明はこれに限定されるもので
はなく、本発明の要旨を逸脱しない範囲において種々変
形実施可能である。
【００５１】
【発明の効果】以上説明したように、本発明の画像信号
のアダマール変換符号化装置は、入力画像信号に２次元
アダマール変換を施し、得られるＤＣ係数を可変長符号
化する。当該ブロックおよび当該ブロックに隣接するブ
ロックでのＤＣ係数の値から当該ブロックのＡＣ係数を
予測する。得られるＡＣ係数から予測したＡＣ係数を引
き算し、この引き算の出力を可変長符号化する。よっ
て、ＡＣ係数の予測誤差を符号化するので、絵柄の滑ら
かさを利用してＡＣ係数の符号量を低減できる。その結
果、変換係数情報を記録するのに必要なメモリ、あるい
は変換係数情報を伝送するのに必要な回線容量を低減す
ることができる。
【図面の簡単な説明】
【図１】本発明による符号化装置および復号装置の第１
の実施形態を示すブロック図である。
【図２】符号化装置および復号装置の第２の実施形態を
示すブロック図である。
【図３】符号化装置および復号装置の第３の実施形態を
示すブロック図である。
【図４】ＡＣ係数予測器１２および２２の構成例を示す
ブロック図である。
【図５】予測器１２１の構成例を示すブロック図であ
る。
【図６】予測器１２２の構成例を示すブロック図であ
る。
【図７】予測器１２４の構成例を示すブロック図であ
る。
【図８】予測器１２５の構成例を示すブロック図であ
る。
【図９】予測器１２６の構成を示すブロック図である。
【図１０】予測器１２７の構成を示すブロック図であ
る。
【図１１】左シフト回路３３の構成例を示すブロック図
である。
【図１２】ｍビット右シフト回路の構成例を示すブロッ
ク図である。
【図１３】ＡＣ係数予測器１２および２２の第２の構成
例を示すブロック図である。
【図１４】ＡＣ係数予測器１２および２２の第３の構成
例を示すブロック図である。
【符号の説明】
１１ アダマール変換回路 １２ ＡＣ係数予測器 １３ 減算器 １４、１５ 可変長符号器 １６、１７、１９ 量子化器 １８ 逆量子化器 ２１ アダマール逆変換回路 ２２ ＡＣ係数予測器 ２３ 加算器 ２４、２５ 可変長復号器 ２６、２７ 逆量子化器 ２９ 量子化器

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力画像信号に２次元アダマール変換を
    施すアダマール変換手段と、 該アダマール変換手段より得られるＤＣ係数を可変長符
    号化するＤＣ係数可変長符号化手段と、 当該ブロックおよび当該ブロックに隣接するブロックで
    の前記ＤＣ係数の値から当該ブロックのＡＣ係数を予測
    するＡＣ係数予測手段と、 前記アダマール変換手段より得られるＡＣ係数から前記
    ＡＣ係数予測手段の出力を引き算する減算手段と、 該減算手段の出力を可変長符号化するＡＣ係数可変長符
    号化手段とから構成される画像信号のアダマール変換符
    号化装置において、 前記ＡＣ係数予測手段が、２次元８×８次のアダマール
    変換係数について、当該ブロックのＤＣ係数Ｄｃ、直上
    のブロックのＤＣ係数Ｄｎ、直下のブロックのＤＣ係数
    Ｄｓ、直前のブロックのＤＣ係数Ｄｗ、および直後のブ
    ロックのＤＣ係数Ｄｅを入力し、水平方向Ｍ次・垂直方
    向０次の変換係数の予測値として、 Ｍ＝１の場合；（Ｄｗ−Ｄｅ）／８、 Ｍ＝２の場合；（Ｄｗ−２Ｄｃ＋Ｄｅ）／３２、 Ｍ＝３の場合；（Ｄｗ−Ｄｅ）／１６、 Ｍ＝４の場合；（Ｄｗ−２Ｄｃ＋Ｄｅ）／１２８、 Ｍ＝６の場合；（Ｄｗ−２Ｄｃ＋Ｄｅ）／６４、 Ｍ＝７の場合；（Ｄｗ−Ｄｅ）／３２、 水平方向０次垂直方向Ｎ次の変換係数の予測値として、 Ｎ＝１の場合；（Ｄｎ−Ｄｓ）／８、 Ｎ＝２の場合；（Ｄｎ−２Ｄｃ＋Ｄｓ）／３２、 Ｎ＝３の場合；（Ｄｎ−Ｄｓ）／１６、 Ｎ＝４の場合；（Ｄｎ−２Ｄｃ＋Ｄｓ）／１２８、 Ｎ＝６の場合；（Ｄｎ−２Ｄｃ＋Ｄｓ）／６４、 Ｎ＝７の場合；（Ｄｎ−Ｄｓ）／３２、 をそれぞれ出力することを特徴とする画像信号のアダマ
    ール変換符号化装置。
  2. 【請求項２】 前記ＡＣ係数予測手段が、左上のブロッ
    クのＤＣ係数Ｄｎｗ、右上のブロックのＤＣ係数Ｄｎ
    ｅ、左下のブロックのＤＣ係数Ｄｓｗ、および右下のブ
    ロックのＤＣ係数Ｄｓｅを入力し、水平方向Ｍ次・垂直
    方向Ｎ次の変換係数の予測値として、 Ｍ＝１、Ｎ＝１の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／６４、 Ｍ＝１、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１２８、 Ｍ＝１、Ｎ＝７の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５６、 Ｍ＝３、Ｎ＝１の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１２８、 Ｍ＝３、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５６、 Ｍ＝３、Ｎ＝７の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／５１２、 Ｍ＝７、Ｎ＝１の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５６、 Ｍ＝７、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／５１２、 Ｍ＝７、Ｎ＝７の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１０２４、 を出力することを特徴とする請求項１記載の画像信号の
    アダマール変換符号化装置。
  3. 【請求項３】 前記ＡＣ係数予測手段が、当該ブロック
    のＤＣ係数Ｄｃ、左上のブロックのＤＣ係数Ｄｎｗ、直
    上のブロックのＤＣ係数Ｄｎ、右上のブロックのＤＣ係
    数Ｄｎｅ、直前のブロックのＤＣ係数Ｄｗ、直後のブロ
    ックのＤＣ係数Ｄｅ、左下のブロックのＤＣ係数Ｄｓ
    ｗ、直下のブロックのＤＣ係数Ｄｓ、および右下のブロ
    ックのＤＣ係数Ｄｓｅを入力し、水平方向Ｍ次・垂直方
    向Ｎ次の変換係数の予測値として、 Ｍ＝１、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／２５６、 Ｍ＝１、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２４、 Ｍ＝１、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／５１２、 Ｍ＝２、Ｎ＝１の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／２５６、 Ｍ＝２、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／１
    ０２４、 Ｍ＝２、Ｎ＝３の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／５１２、 Ｍ＝２、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４
    ０９６、 Ｍ＝２、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／２
    ０４８、 Ｍ＝２、Ｎ＝７の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／１０２４、 Ｍ＝３、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／５１２、 Ｍ＝３、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／２０４８、 Ｍ＝３、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２４、 Ｍ＝４、Ｎ＝１の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／１０２４、 Ｍ＝４、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４
    ０９６、 Ｍ＝４、Ｎ＝３の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／２０４８、 Ｍ＝４、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／１
    ６３８４、 Ｍ＝４、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／８
    １９２、 Ｍ＝４、Ｎ＝７の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／４０９６、 Ｍ＝６、Ｎ＝１の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／５１２、 Ｍ＝６、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／２
    ０４８、 Ｍ＝６、Ｎ＝３の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／１０２４、 Ｍ＝６、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／８
    １９２、 Ｍ＝６、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４
    ０９６、 Ｍ＝６、Ｎ＝７の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／２０４８、 Ｍ＝７、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２４、 Ｍ＝７、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／４０９６、 Ｍ＝７、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／２０４８、 を出力することを特徴とする請求項２記載の画像信号の
    アダマール変換符号化装置。
  4. 【請求項４】 可変長符号化されたＤＣ係数を可変長復
    号するＤＣ係数可変長復号手段と、 可変長符号化されたＡＣ係数予測誤差を可変長復号する
    ＡＣ係数可変長復号手段と、 前記ＤＣ係数可変長復号手段より得られるＤＣ係数の当
    該ブロックおよび当該ブロックに隣接するブロックでの
    値から当該ブロックのＡＣ係数を予測するＡＣ係数予測
    手段と、 該ＡＣ係数予測手段の出力に前記ＡＣ係数可変長復号手
    段の出力を加算する加算手段と、 前記ＤＣ係数可変長復号手段より得られるＤＣ係数と前
    記加算手段より得られるＡＣ係数をブロック毎にアダマ
    ール逆変換するアダマール逆変換手段とから構成される
    画像信号のアダマール変換復号装置において、 前記ＡＣ係数予測手段が、２次元８×８次のアダマール
    変換係数について、当該ブロックのＤＣ係数Ｄｃ、直上
    のブロックのＤＣ係数Ｄｎ、直下のブロックのＤＣ係数
    Ｄｓ、直前のブロックのＤＣ係数Ｄｗ、および直後のブ
    ロックのＤＣ係数Ｄｅを入力し、水平方向Ｍ次・垂直方
    向０次の変換係数の予測値として、 Ｍ＝１の場合；（Ｄｗ−Ｄｅ）／８、 Ｍ＝２の場合；（Ｄｗ−２Ｄｃ＋Ｄｅ）／３２、 Ｍ＝３の場合；（Ｄｗ−Ｄｅ）／１６、 Ｍ＝４の場合；（Ｄｗ−２Ｄｃ＋Ｄｅ）／１２８、 Ｍ＝６の場合；（Ｄｗ−２Ｄｃ＋Ｄｅ）／６４、 Ｍ＝７の場合；（Ｄｗ−Ｄｅ）／３２、 水平方向０次垂直方向Ｎ次の変換係数の予測値として、 Ｎ＝１の場合；（Ｄｎ−Ｄｓ）／８、 Ｎ＝２の場合；（Ｄｎ−２Ｄｃ＋Ｄｓ）／３２、 Ｎ＝３の場合；（Ｄｎ−Ｄｓ）／１６、 Ｎ＝４の場合；（Ｄｎ−２Ｄｃ＋Ｄｓ）／１２８、 Ｎ＝６の場合；（Ｄｎ−２Ｄｃ＋Ｄｓ）／６４、 Ｎ＝７の場合；（Ｄｎ−Ｄｓ）／３２、 をそれぞれ出力することを特徴とする画像信号のアダマ
    ール変換復号装置。
  5. 【請求項５】 前記ＡＣ係数予測手段が、左上のブロッ
    クのＤＣ係数Ｄｎｗ、右上のブロックのＤＣ係数Ｄｎ
    ｅ、左下のブロックのＤＣ係数Ｄｓｗ、および右下のブ
    ロックのＤＣ係数Ｄｓｅを入力し、水平方向Ｍ次・垂直
    方向Ｎ次の変換係数の予測値として、 Ｍ＝１、Ｎ＝１の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／６４、 Ｍ＝１、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１２８、 Ｍ＝１、Ｎ＝７の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５６、 Ｍ＝３、Ｎ＝１の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１２８、 Ｍ＝３、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５６、 Ｍ＝３、Ｎ＝７の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／５１２、 Ｍ＝７、Ｎ＝１の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／２５６、 Ｍ＝７、Ｎ＝３の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／５１２、 Ｍ＝７、Ｎ＝７の場合；（Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ）／１０２４、 を出力することを特徴とする請求項４記載の画像信号の
    アダマール変換復号装置。
  6. 【請求項６】 前記ＡＣ係数予測手段が、当該ブロック
    のＤＣ係数Ｄｃ、左上のブロックのＤＣ係数Ｄｎｗ、直
    上のブロックのＤＣ係数Ｄｎ、右上のブロックのＤＣ係
    数Ｄｎｅ、直前のブロックのＤＣ係数Ｄｗ、直後のブロ
    ックのＤＣ係数Ｄｅ、左下のブロックのＤＣ係数Ｄｓ
    ｗ、直下のブロックのＤＣ係数Ｄｓ、および右下のブロ
    ックのＤＣ係数Ｄｓｅを入力し、水平方向Ｍ次・垂直方
    向Ｎ次の変換係数の予測値として、 Ｍ＝１、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／２５６、 Ｍ＝１、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２４を、 Ｍ＝１、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／５１２、 Ｍ＝２、Ｎ＝１の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／２５６、 Ｍ＝２、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／１
    ０２４、 Ｍ＝２、Ｎ＝３の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／５１２、 Ｍ＝２、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４
    ０９６、 Ｍ＝２、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／２
    ０４８、 Ｍ＝２、Ｎ＝７の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／１０２４、 Ｍ＝３、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／５１２、 Ｍ＝３、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／２０４８、 Ｍ＝３、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２４、 Ｍ＝４、Ｎ＝１の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／１０２４、 Ｍ＝４、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４
    ０９６、 Ｍ＝４、Ｎ＝３の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／２０４８、 Ｍ＝４、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／１
    ６３８４、 Ｍ＝４、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／８
    １９２、 Ｍ＝４、Ｎ＝７の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／４０９６、 Ｍ＝６、Ｎ＝１の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／５１２、 Ｍ＝６、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／２
    ０４８、 Ｍ＝６、Ｎ＝３の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／１０２４、 Ｍ＝６、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／８
    １９２、 Ｍ＝６、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−２
    Ｄｗ＋４Ｄｃ−２Ｄｅ＋Ｄｓｗ−２Ｄｓ＋Ｄｓｅ）／４
    ０９６、 Ｍ＝６、Ｎ＝７の場合；（Ｄｎｗ−２Ｄｎ＋Ｄｎｅ−Ｄ
    ｓｗ＋２Ｄｓ−Ｄｓｅ）／２０４８、 Ｍ＝７、Ｎ＝２の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／１０２４、 Ｍ＝７、Ｎ＝４の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／４０９６、 Ｍ＝７、Ｎ＝６の場合；（Ｄｎｗ−２Ｄｗ＋Ｄｓｗ−Ｄ
    ｎｅ＋２Ｄｅ−Ｄｓｅ）／２０４８、 を出力することを特徴とする請求項５記載の画像信号の
    アダマール変換復号装置。
JP34369295A 1995-12-28 1995-12-28 画像信号のアダマール変換符号化装置および復号装置 Expired - Lifetime JP2827997B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34369295A JP2827997B2 (ja) 1995-12-28 1995-12-28 画像信号のアダマール変換符号化装置および復号装置
US08/768,589 US5970172A (en) 1995-12-28 1996-12-18 Hadamard transform coding/decoding device for image signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34369295A JP2827997B2 (ja) 1995-12-28 1995-12-28 画像信号のアダマール変換符号化装置および復号装置

Publications (2)

Publication Number Publication Date
JPH09187004A JPH09187004A (ja) 1997-07-15
JP2827997B2 true JP2827997B2 (ja) 1998-11-25

Family

ID=18363518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34369295A Expired - Lifetime JP2827997B2 (ja) 1995-12-28 1995-12-28 画像信号のアダマール変換符号化装置および復号装置

Country Status (2)

Country Link
US (1) US5970172A (ja)
JP (1) JP2827997B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7680344B2 (en) 2004-04-22 2010-03-16 Sanyo Electric Co., Ltd. Encoding control circuit and encoding circuit
US7711046B2 (en) 2004-04-22 2010-05-04 Sanyo Electric Co., Ltd. Encoding circuit

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100371129B1 (ko) * 1996-05-28 2003-02-07 마쯔시다덴기산교 가부시키가이샤 화상 예측 복호화 장치 및 방법
KR100529783B1 (ko) * 1997-07-16 2006-03-28 주식회사 팬택앤큐리텔 영상신호 예측 부호화시 예측 방향 선택방법
US6426975B1 (en) * 1997-07-25 2002-07-30 Matsushita Electric Industrial Co., Ltd. Image processing method, image processing apparatus and data recording medium
US6160918A (en) * 1997-10-02 2000-12-12 At&T Corp. Method and apparatus for fast image compression
EP0979011A1 (en) * 1998-08-06 2000-02-09 STMicroelectronics S.r.l. Detection of a change of scene in a motion estimator of a video encoder
JP3711762B2 (ja) * 1998-09-16 2005-11-02 富士ゼロックス株式会社 画像符号化装置および方法
US20020122491A1 (en) * 2001-01-03 2002-09-05 Marta Karczewicz Video decoder architecture and method for using same
JP4808634B2 (ja) * 2004-11-19 2011-11-02 パナソニック株式会社 動画像符号化方法、動画像復号方法、動画像符号化装置、動画像復号装置、プログラム、および集積回路
KR101261676B1 (ko) * 2006-12-11 2013-05-06 톰슨 라이센싱 이미지를 인코딩하는 방법 및 그 방법을 구현하는 장치
TWI360341B (en) * 2007-11-26 2012-03-11 Univ Nat Kaohsiung Applied Sci Data encryption method using discrete fractional h
US8238675B2 (en) * 2008-03-24 2012-08-07 Microsoft Corporation Spectral information recovery for compressed image restoration with nonlinear partial differential equation regularization
TWI462057B (zh) * 2009-12-01 2014-11-21 Mstar Semiconductor Inc 基於哈達瑪轉換之影像壓縮電路及方法
JP5360614B2 (ja) * 2011-08-31 2013-12-04 株式会社アクセル 交流成分予測方法及び画像処理装置
EP3200455B1 (en) * 2016-01-28 2018-09-05 intoPIX Method and device for compression and decompression of binary data

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797944A (en) * 1986-01-27 1989-01-10 Fuji Photo Film Co., Ltd. Image signal encoding method by orthogonal transformation
GB8621994D0 (en) * 1986-09-12 1986-10-22 Crosfield Electronics Ltd Image processing
US5043809A (en) * 1986-11-25 1991-08-27 Canon Kabushiki Kaisha Encoding apparatus
JPS6433992A (en) * 1987-07-30 1989-02-03 Toshiba Corp Printed circuit board
US5054103A (en) * 1987-09-24 1991-10-01 Matsushita Electric Works, Ltd. Picture encoding system
JPH03289282A (ja) * 1990-04-04 1991-12-19 Sony Corp 画像データの高能率符号化装置
US5166987A (en) * 1990-04-04 1992-11-24 Sony Corporation Encoding apparatus with two stages of data compression
US5319724A (en) * 1990-04-19 1994-06-07 Ricoh Corporation Apparatus and method for compressing still images
US5625714A (en) * 1991-01-10 1997-04-29 Olympus Optical Co., Ltd. Image signal decoding device capable of removing block distortion with simple structure
JPH0844708A (ja) * 1994-07-27 1996-02-16 Fujitsu Ltd 二次元離散コサイン変換演算回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
「ＩＴＵ−Ｔホワイトブック ディジタル静止画像圧縮符号化関連勧告集」（平６−１−２５）財団法人新日本ＩＴＵ協会 ｐ．１６９−１７０

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7680344B2 (en) 2004-04-22 2010-03-16 Sanyo Electric Co., Ltd. Encoding control circuit and encoding circuit
US7711046B2 (en) 2004-04-22 2010-05-04 Sanyo Electric Co., Ltd. Encoding circuit

Also Published As

Publication number Publication date
JPH09187004A (ja) 1997-07-15
US5970172A (en) 1999-10-19

Similar Documents

Publication Publication Date Title
JP2827997B2 (ja) 画像信号のアダマール変換符号化装置および復号装置
US5001559A (en) Transform coding using coefficient prediction techniques
KR101885258B1 (ko) 비디오 신호의 부호화 방법과 그 장치, 및 비디오 복호화 방법과 그 장치
US5917609A (en) Hybrid waveform and model-based encoding and decoding of image signals
US8194748B2 (en) Apparatus for scalable encoding/decoding of moving image and method thereof
JP4768728B2 (ja) 値のブロックをエンコードする方法および装置
EP0960529A1 (en) Non-linear quantizer for video coding
EP0838955A3 (en) Video coding apparatus and decoding apparatus
JP2005057796A (ja) 画像符号化方法
EP1110179B1 (en) Subband coding/decoding
US5982435A (en) Method and apparatus for encoding image, method and apparatus for decoding image, and medium for recording image signal
JP3227931B2 (ja) 符号化装置および復号化装置
JPH04220081A (ja) 画像データ復元方法及び装置
JPH1188183A (ja) ウェーブレット変換装置およびその方法並びにウェーブレット逆変換装置およびその方法並びに画像符号化装置およびその方法並びに画像復号化装置およびその方法
JPH08336139A (ja) 画像データ処理装置および量子化方法
JP2639324B2 (ja) 動画像信号の符号化装置・復号化装置
JPH0523678B2 (ja)
KR0148155B1 (ko) 영상부호화의 esc 부호화장치 및 그 방법
JPWO2009133938A1 (ja) 動画像符号化及び復号装置
JPS62193382A (ja) 画像信号符号化復号化方式とその装置
JP2006262295A (ja) 符号化装置、復号装置、符号化方法及び復号方法
KR20050061448A (ko) 부호기 내에서 데이터를 통신하는 방법
EP1359766A2 (en) A method of generating a dequantized dc luminance or dc chrominance coefficient
JPH0339799A (ja) 音声符号化装置
JP2000059633A (ja) ２次元ウェーブレット変換装置、及び、２次元逆ウェーブレット変換装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980818