JP2827356B2 - 画像信号伝送装置及び方法 - Google Patents
画像信号伝送装置及び方法Info
- Publication number
- JP2827356B2 JP2827356B2 JP30822589A JP30822589A JP2827356B2 JP 2827356 B2 JP2827356 B2 JP 2827356B2 JP 30822589 A JP30822589 A JP 30822589A JP 30822589 A JP30822589 A JP 30822589A JP 2827356 B2 JP2827356 B2 JP 2827356B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- pixel data
- mode
- frames
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/98—Adaptive-dynamic-range coding [ADRC]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルテレビジョン信号等のディジ
タル画像信号の伝送データ量を低減するのに適用される
画像信号伝送装置及び方法に関する。
タル画像信号の伝送データ量を低減するのに適用される
画像信号伝送装置及び方法に関する。
本願出願人は、特開昭61−144989号公報に記載されて
いるような、２次元ブロック内に含まれる複数画素の最
大値及び最小値の差であるダイナミックレンジを求め、
このダイナミックレンジに適応した符号化を行う適応符
号化装置を提案している。また、特開昭62−92620号公
報に記載されているように、複数フレームに各々含まれ
る領域の画素から形成された３次元ブロックに関してダ
イナミックレンジに適応した符号化を行う適応符号化装
置が提案されている。更に、特開昭62−128621号公報に
記載されているように、量子化を行った時に生じる最大
歪みが一定となるように、ダイナミックレンジに応じて
ビット数が変化する可変長符号化方法が提案されてい
る。
いるような、２次元ブロック内に含まれる複数画素の最
大値及び最小値の差であるダイナミックレンジを求め、
このダイナミックレンジに適応した符号化を行う適応符
号化装置を提案している。また、特開昭62−92620号公
報に記載されているように、複数フレームに各々含まれ
る領域の画素から形成された３次元ブロックに関してダ
イナミックレンジに適応した符号化を行う適応符号化装
置が提案されている。更に、特開昭62−128621号公報に
記載されているように、量子化を行った時に生じる最大
歪みが一定となるように、ダイナミックレンジに応じて
ビット数が変化する可変長符号化方法が提案されてい
る。
上述のダイナミックレンジに適応した符号化（ADRCと
称する）は、レベル方向の冗長度を圧縮して１画素当り
のビット数を低減でき、伝送すべきデータ量を大幅に圧
縮できる。かかるADRCは、ディジタルVTRに適用して好
適である。更に、時間方向の冗長度を除去することによ
り、伝送データ量を圧縮する目的で、３次元ブロックの
ADRCの場合に、ブロック内の画像の動きを検出し、静止
画像のブロックの場合には、３次元ブロックの画素の平
均値を伝送する適応駒落としとADRCとを組み合わせたハ
イブリッド方式が本願出願人より提案されている（特願
昭60−247840号明細書参照）。
称する）は、レベル方向の冗長度を圧縮して１画素当り
のビット数を低減でき、伝送すべきデータ量を大幅に圧
縮できる。かかるADRCは、ディジタルVTRに適用して好
適である。更に、時間方向の冗長度を除去することによ
り、伝送データ量を圧縮する目的で、３次元ブロックの
ADRCの場合に、ブロック内の画像の動きを検出し、静止
画像のブロックの場合には、３次元ブロックの画素の平
均値を伝送する適応駒落としとADRCとを組み合わせたハ
イブリッド方式が本願出願人より提案されている（特願
昭60−247840号明細書参照）。
３次元ブロックの適応駒落とし処理に関して、第８図
を参照して説明する。第８図において、F1、F2、F3、・
・・は、連続する第１フレーム、第２フレーム、第３フ
レーム、・・・を表している。３次元ブロックは、１フ
レームの画像を多数の２次元領域に分割し、時間的に連
続するフレームに夫々属し、空間的に対応する例えば二
つの領域により構成される。この３次元ブロックの空間
的に同一の位置の一つの画素データのレベルの変化が第
８図に示されている。
を参照して説明する。第８図において、F1、F2、F3、・
・・は、連続する第１フレーム、第２フレーム、第３フ
レーム、・・・を表している。３次元ブロックは、１フ
レームの画像を多数の２次元領域に分割し、時間的に連
続するフレームに夫々属し、空間的に対応する例えば二
つの領域により構成される。この３次元ブロックの空間
的に同一の位置の一つの画素データのレベルの変化が第
８図に示されている。
フレームF1及びF2に夫々属する二つの領域で１ブロッ
クが構成され、同様に、フレームF3及びF4、フレームF5
及びF6、・・・に夫々属する二つの領域で１ブロックが
構成される。これらのブロックにおいて、空間的に同一
の位置の画素データa0及びa0′、a1及びa1′、・・・の
時間方向の輝度の変化がゆるやかな時には、静止画像の
ブロック（静止ブロックと称する）と判定される場合が
多い。静止ブロックでは、二つの領域の空間的に対応す
る画素データ同士の平均値が形成される。即ち、第８図
において黒ドットで示すように、1/2（a0＋a0′）、1/2
（a1＋a1′）、・・・等の平均値が形成される。これら
の平均値が元の画素データの代わりに、伝送される。受
信側では、平均値が２フレーム期間、繰り返して復元画
素データとして使用される。従って、伝送画素数は、駒
落とし処理がされた時には1/2に減少する。
クが構成され、同様に、フレームF3及びF4、フレームF5
及びF6、・・・に夫々属する二つの領域で１ブロックが
構成される。これらのブロックにおいて、空間的に同一
の位置の画素データa0及びa0′、a1及びa1′、・・・の
時間方向の輝度の変化がゆるやかな時には、静止画像の
ブロック（静止ブロックと称する）と判定される場合が
多い。静止ブロックでは、二つの領域の空間的に対応す
る画素データ同士の平均値が形成される。即ち、第８図
において黒ドットで示すように、1/2（a0＋a0′）、1/2
（a1＋a1′）、・・・等の平均値が形成される。これら
の平均値が元の画素データの代わりに、伝送される。受
信側では、平均値が２フレーム期間、繰り返して復元画
素データとして使用される。従って、伝送画素数は、駒
落とし処理がされた時には1/2に減少する。
このように、空間的に同一位置の画素データのレベル
変化がゆるやかな時には、静止ブロックと判定されるも
のが多い。また、静止ブロックと動き画像のブロック
（動きブロックと称する）との判定が微妙となり、空間
的に隣接する二つのブロックの一方が静止ブロックと判
定され、その他方が動きブロックと判定される場合が生
じる。例えば第８図において、a0及びa0′を含むブロッ
クが静止ブロックと判定され、このブロックと隣接する
ブロックが動きブロックと判定される場合が生じる。こ
の場合、物体の輪郭のように、本来輝度レベルの差があ
るべき領域であれば、問題が無いが、略々同一の輝度レ
ベルであるべき領域であれば、隣接するブロック間でレ
ベル差が目に付くブロック歪が生じる。
変化がゆるやかな時には、静止ブロックと判定されるも
のが多い。また、静止ブロックと動き画像のブロック
（動きブロックと称する）との判定が微妙となり、空間
的に隣接する二つのブロックの一方が静止ブロックと判
定され、その他方が動きブロックと判定される場合が生
じる。例えば第８図において、a0及びa0′を含むブロッ
クが静止ブロックと判定され、このブロックと隣接する
ブロックが動きブロックと判定される場合が生じる。こ
の場合、物体の輪郭のように、本来輝度レベルの差があ
るべき領域であれば、問題が無いが、略々同一の輝度レ
ベルであるべき領域であれば、隣接するブロック間でレ
ベル差が目に付くブロック歪が生じる。
従って、この発明の目的は、受信側と同様の補間方式
に基づいて駒落としの判定を行うことにより、ブロック
歪が生じない画像信号伝送装置及び方法を提供すること
にある。
に基づいて駒落としの判定を行うことにより、ブロック
歪が生じない画像信号伝送装置及び方法を提供すること
にある。
請求項１の発明は、ディジタル画像信号の時間方向に
連続するｎ（ｎ≧２）フレームの夫々に属する領域の画
素データをブロック化する手段と、 各ブロックにおいてｎフレーム分の全画素データを伝
送する第１のモードと、ｎフレームのうちのｍフレーム
分（ｎ＞ｍ）の画素データを伝送する第２のモードとを
ブロック単位で選択する選択手段と、 選択されたモードに対応する伝送画素データと選択さ
れたモードを示す制御信号を伝送する伝送手段とからな
り、 選択手段は、注目ブロックにおいて、第２のモード時
に少なくとも注目ブロックの伝送される画素データから
注目ブロックの非伝送画素データを補間生成することに
より得られた注目ブロックの非伝送画素データに対する
補間値と上記非伝送画素データの真値との差分を検出
し、差分に基づいてブロック単位で補間誤差の大小を決
定し、補間誤差が大きい場合には上記第１のモードを選
択し、それ以外の場合には上記第２のモードを選択する ことを特徴とする画像信号の伝達装置である。
連続するｎ（ｎ≧２）フレームの夫々に属する領域の画
素データをブロック化する手段と、 各ブロックにおいてｎフレーム分の全画素データを伝
送する第１のモードと、ｎフレームのうちのｍフレーム
分（ｎ＞ｍ）の画素データを伝送する第２のモードとを
ブロック単位で選択する選択手段と、 選択されたモードに対応する伝送画素データと選択さ
れたモードを示す制御信号を伝送する伝送手段とからな
り、 選択手段は、注目ブロックにおいて、第２のモード時
に少なくとも注目ブロックの伝送される画素データから
注目ブロックの非伝送画素データを補間生成することに
より得られた注目ブロックの非伝送画素データに対する
補間値と上記非伝送画素データの真値との差分を検出
し、差分に基づいてブロック単位で補間誤差の大小を決
定し、補間誤差が大きい場合には上記第１のモードを選
択し、それ以外の場合には上記第２のモードを選択する ことを特徴とする画像信号の伝達装置である。
請求項３の発明は、ディジタル画像信号の時間方向に
連続するｎ（ｎ≧２）フレームの夫々に属する領域の画
素データをブロック化し、 注目ブロックにおいて、少なくとも注目ブロックのｎ
フレームのうちのｍフレーム分（ｎ＞ｍ）の画素データ
から注目ブロックの非選択画素データに対する補間値を
生成し、 注目ブロックの非選択画素データに対する補間値と非
選択画素データの真値との差分を検出し、 差分に基づいてブロック単位で補間誤差の大小を決定
し、補間誤差が大きい場合には注目ブロックのｎフレー
ム分の全画素データを伝送する第１のモードを選択し、
それ以外の場合には注目ブロックのｎフレームのうちの
ｍフレーム分の画素データを伝送する第２のモードを選
択し、 選択されたモードに対応する伝送画素データと選択さ
れたモードを示す制御信号を伝送する ことを特徴とする画像信号の伝送方法である。
連続するｎ（ｎ≧２）フレームの夫々に属する領域の画
素データをブロック化し、 注目ブロックにおいて、少なくとも注目ブロックのｎ
フレームのうちのｍフレーム分（ｎ＞ｍ）の画素データ
から注目ブロックの非選択画素データに対する補間値を
生成し、 注目ブロックの非選択画素データに対する補間値と非
選択画素データの真値との差分を検出し、 差分に基づいてブロック単位で補間誤差の大小を決定
し、補間誤差が大きい場合には注目ブロックのｎフレー
ム分の全画素データを伝送する第１のモードを選択し、
それ以外の場合には注目ブロックのｎフレームのうちの
ｍフレーム分の画素データを伝送する第２のモードを選
択し、 選択されたモードに対応する伝送画素データと選択さ
れたモードを示す制御信号を伝送する ことを特徴とする画像信号の伝送方法である。
受信側で非伝送画素のデータを線形補間する時には、
線形補間で求められた補間値と非伝送画素の真値との差
が減算回路12で求められる。この差の１ブロックの累積
値が大きい時には、駒落としがされず、これが小さい時
には、駒落としがされる。従って、復元画像において、
駒落としがされるブロックとこれがされないブロックと
の間でブロック歪の発生が防止される。
線形補間で求められた補間値と非伝送画素の真値との差
が減算回路12で求められる。この差の１ブロックの累積
値が大きい時には、駒落としがされず、これが小さい時
には、駒落としがされる。従って、復元画像において、
駒落としがされるブロックとこれがされないブロックと
の間でブロック歪の発生が防止される。
以下、この発明の一実施例について、図面を参照して
説明する。第１図は、この一実施例の送信側の構成を示
し、１で示す入力端子に、１サンプルが８ビットにディ
ジタル化されたディジタルビデオデータが供給される。
ビデオデータは、ブロック化回路２で、走査線の順序か
らブロックの順序にデータの配列が変換される。１フレ
ームの画像が第２図に示すように、（Ｍ×Ｎ）に細分化
され、領域B11、B12、・・・、BMNが形成される。時間
的に次のフレームが同様に分割され、領域B11′、B1
2′、・・・、BMN′が形成される。そして、空間的に同
一の位置の二つの領域B11及びB11′、B12及びB12′、・
・・、BMN及びBMN′により３次元ブロックが夫々形成さ
れる。一つの領域は、例えば（４ライン×４画素）であ
り、従って、１ブロックの画素数が32である。
説明する。第１図は、この一実施例の送信側の構成を示
し、１で示す入力端子に、１サンプルが８ビットにディ
ジタル化されたディジタルビデオデータが供給される。
ビデオデータは、ブロック化回路２で、走査線の順序か
らブロックの順序にデータの配列が変換される。１フレ
ームの画像が第２図に示すように、（Ｍ×Ｎ）に細分化
され、領域B11、B12、・・・、BMNが形成される。時間
的に次のフレームが同様に分割され、領域B11′、B1
2′、・・・、BMN′が形成される。そして、空間的に同
一の位置の二つの領域B11及びB11′、B12及びB12′、・
・・、BMN及びBMN′により３次元ブロックが夫々形成さ
れる。一つの領域は、例えば（４ライン×４画素）であ
り、従って、１ブロックの画素数が32である。
第３図は、空間的に同一の位置のブロックの時間的な
変化を示しており、領域Bij及びBij′が１ブロックを構
成する。ブロック化回路２からは、画素データが（a0、
b0、c0、・・・・・・o0、p0、a0′、b0′、c0′、・・
・・・・o0′、p0′）の順序で発生し、画素データa0に
対して２フレーム遅れて画素データa1が発生する。
変化を示しており、領域Bij及びBij′が１ブロックを構
成する。ブロック化回路２からは、画素データが（a0、
b0、c0、・・・・・・o0、p0、a0′、b0′、c0′、・・
・・・・o0′、p0′）の順序で発生し、画素データa0に
対して２フレーム遅れて画素データa1が発生する。
ブロック化回路２の出力信号が２フレーム遅延回路
３、1/2ブロック（16画素データ）遅延回路４、平均化
回路５、ゲート回路６及び３次元ADRCエンコーダ８に供
給される。ゲート回路６の出力信号が２次元ADRCエンコ
ーダ７に供給される。ADRCエンコーダ７及び８の符号化
出力がスイッチング回路９に入力端子Ａ及びＢに夫々供
給され、その出力端子Ｃに一方の符号化出力が選択され
る。符号化出力は、付加的コード（DR、MIN）と各画素
と対応するコード信号DTとを含んでいる。
３、1/2ブロック（16画素データ）遅延回路４、平均化
回路５、ゲート回路６及び３次元ADRCエンコーダ８に供
給される。ゲート回路６の出力信号が２次元ADRCエンコ
ーダ７に供給される。ADRCエンコーダ７及び８の符号化
出力がスイッチング回路９に入力端子Ａ及びＢに夫々供
給され、その出力端子Ｃに一方の符号化出力が選択され
る。符号化出力は、付加的コード（DR、MIN）と各画素
と対応するコード信号DTとを含んでいる。
スイッチング回路９の出力端子Ｃからの符号化出力が
フレーム化回路10に供給される。フレーム化回路10に
は、駒落としの有無に対応した判定コードSJも供給され
る。フレーム化回路10は、ダイナミックレンジDR、最小
値MIN及びコード信号DTがバイトシリアルに配列され、
同期信号が付加された伝送データを形成する。また、フ
レーム化回路10では、エラー訂正符号の符号化がなされ
る。フレーム化回路10の出力端子11に取り出された伝送
データは、例えばチャンネル符号化のエンコーダ、記録
アンプ等を介して磁気テープに回転ヘッドにより記録さ
れる。
フレーム化回路10に供給される。フレーム化回路10に
は、駒落としの有無に対応した判定コードSJも供給され
る。フレーム化回路10は、ダイナミックレンジDR、最小
値MIN及びコード信号DTがバイトシリアルに配列され、
同期信号が付加された伝送データを形成する。また、フ
レーム化回路10では、エラー訂正符号の符号化がなされ
る。フレーム化回路10の出力端子11に取り出された伝送
データは、例えばチャンネル符号化のエンコーダ、記録
アンプ等を介して磁気テープに回転ヘッドにより記録さ
れる。
この一実施例では、駒落としがされる第２のモード時
に、１ブロックを構成する二つの領域の中の時間的に後
の領域Bij′のコード信号DTが伝送され、前の領域Bijの
コード信号DTが伝送されない。２次元ADRCエンコーダ７
は、駒落としで1/2に圧縮された16個の画素データの符
号化を行う。３次元ADRCエンコーダ８は、駒落としがさ
れない第１のモード時に元の32個の画素データの符号化
を行う。受信側では、駒落としがされているブロックに
関しては、線形補間（１次補間）により非伝送画素のデ
ータが内挿される。この受信側の補間方式と同一の補間
で得られた補間値と真値との差の大きさに基づいて駒落
としを行うかどうかが決定される。
に、１ブロックを構成する二つの領域の中の時間的に後
の領域Bij′のコード信号DTが伝送され、前の領域Bijの
コード信号DTが伝送されない。２次元ADRCエンコーダ７
は、駒落としで1/2に圧縮された16個の画素データの符
号化を行う。３次元ADRCエンコーダ８は、駒落としがさ
れない第１のモード時に元の32個の画素データの符号化
を行う。受信側では、駒落としがされているブロックに
関しては、線形補間（１次補間）により非伝送画素のデ
ータが内挿される。この受信側の補間方式と同一の補間
で得られた補間値と真値との差の大きさに基づいて駒落
としを行うかどうかが決定される。
平均化回路５は、２フレーム遅延回路３の入力信号及
び出力信号の平均値、即ち、補間値を形成する。1/2ブ
ロック遅延回路４の出力信号から平均化回路５の出力信
号が減算回路12で減算される。減算回路12の出力信号が
絶対値化回路13で絶対値に変換される。この絶対値は、
注目している１画素当りの真値と補間値との差であり、
累積回路14により１ブロックの差の累積値が求められ
る。この累積値が比較回路17に供給され、端子18からの
基準値と比較される。累積回路14の代わりに、１ブロッ
クの差の中の最大値を検出する最大値検出回路を用いて
も良い。
び出力信号の平均値、即ち、補間値を形成する。1/2ブ
ロック遅延回路４の出力信号から平均化回路５の出力信
号が減算回路12で減算される。減算回路12の出力信号が
絶対値化回路13で絶対値に変換される。この絶対値は、
注目している１画素当りの真値と補間値との差であり、
累積回路14により１ブロックの差の累積値が求められ
る。この累積値が比較回路17に供給され、端子18からの
基準値と比較される。累積回路14の代わりに、１ブロッ
クの差の中の最大値を検出する最大値検出回路を用いて
も良い。
比較回路17では、累積値と基準値の大小関係が検出さ
れ、累積値が基準値より小さい時に、駒落とし処理が可
能なことを意味する“1"の出力信号が発生する。これと
逆に、累積値が基準値より大きい時に、駒落とし処理が
できないことを意味する“0"の出力信号が発生する。比
較回路17の出力信号がラッチ19で保持され、ラッチ19の
出力信号が判定コードSJとしてスイッチング回路９及び
フレーム化回路10に供給される。
れ、累積値が基準値より小さい時に、駒落とし処理が可
能なことを意味する“1"の出力信号が発生する。これと
逆に、累積値が基準値より大きい時に、駒落とし処理が
できないことを意味する“0"の出力信号が発生する。比
較回路17の出力信号がラッチ19で保持され、ラッチ19の
出力信号が判定コードSJとしてスイッチング回路９及び
フレーム化回路10に供給される。
駒落とし処理がされる第２のモード時に、即ち、判定
コードSJが“1"の時に、スイッチング回路９の入力端子
Ａと出力端子Ｃが選択され、ADRCエンコーダ７の符号化
出力が選択される。他方、駒落とし処理がされない第１
のモード時に、即ち、判定コードSJが“0"の時に、スイ
ッチング回路９の入力端子Ｂと出力端子Ｃが選択され、
ADRCエンコーダ８の符号化出力が選択される。
コードSJが“1"の時に、スイッチング回路９の入力端子
Ａと出力端子Ｃが選択され、ADRCエンコーダ７の符号化
出力が選択される。他方、駒落とし処理がされない第１
のモード時に、即ち、判定コードSJが“0"の時に、スイ
ッチング回路９の入力端子Ｂと出力端子Ｃが選択され、
ADRCエンコーダ８の符号化出力が選択される。
ゲート回路６は、制御信号発生回路15からの制御信号
P2により１ブロックを構成する二つの領域Bij及びBij′
の時間的に後の領域Bij′の画素データを通過させる。
制御信号発生回路15には、ブロック化回路２からブロッ
ク周期のクロック信号P1が供給され、ブロック化回路２
の出力信号と同期した制御信号P2が生成される。また、
制御信号P2が累積回路14のイネーブル信号とされ、制御
信号P2が“1"の期間で累積動作が可能とされている。更
に、制御信号P2が微分回路16に供給され、微分回路16か
らの微分パルスP3が累積回路14にそのリセット信号とし
て供給される。
P2により１ブロックを構成する二つの領域Bij及びBij′
の時間的に後の領域Bij′の画素データを通過させる。
制御信号発生回路15には、ブロック化回路２からブロッ
ク周期のクロック信号P1が供給され、ブロック化回路２
の出力信号と同期した制御信号P2が生成される。また、
制御信号P2が累積回路14のイネーブル信号とされ、制御
信号P2が“1"の期間で累積動作が可能とされている。更
に、制御信号P2が微分回路16に供給され、微分回路16か
らの微分パルスP3が累積回路14にそのリセット信号とし
て供給される。
３次元ADRCエンコーダ８の一例を第４図に示す。21で
示す入力端子にブロック化回路２の出力信号が供給され
る。この入力信号が最大値及び最小値検出回路22及び遅
延回路23に供給される。検出回路22は、１ブロックの32
個の画素データの中の最大値MAXと最小値MINとを検出す
る。遅延回路23は、最大値MAX及び最小値MINを検出する
時間、データを遅延させるものである。
示す入力端子にブロック化回路２の出力信号が供給され
る。この入力信号が最大値及び最小値検出回路22及び遅
延回路23に供給される。検出回路22は、１ブロックの32
個の画素データの中の最大値MAXと最小値MINとを検出す
る。遅延回路23は、最大値MAX及び最小値MINを検出する
時間、データを遅延させるものである。
減算回路24で（MAX−MIN）の演算がされ、減算回路24
からダイナミックレンジDRが得られる。ダイナミックレ
ンジDRがROM26に供給され、例えば４ビットのコード信
号を得る時には、ダイナミックレンジDRが1/16とされ
る。このROM26から量子化ステップΔが得られる。減算
回路25では、遅延回路23からの画素データから最小値MI
Nが減算され、減算回路25から最小値が除去された画素
データPDIが得られる。
からダイナミックレンジDRが得られる。ダイナミックレ
ンジDRがROM26に供給され、例えば４ビットのコード信
号を得る時には、ダイナミックレンジDRが1/16とされ
る。このROM26から量子化ステップΔが得られる。減算
回路25では、遅延回路23からの画素データから最小値MI
Nが減算され、減算回路25から最小値が除去された画素
データPDIが得られる。
減算回路25からの最小値除去により正規化されたデー
タPDI及び量子化ステップΔが量子化回路27に供給され
る。量子化回路27から元のビット数（８ビット）より少
ないビット数である４ビットのコード信号DTが得られ
る。量子化回路27は、ダイナミックレンジDRに適応した
量子化を行う。説明の簡単のため、２ビットの量子化の
例では、第５図Ａに示すように、ダイナミックレンジDR
を（22＝４）等分した量子化ステップΔで、最小値が除
去されたデータPDIが除算され、商を切り捨てで整数化
した値がコード信号DTとされる。量子化回路27は、除算
回路或いはROMで構成できる。第５図でL0、L1、L2、L3
が復号レベルを示す。
タPDI及び量子化ステップΔが量子化回路27に供給され
る。量子化回路27から元のビット数（８ビット）より少
ないビット数である４ビットのコード信号DTが得られ
る。量子化回路27は、ダイナミックレンジDRに適応した
量子化を行う。説明の簡単のため、２ビットの量子化の
例では、第５図Ａに示すように、ダイナミックレンジDR
を（22＝４）等分した量子化ステップΔで、最小値が除
去されたデータPDIが除算され、商を切り捨てで整数化
した値がコード信号DTとされる。量子化回路27は、除算
回路或いはROMで構成できる。第５図でL0、L1、L2、L3
が復号レベルを示す。
量子化回路27における量子化の方法としては、第５図
Ｂに示すように、最大値MAX及び最小値MINと一致した値
が復号レベルとして得られる方法を用いても良い。
Ｂに示すように、最大値MAX及び最小値MINと一致した値
が復号レベルとして得られる方法を用いても良い。
２次元ADRCエンコーダ７は、上述の３次元ADRCエンコ
ーダと同様の構成を有している。但し、ゲート回路６に
より１ブロックの後ろ側の領域Bij′の16個の画素デー
タのみが符号化される。
ーダと同様の構成を有している。但し、ゲート回路６に
より１ブロックの後ろ側の領域Bij′の16個の画素デー
タのみが符号化される。
第６図Ａは、制御信号発生回路15にブロック化回路２
から供給されるクロック信号P1を示す。クロック信号P1
は、ブロック周期で発生する。このクロック信号P1から
第６図Ｂに示すように、１ブロック周期の1/2の周期で
レベルが反転する制御信号P2が制御信号発生回路15で生
成される。制御信号P2が“0"の期間には、１ブロックの
前の領域Bijの16個の画素データが含まれ、これが“1"
の期間には、その後の領域Bij′の16個の画素データが
含まれる。この制御信号P2の“1"の期間でゲート回路６
がオンし、後の領域Bij′の画素データがゲート回路６
を通過してADRCエンコーダ７に供給される。制御信号P2
の立ち上がりエッジのタイミングで微分回路16から第６
図Ｃに示す微分パルスP3が発生する。微分パルスP3で累
積回路14が次のブロックに関する累積動作に備えてリセ
ットされる。
から供給されるクロック信号P1を示す。クロック信号P1
は、ブロック周期で発生する。このクロック信号P1から
第６図Ｂに示すように、１ブロック周期の1/2の周期で
レベルが反転する制御信号P2が制御信号発生回路15で生
成される。制御信号P2が“0"の期間には、１ブロックの
前の領域Bijの16個の画素データが含まれ、これが“1"
の期間には、その後の領域Bij′の16個の画素データが
含まれる。この制御信号P2の“1"の期間でゲート回路６
がオンし、後の領域Bij′の画素データがゲート回路６
を通過してADRCエンコーダ７に供給される。制御信号P2
の立ち上がりエッジのタイミングで微分回路16から第６
図Ｃに示す微分パルスP3が発生する。微分パルスP3で累
積回路14が次のブロックに関する累積動作に備えてリセ
ットされる。
この一実施例の駒落とし処理に関して、第７図Ａを参
照して説明する。第７図Ａにおいて、F1、F2、F3、・・
・は、連続する第１フレーム、第２フレーム、第３フレ
ーム、・・・を表している。二つの領域Bij及びBij′で
構成された３次元ブロック（第３図参照）の空間的に同
一の位置の一つの画素データa0、a0′、a1、a1′、・・
・のレベルの変化の一例が第７図Ａに示されている。
照して説明する。第７図Ａにおいて、F1、F2、F3、・・
・は、連続する第１フレーム、第２フレーム、第３フレ
ーム、・・・を表している。二つの領域Bij及びBij′で
構成された３次元ブロック（第３図参照）の空間的に同
一の位置の一つの画素データa0、a0′、a1、a1′、・・
・のレベルの変化の一例が第７図Ａに示されている。
駒落としの判定の対象である注目ブロックが画素デー
タa1及びa1′を含むブロックの時の動作を説明する。ブ
ロック化回路２から画素データa1′が現れるタイミング
では、２フレーム遅延回路３から画素データa0′が発生
する。また、このタイミングでは、1/2ブロック遅延回
路４の出力側に画素データa1が得られる。従って、平均
化回路５により補間値1/2（a0′＋a1′）が形成され
る。この補間値が減算回路12において、画素データa1か
ら減算される。減算回路12からは、 a1−1/2（a0′＋a1′） の減算出力が得られる。この減算出力が絶対値に変換
され、累積回路14に供給される。累積回路14は、画素デ
ータa1が含まれる前の領域（1/2ブロック）Bijで発生す
る減算出力の値を累算する。制御信号P2が“1"の期間で
累算期間が指定される。累算された出力が基準値と比較
され、基準値より累算値が大きい時には、判定コードSJ
が“0"とされ、駒落とし処理がされない第１のモードと
される。即ち、ADRCエンコーダ８からのa1、・・・p1、
a1′、・・・p1′の32個の画素データの符号化出力がス
イッチング回路９で選択される。ブロック化回路２の出
力側と判定コードSJが発生するラッチ19の出力側との間
に、１ブロックの遅延が生じる。他方、ADRCエンコーダ
７及び８では、ブロックの最大値MAX及び最小値MINを検
出するのに、１ブロックの遅延が生じる。従って、判定
コードSJの発生と符号化出力の発生とが同期している。
タa1及びa1′を含むブロックの時の動作を説明する。ブ
ロック化回路２から画素データa1′が現れるタイミング
では、２フレーム遅延回路３から画素データa0′が発生
する。また、このタイミングでは、1/2ブロック遅延回
路４の出力側に画素データa1が得られる。従って、平均
化回路５により補間値1/2（a0′＋a1′）が形成され
る。この補間値が減算回路12において、画素データa1か
ら減算される。減算回路12からは、 a1−1/2（a0′＋a1′） の減算出力が得られる。この減算出力が絶対値に変換
され、累積回路14に供給される。累積回路14は、画素デ
ータa1が含まれる前の領域（1/2ブロック）Bijで発生す
る減算出力の値を累算する。制御信号P2が“1"の期間で
累算期間が指定される。累算された出力が基準値と比較
され、基準値より累算値が大きい時には、判定コードSJ
が“0"とされ、駒落とし処理がされない第１のモードと
される。即ち、ADRCエンコーダ８からのa1、・・・p1、
a1′、・・・p1′の32個の画素データの符号化出力がス
イッチング回路９で選択される。ブロック化回路２の出
力側と判定コードSJが発生するラッチ19の出力側との間
に、１ブロックの遅延が生じる。他方、ADRCエンコーダ
７及び８では、ブロックの最大値MAX及び最小値MINを検
出するのに、１ブロックの遅延が生じる。従って、判定
コードSJの発生と符号化出力の発生とが同期している。
上述と異なり、累算値が基準値より小さい時には、判
定コードSJが“1"とされ、駒落とし処理がなされる第２
のモードとされる。即ち、ADRCエンコーダ７からのa
1′、・・・p1′の16個の画素データの符号化出力がス
イッチング回路９で選択される。このように、１ブロッ
クの後の領域Bij′の16個の画素のコード信号DTが伝送
されるので、伝送されるコード信号DTのデータ量を1/2
とできる。
定コードSJが“1"とされ、駒落とし処理がなされる第２
のモードとされる。即ち、ADRCエンコーダ７からのa
1′、・・・p1′の16個の画素データの符号化出力がス
イッチング回路９で選択される。このように、１ブロッ
クの後の領域Bij′の16個の画素のコード信号DTが伝送
されるので、伝送されるコード信号DTのデータ量を1/2
とできる。
受信側（再生側）では、駒落とし処理がされていない
ブロックに関しては、３次元ADRCのデコーダにより32個
の画素の復元値が得られる。他方、駒落とし処理がされ
ているブロックに関しては、２次元ADRCのデコーダによ
り領域Bij′の16個の画素の復元値が得られる。駒落と
しのために伝送されない領域Bijの16個の画素は、同じ
ブロックの領域Bij′の同一位置の復元値と時間的に前
のブロックの領域Bij′の同一位置の復元値との平均値
で補間される。この補間は、駒落としを行うかどうかの
判定の際になされるものと同じ方法である。
ブロックに関しては、３次元ADRCのデコーダにより32個
の画素の復元値が得られる。他方、駒落とし処理がされ
ているブロックに関しては、２次元ADRCのデコーダによ
り領域Bij′の16個の画素の復元値が得られる。駒落と
しのために伝送されない領域Bijの16個の画素は、同じ
ブロックの領域Bij′の同一位置の復元値と時間的に前
のブロックの領域Bij′の同一位置の復元値との平均値
で補間される。この補間は、駒落としを行うかどうかの
判定の際になされるものと同じ方法である。
上述の一実施例では、２フレームに夫々属する二つの
領域Bij及びBij′で１ブロックが構成され、駒落としが
される時には、後の領域Bij′のデータのみを伝送して
いる。しかしながら、この一実施例に限定されることな
く、２フレーム以上のｎフレームにまたがるｎ個の領域
の中の任意の一つの領域のデータのみを伝送したり、ｍ
（ｍ＜ｎ）個の領域のデータを伝送しても良い。
領域Bij及びBij′で１ブロックが構成され、駒落としが
される時には、後の領域Bij′のデータのみを伝送して
いる。しかしながら、この一実施例に限定されることな
く、２フレーム以上のｎフレームにまたがるｎ個の領域
の中の任意の一つの領域のデータのみを伝送したり、ｍ
（ｍ＜ｎ）個の領域のデータを伝送しても良い。
例えば第７図Ｂに示すように、連続する３フレームF
1、F2及びF3（同様に、F4、F5及びF6、F7、F8及びF9、
・・・）に夫々属する３個の領域で１ブロックが構成さ
れる時には、各ブロックの最後の領域のデータ（a0″、
a1″、・・・）のみを伝送する駒落とし処理を行っても
良い。データa1、a1′、a1″等が含まれるブロックに関
しての駒落としの判定は、a0″とa1″の値から求められ
た補間値1/3（2a0″＋a1″）とa1とのレベル差、並びに
補間値1/3（a0″＋2a1″）とa1′とのレベル差に基づい
てなされる。
1、F2及びF3（同様に、F4、F5及びF6、F7、F8及びF9、
・・・）に夫々属する３個の領域で１ブロックが構成さ
れる時には、各ブロックの最後の領域のデータ（a0″、
a1″、・・・）のみを伝送する駒落とし処理を行っても
良い。データa1、a1′、a1″等が含まれるブロックに関
しての駒落としの判定は、a0″とa1″の値から求められ
た補間値1/3（2a0″＋a1″）とa1とのレベル差、並びに
補間値1/3（a0″＋2a1″）とa1′とのレベル差に基づい
てなされる。
また、この発明は、線形補間以外の補間方式を採用す
ることができる。その一つは、１ブロックの最初の領域
のデータを伝送し、同じブロックの他の領域の非伝送デ
ータは、伝送データと同じ値にホールドする前値置換で
ある。他の例は、２次関数の補間である。
ることができる。その一つは、１ブロックの最初の領域
のデータを伝送し、同じブロックの他の領域の非伝送デ
ータは、伝送データと同じ値にホールドする前値置換で
ある。他の例は、２次関数の補間である。
更に、この発明では、可変長のADRCを用いても良い。
勿論、この発明では、ADRC以外の高能率符号を用いても
良い。より更に、この発明は、高能率符号を併用するも
のに限定されるものでない。
勿論、この発明では、ADRC以外の高能率符号を用いても
良い。より更に、この発明は、高能率符号を併用するも
のに限定されるものでない。
この発明は、受信側でなされる非伝送画素の補間と同
一の方式で補間値を求め、この補間値と元の値との差の
大きさにより駒落とし処理を行うかどうかを決定してい
る。従って、空間的に隣接する二つのブロックの一方が
駒落とし処理され、その他方が駒落とし処理されない時
でも、復元画像では、二つのブロック間の輝度レベルの
差が小さくなり、ブロック歪の発生を防止できる。ま
た、この発明は、単純な静止判定と異なり、静止部以外
の連続的にレベル変化が起きる所でも、駒落としがさ
れ、データの圧縮効率を改善できる。
一の方式で補間値を求め、この補間値と元の値との差の
大きさにより駒落とし処理を行うかどうかを決定してい
る。従って、空間的に隣接する二つのブロックの一方が
駒落とし処理され、その他方が駒落とし処理されない時
でも、復元画像では、二つのブロック間の輝度レベルの
差が小さくなり、ブロック歪の発生を防止できる。ま
た、この発明は、単純な静止判定と異なり、静止部以外
の連続的にレベル変化が起きる所でも、駒落としがさ
れ、データの圧縮効率を改善できる。
第１図はこの発明の一実施例のブロック図、第２図及び
第３図はブロックの説明に用いる略線図、第４図はADRC
エンコーダの一例のブロック図、第５図はADRCの説明に
用いる略線図、第６図はこの発明の一実施例の説明に用
いるタイミングチャート、第７図はこの発明の一実施例
の説明に用いる略線図、第８図は従来の装置の説明に用
いる略線図である。 図面における主要な符号の説明 5:平均化回路、6:ゲート回路、7,8:ADRCエンコーダ、9:
スイッチング回路、12:減算回路、14:累積回路、15:制
御信号発生回路。
第３図はブロックの説明に用いる略線図、第４図はADRC
エンコーダの一例のブロック図、第５図はADRCの説明に
用いる略線図、第６図はこの発明の一実施例の説明に用
いるタイミングチャート、第７図はこの発明の一実施例
の説明に用いる略線図、第８図は従来の装置の説明に用
いる略線図である。 図面における主要な符号の説明 5:平均化回路、6:ゲート回路、7,8:ADRCエンコーダ、9:
スイッチング回路、12:減算回路、14:累積回路、15:制
御信号発生回路。
Claims (4)
- 【請求項１】ディジタル画像信号の時間方向に連続する
ｎ（ｎ≧２）フレームの夫々に属する領域の画素データ
をブロック化する手段と、 各ブロックにおいて、ｎフレーム分の全画素データを伝
送する第１のモードと、ｎフレームのうちのｍフレーム
分（ｎ＞ｍ）の画素データを伝送する第２のモードとを
ブロック単位で選択する選択手段と、 上記選択されたモードに対応する伝送画素データと上記
選択されたモードを示す制御信号を伝送する伝送手段と
からなり、 上記選択手段は、注目ブロックにおいて、上記第２のモ
ード時に少なくとも上記注目ブロックの伝送される画素
データから上記注目ブロックの非伝送画素データを補間
生成することにより得られた上記注目ブロックの非伝送
画素データに対する補間値と上記非伝送画素データの真
値との差分を検出し、上記差分に基づいてブロック単位
で補間誤差の大小を決定し、上記補間誤差が大きい場合
には上記第１のモードを選択し、それ以外の場合には上
記第２のモードを選択する ことを特徴とする画像信号の伝送装置。 - 【請求項２】請求項１において、 上記選択手段は、上記注目ブロックにおいて、上記第２
のモード時に上記注目ブロックの伝送される画素データ
と上記注目ブロックと空間的に同一位置に存在し、且つ
時間的に前及び又は後のブロックの伝送される画素デー
タから上記注目ブロックの非伝送画素データに対する補
間値を生成する ことを特徴とする画像信号の伝送装置。 - 【請求項３】ディジタル画像信号の時間方向に連続する
ｎ（ｎ≧２）フレームの夫々に属する領域の画素データ
をブロック化し、 注目ブロックにおいて、少なくとも上記注目ブロックの
ｎフレームのうちのｍフレーム分（ｎ＞ｍ）の画素デー
タから上記注目ブロックの非選択画素データに対する補
間値を生成し、 上記注目ブロックの非選択画素データに対する補間値と
上記非選択画素データの真値との差分を検出し、 上記差分に基づいてブロック単位で補間誤差の大小を決
定し、上記補間誤差が大きい場合には上記注目ブロック
のｎフレーム分の全画素データを伝送する第１のモード
を選択し、それ以外の場合には上記注目ブロックのｎフ
レームのうちのｍフレーム分の画素データを伝送する第
２のモードを選択し、 上記選択されたモードに対応する伝送画素データと上記
選択されたモードを示す制御信号を伝送する ことを特徴とする画像信号の伝送方法。 - 【請求項４】請求項３において、 上記注目ブロックの非選択画素データに対する補間値
は、上記注目ブロックにおいて、上記第２のモード時に
上記注目ブロックの伝送される画素データと上記注目ブ
ロックと空間的に同一位置に存在し、且つ時間的に前及
び又は後のブロックの伝送される画素データから生成さ
れる ことを特徴とする画像信号の伝送方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30822589A JP2827356B2 (ja) | 1989-11-28 | 1989-11-28 | 画像信号伝送装置及び方法 |
| US07/617,806 US5068726A (en) | 1989-11-28 | 1990-11-26 | Coding apparatus that temporally interpolates block data and selects transmission mode |
| KR1019900019233A KR100211774B1 (ko) | 1989-11-28 | 1990-11-27 | 화상신호전송장치 및 방법 |
| EP19900312849 EP0430631B1 (en) | 1989-11-28 | 1990-11-27 | A highly efficient coding apparatus |
| DE69028078T DE69028078T2 (de) | 1989-11-28 | 1990-11-27 | Kodiervorrichtung mit hoher Wirksamkeit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30822589A JP2827356B2 (ja) | 1989-11-28 | 1989-11-28 | 画像信号伝送装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03167985A JPH03167985A (ja) | 1991-07-19 |
| JP2827356B2 true JP2827356B2 (ja) | 1998-11-25 |
Family
ID=17978435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30822589A Expired - Lifetime JP2827356B2 (ja) | 1989-11-28 | 1989-11-28 | 画像信号伝送装置及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5068726A (ja) |
| EP (1) | EP0430631B1 (ja) |
| JP (1) | JP2827356B2 (ja) |
| KR (1) | KR100211774B1 (ja) |
| DE (1) | DE69028078T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2969867B2 (ja) * | 1990-08-31 | 1999-11-02 | ソニー株式会社 | ディジタル画像信号の高能率符号化装置 |
| JP2906671B2 (ja) * | 1990-12-28 | 1999-06-21 | ソニー株式会社 | ディジタルビデオ信号の高能率符号化装置およびその方法 |
| US5253275A (en) | 1991-01-07 | 1993-10-12 | H. Lee Browne | Audio and video transmission and receiving system |
| JP2861462B2 (ja) * | 1991-04-12 | 1999-02-24 | ソニー株式会社 | 動きベクトル検出装置 |
| JPH0614313A (ja) * | 1992-06-29 | 1994-01-21 | Canon Inc | 画像処理装置 |
| US5481554A (en) * | 1992-09-02 | 1996-01-02 | Sony Corporation | Data transmission apparatus for transmitting code data |
| US5850261A (en) * | 1992-10-15 | 1998-12-15 | Sony Corporation | Efficient variable length encoder and decoder |
| US5953506A (en) * | 1996-12-17 | 1999-09-14 | Adaptive Media Technologies | Method and apparatus that provides a scalable media delivery system |
| US5870144A (en) * | 1997-03-28 | 1999-02-09 | Adaptec, Inc. | Reduced-quality resolution digital video encoder/decoder |
| JP4240554B2 (ja) | 1997-07-11 | 2009-03-18 | ソニー株式会社 | 画像符号化装置および画像符号化方法、並びに画像復号化装置および画像復号化方法 |
| US6307886B1 (en) | 1998-01-20 | 2001-10-23 | International Business Machines Corp. | Dynamically determining group of picture size during encoding of video sequence |
| US7412004B2 (en) * | 2001-06-29 | 2008-08-12 | Agere Systems Inc. | Method and apparatus for controlling buffer overflow in a communication system |
| US7440613B2 (en) * | 2003-09-12 | 2008-10-21 | Sony Corporation | Binary mask interpolation |
| US10091506B2 (en) * | 2015-06-11 | 2018-10-02 | Sony Corporation | Data-charge phase data compression architecture |
| US10027968B2 (en) * | 2015-06-12 | 2018-07-17 | Sony Corporation | Data-charge phase data compression tool |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2540809B2 (ja) * | 1986-07-30 | 1996-10-09 | ソニー株式会社 | 高能率符号化装置 |
| JP2508439B2 (ja) * | 1987-05-29 | 1996-06-19 | ソニー株式会社 | 高能率符号化装置 |
| FR2627926A1 (fr) * | 1988-02-29 | 1989-09-01 | Labo Electronique Physique | Procede et dispositif de codage de signaux video numeriques, et dispositif de decodage correspondant |
| JPH01245684A (ja) * | 1988-03-28 | 1989-09-29 | Canon Inc | 画像情報伝送システム |
-
1989
- 1989-11-28 JP JP30822589A patent/JP2827356B2/ja not_active Expired - Lifetime
-
1990
- 1990-11-26 US US07/617,806 patent/US5068726A/en not_active Expired - Lifetime
- 1990-11-27 EP EP19900312849 patent/EP0430631B1/en not_active Expired - Lifetime
- 1990-11-27 KR KR1019900019233A patent/KR100211774B1/ko not_active IP Right Cessation
- 1990-11-27 DE DE69028078T patent/DE69028078T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69028078D1 (de) | 1996-09-19 |
| US5068726A (en) | 1991-11-26 |
| EP0430631B1 (en) | 1996-08-14 |
| EP0430631A2 (en) | 1991-06-05 |
| DE69028078T2 (de) | 1997-02-20 |
| KR910010886A (ko) | 1991-06-29 |
| KR100211774B1 (ko) | 1999-08-02 |
| EP0430631A3 (en) | 1992-10-21 |
| JPH03167985A (ja) | 1991-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2540809B2 (ja) | 高能率符号化装置 | |
| JP2670259B2 (ja) | 高能率符号化装置 | |
| JP2827356B2 (ja) | 画像信号伝送装置及び方法 | |
| JP2512894B2 (ja) | 高能率符号化／復号装置 | |
| US5055927A (en) | Dual channel video signal transmission system | |
| JP2508439B2 (ja) | 高能率符号化装置 | |
| JPH04115686A (ja) | ディジタル画像信号の高能率符号化装置 | |
| JPS61118085A (ja) | 画像信号の符号化方式およびその装置 | |
| JP2508646B2 (ja) | 高能率符号化装置 | |
| JP2604712B2 (ja) | テレビジヨン信号の高能率符号化／復号装置 | |
| JP2827357B2 (ja) | 画像信号の伝送装置及び方法 | |
| JP2832949B2 (ja) | 高能率符号の復号装置 | |
| JPS6359187A (ja) | 高能率符号化装置 | |
| JP2590865B2 (ja) | 高能率符号化された画像信号の復号装置 | |
| JP2518215B2 (ja) | 高能率符号化装置 | |
| JP2814482B2 (ja) | 高能率符号の復号装置及び復号方法 | |
| JPH0797754B2 (ja) | 符号化伝送装置 | |
| JP2910110B2 (ja) | 画像データの受信装置及び受信方法 | |
| JP2861175B2 (ja) | 高能率符号化装置及び符号化方法 | |
| JP2778629B2 (ja) | 高能率符号化装置 | |
| JP2798244B2 (ja) | 高能率符号の復号装置 | |
| JPH07121111B2 (ja) | 高能率符号の復号装置 | |
| JPH012486A (ja) | 高能率符号の復号装置 | |
| JP2692083B2 (ja) | 高能率符号の復号装置 | |
| KR100233419B1 (ko) | 동벡터전송방법, 동벡터전송장치, 동벡터복호화방법 및 동벡터복호화장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |