JP2826907B2 - 信号保護及び監視システム - Google Patents

信号保護及び監視システム

Info

Publication number
JP2826907B2
JP2826907B2 JP8503872A JP50387296A JP2826907B2 JP 2826907 B2 JP2826907 B2 JP 2826907B2 JP 8503872 A JP8503872 A JP 8503872A JP 50387296 A JP50387296 A JP 50387296A JP 2826907 B2 JP2826907 B2 JP 2826907B2
Authority
JP
Japan
Prior art keywords
signal
operable
customer
outgoing
inbound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8503872A
Other languages
English (en)
Other versions
JPH09507982A (ja
Inventor
エクハフ，チャールズ、シー
トウヴァ，アスカ、エイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DEII ESU SHII KAMYUUNIKEISHANZU CORP
Original Assignee
DEII ESU SHII KAMYUUNIKEISHANZU CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DEII ESU SHII KAMYUUNIKEISHANZU CORP filed Critical DEII ESU SHII KAMYUUNIKEISHANZU CORP
Publication of JPH09507982A publication Critical patent/JPH09507982A/ja
Application granted granted Critical
Publication of JP2826907B2 publication Critical patent/JP2826907B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/542—Logic circuits or arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/14—Monitoring arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13092—Scanning of subscriber lines, monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13162—Fault indication and localisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13166—Fault prevention
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13167—Redundant apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1329—Asynchronous transfer mode, ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292—Time division multiplexing, TDM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明は一般的には、電気通信ネットワークに関し、
特に信号保護及び監視システムに関する。
発明の背景 電気通信ネットワーク内の位置は、該装置の他の部分
における故障にもかかわらず情報の伝送を保証する冗長
又は予備技術を備えている。典型的には、電気通信装置
は、主信号路及び予備信号路に出力信号を供給するスプ
リッタで信号情報を受信する。スプリッタは、原信号よ
り低い値及び原信号と類似のインピーダンスを有する２
つの信号コピーを発生するアナログ受動装置である。こ
のスプリッタは、どの伝送路が入力信号情報を伝送する
のかを決定する制御信号を受信する。信号情報は、主伝
送路に沿って故障が生じていなければ、主伝送路に沿っ
て伝送される。スプリッタに代わるものとしては、ルー
タ、リレー、又はスイッチがある。
故障が検出されるとき、スプリッタは、制御信号に応
答して信号情報を予備伝送路に送出する。しかしなが
ら、スプリッタ及びその代換え装置は、ただ一つの信号
路へのアクセスがあるのみであり、一つの信号路から別
の信号路に切り換えるとき入力信号情報の遮断又は中断
が生じるという点で、あまり信頼性ある方法とはいえな
い。電気通信装置によって受信される実際の信号の監視
はスプリッタ環境においては困難であり、かつ電気通信
装置によって受信される実際の入力信号情報の試験は、
実行することができない。それ故、受信される信号情報
の伝送路に遮断を生じない予備技術を有することが望ま
しい。
前述のことから、入来信号の伝送路を遮断しない予備
技術に対する必要性が生じているということが認められ
よう。また、受信される実際の信号の監視を可能にする
予備技術に対する必要性が生じている。さらに、受信さ
れる実際の信号上で診断動作を果たすことのできる予備
技術に対する必要性が生じている。
発明の概要 本発明によると、従来の電気通信予備技術と関連した
欠点及び問題を実質上除去し或いは減じる信号保護及び
監視システムが提供される。
本発明の一具体例によると、内向き伝送路上の内向き
顧客信号を受信しかつ外向き伝送路上に外向き顧客情報
を発生するよう動作可能の主プロセッサを含む信号保護
システムが提供される。また、冗長スイッチは、監視目
的のために、内向き伝送路からの内向き顧客信号及び前
記外向き伝送路上の前記外向き顧客信号を受信すること
ができる。主プロセッサの故障を指示したときに、予備
プロセッサは、冗長スイッチを通して内向き伝送路から
内向き顧客信号を受信し、かつ冗長スイッチを通して外
向き伝送路上への伝送のための外向き顧客信号を発生す
る。この冗長スイッチは内向き及び外向き顧客信号の監
視を可能にし、かつ信号上の診断評価を行うことができ
る。
本発明は、従来の電気通信予備技術よりも多数の技術
的利点を提供する。一つの技術的利点は、主プロセッサ
の故障の場合に、内向き及び外向き伝送路上に予備プロ
セッサを位置させることにある。別の技術的利点は、内
向き伝送路上で受信した実際の内向き顧客信号及び外向
き伝送路上に置かれた実際の外向き顧客信号の監視機能
を果たす能力にある。さらに別の技術的利点は、故障分
離目的のために信号の完全性を確認するために内向き及
び外向き顧客信号上の診断動作を果たすことにある。他
の技術的利点は、以下の図面、説明、及び特許請求の範
囲から当業者には容易に明らかになる。
図面の簡単な説明 本発明及びその利点のより完全な理解のために、添付
図面と関連してなされる以下の説明を今参照するが、こ
こで、同じ参照数字は同じ部分を表している。
図１は、一体化マルチ速度クロスコネクトシステムの
ブロック図である。
図２は、一体化マルチ速度クロスコネクトシステムの
高速度電気的ユニットのブロック図である。
図３は、高速度電気的ユニット内の冗長スイッチのハ
イレベル応用のブロック図である。
図４は、冗長スイッチのブロック図である。
発明の詳細な説明 図１は、一体化マルチ速度クロスコネクトシステム10
のブロック図である。一体化マルチ速度クロスコネクト
システム10は、高速度光ユニット14、高速度電気ユニッ
ト16、及びブロードバンドマトリックス18を有するブロ
ードバンドサブシステム12を包含している。高速度光ユ
ニット14は、ネットワーク光信号の送出のために内部伝
送リンク20の向こう側のブロードバンドマトリックス18
とインターフェースする。高速度電気ユニット16は、ネ
ットワーク電気信号の送出のために内部伝送リンク20の
向こう側のブロードバンドマトリックス18とインターフ
ェースする。ブロードバンドマトリックス18は、高速度
光ユニット14又は高速度電気ユニット16を通り、或いは
ワイドバンドサブシステム22を通ってネットワークに戻
る信号をクロスコネクトする。
一体化マルチ速度クロスコネクトシステム10はまた、
複数の従属信号処理サブシステム24、低速度電気ユニッ
ト26、及びワイドバンドマトリックスセンターステージ
28を有するワイドバンドサブシステム22を包含してい
る。低速度電気ユニット26は、ネットワーク電気信号を
送出するため内部伝送リンク20の向こう側の従属信号処
理サブシステム24とインターフェースする。従属信号処
理サブシステム24は、ブロードバンドサブシステム12、
ナローバンドサブシステム30、及びネットワークとイン
ターフェースして、信号情報を、ワイドバンドマトリッ
クスセンターステージ28を通るクロスコネクトのための
独自フォーマットに変換する。
一体化マルチ速度クロスコネクトシステム10はまた、
ナローバンドインターフェース32、ナローバンドマトリ
ックス34、及びスイッチングユニット36を有するナロー
バンドサブシステム30を包含している。スイッチングユ
ニット36は、低速度ネットワーク電気信号の送出のため
に内部伝送リンク20の向こう側のナローバンドマトリッ
クス34とインターフェースする。ナローバンドインター
フェース32は、ワイドバンドサブシステム22の従属信号
処理サブシステム24とナローバンドマトリックス34との
間にリンクを形成する。ブロードバンドサブシステム1
2、ワイドバンドサブシステム22、及びナローバンドサ
ブシステム30は全て管理サブシステム（図示せず）の制
御下にある。
一体化マルチ速度クロスコネクトシステム内の各要素
の機能及び動作に関するさらなる情報のために、本出願
と共通の譲受人の、同時係属米国特許出願No.08/176,54
8、発明の名称「一体化マルチ速度クロスコネクトシス
テム」を参照されたい。そして、これは参照によりここ
に組み入れられる。今から、高速度電気ユニット16の機
能及び動作に関する説明をする。
図２は、高速度電気ユニット16のブロック図である。
高速度電気ユニット16は、（好ましくは12の）ネットワ
ークDS3又はSTS−１電気信号又はその混合をそれぞれが
受信しかつ送信する顧客インターフェースパネル40を包
含している。顧客インターフェースパネル40は、ネット
ワーク電気信号を複数のネットワークプロセッサ42の一
つに、かつそこから伝送する。そして、ここで、各ネッ
トワークプロセッサ42は、別々のネットワーク電気信号
を受信する。各ネットワークプロセッサ42は、DS3又はS
TS−１タイプの電気信号の一つを処理する。顧客インタ
ーフェースパネル40はまた、ネットワーク信号を冗長ス
イッチ44に送出する。冗長スイッチ44は、ネットワーク
電気信号を２つの予備のネットワークプロセッサ46の一
つに選択的に送出する。この好ましい具体例において、
12のネットワークプロセッサ42のそれぞれのために一つ
の予備のネットワークプロセッサ46がある。
図示された２つの予備のネットワークプロセッサ46の
うちの、好ましくは一つが、DS3電気信号の専用であ
り、かつ他のものがSTS−１電気信号の専用である。内
向きトラフィックのために、ネットワークプロセッサ42
（及び必要に応じて予備のネットワークプロセッサ46）
は、ネットワーク電気信号を冗長マトリックスインター
フェース48への伝送のために適切な独自フォーマットに
する。外向きトラフィックのために、ネットワークプロ
セッサ42（及び必要に応じて予備のネットワークプロセ
ッサ46）は、独自フォーマットでマトリックスインター
フェース48から受信した信号を、顧客インターフェース
パネル40を通してネットワークへ伝送するために適切な
ネットワーク電気信号に変換する。
マトリックスインターフェース48は、内部伝送リンク
20上の伝送のためにネットワークプロセッサ42（及び必
要に応じて予備のネットワークプロセッサ46）からの内
向き信号を多重化する。マトリックスインターフェース
48はまた、別々のネットワークプロセッサ42への伝送の
ために内部伝送リンク20からの外向き信号を多重分離す
る。好ましくは、各マトリックスインターフェース48
は、内部伝送リンク20上に位置させるために12の別々の
ネットワークプロセッサ42（又は必要に応じて２つの予
備のネットワークプロセッサ46のうちの一つ）からの12
の独自信号フォーマットを多重化する。外向き方向にお
いて、マトリックスインターフェース48は、内部伝送リ
ンク20からの独自信号フォーマットを、各ネットワーク
プロセッサ42（又は必要に応じて予備のネットワークプ
ロセッサ46）上に位置させるために12の別々の独自信号
フォーマットに多重分離する。冗長ユニットコントロー
ラ50は、高速度電気ユニット16のための制御をする。接
続されたプロセッサ52は、SONET及びDS3オーバヘッドを
処理するために備えられており、かつ内部伝送リンク20
内に該当オーバヘッドを挿入しかつ引き出すことができ
る。
高速度電気ユニット16の内向き動作のために、顧客イ
ンターフェースパネル40は、DS3及び／又はSTS−１速度
で好ましくは48のネットワーク電気信号へのBNCコネク
タインターフェースを提供する。顧客インターフェース
パネル40は、DS3及び／又はSTS−１ネットワーク電気信
号を、ネットワークプロセッサ42及び冗長スイッチ44に
接続する。各ネットワークプロセッサ42は、終端及び独
自STS−1Pフォーマットへの変換のために別々のDS3又は
STS−１ネットワーク電気信号を受信する。12のネット
ワークプロッセッサ42からの独自STS−1P信号は、第一
の対の冗長マトリックスインターフェース48に送られ
る。
マトリックスインターフェース48は、独自STS−1P信
号を、内部伝送リンク20上での伝送のために多重化STS
−12P信号に多重する。内部伝送リンク20は、高速度電
気ユニット16をブロードバンドマトリックス28にインタ
ーフェースし、かつシステムデータ、DS3オーバヘッ
ド、SONETオーバヘッド、独自オーバヘッド、タイミン
グ、コントロール、及びステータス情報を伝送する。
冗長スイッチ44及び予備のネットワークプロセッサ46
は、高速度電気ユニット16のための装置保護インターフ
ェースを提供する。高速度電気ユニット16の各半分にお
いて、一つの予備のネットワークプロセッサ46がDS3保
護に使われ、かつ他の予備ネットワークプロセッサ46は
STS−１保護に使われる。各冗長スイッチ44は、24のネ
ットワーク電気信号へのアクセスを有し、かつ２つの予
備ネットワークプロセッサ46に送られるべきこれらの信
号のいずれか一つを選択することができる。それ故、高
速度電気ユニット16の各半分のための全保護スキーム
は、1:24の比を有している。
外向き方向において、マトリックスインターフェース
48は、内部伝送リンク20からの多重化STS−12P信号を多
重分離し、かつ12の個別の電気的独自STS−1P信号をネ
ットワークプロセッサ42に分配する。ネットワークプロ
セッサ42は、個々の独自STS−1P信号を終端し、かつSTS
同期ペイロードエンベロープからDS3信号を取り除く
か、或いは独自STS−1P信号のままにして、独自オーバ
ヘッドを取り除き、そしてそれをSONET互換性オーバヘ
ッドと取り替える。冗長マトリックスインターフェース
48を有することにより、マトリックスプレーン独立性
は、このマトリックスからネットワークプロセッサ42ま
で維持される。これにより、ネットワークプロセッサ42
は、両方のプレーンを監視し、かつ最も信頼性ある信号
路を選択することが可能になる。マトリックスインター
フェース48はまた、適切な保護処理のために必要に応じ
て予備のネットワークプロセッサ46に独自STS−1P信号
を分配する。
高速度電気ユニット26のための制御は、冗長ユニット
コントローラ50によって処理される。ユニットコントロ
ーラ50は、コントロールリンクを、全てのネットワーク
プロセッサ42、マトリックスインターフェース48、冗長
スイッチ44、及び追加のプロセッサ52に分配する。管理
サブシステムからの制御は、マトリックスインターフェ
ース48及び内部伝送リンク20を通って高速度電気ユニッ
ト16に通される。この制御情報は、マトリックスインタ
ーフェース48の第一の対の内部伝送リンク20のオーバヘ
ッドから引き出されて、ユニットコントローラ50に送ら
れる。ユニットコントローラ50はコントロールパケット
を解釈し、かつどの下位カードを制御すべきかを決定す
る。ユニットコントローラ50は、これらの同じインター
フェースを使用して、ステータスを管理サブシステムに
戻す。
冗長追加プロセッサ52は、高速度電気ユニット16内の
オーバヘッドを処理する能力がある。ユニットコントロ
ーラ50の制御の下で、追加プロセッサ52は、シリアルオ
ーバヘッドインターフェースを、全てのネットワークプ
ロセッサ42に提供する。ネットワークプロセッサ42上で
処理されないオーバヘッドは、追加プロセッサ52に送ら
れ、そこで、それは、マトリックスインターフェース48
を経て内部伝送リンク20内に多重化される。
図３は、冗長スイッチ44のためのハイレベルの応用を
示している。冗長スイッチ44は、予備のネットワークプ
ロセッサ46を、ネットワークからのそしてそこへの顧客
インターフェースパネル40上の内向き及び外向き路内に
位置させて、それぞれ、主ネットワークプロセッサ42の
一つの故障の場合に実際のネットワーク電気信号を処理
する。
ネットワークへの外向き方向において、この外向き路
は、75オームの不平衡負荷62で終端される顧客出力BNC
コネクタ60にネットワークプロセッサ42の出力を接続す
る伝送線61である。伝送線61は、ネットワークプロセッ
サ42の故障の場合に、冗長スイッチ44の出力を顧客出力
BNCコネクタ60に接続するために顧客インターフェース
パネル40上にタップされる。非故障動作の間、リレー64
が設定されて、ネットワークプロセッサ42は外向き路上
のネットワーク信号を顧客出力BNCコネクタ60を通して
ネットワークに出力させる。リレー66は、外向き路上の
ネットワーク信号の監視をするように冗長スイッチ44上
で設定される。
故障の場合に、リレー64は、ネットワークプロセッサ
42が外向き路上にネットワーク電気信号を出力するのを
妨げるように切り換える。リレー66は、ネットワーク電
気信号を、予備ネットワークプロセッサの一方46から冗
長スイッチ44を通して外向き路上に位置させるように切
り換える。選択された予備ネットワークプロセッサ42
は、冗長スイッチ44を通して外向き路上の適切なネット
ワーク信号を供給することにより故障したネットワーク
プロセッサ42に代わる。
ネットワークから内向き方向において、ネットワーク
電気信号が、顧客入力BNCコネクタ70と顧客インターフ
ェースパネル40の75オーム終端負荷72を接続する伝送線
63から内向き路上で受信される。伝送線63は２カ所でタ
ップされる。１つは、ネットワークプロセッサ42上の非
常に高い入力インピーダンス受信機74に接続するためで
あり、かつその第二は、冗長スイッチ44上の非常に高い
入力インピーダンス受信機76に接続するためである。
正常動作中、ネットワークプロセッサ42の受信機74が
アクティブであり、かつ冗長スイッチ44の受信機76がリ
レースイッチ78の切断を通して待機中である。故障の場
合に、リレースイッチ78は、受信機76をアクティブモー
ドにして、内向き路上のネットワーク電気信号を予備ネ
ットワークプロセッサの一方46に送出させる。受信機76
がアクティブモードにあるとき、受信機74で受信された
内向きネットワーク電気信号は無視される。
マイクロコントローラユニット80は、全ての監視活動
及び冗長スイッチ44の制御をローカルに実行する。マイ
クロコントローラユニット80は、ユニットコントローラ
50の下位にある。冗長スイッチ44はまた、顧客インター
フェースパネル40上の内向き又は外向きコネクタの一方
で利用可能のネットワーク電気信号のアナログバッファ
波形を監視するモニタージャック82を含んでいる。冗長
スイッチ44のモニタ機能は、主ネットワークプロセッサ
42からのアナログ内向き及び外向き信号にブリッジアク
セスするために備えられる。この能力は、ネットワーク
プロセッサ42へのそしてそこからのデータの完全性をテ
ストするために使用され、かつ予備が必要でないときに
利用可能である。
冗長スイッチ44の構成は、主トラフィックフローを中
断することなく外向き及び内向き信号路上の障害分離を
容易にするよう設計されている。欠陥要素の自己チェッ
ク及び分離はまた、冗長スイッチ44によって実行され
る。冗長スイッチ44は、主信号路を中断することなく内
向き路及びディジタル信号完全性を確認する。外向き路
及びディジタル信号完全性はまた、主トラフィックフロ
ーを中断することなく確認することができる。内向き及
び外向き路は、欠陥要素の分離を内部的に確認すること
ができる。予備ネットワークプロセッサ46の完全性がま
た確認可能である。
図４は、冗長スイッチ44のブロック図である。冗長ス
イッチ44は、受信機インターフェース90及び送信機イン
ターフェース92を含んでいる。受信機インターフェース
90は、顧客インターフェースパネル40の24の顧客入力BN
Cコネクタ70を通してブリッジし、かつ選択された予備
受信機回路上に位置させるための単一の顧客入力BNCコ
ネクタ信号を選択する。24の別々の内向き伝送路を表す
24の顧客入力BNCコネクタ70は、それぞれ６つのコネク
タの４群に分割される。６つの内向き伝送路の各群は、
４つの受信アナログマルチプレクサブロック94の１つと
関係している。４つの受信アナログマルチプレクサブロ
ック94はさらに、マルチプレクサ96及び98によって多重
化されて、モニタジャック82及び予備ネットワークプロ
セッサ46にバッファされる単一の信号を供給する。
４つの受信アナログマルチプレクサブロック94の１つ
は、６つの内向き伝送路と２つの診断ポートの間で選択
をする。相当する顧客入力BNCコネクタ70からの６つの
内向き伝送路は、アナログ8:1マルチプレクサ100への入
力の６つを形成する。７番目及び８番目の入力は、エミ
ッタフォロワーバッファ（FEB）増幅器出力からであ
り、かつ診断目的のために使用される。
ネットワーク電気信号のための信号路は、顧客入力BN
Cコネクタ70から、変成器102、FEB増幅器104、及びマル
チプレクサ100に進む。変成器102は、ロジックグラウン
ドからコネクタグラウンドを分離するために使用され
る。FEB増幅器104はインピーダンス変換をして、高イン
ピーダンスを顧客入力BNCコネクタ70の方に、かつ低イ
ンピーダンスをマルチプレクサ100の方に提供する。マ
ルチプレクサ100は、さらに多重化されるべきFEB増幅器
出力の１つを選択する。
マルチプレクサ100において受信アナログマルチプレ
クサブロック94の出力は、監視目的のために相当する送
信信号の出力を受信するマルチプレクサ96に接続され
る。マルチプレクサ98は、残りの受信アナログマルチプ
レクサブロック94のために同様な接続をする。マルチプ
レクサ96及び98は、個々の顧客入力コネクタからの24の
信号が収束する単一内部点に達する単極双投スイッチ10
6に送出する。この内部受信点は、モニタジャック82
に、そしてスイッチ108によって決定されるような２つ
の予備ネットワークプロセッサ46の一方に導かれる。こ
のようにして、冗長スイッチ44は、内向き及び外向き伝
送路の両方にネットワーク電気信号の監視能力を提供す
る。
送信機インターフェース92の監視は、受信機インター
フェース90のそれと同一である。送信機インターフェー
ス92は顧客インターフェースパネル40の24の顧客出力BN
Cコネクタ60を通してブリッジし、かつ選択された予備
受信回路上に位置させるために単一の顧客出力BNCコネ
クタ信号を選択する。24の別々の外向き伝送路を表す24
顧客出力BNCコネクタは、それぞれ６つのコネクタの４
つの群に分割される。これらの群は、同じようにワイヤ
ードORされ、かつ受信機インターフェース90内の受信信
号と同じ単一内部点にバッファされる。送信機インター
フェース92のこの部分は、送信監視及び診断のみのため
に使用される。
送信機インターフェース92は２つの予備ネットワーク
プロセッサの一方46を適切な顧客出力BNCコネクタ60に
接続する予備のための分離路を提供する。リレーツリー
が、予備ネットワークプロセッサの一方46の選択のため
に複数の単極双投スイッチ110を通して形成され、かつ
それを３つの外向きリレー112の８群の１つに経路を決
める。各リレーは、顧客インターフェースパネル40上の
１つの顧客出力BNCコネクタ60と関連している。３つの
インターフェースリレーコンタクト112の１つのみが一
時にはアクティブであり、分離変成器を通して送信予備
路を完成させる。
冗長スイッチ44は、２つのタイプの診断動作、ループ
バックとモニタを実行する。ループバック診断は、信号
を、いずれかの予備ネットワークプロセッサ46の送信機
部分からいずれかの予備ネットワークプロセッサ46の受
信部分へ導かせる。外向き信号はスイッチ110のリレー
ツリーを通り、かつ受信アナログマルチプレクサブロッ
ク94のマルチプレクサ100の７番目又は８番目の入力
に、或いは送信アナログマルチプレクサブロック95のマ
ルチプレクサ114を通って、ループバックすることがで
きる。送信アナログマルチプレクサブロック95を通るル
ープバックは、そのステータスをチェックすることので
きるリレー112を含んでいる。
このモニタ機能は、顧客入力コネクタ又は顧客出力コ
ネクタからの内向き又は外向き路上の信号をそれぞれ、
予備ネットワークプロセッサ46及び監視ジャック82のい
ずれかに接続させる。この監視機能は、主ネットワーク
プロセッサ42がアクティブであってさえ達成可能であ
る。モニタジャック出力信号レベルは、選択された予備
ネットワークプロセッサ46に印加されるレベルよりも略
20dB低い。好ましくは、ループバック及び送信モニタ機
能は、冗長スイッチ44の受信機インターフェース90が内
部的には予備受信路の専用であるために、予備動作中実
行することはできない。制御ロジック120は、マイクロ
コントローラユニット80の制御の下で、冗長スイッチ44
のスイッチ及びマルチプレクサを駆動する。
要するに、冗長スイッチは、主伝送路からのネットワ
ーク信号を遮断又は切り替えすることなくネットワーク
電気信号で予備、監視、及び診断動作を提供する。この
冗長スイッチは、信号のトラフィックフローを遮断する
ことなく、信号確認及び完全性チェックを可能にする。
このように、本発明によると、前述の利点を満足する
信号保護システムが提供されるということが明らかであ
る。好ましい実施例を詳細に説明したけれども、種々の
変化、代換え、及び変更がここでなすことができるとい
うことが理解できよう。例えば、特別の数の信号を有す
るインターフェースを図示したけれども、いかなる数の
信号もこの保護スキームに組み入れることができる。さ
らに、特別のスイッチ及び選択デバイスが図示されたけ
れども、信号の送出及び選択は、この技術分野で公知の
種々の方法でなすことができる。他の例が当業者によっ
て容易に確認可能であり、かつ以下の特許請求の範囲に
よって限定されるような本発明の精神及び範囲から離れ
ることなくなすことができるであろう。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04M 3/22 - 3/36 H04J 3/00 H04L 13/00 311

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】内向き伝送路上の内向き顧客信号を受信し
    かつ外向き伝送路上の外向き顧客信号を発生するよう動
    作可能の主プロセッサと、 前記内向き伝送路上の前記内向き顧客信号及び前記外向
    き伝送路上の前記外向き顧客信号を受信しかつ監視する
    よう動作可能であり、かつ前記内向き及び外向き顧客信
    号の監視に応答して前記主プロセッサの故障を検出する
    よう動作可能の冗長スイッチと、 前記主プロセッサの前記故障の指示で前記冗長スイッチ
    からの前記内向き顧客信号を受信するよう動作可能であ
    り、かつ前記主プロセッサの前記故障の指示で前記冗長
    スイッチを通りかつ前記外向き伝送路上に送信するため
    の前記外向き顧客信号を発生するよう動作可能である予
    備プロセッサと、 から成る信号保護及び監視システム。
  2. 【請求項２】前記冗長スイッチが、自己診断試験目的の
    ために前記外向き顧客信号を前記予備プロセッサに戻す
    請求項１に記載の信号保護及び監視システム。
  3. 【請求項３】前記主プロセッサからの前記外向き顧客信
    号が、前記主プロセッサ内の前記故障の指示で前記外向
    き送信路から切り換えられる請求項１に記載の信号保護
    及び監視システム。
  4. 【請求項４】前記冗長スイッチが前記主プロセッサ内の
    前記故障の指示を受信し、かつ前記予備プロセッサを前
    記内向き及び外向き伝送路に結合する切り替えを実行す
    る請求項１に記載の信号保護及び監視システム。
  5. 【請求項５】前記主プロセッサ内の前記故障を決定する
    よう動作可能であり、かつ前記主プロセッサ、前記冗長
    スイッチ、及び前記予備プロセッサの選択及び動作を制
    御するための監視信号を発生するユニットコントローラ
    をさらに備える請求項１に記載の信号保護及び監視シス
    テム。
  6. 【請求項６】主プロセッサの内向き伝送路の内向き顧客
    信号を受信するよう動作可能であり、そして、前記主プ
    ロセッサの故障に応答して前記内向き顧客信号を第一の
    予備プロセッサと第二の予備プロセッサの一方に経路を
    決めるよう動作可能でありかつ前記内向き顧客信号を監
    視ポートに経路を決めるよう動作可能の第一の選択回路
    を含む受信機インターフェースユニットと、 前記主プロセッサの外向き顧客信号を外向き伝送路上に
    位置させるよう動作可能であり、そして、前記主プロセ
    ッサの故障に応答して前記外向き顧客信号を前記第一と
    第二の予備プロセッサの一方から前記外向き伝送路に経
    路を決めるよう動作可能の第二の選択回路を含む送信機
    インターフェースユニットと、 前記内向き及び外向き顧客信号を導く際に前記第一と第
    二の選択回路を制御するよう動作可能のマイクロコント
    ローラユニットと、 から成る信号保護及び監視システムにおいて使用するた
    めの冗長スイッチ。
  7. 【請求項７】前記受信機インターフェースユニットが、
    前記第二の選択回路を通して前記第一と第二の予備プロ
    セッサの一方から送信機信号を受信するよう動作可能で
    あり、前記第一の選択回路が、診断試験のために前記送
    信機信号を前記監視ポートに、そして前記第一と第二の
    予備プロセッサの一方に戻すよう経路を決めるために動
    作可能である請求項６に記載の冗長スイッチ。
  8. 【請求項８】前記送信機インターフェースユニットが、
    送信機信号を前記第一と第二の予備プロセッサから前記
    第二の選択回路を通って受信するよう動作可能であり、
    そして、前記選択回路が、診断試験のために前記送信機
    信号を前記監視ポートに、そして前記第一と第二の予備
    プロセッサの一方に戻すよう経路を決めるために動作可
    能である請求項６に記載の冗長スイッチ。
  9. 【請求項９】前記送信機インターフェースユニットが、
    前記外向き伝送路上に前記外向き顧客信号を選択的に位
    置させるよう動作可能のリレーを含み、そして前記送信
    機信号は前記リレーのステータスを決定するために前記
    リレーを通して導かれる請求項８に記載の冗長スイッ
    チ。
  10. 【請求項１０】前記送信機インターフェースユニット
    が、前記外向き伝送路から外向き顧客信号を受信するよ
    う動作可能であり、そして前記第一の選択回路が前記受
    信した外向き顧客信号を前記監視ポートに経路を決める
    よう動作可能である請求項６に記載の冗長スイッチ。
JP8503872A 1994-07-01 1995-06-08 信号保護及び監視システム Expired - Fee Related JP2826907B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US270,019 1981-06-03
US08/270,019 US5574718A (en) 1994-07-01 1994-07-01 Signal protection and monitoring system
US08/270,019 1994-07-01

Publications (2)

Publication Number Publication Date
JPH09507982A JPH09507982A (ja) 1997-08-12
JP2826907B2 true JP2826907B2 (ja) 1998-11-18

Family

ID=23029557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8503872A Expired - Fee Related JP2826907B2 (ja) 1994-07-01 1995-06-08 信号保護及び監視システム

Country Status (6)

Country Link
US (2) US5574718A (ja)
EP (1) EP0769227A4 (ja)
JP (1) JP2826907B2 (ja)
CA (1) CA2184893C (ja)
MX (1) MX9605976A (ja)
WO (1) WO1996001533A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574718A (en) * 1994-07-01 1996-11-12 Dsc Communications Corporation Signal protection and monitoring system
US6067286A (en) * 1995-04-11 2000-05-23 General Datacomm, Inc. Data network switch with fault tolerance
US6009075A (en) 1996-03-29 1999-12-28 Dsc Communications Corporation Transport interface for performing protection switching of telecommunications traffic
JP3043654B2 (ja) * 1997-03-28 2000-05-22 日本電気通信システム株式会社 マルチメディア蓄積システムとその冗長構成方式
EP0917370A3 (en) * 1997-11-18 2007-10-24 Sony Corporation Signal processing device and method for switching signal processors therefor
US6330221B1 (en) * 1998-06-18 2001-12-11 Cisco Technology, Inc. Failure tolerant high density dial router
US6600741B1 (en) * 1999-03-25 2003-07-29 Lucent Technologies Inc. Large combined broadband and narrowband switch
US7082113B1 (en) * 1998-09-18 2006-07-25 Lucent Technologies, Inc. TDMA communication system and method including discontinuous modulation for reducing adjacent and co-channel interference
US6263433B1 (en) 1998-09-30 2001-07-17 Ncr Corporation Provision of continuous database service and scalable query performance using active redundant copies
US6202149B1 (en) * 1998-09-30 2001-03-13 Ncr Corporation Automated application fail-over for coordinating applications with DBMS availability
US7480713B2 (en) * 2000-12-15 2009-01-20 International Business Machines Corporation Method and system for network management with redundant monitoring and categorization of endpoints
EP1388078A1 (en) * 2001-05-03 2004-02-11 Nokia Inc. Method and system for implementing mpls redundancy
CA2358038A1 (en) * 2001-09-27 2003-03-27 Alcatel Canada Inc. System and method for selection of redundant control path links in a multi-shelf network element
US7619886B2 (en) * 2001-09-27 2009-11-17 Alcatel-Lucent Canada Inc. Method and apparatus for providing a common support services infrastructure for a network element
US7710866B2 (en) * 2001-09-27 2010-05-04 Alcatel-Lucent Canada Inc. Method and apparatus for optimization of redundant link usage in a multi-shelf network element
US6766482B1 (en) 2001-10-31 2004-07-20 Extreme Networks Ethernet automatic protection switching
DE60301407T2 (de) * 2002-01-24 2006-06-22 Alcatel Canada Inc., Kanata Verfahren und Vorrichtung zur Bereitstellung von redundanten Protokollprozessen in einem Netzelement
JP2003234825A (ja) * 2002-02-06 2003-08-22 Mitsubishi Electric Corp デジタル信号伝送装置
US20060001669A1 (en) * 2002-12-02 2006-01-05 Sehat Sutardja Self-reparable semiconductor and method thereof
US7185225B2 (en) * 2002-12-02 2007-02-27 Marvell World Trade Ltd. Self-reparable semiconductor and method thereof
US7340644B2 (en) * 2002-12-02 2008-03-04 Marvell World Trade Ltd. Self-reparable semiconductor and method thereof
US7289434B2 (en) * 2002-12-05 2007-10-30 Cisco Technology, Inc. Method for verifying function of redundant standby packet forwarder
US7095713B2 (en) * 2003-04-25 2006-08-22 Alcatel Ip Networks, Inc. Network fabric access device with multiple system side interfaces
US7194655B2 (en) 2003-06-12 2007-03-20 International Business Machines Corporation Method and system for autonomously rebuilding a failed server and a computer system utilizing the same
CN100386991C (zh) * 2004-11-19 2008-05-07 上海贝尔阿尔卡特股份有限公司 同步数字体系传输设备中低阶\高阶业务板的保护装置
JP2006154991A (ja) * 2004-11-26 2006-06-15 Fujitsu Ltd 情報処理システム、情報処理システムの制御方法、監視装置、監視プログラム、保守管理プログラム
US7212127B2 (en) * 2004-12-20 2007-05-01 Avery Dennison Corp. RFID tag and label
US7694023B1 (en) 2006-01-24 2010-04-06 Lockheed Martin Corporation Routing a processor communication
US20080123537A1 (en) * 2006-11-29 2008-05-29 Kumhyr David B Method and Apparatus for Facilitating the Detection of Loop-Back Conditions in Computer Networks
US8718079B1 (en) 2010-06-07 2014-05-06 Marvell International Ltd. Physical layer devices for network switches
RU2697633C1 (ru) * 2018-10-08 2019-08-15 Федеральное государственное бюджетное образовательное учреждение высшего образования "Казанский государственный энергетический университет" (ФГБОУ ВО "КГЭУ") Многопроцессорная информационно-управляющая система релейной защиты и автоматики на основе пассивной оптической сети

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881185A (en) * 1973-07-30 1975-04-29 Columbia Scient Ind Electronic multi-media programmer
US4435803A (en) * 1980-03-31 1984-03-06 International Telephone And Telegraph Corporation Analog subscriber/trunk module with shared ringing source and ring-trip
JPS5745624A (en) * 1980-09-02 1982-03-15 Nec Corp Information processor
US4442502A (en) * 1981-03-30 1984-04-10 Datapoint Corporation Digital information switching system
US4485467A (en) * 1982-02-18 1984-11-27 Teknekron Infoswitch Corporation Digital information switch matrix with on-line/off-line diagnostic features
US4631719A (en) * 1984-04-13 1986-12-23 Rockwell International Corporation Channel looping apparatus for failure analysis
US4736339A (en) * 1985-12-16 1988-04-05 Gte Communication Systems Corporation Circuit for simplex I/O terminal control by duplex processors
US4710926A (en) * 1985-12-27 1987-12-01 American Telephone And Telegraph Company, At&T Bell Laboratories Fault recovery in a distributed processing system
JPS63100843A (ja) * 1986-10-16 1988-05-02 Nippon Denso Co Ltd 通信制御機構
US4847837A (en) * 1986-11-07 1989-07-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Local area network with fault-checking, priorities and redundant backup
US4933838A (en) * 1987-06-03 1990-06-12 The Boeing Company Segmentable parallel bus for multiprocessor computer systems
DE3878667D1 (de) * 1987-12-16 1993-04-01 Siemens Ag Verfahren zur umschaltung einer anschlussgruppe auf eine partneranschlussgruppe in fernmeldevermittlungsanlagen.
US5010550A (en) * 1988-02-04 1991-04-23 Nec Corporation Transmission line switching system
JPH02131040A (ja) * 1988-11-11 1990-05-18 Hitachi Ltd ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム
US5027342A (en) * 1989-05-03 1991-06-25 The University Of Toronto Innovations Foundation Local area network
JP2560510B2 (ja) * 1990-03-06 1996-12-04 日本電気株式会社 ネットワーク管理マネージャ切り替え方式
US5117360A (en) * 1990-03-28 1992-05-26 Grumman Aerospace Corporation Joint surveillance target attack radar system (JSTARS)
US5231640A (en) * 1990-07-20 1993-07-27 Unisys Corporation Fault tolerant processor/memory architecture
DE69229297T2 (de) * 1991-03-06 1999-09-30 Fujitsu Ltd Fehlertoleranter Kommunikationssteuerprozessor
JPH0831856B2 (ja) * 1991-08-16 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法
US5216666A (en) * 1991-12-12 1993-06-01 Alcatel Network Systems, Inc. 1:n ring-type signal protection apparatus
US5581542A (en) * 1992-09-30 1996-12-03 Fujitsu Limited Device and method of performing a switching control to standby system in hybrid system of duplex system and backup line
US5436890A (en) * 1993-12-30 1995-07-25 Dsc Communications Corporation Integrated multi-rate cross-connect system
US5574718A (en) * 1994-07-01 1996-11-12 Dsc Communications Corporation Signal protection and monitoring system

Also Published As

Publication number Publication date
MX9605976A (es) 1997-12-31
CA2184893A1 (en) 1996-01-18
US5574718A (en) 1996-11-12
EP0769227A1 (en) 1997-04-23
CA2184893C (en) 2000-08-08
EP0769227A4 (en) 1999-08-18
WO1996001533A1 (en) 1996-01-18
JPH09507982A (ja) 1997-08-12
US5896370A (en) 1999-04-20

Similar Documents

Publication Publication Date Title
JP2826907B2 (ja) 信号保護及び監視システム
US5003531A (en) Survivable network using reverse protection ring
US6317426B1 (en) Method and apparatus for hybrid protection in a switching network
JP3195461B2 (ja) リングノード
US5367395A (en) Apparatus for detection and location of faults in two-way communication through single optical path
US7839772B2 (en) Line redundant device and method
WO1999037042A1 (en) System and method for sharing a spare channel among two or more optical ring networks
CA2302257C (en) Communication device for the transmission of information signals
JP2988440B2 (ja) 端局装置
US6999410B2 (en) Apparatus for the transmission and/or reception of data, and method for controlling this apparatus
US20040252645A1 (en) Extended automatic protection switching arrangement
JP2001326620A (ja) スタンバイパスアクセス方法および装置
CA2076996C (en) Transmission line switching devices capable of switching to a redundant system when a failure occurs in the system path
GB2290432A (en) Telecommunications system protection scheme
US7349962B2 (en) Signaling method for line terminal equipment health and status
JP2977344B2 (ja) 光ファイバ伝送システム
JPH1022961A (ja) Ａｄｍ装置を用いた１対ｎ光ラインスイッチシステム
JP2507609B2 (ja) Ｉｓｄｎ加入者インタフェ―ス装置
CA1279132C (en) Ring transmission system
JPS6148249A (ja) 回線切替装置
JP2000041056A (ja) 回線救済方法及びこれを用いるリングネットワーク
JPH03150952A (ja) 広帯域加入者宅内網の障害処理方式
JPH06120977A (ja) 光インタフェ−ス機能を有する交換機
MXPA00006961A (en) System and method for sharing a spare channel among two or more optical ring networks
JPH0662115A (ja) 回線切替装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees