JP2824318B2 - 重ね合わせ精度及び寸法精度の評価方法 - Google Patents

重ね合わせ精度及び寸法精度の評価方法

Info

Publication number
JP2824318B2
JP2824318B2 JP2139421A JP13942190A JP2824318B2 JP 2824318 B2 JP2824318 B2 JP 2824318B2 JP 2139421 A JP2139421 A JP 2139421A JP 13942190 A JP13942190 A JP 13942190A JP 2824318 B2 JP2824318 B2 JP 2824318B2
Authority
JP
Japan
Prior art keywords
pattern
verification
accuracy
patterns
overlay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2139421A
Other languages
English (en)
Other versions
JPH0432216A (ja
Inventor
真之 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2139421A priority Critical patent/JP2824318B2/ja
Publication of JPH0432216A publication Critical patent/JPH0432216A/ja
Application granted granted Critical
Publication of JP2824318B2 publication Critical patent/JP2824318B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置の製造工程などにお
ける写真製版技術及びエッチング技術を適用した微細パ
ターン形成時において、その重ね合わせ精度及び寸法精
度を検査し評価する重ね合わせ精度及び寸法精度の評価
方法に関するものである。
〔従来の技術〕
従来、基板上の導電性の下地パターンと、その上の感
光性樹脂膜(以下レジストという)に形成する所望のマ
スクパターンとの重ね合わせ精度を評価する方法として
は、第7図に示すようなバーニア法と呼ばれる方法が用
いられ、ピッチの異なる評価用パターンを転写すること
により、目視検査で重ね合わせ誤差を読み取っていた。
一方、下地パターン上のレジストに形成した所望のマ
スクパターンの寸法精度を評価する方法としては、実際
の所望のマスクパターンと同じ工程で形成したモニタ用
パターンの寸法の測定により、寸法精度を評価してい
た。
ところで、重ね合わせ精度の評価方法であるバーニア
法について詳述すると、第7図に示すように、実際のデ
バイスパターンとは別に、誤差読み取り専用の基板1上
に、一定の幅Lの5個の第1パターン2a,2b,2c,2d,2eを
形成し、これら各第1パターン2a〜2e上に、各第1パタ
ーン2a〜2eに対し所定量pずつずらして一定幅lの第2
パターン3a,3b,3c,3d,3eを形成する。
このとき、第2パターン3a〜3eの各第1パターン2a〜
2eに対する位置ずれ量pは(L−l)/5となり、実際に
要求される精度に応じた値に設定される。
そして、実際のデバイスにおける下地パターンと所望
のマスクパターンとの位置関係が第7図に示す基板1上
の各パターンのいずれかに一致しているかを目視により
見つけ、第7図の各パターンのうちで1カ所最も左右均
等なパターン2c,3cの位置関係を基準として、例えばこ
れからわずかにずれた位置関係にあるパターン2b,3b又
はパターン2d,3dに一致していれば、重ね合わせ誤差が
p(=L−l)/5)であると判断し、パターン2a,3a又
はパターン2e,3eに一致していれば、重ね合せ誤差が2
・pであると判断し、実際のデバイスのパターンが第7
図の各パターンの位置関係のいずれに相当するかによっ
て重ね合わせ誤差を判断し、実際の下地パターンとマス
クパターンとの重ね合わせ誤差が許容範囲内か否かを評
価している。
つぎに、寸法精度の評価方法について詳述すると、実
際のデバイスの下地パターン上のレジストに転写される
マスクパターン、及びこれと同一寸法のモニタ用パター
ンをレジストに同時に転写し、転写したモニタ用パター
ンを第8図に示すようにモニタ用基板4上にパターニン
グし、レジストに転写したモニタ用パターン自体の寸
法、或いは基板4上にパターニングして得られたパター
ン5の寸法を、光学的測定手法や電子ビーム等を用いた
測定手法などの周知の手法により測定し、設計値との誤
差を求めてマスクパターンの寸法誤差を評価している。
〔発明が解決しようとする課題〕
従来の場合、重ね合わせ精度の評価と、寸法精度の評
価を別個の工程で行っており、設計上はこれらの精度評
価が互いに従属し合う場合があり、両精度評価を一つの
工程で行うことが可能であるにも拘らず両評価工程を別
々に行っているため、これら精度の総合的な評価処理に
長時間を要するという問題点があった。
ここで、重ね合わせ精度と寸法精度の評価が従属する
とは、重ね合わせ精度は下地パターンとマスクパターン
との相対的な位置関係で定まり、マスクパターンの寸法
や下地パターンの寸法の精度によって影響される場合が
あることを言い、例えば規格寸法よりも線幅の大きい下
地パターンに対し、規格寸法より線幅の小さいマスクパ
ターンが形成されると、重ね合わせ誤差は結果的に許容
範囲内に入る場合がある等を示す。
この発明は、上記のような問題点を解消するためにな
されたもので、重ね合わせ精度及び寸法精度の評価を、
導電性パターンの導通,抵抗値測定の結果に基づいて短
時間で行えるようにすることを目的とする。
〔課題を解決するための手段〕
この発明に係る重ね合わせ精度及び寸法精度の評価方
法は、基板上の導電性の下地パターン上に形成された感
光性樹脂膜に写真製版技術を用いて転写された所望のマ
スクパターンと、前記下地パターンとの重ね合わせ精
度、及び前記マスクパターンの寸法精度を評価する重ね
合わせ精度及び寸法精度の評価方法において、前記下地
パターンと同一工程により、前記基板上の検証パターン
形成領域に導電性の第1の検証パターンを形成すると共
に、前記マスクパターンと同一工程により形成したモニ
タ用マスクパターンを用いて前記基板上の前記検証パタ
ーン形成領域に、直交する二辺からなる導電性の第2の
検証パターンを形成し、前記第2の検証パターンの両辺
それぞれの両側に前記第1の検証パターンを位置せし
め、前記第1,第2の検証パターン間の導通・非導通,前
記第2の検証パターンの抵抗値を測定することにより、
前記下地パターンと前記マスクパターンとの重ね合わせ
精度及び前記マスクパターンの寸法精度を評価すること
を特徴としている。
〔作用〕
この発明においては、第1,第2の検証パターン間の導
通・非導通,第2の検証パターンの抵抗値を測定し、両
検証パターンが導通或いは非導通であれば、実際の下地
パターンとマスクパターンとの重ね合わせ誤差がそれぞ
れ許容範囲内或いは許容範囲外であると評価され、第2
の検証パターンの測定抵抗値と設計値との誤差がどれく
らいであるかにより、実際のマスクパターンの寸法精度
が評価される。
このように、両検証パターンの導通・非導通及び第2
の検証パターンの抵抗値は一連の工程で測定できるた
め、従来のように重ね合わせ精度の評価と寸法精度の評
価とを別工程で行う必要がなく、評価処理が従来より短
時間で行える。
〔実施例〕
第1図はこの発明の重ね合わせ精度及び寸法精度の評
価方法の一実施例の概略を示す平面図、第2図は第1図
中のA−A′線における断面図である。
第1図及び第2図に示すように、実際のデバイスパタ
ーンにおける基板上に形成される導電性の下地パターン
と同一工程により、同一の基板6上の検証パターン形成
領域に薄い絶縁膜7を介して導電性の第1の検証パター
ン8a,8b,8c,8dを形成すると共に、導電性の下地パター
ン上のレジストに転写された所望のマスクパターンと同
一工程により形成したモニタ用マスクパターンを用い
て、基板6上の検証パターン形成領域に直交する二辺9
a,9bからなる十字状の導電性の第2の検証パターン9を
形成する。
このとき、第2の検証パターン9の一方の辺9aの両側
に第1の検証パターン8a,8bが位置し、第2の検証パタ
ーン9の他方の辺9bの両側に第1の検証パターン8c,8d
が位置するように、各検証パターン8a〜8d,9を形成す
る。
そして、一連のデバイス形成プロセスの完了後に、検
証パターン形成領域が切断分離されて精度評価に供され
る。
また、第1図において、10は各第1の検証パターン8a
〜8dの一端に設けられた測定用パッドであり、11は第2
の検証パターン9の両辺9a,9bそれぞれの両端に設けら
れた測定用パッドである。
ところで、第1の検証パターン8a,8bの間隔は、例え
ば重ね合わせマージンを見込んだ値に設定されており、
他の第1の検証パターン8c,8dの間隔も同様であり、一
方第2の検証パターン9の両辺9a,9bは、例えば第1の
検証パターン8a〜8dの一連の形成工程において予め設け
たアライメントマークを基準にして位置合わせされてい
る。
つぎに、このような検証パターン8a〜8d,9を使った重
ね合わせ精度,寸法精度の評価方法について、第3図な
いし第6図に示すような種々のケースを例にとって説明
する。ここで、第3図ないし第6図の(a)図は一部の
平面図、(b)図はそれぞれ(a)図の一点鎖線におけ
る断面図を示す。
まず、実際の下地パターンと所望のマスクパターンと
の重ね合わせ誤差が許容範囲内である場合、第3図に示
すように、第1の検証パターン8a,8bの間に第2の検証
パターン9の一方の辺9aが位置するため、辺9aと第1の
検証パターン8a,8bそれぞれとの間は非導通となり、辺9
aの両端間の抵抗値は所定値となる。
一方、重ね合わせ誤差が許容範囲内であれば、図示は
されていないが、第1の検証パターン8c,8dと第2の検
証パターン9の他方の辺9bとの位置関係は第3図と同様
になり、辺9bと第1の検証パターン8c,8dそれぞれとの
間は非導通となり、辺9bの両端間の抵抗値は所定値とな
る。
つぎに、実際の下地パターンと所望のマスクパターン
との重ね合わせ誤差が許容範囲を超える場合、第4図に
示すように、例えば第2の検証パターン9の辺9aが第1
の検証パターン8b方向にずれると、辺9aが第1の検証パ
ターン8bに重なるため、辺9aと第1の検証パターン8bと
が導通し、辺9aが第1の検証パターン8a方向にずれてい
る場合には、辺9aと第1の検証パターン8aとが導通し、
他方の辺9bが第1の検証パターン8c又は8d方向にずれて
いる場合には、辺9bと第1の検証パターン8c又は8dとが
導通する。
従って、第1の検証パターン8a,8bそれぞれと第2の
検証パターン9の辺9aとの導通・非導通、及び第1の検
証パターン8c,8dそれぞれと第2の検証パターン9の辺9
bとの導通・非導通を測定し、これらの測定の結果、す
べて非導通であれば、実際の下地パターンと所望のマス
クパターンの重ね合わせ誤差は許容範囲内にあると評価
でき、いずれかが導通であれば、実際の下地パターンと
所望のマスクパターンの重ね合わせ誤差は許容範囲を超
えていると評価でき、しかもどの検証パターンが導通し
ているかによって重ね合わせのずれ方向を特定できる。
また、予め第2の検証パターン9の両辺9a,9bそれぞ
れの抵抗値とその線幅との関係を予め求めておき、第3
図に示すように、重ね合わせ誤差が許容範囲内であると
きの両辺9a,9bそれぞれの抵抗値から、両辺9a,9bの線幅
を導出し、実際のマスクパターンの線幅を定量的に評価
することができる。
ところで、実際の下地パターン及びマスクパターンの
線幅が規格寸法よりも大きい場合、下地パターンの線幅
が大きくなると、第1の検証パターン8a〜8dそれぞれの
線幅が大きくなってそれらの間隔は逆に小さくなり、第
5図に示すように、例えば第2の検証パターン9の辺9a
が第1の検証パターン8aと8bに重なり、これらが導通す
るため、辺9a(又は9b)と第1の検証パターン8a,8b
(又は8c,8d)とが導通していれば、実際の下地パター
ン又はマスクパターンのいずれかの線幅が規格寸法より
も大きいことがわかる。
さらに、実際のマスクパターンの線幅が規格寸法を下
回っているか否かを調べるために、例えば実際のマスク
パターンの寸法誤差の許容範囲を±0.1μmとして、実
際の寸法が許容範囲の下限値を下回っているか否かを調
べるために、第2の検証パターン9の両辺9a,9bの線幅
が0.1μmになるように形成すれば、この両辺9a,9bそれ
ぞれの両端間の導通を調べた結果、例えば第6図に示す
ように、辺9aが途中で断線して辺9aの両端間が非導通で
あり、或いは辺9bの両端間が非導通であれば、実際のマ
スクパターンの線幅が規格寸法を下回っていることも評
価できる。
このように、両検証パターン8a〜8d,9の導通・非導通
及び第2の検証パターン9の両辺9a,9bの抵抗値は一連
の工程で測定できるため、従来のように重ね合わせ精度
の評価と寸法精度の評価とを別々の工程で行う必要がな
く、評価処理を従来よりも短時間で行うことができ、評
価処理の能率の向上を図ることができる。
なお、上記実施例では、第2の検証パターン9を十字
状に形成したが、直交する二辺からなるL字状であって
もよい。
また、上記実施例では、実際のデバイスの下地パター
ンと、その上のレジストに転写したマスクパターンとの
2層のパターンの重ね合わせ精度,寸法精度の評価をす
る場合について説明したが、3層以上のパターンの評価
を行う場合であっても、この発明を同様に実施すること
ができ、このとき例えば第2図に示す断面においてパタ
ーン8a,8bの外側に他の検証パターンを形成するなどの
方法が考えられる。
さらに、第1の検証パターン8a,8b(又は8c,8d)の間
隔を所定ピッチで変えたものをいくつか準備し、このパ
ターンに対して第2の検証パターン9を形成し、前述し
た評価を行うことによって、重ね合わせ精度をどこまで
保証できるかという評価も行うことができる。
〔発明の効果〕
以上のように、この発明の重ね合わせ精度及び寸法精
度の評価方法によれば、両検証パターンの導通・非導通
及び第2の検証パターンの抵抗値は一連の工程で測定す
ることができるため、重ね合わせ精度及び寸法精度の評
価に要する時間を従来よりも短縮することができ、半導
体装置の製造において極めて有利である。
【図面の簡単な説明】
第1図はこの発明の重ね合わせ精度及び寸法精度の評価
方法の一実施例の平面図、第2図は第1図のA−A′線
における断面図、第3図ないし第6図の(a)は第1図
の評価手順の説明用の一部の平面図、各図の(b)は断
面図、第7図(a),(b)は従来の重ね合わせ精度の
評価方法の説明用の平面図及び断面図、第8図(a),
(b)は従来の寸法精度の評価方法の説明用の平面図及
び断面図である。 図において、8a〜8dは第1の検証パターン、9は第2の
検証パターン、9a,9bは辺である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】基板上の導電性の下地パターン上に形成さ
    れた感光性樹脂膜に写真製版技術を用いて転写された所
    望のマスクパターンと、前記下地パターンとの重ね合わ
    せ精度、及び前記マスクパターンの寸法精度を評価する
    重ね合わせ精度及び寸法精度の評価方法において、 前記下地パターンと同一工程により、前記基板上の検証
    パターン形成領域に導電性の第1の検証パターンを形成
    すると共に、 前記マスクパターンと同一工程により形成したモニタ用
    マスクパターンを用いて前記基板上の前記検証パターン
    形成領域に、直交する二辺からなる導電性の第2の検証
    パターンを形成し、 前記第2の検証パターンの両辺それぞれの両側に前記第
    1の検証パターンを位置せしめ、 前記第1,第2の検証パターン間の導通・非導通,前記第
    2の検証パターンの抵抗値を測定することにより、前記
    下地パターンと前記マスクパターンとの重ね合わせ精度
    及び前記マスクパターンの寸法精度を評価することを特
    徴とする重ね合わせ精度及び寸法精度の評価方法。
JP2139421A 1990-05-29 1990-05-29 重ね合わせ精度及び寸法精度の評価方法 Expired - Fee Related JP2824318B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2139421A JP2824318B2 (ja) 1990-05-29 1990-05-29 重ね合わせ精度及び寸法精度の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2139421A JP2824318B2 (ja) 1990-05-29 1990-05-29 重ね合わせ精度及び寸法精度の評価方法

Publications (2)

Publication Number Publication Date
JPH0432216A JPH0432216A (ja) 1992-02-04
JP2824318B2 true JP2824318B2 (ja) 1998-11-11

Family

ID=15244817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2139421A Expired - Fee Related JP2824318B2 (ja) 1990-05-29 1990-05-29 重ね合わせ精度及び寸法精度の評価方法

Country Status (1)

Country Link
JP (1) JP2824318B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143621A (en) * 1999-06-14 2000-11-07 Taiwan Semiconductor Manufacturing Company Capacitor circuit structure for determining overlay error
US6828647B2 (en) * 2001-04-05 2004-12-07 Infineon Technologies Ag Structure for determining edges of regions in a semiconductor wafer
US7084427B2 (en) 2003-06-10 2006-08-01 International Business Machines Corporation Systems and methods for overlay shift determination
JP4183655B2 (ja) 2004-05-20 2008-11-19 株式会社東芝 パターン評価方法およびマスクパターンの補正方法
JP4541847B2 (ja) * 2004-11-22 2010-09-08 Okiセミコンダクタ株式会社 位置合わせ精度検出方法

Also Published As

Publication number Publication date
JPH0432216A (ja) 1992-02-04

Similar Documents

Publication Publication Date Title
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
US4475811A (en) Overlay test measurement systems
JP3042639B2 (ja) 半導体装置製造用フォトレティクル
US4437760A (en) Reusable electrical overlay measurement circuit and process
US5952132A (en) Method for forming a stepper focus pattern through determination of overlay error
JP2870461B2 (ja) フォトマスクの目合わせマーク及び半導体装置
US5665495A (en) Method for fabricating a semiconductor with a photomask
JP2010267931A (ja) パターン形成方法およびパターン設計方法
KR20000029347A (ko) 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법
JP2824318B2 (ja) 重ね合わせ精度及び寸法精度の評価方法
JPS5846054B2 (ja) フオトマスク
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JP2797362B2 (ja) 半導体装置のパターン形成方法
JP2663623B2 (ja) レジストパターンの形成方法
US5616438A (en) Reticle and a method for measuring blind setting accuracy using the same
JP3609896B2 (ja) 重ね合わせ測定誤差補正方法
JPS5983167A (ja) 多層印刷の位置合わせ方法
US7868629B2 (en) Proportional variable resistor structures to electrically measure mask misalignment
JPS6232783B2 (ja)
JP3327279B2 (ja) 半導体装置及びその製造方法
US20020127486A1 (en) Shot configuration measuring mark and transfer error detection method using the same
KR20100117799A (ko) 오버레이 패턴 및 이를 이용한 오버레이 측정방법
JP2776546B2 (ja) アライメントパターン
KR0149221B1 (ko) 반도체 제조용 포토 마스크

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees