KR0149221B1 - 반도체 제조용 포토 마스크 - Google Patents
반도체 제조용 포토 마스크 Download PDFInfo
- Publication number
- KR0149221B1 KR0149221B1 KR1019940014825A KR19940014825A KR0149221B1 KR 0149221 B1 KR0149221 B1 KR 0149221B1 KR 1019940014825 A KR1019940014825 A KR 1019940014825A KR 19940014825 A KR19940014825 A KR 19940014825A KR 0149221 B1 KR0149221 B1 KR 0149221B1
- Authority
- KR
- South Korea
- Prior art keywords
- photomask
- photo mask
- field
- registration
- present
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
본 발명은 반도체 제조용 포토 마스크에 관한 것으로, 마스크 제작상의 에러를 측정하기 위해 필드 또는 스크라이브 라인내에 측정 포인트로서 레지스트레이션 마크를 다수개 삽입한 포토 마스크에 관한 것이다.
Description
제1도는 본 발명에 의한 반도체 제조용 포토 마스크의 평면도.
제2a 및 제2b도는 제1도의 레지스트레이션 마크의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 스크라이브 라인 2 : 단위 셀 영역
3 : 레지스트레이션 마크 4 : 바아 패턴
5 : 스페이스 패턴 6 : 포토레지스트
본 발명은 반도체 제조용 포토 마스크에 관한 것으로, 특히 반도체 소자의 포토 공정에서 사용되는 마스크 제작시 발생되는 마스크 제작 에러(error)를 줄이기 위하여 마스크 내의 필드(field) 또는 스크라이브 라인(scribe line)내에 다수개의 레지스트레이션 마크(registration mark)를 삽입하므로써, 마스크 제작 에러를 정확히 관리하여 마스크 제작상에서 발생되는 에러를 정확히 감지(detection)할 수 있는 반도체 제조용 포토 마스크에 관한 것이다.
종래의 마스크 제작 에러(레지스트레이션 에러)는 임의의 부분을 제작한 후 선택 모니터(monitor)하므로써 마스크에 따라 그 측정 위치가 변경되거나 측정하는 사람 또는 장비에 따라 측정 부위가 달라져, 측정 데이터가 변하게 되는 문제점이 있었다.
따라서, 본 발명은 필드 또는 스크라이브 라인 내에 레지스트레이션 측정 포인트(point)를 설정하고 이 위치에 레지스트레이션 마크를 삽입한 포토 마스크를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 제조용 포토 마스크는 스크라이브 라인으로 구분되어지는 다수의 단위 셀 영역을 갖는 포토마스크에서 상기 스크라이브 라인 또는 필드 내에 다수의 레지스트레이션 마크를 삽입하여 형성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명에 의한 반도체 제조용 포토 마스크의 평면도이고, 제2a 및 제2b도는 제1도의 레지스트레이션 마크의 평면도이다.
제1도에 도시된 것처럼, 다수의 단위 셀 영역(2)은 스크라이브 라인(1)으로 구분되어지며, 이 스크라이브 라인(1) 또는 필드 내에 다수개, 예를 들어 5내지 9개 정도의 레지스트레이션 마크(3)를 삽입한다.
이 레지스트레이션 마크(3)는 제2a도에 도시된 것과 같은 바아 패턴(bar pattern, 4) 또는 제2b도에 도시된 것과 같은 스페이스 패턴(space pattern, 5)으로 형성할 수 있으며 이는 반도체 소자의 제조 공정에 따라 결정되어진다. 레지스트레이션 마크(3)를 바아 패턴(4)으로 형성할 경우에는 공정 바이어스(bias)를 감안하여 스페이스 패턴(5)의 경우보다 크게 형성하며, 반대로 스페이스 패턴(5)으로 형성하는 경우에는 공정 바이어스를 감안하여 바아 패턴(4)보다 작게 형성한다. 예를 들어, 바아 패턴(4)의 폭(W1)이 5㎛라면 스페이스 패턴(5)의 폭(W2)은 4㎛ 정도로 한다.
미설명 부호(6)는 포토레지스트이다.
상술한 바와 같이, 본 발명에 따르면 포토 마스크의 필드 또는 스크라이브라인 내에 다수의 레지스트레이션 마크를 삽입하므로써, 진행하고자 하는 소자의 집적도 여부 및 필드 크기의 대·소에 관계없이 마스크 제작시 발생되는 레지스트레이션 에러를 지정된 레지스트레이션 측정 포인트를 측정하므로 마스크 제작상의 에러를 정확한 수치로 데이터화할 수 있으며, 측정하는 사람, 측정 횟수 및 측정장비에 관계없이 신뢰성있는 측정치를 얻게 되어 반도체 소자의 신뢰성 및 수율을 향상시킬 수 있는 탁월한 효과가 있다.
Claims (2)
- 스크라이브 라인으로 구분되어지는 다수의 단위 셀 영역을 갖는 포토 마스크에서 상기 스크라이브 라인 또는 필드 내에 바아 패턴 및 스페이스 패턴 중 어느 하나의 패턴으로 형성된 다수의 레지스트레이션 마크를 삽입하여 형성된 것을 특징으로 하는 반도체 제조용 포토 마스크.
- 상기 바아 패턴은 상기 스페이스 패턴보다 크게 형성되는 것을 특징으로 하는 반도체 제조용 포토 마스크.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940014825A KR0149221B1 (ko) | 1994-06-27 | 1994-06-27 | 반도체 제조용 포토 마스크 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940014825A KR0149221B1 (ko) | 1994-06-27 | 1994-06-27 | 반도체 제조용 포토 마스크 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960002506A KR960002506A (ko) | 1996-01-26 |
KR0149221B1 true KR0149221B1 (ko) | 1999-02-01 |
Family
ID=19386388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940014825A KR0149221B1 (ko) | 1994-06-27 | 1994-06-27 | 반도체 제조용 포토 마스크 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0149221B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100644068B1 (ko) * | 2004-12-22 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 포토리소그라피용 마스크 |
KR101016464B1 (ko) * | 2005-03-22 | 2011-02-24 | 호야 가부시키가이샤 | 그레이톤 마스크 및 박막 트랜지스터 기판의 제조 방법 |
-
1994
- 1994-06-27 KR KR1019940014825A patent/KR0149221B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100644068B1 (ko) * | 2004-12-22 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 포토리소그라피용 마스크 |
KR101016464B1 (ko) * | 2005-03-22 | 2011-02-24 | 호야 가부시키가이샤 | 그레이톤 마스크 및 박막 트랜지스터 기판의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR960002506A (ko) | 1996-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6849957B2 (en) | Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof | |
US6218200B1 (en) | Multi-layer registration control for photolithography processes | |
KR100242503B1 (ko) | 반도체 기판에 형성된 패턴의 오정렬 검출 마크 | |
CN106154741B (zh) | 掩模板、散焦量的测试方法及其测试*** | |
US8361683B2 (en) | Multi-layer chip overlay target and measurement | |
KR101665569B1 (ko) | 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법 | |
KR20000029347A (ko) | 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법 | |
US7939224B2 (en) | Mask with registration marks and method of fabricating integrated circuits | |
US6357131B1 (en) | Overlay reliability monitor | |
EP1128215A2 (en) | Alignment mark set and method of measuring alignment accuracy | |
KR0149221B1 (ko) | 반도체 제조용 포토 마스크 | |
EP0539686B1 (en) | Process for producing metrological structures particularly useful for analyzing the accuracy of instruments for measuring alignment on processed substrates | |
US4566192A (en) | Critical dimension measurement structure | |
US6727989B1 (en) | Enhanced overlay measurement marks for overlay alignment and exposure tool condition control | |
US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
CN109509738B (zh) | 在晶片上制造对准标记的方法以及对准标记的结构 | |
US5616438A (en) | Reticle and a method for measuring blind setting accuracy using the same | |
KR960007621B1 (ko) | 반도체 소자의 중첩 오차 보정방법 | |
KR0172287B1 (ko) | 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법 | |
KR100265827B1 (ko) | 레티클 제조 정확도 측정방법 | |
JPS6232783B2 (ko) | ||
KR960002287B1 (ko) | 정렬/노광장치의 스텝핑 정밀도 측정방법 | |
KR20090127638A (ko) | 반도체 소자의 형성 방법 | |
KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |