JP2823242B2 - フィルムキャリア - Google Patents
フィルムキャリアInfo
- Publication number
- JP2823242B2 JP2823242B2 JP1145788A JP14578889A JP2823242B2 JP 2823242 B2 JP2823242 B2 JP 2823242B2 JP 1145788 A JP1145788 A JP 1145788A JP 14578889 A JP14578889 A JP 14578889A JP 2823242 B2 JP2823242 B2 JP 2823242B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- semiconductor element
- internal circuit
- film
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はエリアTABと称されるTAB（Tape Automated B
onding）用に用いられるフィルムキャリアに関する。
onding）用に用いられるフィルムキャリアに関する。
（従来の技術） エリアTAB（AREA−TAB）は第４図および第５図に示す
ように、ポリイミド等の耐熱性を有するキャリアフィル
ム12の片面側に外部接続用の回路パターン14が形成さ
れ、キャリアフィルム12の他面側に、スルーホールめっ
き層16を介して上記回路パターン14に導通する内部回路
パターン18が形成されて、該内部回路パターン18上にバ
ンプ26を介して半導体素子20が接続されるようになって
いる。
ように、ポリイミド等の耐熱性を有するキャリアフィル
ム12の片面側に外部接続用の回路パターン14が形成さ
れ、キャリアフィルム12の他面側に、スルーホールめっ
き層16を介して上記回路パターン14に導通する内部回路
パターン18が形成されて、該内部回路パターン18上にバ
ンプ26を介して半導体素子20が接続されるようになって
いる。
このようにエリアTABは、外部接続用の回路パターン1
4に重ねて内部回路パターン18を形成しうるため、複雑
な回路パターンの設計が自由に行え、特に半導体素子の
接続用電極の位置に合わせて内部回路パターンの設計す
ることが可能となり、半導体素子の回路配置がTAB側の
接続ピン位置に制約されることなく行えるので、半導体
素子の回路配置の自由度が増し、一層の高集積化が可能
となる利点を有している。
4に重ねて内部回路パターン18を形成しうるため、複雑
な回路パターンの設計が自由に行え、特に半導体素子の
接続用電極の位置に合わせて内部回路パターンの設計す
ることが可能となり、半導体素子の回路配置がTAB側の
接続ピン位置に制約されることなく行えるので、半導体
素子の回路配置の自由度が増し、一層の高集積化が可能
となる利点を有している。
（発明が解決しようとする課題） しかしながら従来のエリアTABには次のような問題点
がある。
がある。
すなわち、キャリアフィルム12とこれに搭載される半
導体素子20とでは熱膨張係数に大きな差があるために、
高温で半導体素子20がキャリアフィルム12の内部回路パ
ターン18上に接続されたのち、両者の熱収縮の差異によ
る応力、および半導体素子20の発熱冷却の際に、半導体
素子20とキャリアフィルム12との熱膨張係数の差によっ
て発生する応力が半導体素子20と内部回路パターン18の
接合部であるバンプに集中し、接合部の剥がれが生じ、
接合不良が発生するなど、信頼上大きな問題点を有して
いた。
導体素子20とでは熱膨張係数に大きな差があるために、
高温で半導体素子20がキャリアフィルム12の内部回路パ
ターン18上に接続されたのち、両者の熱収縮の差異によ
る応力、および半導体素子20の発熱冷却の際に、半導体
素子20とキャリアフィルム12との熱膨張係数の差によっ
て発生する応力が半導体素子20と内部回路パターン18の
接合部であるバンプに集中し、接合部の剥がれが生じ、
接合不良が発生するなど、信頼上大きな問題点を有して
いた。
また、半導体素子と内部回路パターンとの接合部が半
導体素子の陰に隠れてしまうため、接合部の良、不良が
目視できず、信頼性の上で問題となっていた。
導体素子の陰に隠れてしまうため、接合部の良、不良が
目視できず、信頼性の上で問題となっていた。
そこで本発明は上記問題点を解消すべくなされたもの
であり、その目的とするところは、半導体素子と内部回
路パターンとの接合が確実となり、またその良、不良も
容易に確認でき、信頼性を高めることのできるフィルム
キャリアを提供するにある。
であり、その目的とするところは、半導体素子と内部回
路パターンとの接合が確実となり、またその良、不良も
容易に確認でき、信頼性を高めることのできるフィルム
キャリアを提供するにある。
（課題を解決するための手段） 上記目的を達成するため、本発明に係るフィルムキャ
リアでは、搭載面の周辺および内側の部位に複数の接続
用電極が形成されている半導体素子が搭載されるフィル
ムキャリアであって、キャリアフィルムの片面側に外部
接続用の回路パターンが接続され、キャリアフィルムの
他面側に前記回路パターンに導通して、前記半導体素子
の接続用電極に対応する位置に先端部が延出するよう配
線される内部回路パターンが形成され、該内部回路パタ
ーン先端部上にバンプを介して半導体素子が搭載される
フィルムキャリアにおいて、前記半導体素子が接合され
る部位の内部回路パターンの各先端部に対応するキャリ
アフィルムのそれぞれの部位に透孔が形成され、該内部
回路パターン先端部が前記キャリアフィルムと分離され
て前記透孔内に所要長さ突出することを特徴としてい
る。
リアでは、搭載面の周辺および内側の部位に複数の接続
用電極が形成されている半導体素子が搭載されるフィル
ムキャリアであって、キャリアフィルムの片面側に外部
接続用の回路パターンが接続され、キャリアフィルムの
他面側に前記回路パターンに導通して、前記半導体素子
の接続用電極に対応する位置に先端部が延出するよう配
線される内部回路パターンが形成され、該内部回路パタ
ーン先端部上にバンプを介して半導体素子が搭載される
フィルムキャリアにおいて、前記半導体素子が接合され
る部位の内部回路パターンの各先端部に対応するキャリ
アフィルムのそれぞれの部位に透孔が形成され、該内部
回路パターン先端部が前記キャリアフィルムと分離され
て前記透孔内に所要長さ突出することを特徴としてい
る。
（作用） 本発明によれば、半導体素子と接合される部位の内部
回路パターンの各先端部がキャリアフィルムから完全に
分離されて透孔内に所要長さフリー状態に突出している
から、搭載される半導体素子とキャリアフィルムの熱膨
張係数の差などによる応力が当該部位によってほぼ完全
に吸収され、接合部が剥離するという不具合が解消され
る。
回路パターンの各先端部がキャリアフィルムから完全に
分離されて透孔内に所要長さフリー状態に突出している
から、搭載される半導体素子とキャリアフィルムの熱膨
張係数の差などによる応力が当該部位によってほぼ完全
に吸収され、接合部が剥離するという不具合が解消され
る。
また、搭載される半導体素子に隠れてしまって外部か
ら見にくい内側の部位の、半導体素子と内部回路パター
ン先端部の接合部の接続状態、例えば金−シリコン共晶
合金によるバンプのメニスカス形状などを、前記各透孔
から内部回路パターンに邪魔されることなく目視にて確
認することができ、半導体素子と内部回路パターンの接
合の良否を容易に判定でき、したがって信頼性の高いフ
ィルムキャリアが提供できる。
ら見にくい内側の部位の、半導体素子と内部回路パター
ン先端部の接合部の接続状態、例えば金−シリコン共晶
合金によるバンプのメニスカス形状などを、前記各透孔
から内部回路パターンに邪魔されることなく目視にて確
認することができ、半導体素子と内部回路パターンの接
合の良否を容易に判定でき、したがって信頼性の高いフ
ィルムキャリアが提供できる。
（実施例） 以下では本発明の好適な実施例を添付図面に基づいて
詳細に説明する。
詳細に説明する。
第１図はTAB用フィルムキャリア10の部分平面図、第
２図は部分断面図である。
２図は部分断面図である。
ポリイミド等の耐熱性を有するキャリアフィルム12の
片面側に外部接続用の回路パターン14が形成され、キャ
リアフィルム12の他面側に、スルーホールめっき皮膜16
を介して上記回路パターン14に導通する内部回路パター
ン18が形成されている点は従来と同じである。
片面側に外部接続用の回路パターン14が形成され、キャ
リアフィルム12の他面側に、スルーホールめっき皮膜16
を介して上記回路パターン14に導通する内部回路パター
ン18が形成されている点は従来と同じである。
なお、TAB用フィルムキャリア10に搭載される半導体
素子20は、公知のように搭載面の周辺および内側の部位
に複数の接続用電極が形成されている。そして、キャリ
アフィルム10の上部内部回路パターン18の各先端部は、
この搭載すべき半導体素子20の搭載面に形成されている
接続用電極に対応する位置まで延出するよう配線されて
いるものである。
素子20は、公知のように搭載面の周辺および内側の部位
に複数の接続用電極が形成されている。そして、キャリ
アフィルム10の上部内部回路パターン18の各先端部は、
この搭載すべき半導体素子20の搭載面に形成されている
接続用電極に対応する位置まで延出するよう配線されて
いるものである。
本実施例で特徴とする点は、半導体素子20が接合され
る部位の内部回路パターン18の各先端部に対応するキャ
リアフィルム12のそれぞれの部分に透孔22が形成されて
いる点にある。したがって、内部回路パターン18の各先
端部はそれぞれ透孔22内に所要長さ突出し、キャリアフ
ィルム12とは離れた状態にある。
る部位の内部回路パターン18の各先端部に対応するキャ
リアフィルム12のそれぞれの部分に透孔22が形成されて
いる点にある。したがって、内部回路パターン18の各先
端部はそれぞれ透孔22内に所要長さ突出し、キャリアフ
ィルム12とは離れた状態にある。
内部回路パターン18の先端部は、半導体素子20との接
続エリアを広く確保するためにランド24に形成するとよ
い。
続エリアを広く確保するためにランド24に形成するとよ
い。
また内部回路パターン18先端部は第２図に明確なよう
に、ランド24がキャリアフィルム12面からはさらに外方
に離反するように中途において曲折されている。
に、ランド24がキャリアフィルム12面からはさらに外方
に離反するように中途において曲折されている。
上記のTAB用フィルムキャリア10を形成するには、ま
ずキャリアフィルム12に上記の透孔22およびその他の必
要な透孔などを打ち抜き、しかる後、該キャリアフィル
ム上に接着剤により銅箔を接着して所要のエッチング加
工を施して回路パターン14、内部回路パターン18を形成
するか、あるいはキャリアフィルム12上に蒸着もしくは
スパッタリングにより銅層を形成し、この銅層をエッチ
ング加工して回路パターン14、内部回路パターン18に形
成してのち、上記透孔22等をキャリアフィルム12をエッ
チング加工することによって形成するとよい。なおスル
ーホールめっき皮膜16は通常のごとく無電解めっきおよ
び電解めっきによって形成する。
ずキャリアフィルム12に上記の透孔22およびその他の必
要な透孔などを打ち抜き、しかる後、該キャリアフィル
ム上に接着剤により銅箔を接着して所要のエッチング加
工を施して回路パターン14、内部回路パターン18を形成
するか、あるいはキャリアフィルム12上に蒸着もしくは
スパッタリングにより銅層を形成し、この銅層をエッチ
ング加工して回路パターン14、内部回路パターン18に形
成してのち、上記透孔22等をキャリアフィルム12をエッ
チング加工することによって形成するとよい。なおスル
ーホールめっき皮膜16は通常のごとく無電解めっきおよ
び電解めっきによって形成する。
上記のように構成されているので、半導体素子20を半
導体素子20に形成されているバンプ26によってランド24
上に接合して搭載することができる。
導体素子20に形成されているバンプ26によってランド24
上に接合して搭載することができる。
なお、バンプ26は、第３図に示すように内部回路パタ
ーン18先端部のランド24上にあらかじめ形成しておいて
もよい。
ーン18先端部のランド24上にあらかじめ形成しておいて
もよい。
上記のように、半導体素子20と接合される内部回路パ
ターン18の先端部はキャリアフィルム12とは離れた状態
にあるので、半導体素子20とキャリアフィルム12の熱膨
張係数の差などによって発生する応力は内部回路パター
ン18の先端部によって吸収され、したがって半導体素子
20と内部回路パターン18先端部の接合部への応力集中を
緩和でき、該接合部の剥離という不具合を解消できる。
ターン18の先端部はキャリアフィルム12とは離れた状態
にあるので、半導体素子20とキャリアフィルム12の熱膨
張係数の差などによって発生する応力は内部回路パター
ン18の先端部によって吸収され、したがって半導体素子
20と内部回路パターン18先端部の接合部への応力集中を
緩和でき、該接合部の剥離という不具合を解消できる。
上記のように内部回路パターン18の先端部を曲折させ
ることで応力緩衝部分が形成されるので、より応力集中
を回避できるが、曲折せずともキャリアフィルム12に対
して離れた状態になっていればよい。
ることで応力緩衝部分が形成されるので、より応力集中
を回避できるが、曲折せずともキャリアフィルム12に対
して離れた状態になっていればよい。
また上記のように内部回路パターン18の各先端部に対
応するキャリアフィルム12のそれぞれの部分に透孔22が
形成されているので、該透孔22から接合部の接続状態、
例えば金−シリコン共晶合金によるバンプ26のメニスカ
ス形状などを確認することができ、半導体素子20と内部
回路パターン18の接合の良否を目視にて容易に判定で
き、一層信頼性を高めることができる。
応するキャリアフィルム12のそれぞれの部分に透孔22が
形成されているので、該透孔22から接合部の接続状態、
例えば金−シリコン共晶合金によるバンプ26のメニスカ
ス形状などを確認することができ、半導体素子20と内部
回路パターン18の接合の良否を目視にて容易に判定で
き、一層信頼性を高めることができる。
以上本発明につき好適な実施例を挙げて種々説明した
が、本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんである。
が、本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんである。
（発明の効果） 以上のように、本発明によれば、半導体素子と接合さ
れる部位の内部回路パターンの各先端部がキャリアフィ
ルムから完全に分離されて透孔内に所要長さフリー状態
に突出しているから、搭載される半導体素子とキャリア
フィルムの熱膨張係数の差などによる応力が当該部位に
よってほぼ完全に吸収され、接合部が剥離するという不
具合が解消される。
れる部位の内部回路パターンの各先端部がキャリアフィ
ルムから完全に分離されて透孔内に所要長さフリー状態
に突出しているから、搭載される半導体素子とキャリア
フィルムの熱膨張係数の差などによる応力が当該部位に
よってほぼ完全に吸収され、接合部が剥離するという不
具合が解消される。
また、搭載される半導体素子に隠れてしまって外部か
ら見にくい内側の部位の、半導体素子と内部回路パター
ン先端部の接合部の接続状態、例えば金−シリコン共晶
合金によるバンプのメニスカス形状などを、前記各透孔
から内部回路パターンに邪魔されることなく目視にて確
認することができ、半導体素子と内部回路パターンの接
合の良否を容易に判定でき、したがって信頼性の高いフ
ィルムキャリアが提供できる。
ら見にくい内側の部位の、半導体素子と内部回路パター
ン先端部の接合部の接続状態、例えば金−シリコン共晶
合金によるバンプのメニスカス形状などを、前記各透孔
から内部回路パターンに邪魔されることなく目視にて確
認することができ、半導体素子と内部回路パターンの接
合の良否を容易に判定でき、したがって信頼性の高いフ
ィルムキャリアが提供できる。
第１図は本発明に係るTAB用のフィルムキャリアの一例
を示す部分平面図、第２図はその部分断面図、第３図は
バンプを内部回路パターン側に形成した実施例の部分断
面図を示す。第４図は従来のTAB用のフィルムキャリア
の平面図、第５図はその部分断面図を示す。 10……フィルムキャリア、12……キャリアフィルム、14
……回路パターン、18……内部回路パターン、20……半
導体素子、22……透孔、26……バンプ。
を示す部分平面図、第２図はその部分断面図、第３図は
バンプを内部回路パターン側に形成した実施例の部分断
面図を示す。第４図は従来のTAB用のフィルムキャリア
の平面図、第５図はその部分断面図を示す。 10……フィルムキャリア、12……キャリアフィルム、14
……回路パターン、18……内部回路パターン、20……半
導体素子、22……透孔、26……バンプ。
フロントページの続き (56)参考文献 特開 昭60−154536（ＪＰ，Ａ) 特開 昭56−26448（ＪＰ，Ａ) 特開 昭64−4037（ＪＰ，Ａ) 実開 昭63−167733（ＪＰ，Ｕ) 実開 昭62−112144（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311
Claims (1)
- 【請求項１】搭載面の周辺および内側の部位に複数の接
続用電極が形成されている半導体素子が搭載されるフィ
ルムキャリアであって、キャリアフィルムの片面側に外
部接続用の回路パターンが形成され、キャリアフィルム
の他面側に前記回路パターンに導通して、前記半導体素
子の接続用電極に対応する位置に先端部が延出するよう
配線される内部回路パターンが形成され、該内部回路パ
ターン先端部上にバンプを介して半導体素子が搭載され
るフィルムキャリアにおいて、 前記半導体素子が接合される部位の内部回路パターンの
各先端部に対応するキャリアフィルムのそれぞれの部位
に透孔が形成され、該内部回路パターン先端部が前記キ
ャリアフィルムと分離されて前記透孔内に所要長さ突出
することを特徴とするフィルムキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145788A JP2823242B2 (ja) | 1989-06-08 | 1989-06-08 | フィルムキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145788A JP2823242B2 (ja) | 1989-06-08 | 1989-06-08 | フィルムキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0311646A JPH0311646A (ja) | 1991-01-18 |
| JP2823242B2 true JP2823242B2 (ja) | 1998-11-11 |
Family
ID=15393176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1145788A Expired - Lifetime JP2823242B2 (ja) | 1989-06-08 | 1989-06-08 | フィルムキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823242B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2673043B1 (fr) * | 1991-02-20 | 1997-07-04 | Telecommunications Sa | Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase. |
| JP2757594B2 (ja) * | 1991-07-17 | 1998-05-25 | 日立電線株式会社 | フィルムキャリア装置 |
| JP2764518B2 (ja) * | 1993-04-23 | 1998-06-11 | ローム株式会社 | Ｔａｂ用キャリヤテープおよびこれを用いたテープキャリヤパッケージ |
| JP2833996B2 (ja) * | 1994-05-25 | 1998-12-09 | 日本電気株式会社 | フレキシブルフィルム及びこれを有する半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5626448A (en) * | 1979-08-13 | 1981-03-14 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
| JPS60154536A (ja) * | 1984-01-24 | 1985-08-14 | Toshiba Corp | 集積回路素子の配線方法 |
| JPS62112144U (ja) * | 1985-12-28 | 1987-07-17 | ||
| JPS63167733U (ja) * | 1987-04-20 | 1988-11-01 |
-
1989
- 1989-06-08 JP JP1145788A patent/JP2823242B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0311646A (ja) | 1991-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005117036A (ja) | テープ配線基板とそれを利用した半導体チップパッケージ | |
| JP2823242B2 (ja) | フィルムキャリア | |
| JP3243684B2 (ja) | デバイスの実装構造 | |
| JP3065010B2 (ja) | 半導体装置 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP3297262B2 (ja) | Ｔａｂテープ及び半導体装置 | |
| JP2685900B2 (ja) | フィルムキャリア | |
| JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
| JP2858844B2 (ja) | 半導体集積回路装置 | |
| JP2003007765A (ja) | Ｔａｂテープ及びボンディング方法 | |
| JP3510743B2 (ja) | 配線接続構造及びそれを用いた電子部品 | |
| JPH01128532A (ja) | 半導体装置の製造方法 | |
| JPS62249435A (ja) | 半導体装置 | |
| JPH0547847A (ja) | 半導体装置 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JP2705263B2 (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JP2882130B2 (ja) | 半導体装置の製造方法 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JPH10335547A (ja) | 電子回路装置及びその製造方法 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPS62199022A (ja) | 半導体装置の実装具 | |
| JP2898678B2 (ja) | 電子部品搭載用基板 | |
| KR100206861B1 (ko) | 고밀도 반도체 패키지구조 | |
| JPS6226894A (ja) | フレキシブルプリント回路の接続方法 | |
| JPH04275443A (ja) | 半導体集積回路装置 |