JP2821248B2 - 判別回路 - Google Patents
判別回路Info
- Publication number
- JP2821248B2 JP2821248B2 JP2187656A JP18765690A JP2821248B2 JP 2821248 B2 JP2821248 B2 JP 2821248B2 JP 2187656 A JP2187656 A JP 2187656A JP 18765690 A JP18765690 A JP 18765690A JP 2821248 B2 JP2821248 B2 JP 2821248B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- voltage
- discrimination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は判別回路に関し、特に日本国テレビ音声多重
放送時において、ステレオ放送から２カ国語放送かを識
別する為に用いる判別回路に関する。
放送時において、ステレオ放送から２カ国語放送かを識
別する為に用いる判別回路に関する。
第３図は、従来の判別回路の一例を示すブロック図で
ある。同図に示すように、入力端１は振幅復調回路（以
下AM・DETと称す）３を介して、位相比較回路（以下φ
−DETと称す）４の第一入力に接続されており、このφ
−DET4の出力よりループフィルタ５及び電圧制御型発振
回路（以下VCOと称す）15を介して、φ−DET4の第二入
力に接続することによりPLL回路を構成している。更
に、ループフィルタ５の出力はLPF14を介してコンパレ
ータ６の正側入力端に接続され、負側入力端にはバイア
ス源７が接続され、コンパレータ６の出力が出力端２に
接続されている。
ある。同図に示すように、入力端１は振幅復調回路（以
下AM・DETと称す）３を介して、位相比較回路（以下φ
−DETと称す）４の第一入力に接続されており、このφ
−DET4の出力よりループフィルタ５及び電圧制御型発振
回路（以下VCOと称す）15を介して、φ−DET4の第二入
力に接続することによりPLL回路を構成している。更
に、ループフィルタ５の出力はLPF14を介してコンパレ
ータ６の正側入力端に接続され、負側入力端にはバイア
ス源７が接続され、コンパレータ６の出力が出力端２に
接続されている。
次に従来例の動作を説明する。入力端１にキャリア周
波数55.1KHz（3.5fH）が、922.5Hz又は、982.5HzでAM変
調（60％DEV）された判別信号を入力する。AM−DETによ
りこの判別信号を復調した後、φ−DET4にてVCO15のフ
リーラン周波数と比較し、その差分をループフィルタ５
を介して直流電圧の変化分として取り出し、AM−DET3の
復調信号（922.5Hz or 982.5Hz）に一致する様、VCO1
5を制御するPLLループを構成する。
波数55.1KHz（3.5fH）が、922.5Hz又は、982.5HzでAM変
調（60％DEV）された判別信号を入力する。AM−DETによ
りこの判別信号を復調した後、φ−DET4にてVCO15のフ
リーラン周波数と比較し、その差分をループフィルタ５
を介して直流電圧の変化分として取り出し、AM−DET3の
復調信号（922.5Hz or 982.5Hz）に一致する様、VCO1
5を制御するPLLループを構成する。
この時、ループフィルタ５の出力をLPF14を介して、
リップル分を取り除きコンパレータ６に入力する事で、
AM−DET3の復調信号の922.5Hz又は982.5Hzのいずれが入
力されたかを直流電圧のロウ又はハイとしてコンパレー
タ６へ出力し、識別する事ができる。
リップル分を取り除きコンパレータ６に入力する事で、
AM−DET3の復調信号の922.5Hz又は982.5Hzのいずれが入
力されたかを直流電圧のロウ又はハイとしてコンパレー
タ６へ出力し、識別する事ができる。
コンパレータ６のしきい値はVCO15のフリーラン周波
数（952.5Hz）と同一周波数が、φ−DET4の第一入力に
入った時のループフィルタ５の出力直流電圧と同値に設
定を行う。
数（952.5Hz）と同一周波数が、φ−DET4の第一入力に
入った時のループフィルタ５の出力直流電圧と同値に設
定を行う。
VCO15の発振は、コンデンサ17に充放電電流を流して
行なわれ、充放電電流は可変抵抗16にてコンデンサ17の
容量値のバラツキ（±10％）させ、952.5Hzに合わせ
る。
行なわれ、充放電電流は可変抵抗16にてコンデンサ17の
容量値のバラツキ（±10％）させ、952.5Hzに合わせ
る。
なお、VCO15のフリーラン周波数を952.5Hzに合わせる
精度は、922.5Hzや982.5Hzの判別を行う為、±6.3％以
内にしなければならない。
精度は、922.5Hzや982.5Hzの判別を行う為、±6.3％以
内にしなければならない。
上述した従来の判別回路は、VCO15のフリーラン周波
数を952.5Hzに合わせる為、可変抵抗16による調整を行
っていたが、可変抵抗を使用する為経時変化により設定
がズレたり、調整工数がかかる欠点がある。
数を952.5Hzに合わせる為、可変抵抗16による調整を行
っていたが、可変抵抗を使用する為経時変化により設定
がズレたり、調整工数がかかる欠点がある。
本発明の目的はVCOのフリーラン周波数調整が不要な
判別回路を提供することにある。
判別回路を提供することにある。
本発明の判別回路は、搬送波信号が第１の周波数また
は第２の周波数をとる変調信号で変調されて生成された
判別信号を受けて、当該判別信号を生成した変調信号は
第１の周波数および第２の周波数のどちらかを判別する
判別回路であって、判別信号を受けて当該判別信号から
変調信号を取り出す振幅復調回路と、振幅復調回路で取
り出した変調信号を受けて当該変調信号のｎ倍の周波数
をもつパルス状の発振信号を出力するPLL回路と、判別
信号を受けて当該判別信号から搬送波信号を取り出すリ
ミッタ増幅器と、リミッタ増幅器で取り出した搬送波信
号と発振信号とを受けて当該搬送波信号を分周してパル
ス状の分周信号を発生しかつ発振信号のハイレベルまた
はロウレベルの期間分周信号の出力がリセットされる分
周回路と、発振信号と分周信号とを受けて当該発振信号
と当該分周信号とのレベルが異なるとき第１のレベルを
とりレベルが同じとき第２のレベルをとるパルス出力信
号を出力する減算回路と、パルス出力信号を受けて当該
パルス出力信号を積分した検波信号を出力する検波回路
と、検波信号を受けて当該検波信号の電圧と基準電圧と
を比較して検波信号の電圧が基準電圧より高いとき判別
信号を生成した変調信号が第１の周波数であると判別
し、検波信号の電圧が基準電圧より低いとき判別信号を
生成した変調信号が第２の周波数であると判別するコン
パレータとを有することを特徴とする。
は第２の周波数をとる変調信号で変調されて生成された
判別信号を受けて、当該判別信号を生成した変調信号は
第１の周波数および第２の周波数のどちらかを判別する
判別回路であって、判別信号を受けて当該判別信号から
変調信号を取り出す振幅復調回路と、振幅復調回路で取
り出した変調信号を受けて当該変調信号のｎ倍の周波数
をもつパルス状の発振信号を出力するPLL回路と、判別
信号を受けて当該判別信号から搬送波信号を取り出すリ
ミッタ増幅器と、リミッタ増幅器で取り出した搬送波信
号と発振信号とを受けて当該搬送波信号を分周してパル
ス状の分周信号を発生しかつ発振信号のハイレベルまた
はロウレベルの期間分周信号の出力がリセットされる分
周回路と、発振信号と分周信号とを受けて当該発振信号
と当該分周信号とのレベルが異なるとき第１のレベルを
とりレベルが同じとき第２のレベルをとるパルス出力信
号を出力する減算回路と、パルス出力信号を受けて当該
パルス出力信号を積分した検波信号を出力する検波回路
と、検波信号を受けて当該検波信号の電圧と基準電圧と
を比較して検波信号の電圧が基準電圧より高いとき判別
信号を生成した変調信号が第１の周波数であると判別
し、検波信号の電圧が基準電圧より低いとき判別信号を
生成した変調信号が第２の周波数であると判別するコン
パレータとを有することを特徴とする。
次に、本発明について図面を参照して説明する。第１
図は本発明の判別回路の一実施例を示すブロック図であ
る。同図に示すように入力端１はAM−DET3の入力とリミ
ッタ増幅器10の入力に接続されている。AM−DET3の出力
はφ−DET4の第１入力端に入力され、このφ−DET4の出
力をループフィルタ５の入力とし、そのループフィルタ
５の出力をVCO8の入力とし、更にVCO8の出力をｎ分周回
路９の入力とし、ｎ分周回路９の出力をφ−DET4の第二
入力端に接続することによりPLL回路を構成している。
図は本発明の判別回路の一実施例を示すブロック図であ
る。同図に示すように入力端１はAM−DET3の入力とリミ
ッタ増幅器10の入力に接続されている。AM−DET3の出力
はφ−DET4の第１入力端に入力され、このφ−DET4の出
力をループフィルタ５の入力とし、そのループフィルタ
５の出力をVCO8の入力とし、更にVCO8の出力をｎ分周回
路９の入力とし、ｎ分周回路９の出力をφ−DET4の第二
入力端に接続することによりPLL回路を構成している。
リミッタ増幅器10の出力はm/n分周回路11に入力さ
れ、このm/n分周回路11の出力を減算回路12の第１の入
力端に入力し、VCO8の出力を減算回路12の第２の入力端
に入力しており、この減算回路12の出力を被波回路13を
介してコンパレータ６の入力に接続する。又、m/n分周
回路のリセット入力にVCO8の出力が接続されている。な
お、コンパレータ６のしきい値は、バイアス源７にて決
定される。
れ、このm/n分周回路11の出力を減算回路12の第１の入
力端に入力し、VCO8の出力を減算回路12の第２の入力端
に入力しており、この減算回路12の出力を被波回路13を
介してコンパレータ６の入力に接続する。又、m/n分周
回路のリセット入力にVCO8の出力が接続されている。な
お、コンパレータ６のしきい値は、バイアス源７にて決
定される。
次に、本発明の動作を第２図（ａ），（ｂ）を参照し
て説明する。入力端１にキャリア周波数55.1kHz（3.5
fH）が、922.5Hz又は982.5HzでAM変調（60％DEV）され
た判別信号を入力すると、判別信号はAM−DETにより92
2.5Hz又は982.5Hzに復調されて出力する。AM−DET3で復
調された922.5Hz又は982.5Hzは、φ−DET4に入力され、
VCO8のフリーラン周波数をｎ分周回路９で分周した信号
と位相比較を行い、差分をループフィルタ５を介してVC
O8の制御入力に帰還する事でフリーラン周波数を922.5H
z又は982.5Hzに一致させるPLL回路を構成する。
て説明する。入力端１にキャリア周波数55.1kHz（3.5
fH）が、922.5Hz又は982.5HzでAM変調（60％DEV）され
た判別信号を入力すると、判別信号はAM−DETにより92
2.5Hz又は982.5Hzに復調されて出力する。AM−DET3で復
調された922.5Hz又は982.5Hzは、φ−DET4に入力され、
VCO8のフリーラン周波数をｎ分周回路９で分周した信号
と位相比較を行い、差分をループフィルタ５を介してVC
O8の制御入力に帰還する事でフリーラン周波数を922.5H
z又は982.5Hzに一致させるPLL回路を構成する。
又、入力端１より入力した判別信号は、リミッタ増幅
器10によりキャリア周波数のみ取り出し、AM変調された
信号（922.5Hz又は982.5Hz）を取り除く、そのキャリア
周波数信号をm/n分周回路11で分周し、減算回路12に負
入力する。減算回路12の正入力は、VCO8の出力信号を入
力する。なお、ここで減算回路12の正，負入力が逆であ
ってもかまわない。
器10によりキャリア周波数のみ取り出し、AM変調された
信号（922.5Hz又は982.5Hz）を取り除く、そのキャリア
周波数信号をm/n分周回路11で分周し、減算回路12に負
入力する。減算回路12の正入力は、VCO8の出力信号を入
力する。なお、ここで減算回路12の正，負入力が逆であ
ってもかまわない。
又、VCO8の出力信号はm/n分周回路のリセット入力に
入力し、VCO8の出力信号のハイレベルの期間又はロウレ
ベルの期間のみ動作する。
入力し、VCO8の出力信号のハイレベルの期間又はロウレ
ベルの期間のみ動作する。
まず、ｎ分周回路９を２分周（ｎ＝２）とし、m/n分
周回路11を29分周（ｍ＝58,n＝２ m/n＝29）とした時
に判別信号の変調周波数を922.5Hzとした場合につい
て、第２図（ａ）を参照して説明する。まず、PLL回路
がロックしVCO8の発振周波数が1845Hz（922.5Hz×２
倍）となりハイレベルの期間は271μＳで、m/n分周回路
のハイレベルの期間は263μＳとなり、減算回路12の出
力には、８μＳ（271μＳ−263μＳ＝８μＳ）分の正パ
ルス出力信号が出力される。
周回路11を29分周（ｍ＝58,n＝２ m/n＝29）とした時
に判別信号の変調周波数を922.5Hzとした場合につい
て、第２図（ａ）を参照して説明する。まず、PLL回路
がロックしVCO8の発振周波数が1845Hz（922.5Hz×２
倍）となりハイレベルの期間は271μＳで、m/n分周回路
のハイレベルの期間は263μＳとなり、減算回路12の出
力には、８μＳ（271μＳ−263μＳ＝８μＳ）分の正パ
ルス出力信号が出力される。
このパルス出力信号を検波回路13で積分し直流電圧の
変化量（初期状態の基準レベルより増加）として出力
し、コンパレータ６に入力する。
変化量（初期状態の基準レベルより増加）として出力
し、コンパレータ６に入力する。
コンパレータ６のしきい値のバイアス源７は、減算回
路12の出力にパルス出力信号がない時の、検波回路13の
出力電圧よりわずかに高く設定する。その為、コンパレ
ータ６の出力（出力端２）に判別信号の変調周波数が92
2.5Hzの時（２カ国語放送時）はHigh直流電圧信号が出
力される。
路12の出力にパルス出力信号がない時の、検波回路13の
出力電圧よりわずかに高く設定する。その為、コンパレ
ータ６の出力（出力端２）に判別信号の変調周波数が92
2.5Hzの時（２カ国語放送時）はHigh直流電圧信号が出
力される。
次に、判別信号の変調周波数が982.5Hzの場合、PLL回
路がロックしVCO8の発振周波数が1965Hz（982.5Hz×２
倍）となり、ハイレベルの期間は254μＳで、m/n分周回
路のハイレベルの期間は254μＳ、すなわち分周途中で
リセットがかかり263μＳとなる予定が、254μＳで立下
るため、VCO8の出力とm/n分周回路11の出力とは同一波
形となる。
路がロックしVCO8の発振周波数が1965Hz（982.5Hz×２
倍）となり、ハイレベルの期間は254μＳで、m/n分周回
路のハイレベルの期間は254μＳ、すなわち分周途中で
リセットがかかり263μＳとなる予定が、254μＳで立下
るため、VCO8の出力とm/n分周回路11の出力とは同一波
形となる。
減算回路12の出力には、遅延によるパルス状のひげが
発生する程度であり、検波回路13で積分しても直流電圧
の変化はなく、コンパレータ６の出力はロウレベルの直
流電圧信号が出力される。
発生する程度であり、検波回路13で積分しても直流電圧
の変化はなく、コンパレータ６の出力はロウレベルの直
流電圧信号が出力される。
上記動作において、922.5Hzと982.5Hzの周波数の識別
は、キャリア周波数信号（55.1KHz＝3.5fH）を分周して
基準としている為、VCO8のフリーラン周波数は、従来の
様に952.5Hzにある必要はなく、キャプチャーレンジ以
内に922.5Hzや982.5Hzが入る様にキャプチャーレンジを
広く取れば良い。
は、キャリア周波数信号（55.1KHz＝3.5fH）を分周して
基準としている為、VCO8のフリーラン周波数は、従来の
様に952.5Hzにある必要はなく、キャプチャーレンジ以
内に922.5Hzや982.5Hzが入る様にキャプチャーレンジを
広く取れば良い。
以上説明したように本発明は、922.5Hzと982.5Hzの周
波数識別にキャリア周波数を分周して基準としている
為、従来の様にVCO8のフリーラン周波数を952.5Hzに合
わせる必要がなく、キャプチャーレンジをVCO8のフリー
ラン周波数のバラツキ（抵抗；±５％，コンデンサ；±
10％）15％（約143Hz）と922.5Hzと982.5Hzが入る様、2
10Hz以上（143Hz＋60Hz≦210Hz）に設定すれば、VCOの
フリーラン周波数調整が不用となり、経時変化により設
定がズレたり、調整工数がかかる欠点が改善できる。
波数識別にキャリア周波数を分周して基準としている
為、従来の様にVCO8のフリーラン周波数を952.5Hzに合
わせる必要がなく、キャプチャーレンジをVCO8のフリー
ラン周波数のバラツキ（抵抗；±５％，コンデンサ；±
10％）15％（約143Hz）と922.5Hzと982.5Hzが入る様、2
10Hz以上（143Hz＋60Hz≦210Hz）に設定すれば、VCOの
フリーラン周波数調整が不用となり、経時変化により設
定がズレたり、調整工数がかかる欠点が改善できる。
第１図は本発明の一実施例を示すブロック図、第２図
（ａ），（ｂ）は第１図の動作波形図、第３図は従来例
を示すブロック図である。 １……入力端、２……出力端、３……AM−DET、４……
φ−DET、５……ループフィルタ、６……コンパレー
タ、７……バイアス源、8,15……VCO、９……ｎ分周回
路、10……リミッタ増幅器、11……m/n分周回路、12…
…減算回路、13……検波回路、14……LPE、16……可変
抵抗、17……コンデンサ。
（ａ），（ｂ）は第１図の動作波形図、第３図は従来例
を示すブロック図である。 １……入力端、２……出力端、３……AM−DET、４……
φ−DET、５……ループフィルタ、６……コンパレー
タ、７……バイアス源、8,15……VCO、９……ｎ分周回
路、10……リミッタ増幅器、11……m/n分周回路、12…
…減算回路、13……検波回路、14……LPE、16……可変
抵抗、17……コンデンサ。
Claims (1)
- 【請求項１】搬送波信号が第１の周波数または第２の周
波数をとる変調信号で変調されて生成された判別信号を
受けて、当該判別信号を生成した変調信号は前記第１の
周波数および前記第２の周波数のどちらかを判別する判
別回路であって、 前記判別信号を受けて当該判別信号から前記変調信号を
取り出す振幅復調回路と、前記振幅復調回路で取り出し
た変調信号を受けて当該変調信号のｎ倍の周波数をもつ
パルス状の発振信号を出力するPLL回路と、前記判別信
号を受けて当該判別信号から前記搬送波信号を取り出す
リミッタ増幅器と、前記リミッタ増幅器で取り出した搬
送波信号と前記発振信号とを受けて当該搬送波信号を分
周してパルス状の分周信号を発生しかつ前記発振信号の
ハイレベルまたはロウレベルの期間前記分周信号の出力
がリセットされる分周回路と、前記発振信号と前記分周
信号とを受けて当該発振信号と当該分周信号とのレベル
が異なるとき第１のレベルをとりレベルが同じとき第２
のレベルをとるパルス出力信号を出力する減算回路と、
前記パルス出力信号を受けて当該パルス出力信号を積分
した検波信号を出力する検波回路と、前記検波信号を受
けて当該検波信号の電圧と基準電圧とを比較して前記検
波信号の電圧が前記基準電圧より高いとき前記判別信号
を生成した変調信号が前記第１の周波数であると判別
し、前記検波信号の電圧が前記基準電圧より低いとき前
記判別信号を生成した変調信号が前記第２の周波数であ
ると判別するコンパレータとを有することを特徴とする
判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2187656A JP2821248B2 (ja) | 1990-07-16 | 1990-07-16 | 判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2187656A JP2821248B2 (ja) | 1990-07-16 | 1990-07-16 | 判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0477070A JPH0477070A (ja) | 1992-03-11 |
| JP2821248B2 true JP2821248B2 (ja) | 1998-11-05 |
Family
ID=16209901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2187656A Expired - Lifetime JP2821248B2 (ja) | 1990-07-16 | 1990-07-16 | 判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821248B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7641575B2 (en) | 2004-04-09 | 2010-01-05 | Tsubakimoto Chain Co. | Hydraulic tensioner |
-
1990
- 1990-07-16 JP JP2187656A patent/JP2821248B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0477070A (ja) | 1992-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446411A (en) | Frequency tuning for a phase locked loop FM demodulator | |
| US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
| JPS60109931A (ja) | 受信回路 | |
| US5774555A (en) | Switched capacitor bandpass filter for detecting pilot signal | |
| JP2821248B2 (ja) | 判別回路 | |
| US5670913A (en) | Phase locked loop circuit with false locking detector and a lock acquisition sweep | |
| US5335018A (en) | Digital phase-locked loop | |
| US4656431A (en) | Digital frequency discriminator | |
| GB2174855A (en) | Wide range digital phase/frequency detector | |
| US5603109A (en) | Automatic frequency control which monitors the frequency of a voltage controlled oscillator in a PLL demodulator | |
| US4163951A (en) | Frequency discriminator producing at least one of two pulse sequences representing in average the result of frequency discrimination | |
| KR0175381B1 (ko) | 위상 동기 루프 방식 에프엠 검파회로의 출력레벨 조정장치 | |
| JP3263621B2 (ja) | Ｐｌｌ回路 | |
| EP0418862B1 (en) | Frequency modulation circuit using VCO | |
| JP2511843B2 (ja) | タイミング信号発生回路 | |
| JP2877834B2 (ja) | 可変周波発振器の同期化回路 | |
| KR100261805B1 (ko) | 원하는위상에주파수및위상로킹회로를로킹시키기위한회로 | |
| JP2693775B2 (ja) | 映像受信回路 | |
| GB2197554A (en) | FM multiplex broadcast receiver | |
| JP2000184230A (ja) | 水平同期回路 | |
| JPS61125229A (ja) | Ｐｌｌ回路 | |
| JPH0754906B2 (ja) | 安定した固定周波数を発生する回路装置 | |
| JPH0528829Y2 (ja) | ||
| JPH04135390A (ja) | 映像検波回路 | |
| JPH07123340A (ja) | テレビジョン音声多重放送の判別システム |