JP2817517B2 - LSI placement and routing system - Google Patents
LSI placement and routing systemInfo
- Publication number
- JP2817517B2 JP2817517B2 JP4157187A JP15718792A JP2817517B2 JP 2817517 B2 JP2817517 B2 JP 2817517B2 JP 4157187 A JP4157187 A JP 4157187A JP 15718792 A JP15718792 A JP 15718792A JP 2817517 B2 JP2817517 B2 JP 2817517B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit
- arrangement
- grouping
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＬＳＩの配置配線シス
テム、特に同一構成の回路が繰り返し存在するＬＳＩの
配置配線システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LSI placement and routing system, and more particularly to an LSI placement and routing system in which circuits having the same configuration are repeatedly present.
【０００２】[0002]
【従来の技術】従来のこの種のＬＳＩの配置配線システ
ムでは、繰り返される同一回路構造等は特に考慮する事
なく処理している。2. Description of the Related Art In a conventional LSI placement and routing system of this type, repeated identical circuit structures and the like are processed without particular consideration.
【０００３】図４は、繰り返し回路を含んだ場合での従
来例によるＬＳＩの配置配線の結果の一例である。繰り
返し回路の性能を同じにしたいため、グルーピングを行
い接続関係の強さを定義し、配置を行うが、必ずしも、
全ての繰り返し回路の配置配線が同一となる保証はな
い。従って、図の様に、グルーピング領域１２は、同一
回路構成でもファンクションブロックの配置、ファンク
ションブロック間の配線が異なる場合がある。FIG. 4 shows an example of a result of arrangement and wiring of an LSI according to a conventional example when a repetitive circuit is included. In order to make the performance of the repetitive circuit the same, grouping is performed to define the strength of the connection relationship, and placement is performed.
There is no guarantee that the arrangement and wiring of all the repetitive circuits will be the same. Therefore, as shown in the drawing, the arrangement of the function blocks and the wiring between the function blocks may be different in the grouping area 12 even with the same circuit configuration.
【０００４】[0004]
【発明が解決しようとする課題】上述した従来のＬＳＩ
の配置配線システムでは、回路中の繰り返し構造を考慮
していない為、同一回路構成をしていながらも、構成さ
れるファンクションブロックの配置・配線が異なり、回
路により性能が異なるという欠点がある。The above-mentioned conventional LSI
However, the arrangement and wiring system does not consider the repetitive structure in the circuit, and therefore has the disadvantage that the arrangement and wiring of the configured function blocks differ, and the performance differs depending on the circuit, even though they have the same circuit configuration.
【０００５】[0005]
【課題を解決するための手段】本発明のシステムは、論
理接続情報中に、まとまった機能単位の回路が繰り返し
存在するＬＳＩの配置配線システムにおいて、回路の接
続情報、繰り返し回路情報および配置情報を記憶する手
段、回路の接続情報から同一回路構成を認識する手段、
認識された回路のファンクションブロックをまとめる同
一回路構成グループ化手段、グループ内の配置配線を行
う手段、グループとファンクションブロックの配置・配
線を行う手段を有することを特徴とする。According to the system of the present invention, in an LSI placement and routing system in which a circuit of a functional unit repeatedly exists in logical connection information, circuit connection information, repetitive circuit information and arrangement information are stored. Means for storing, means for recognizing the same circuit configuration from circuit connection information,
It is characterized by having the same circuit configuration grouping means for grouping the function blocks of the recognized circuit, means for arranging and wiring within the group, and means for arranging and wiring the group and the function block.
【０００６】[0006]
【実施例】次に本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【０００７】本発明の一実施例である繰り返し回路を考
慮した自動配置配線システムのブロック図を示す図１を
参照すると、本実施例は制御手段１，同一回路構成認識
手段２，同一回路構成グループ化手段３，グループ内配
置配線手段４，グループ回路とファンクションブロック
の配置配線手段５および記憶手段６で構成される。以下
の処理はいくつかの処理手順から構成され、それらは制
御手段１によってコントロールされる。ＬＳＩの論理回
路接続情報、同一回路構成を示すファンクションブロッ
クのグルーピング情報等が記憶手段６に格納されてい
る。Referring to FIG. 1 which shows a block diagram of an automatic placement and routing system in consideration of a repetitive circuit according to an embodiment of the present invention, the present embodiment has a control means 1, an identical circuit configuration recognizing means 2, and an identical circuit configuration group. It is composed of a multiplexing means 3, an intra-group arrangement / wiring means 4, an arrangement / wiring means 5 for group circuits and function blocks, and a storage means 6. The following processing comprises several processing procedures, which are controlled by the control means 1. The logic circuit connection information of the LSI, the grouping information of the function blocks indicating the same circuit configuration, and the like are stored in the storage unit 6.
【０００８】先ず、同一回路構成認識手段２を用いて、
処理回路情報から繰り返しのある回路構成が同一の部分
を認識する。同一回路構成グループ化手段３は、認識さ
れたまとまり毎にグループ化を行う。他の同一な繰り返
し回路は、この１グループの配置配線結果をそのまま用
いる事とし、新たに、繰り返し回路毎に配置配線を行う
事はしない。First, using the same circuit configuration recognizing means 2,
From the processing circuit information, a part having the same repeated circuit configuration is recognized. The same circuit configuration grouping means 3 performs grouping for each recognized unit. Other identical repetitive circuits use the results of the arrangement and wiring of this one group as they are, and do not newly perform arrangement and wiring for each repetitive circuit.
【０００９】次にグループ回路とファンクション・ブロ
ックの配置配線手段５は、グループ化回路とその周辺の
ファンクションブロックの配置配線を行う。この処理に
おいては、グループ化された回路内の配置配線を行わ
ず、先にグループ内配置配線手段３を用いて配置配線し
た結果を同一回路構成の他のグループに流用する。最後
に、配置配線結果表示手段（図示省略）により結果を確
認する。Next, the arrangement and wiring means 5 for the group circuit and the function block performs the arrangement and wiring of the grouping circuit and the function blocks around the grouping circuit. In this processing, the arrangement and wiring in the grouped circuits is not performed, and the result of the arrangement and wiring using the intra-group arrangement and wiring means 3 is diverted to another group of the same circuit configuration. Finally, the result is confirmed by the arrangement and wiring result display means (not shown).
【００１０】図２は、本発明を用いてＬＳＩ内の同一回
路を認識しグループ化を行い、グループ内の配置配線を
行った状態を示している一例である。図２において、７
はファンクションブロック８は、グルーピング回路、９
はファンクションブロック間配線である。本配置配線シ
ステムに入力された１チップの回路接続情報から繰り返
しのある同一回路構成が認識され、グループ化され、対
象となるＬＳＩの一部にグループ内のファンクションブ
ロックの配置が行なわり、ファンクションブロック間配
線９の様に配線を行う。以後このグルーピング回路８
は、個々のファンクションブロックとして配置配線シス
テムが認識するのではなく、グループ化された単位で取
り扱われる。従って、繰り返し回路に於いては、全て配
置配線が等しい物となり回路性能を同一化することが出
来る。FIG. 2 is an example showing a state in which the same circuit in an LSI is recognized and grouped by using the present invention, and placement and wiring in the group is performed. In FIG.
Is a function block 8, a grouping circuit, 9
Denotes wiring between function blocks. The same circuit configuration with repetition is recognized from the circuit connection information of one chip input to the present layout and wiring system, grouped, and the function blocks in the group are arranged in a part of the target LSI. Wiring is performed like the inter-wiring 9. Hereafter, this grouping circuit 8
Are not recognized by the placement and routing system as individual function blocks, but are handled in grouped units. Therefore, in the repetitive circuit, the arrangement and wiring are all the same, and the circuit performance can be made the same.
【００１１】図３は、図２に示すように作成されたグル
ーピング回路８の配置配線結果を用いて設計されたチッ
プの配置配線の一例である。図３においては、１０はＬ
ＳＩ枠、１１はクループ回路・ファンクションブロック
間配線１１を示す。本図の場合の論理回路では、繰り返
しのある同一回路種類が１種で、８回繰り返されて使用
されている。ＬＳＩ砕１０の配置配線は、先ず、ファン
クションブロック７とグルーピング回路８の配置を行
う。この際に、グルーピング回路８は既に配置配線され
ている為、グループ内のファンクションブロックの再配
置・配線は行わない。次に、ファンクションブロック７
とグルーピング回路８間の配線を行う事によりチップ内
配線が完了する。FIG. 3 shows an example of a chip arrangement and wiring designed using the arrangement and wiring results of the grouping circuit 8 created as shown in FIG. In FIG. 3, 10 is L
The SI frame 11 indicates a group circuit / function block wiring 11. In the logic circuit in the case of this figure, the same circuit type having repetition is one kind, and is used repeatedly eight times. In the arrangement and wiring of the LSI chip 10, first, the function block 7 and the grouping circuit 8 are arranged. At this time, since the grouping circuit 8 has already been arranged and wired, the rearrangement and wiring of the function blocks in the group are not performed. Next, the function block 7
By performing wiring between and the grouping circuit 8, wiring within the chip is completed.
【００１２】[0012]
【発明の効果】以上説明したように本発明は、繰り返し
回路情報および配置情報を記憶する手段、回路情報から
同一回路構成を認識する手段、認識された回路のファン
クションブロックをまとめるグルーピング手段、グルー
プ内の配置配線を行う手段、グループとファンクション
ブロックの配置・配線を行う手段を有する事により、繰
り返し回路を構成するファンクションブロックの配置配
線が全て同一となるため、各々の繰り返し回路の回路性
能を容易に同一にする事が出来るという効果がある。As described above, the present invention provides means for repeatedly storing circuit information and layout information, means for recognizing the same circuit configuration from circuit information, grouping means for grouping function blocks of recognized circuits, Means for arranging and wiring the groups, and means for arranging and wiring the groups and function blocks, the arrangement and wiring of the function blocks constituting the repetitive circuit are all the same. This has the effect of being able to be the same.
【図１】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
【図２】本発明によってグループ化された回路における
グループ内の配置配線の一例を示す図である。FIG. 2 is a diagram showing an example of arrangement and wiring in a group in circuits grouped according to the present invention;
【図３】本発明によってグループ化された回路の配置配
線結果を用いて設計されたチップの配置配線の一例を示
す図である。FIG. 3 is a diagram showing an example of a chip layout and wiring designed using the layout and wiring results of the grouped circuits according to the present invention;
【図４】従来例によるＬＳＩの配置配線の結果の一例を
示す図である。FIG. 4 is a diagram showing an example of a result of placement and routing of an LSI according to a conventional example.
１ 制御手段 ２ 同一回路構成認識手段 ３ 同一回路構成グループ化手段 ４ グループ内配置配線手段 ５ グループ回路とファンクションブロックの配置配
線手段 ６ 記憶手段 ７ ファンクションブロック ８ グルーピング回路 ９ ＬＳＩ砕 １０ ファンクションブロック間配線 １１ グループ回路・ファンクションブロック間配線 １２ グルーピング領域REFERENCE SIGNS LIST 1 control means 2 identical circuit configuration recognizing means 3 identical circuit configuration grouping means 4 arrangement / wiring means within group 5 arrangement / wiring means for group circuits and function blocks 6 storage means 7 function blocks 8 grouping circuits 9 LSI crush 10 wiring between function blocks 11 Group circuit / function block wiring 12 Grouping area
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 G06F 17/50──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/82 G06F 17/50
Claims (1)
単位の回路が繰り返し存在するＬＳＩの配置配線システ
ムにおいて、 回路の接続情報、繰り返し回路情報および配置情報を記
憶する手段、回路の接続情報から同一回路構成を認識す
る手段、認識された回路のファンクションブロックをま
とめる同一回路構成グループ化手段、グループ内の配置
配線を行う手段、グループとファンクションブロックの
配置・配線を行う手段を有することを特徴とするＬＳＩ
の配置配線システムIn an LSI placement and routing system in which a circuit of a unit of function repeatedly exists in logical connection information, means for storing circuit connection information, repetitive circuit information and arrangement information, and the same circuit connection information It has a means for recognizing a circuit configuration, a means for grouping the same circuit configuration that groups function blocks of recognized circuits, a means for arranging and wiring within a group, and a means for arranging and wiring a group and a function block. LSI
Placement and wiring system
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157187A JP2817517B2 (en) | 1992-06-17 | 1992-06-17 | LSI placement and routing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157187A JP2817517B2 (en) | 1992-06-17 | 1992-06-17 | LSI placement and routing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH065706A JPH065706A (en) | 1994-01-14 |
| JP2817517B2 true JP2817517B2 (en) | 1998-10-30 |
Family
ID=15644102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4157187A Expired - Lifetime JP2817517B2 (en) | 1992-06-17 | 1992-06-17 | LSI placement and routing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817517B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0887533A (en) * | 1994-09-16 | 1996-04-02 | Nec Corp | Function cell arrangement method for semiconductor device |
| JP2007026031A (en) * | 2005-07-15 | 2007-02-01 | Fujitsu Ltd | Cad device, editing method, and editing program |
| JP4997860B2 (en) * | 2006-07-27 | 2012-08-08 | 富士通株式会社 | Integrated circuit design support program, integrated circuit design support apparatus, and integrated circuit design support method |
-
1992
- 1992-06-17 JP JP4157187A patent/JP2817517B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH065706A (en) | 1994-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH073838B2 (en) | Semiconductor integrated circuit | |
| US6557070B1 (en) | Scalable crossbar switch | |
| JP2817517B2 (en) | LSI placement and routing system | |
| JP3238052B2 (en) | Look-ahead carry (CLA) adder | |
| JPH08212169A (en) | Array processor | |
| JPS6358942A (en) | Semiconductor device | |
| JP2954194B1 (en) | Clock skew reduction method and system | |
| JP2666733B2 (en) | High-speed graphic processor | |
| JPS60244111A (en) | Digital filter circuit | |
| JP3012437B2 (en) | Automatic placement method | |
| JPH09146655A (en) | Clock distributing method | |
| JPH08297652A (en) | Array processor | |
| JP2786017B2 (en) | Method for manufacturing semiconductor integrated circuit | |
| JPH05297072A (en) | Integrated circuit | |
| JPH04251381A (en) | Automatic wiring system for circuit diagram | |
| JP2001257269A (en) | Method of adjusting delay time and semiconductor integrated circuit | |
| JPS62122145A (en) | Lsi of master slice system | |
| JPH028947A (en) | Port extension circuit | |
| JPS63154019A (en) | Method of supplying source to electronic device | |
| JPH07281802A (en) | Method for connection between modules | |
| JPH04352282A (en) | Method for dividing logic circuit | |
| JPS60140424A (en) | Arithmetic processing method | |
| JPH02309443A (en) | Synchronous bus control system | |
| JPS6022356A (en) | Large scale integrated circuit | |
| JPH1021272A (en) | Circuit drawing generating device and its method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980721 |