JP2817230B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2817230B2 JP2817230B2 JP18941289A JP18941289A JP2817230B2 JP 2817230 B2 JP2817230 B2 JP 2817230B2 JP 18941289 A JP18941289 A JP 18941289A JP 18941289 A JP18941289 A JP 18941289A JP 2817230 B2 JP2817230 B2 JP 2817230B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- phosphorus
- silicon film
- contact hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にコンタク
トホールの埋込み方法に関する。
トホールの埋込み方法に関する。
半導体装置を微細化する手段の一つとして、コンタク
トホールを多結晶シリコンあるいは高融点金属を用いて
埋込み平坦化するという方法がある。
トホールを多結晶シリコンあるいは高融点金属を用いて
埋込み平坦化するという方法がある。
多結晶シリコンを用いた従来技術を第３図（ａ），
（ｂ）を参照して説明する。
（ｂ）を参照して説明する。
第３図（ａ）に示すように、Ｐ型半導体基板１（シリ
コン）にN+拡散層２を少なくとも選択的に形成する。気
相成長法によるシリコン酸化膜３を被着後、コンタクト
ホールを開ける。次に多結晶シリコンを被着し、熱拡散
によりリンを添加し導電性多結晶シリコン膜４を形成す
る。次にノンドープ多結晶シリコン膜５を被着する。
コン）にN+拡散層２を少なくとも選択的に形成する。気
相成長法によるシリコン酸化膜３を被着後、コンタクト
ホールを開ける。次に多結晶シリコンを被着し、熱拡散
によりリンを添加し導電性多結晶シリコン膜４を形成す
る。次にノンドープ多結晶シリコン膜５を被着する。
次に、第３図（ｂ）に示すように、異方性ドライエッ
チング法により、コンタクトホール内の多結晶シリコン
膜4,5は残し、そ他の領域の多結晶シリコンを除去す
る。次にAl配線６を形成する。
チング法により、コンタクトホール内の多結晶シリコン
膜4,5は残し、そ他の領域の多結晶シリコンを除去す
る。次にAl配線６を形成する。
上述した従来のコンタクトホール埋込方法は異方性ド
ライエッチング法により多結晶シリコン膜をエッチング
するが、被着した多結晶シリコン膜の膜厚のばらつきや
異方性ドライエッチングのエッチング速度のばらつきに
より半導体基板内の場所によってはオーバーエッチにな
るところがある。そのような処ではコンタクトホール内
には埋込むべき多結晶シリコンが残らず、急峻な段差が
生じ、配線層を形成するとき、第４図に示すように、配
線の段切れが生じるという欠点がある。
ライエッチング法により多結晶シリコン膜をエッチング
するが、被着した多結晶シリコン膜の膜厚のばらつきや
異方性ドライエッチングのエッチング速度のばらつきに
より半導体基板内の場所によってはオーバーエッチにな
るところがある。そのような処ではコンタクトホール内
には埋込むべき多結晶シリコンが残らず、急峻な段差が
生じ、配線層を形成するとき、第４図に示すように、配
線の段切れが生じるという欠点がある。
本発明の目的は、多結晶シリコンでコンタクトホール
を再現性よく埋込むことのできる半導体装置の製造方法
を提供することにある。
を再現性よく埋込むことのできる半導体装置の製造方法
を提供することにある。
本発明の半導体装置の製造方法は、半導体基板の一主
面上にコンタクトホールを有する絶縁膜を形成したの
ち、第１の多結晶シリコン膜を前記コンタクトホールを
埋込まない膜厚で被着する工程と、前記第１の多結晶シ
リコン膜にリンを添加する工程と、前記第１の多結晶シ
リコン膜上に第２の多結晶シリコン膜を前記コンタクト
ホールを埋込む膜厚で被着する工程と、前記コンタクト
ホール内部を除き前記第２の多結晶シリコン膜にリンを
添加する工程と、コンタクトホール内部以外のリン添加
された前記第１の多結晶シリコン膜とリン添加された前
記第２の多結晶シリコン膜とを除去する工程とを含むと
いうものである。
面上にコンタクトホールを有する絶縁膜を形成したの
ち、第１の多結晶シリコン膜を前記コンタクトホールを
埋込まない膜厚で被着する工程と、前記第１の多結晶シ
リコン膜にリンを添加する工程と、前記第１の多結晶シ
リコン膜上に第２の多結晶シリコン膜を前記コンタクト
ホールを埋込む膜厚で被着する工程と、前記コンタクト
ホール内部を除き前記第２の多結晶シリコン膜にリンを
添加する工程と、コンタクトホール内部以外のリン添加
された前記第１の多結晶シリコン膜とリン添加された前
記第２の多結晶シリコン膜とを除去する工程とを含むと
いうものである。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の第１の実施例を説明
するための主な工程順に示した半導体チップの断面図で
ある。
するための主な工程順に示した半導体チップの断面図で
ある。
まず、第１図（ａ）に示すように、Ｐ型半導体基板11
にN+拡散層12を少なくとも選択的に形成する。気相酸化
膜成長法によりシリコン酸化膜13を1.0μｍ被着し、1.0
μｍ×1.0μｍの開口径のコンタクトホールを開ける。
次に多結晶シリコン膜を厚さ200nm被着し、熱拡散によ
りリンを添加する。N+拡散層12と後工程で形成する配線
層とを低抵抗に接続するためである。このようにして形
成された導電性多結晶シリコン膜14は、前述のコンタク
トホールと下地のN+拡散層12の表面を覆うのみでコンタ
クトホールは埋込んでいない。
にN+拡散層12を少なくとも選択的に形成する。気相酸化
膜成長法によりシリコン酸化膜13を1.0μｍ被着し、1.0
μｍ×1.0μｍの開口径のコンタクトホールを開ける。
次に多結晶シリコン膜を厚さ200nm被着し、熱拡散によ
りリンを添加する。N+拡散層12と後工程で形成する配線
層とを低抵抗に接続するためである。このようにして形
成された導電性多結晶シリコン膜14は、前述のコンタク
トホールと下地のN+拡散層12の表面を覆うのみでコンタ
クトホールは埋込んでいない。
次に、第１図（ｂ）に示すように、ノンドープ多結晶
シリコン膜15を厚さ800nm被着してコンタクトホールを
埋込んだのち、イオン注入法より、リンがコンタクト内
の多結晶シリコンには添加されない条件、この場合は50
0keV,1×1016cm-2でリンを注入する。17はリンドープ多
結晶シリコン膜、18は熱拡散によりリンが添加された領
域（14）にさらに、イオン注入でリンが添加された高濃
度のリンドープ多結晶シリコン膜である。
シリコン膜15を厚さ800nm被着してコンタクトホールを
埋込んだのち、イオン注入法より、リンがコンタクト内
の多結晶シリコンには添加されない条件、この場合は50
0keV,1×1016cm-2でリンを注入する。17はリンドープ多
結晶シリコン膜、18は熱拡散によりリンが添加された領
域（14）にさらに、イオン注入でリンが添加された高濃
度のリンドープ多結晶シリコン膜である。
次に、第１図（ｃ）に示すように、フッ酸と硝酸との
混合液を用いてコンタクトホール内の多結晶シリコン1
4,15は残し、それ以外の領域の多結晶シリコン17,18を
除去する。次に、Al配線層16を形成する。
混合液を用いてコンタクトホール内の多結晶シリコン1
4,15は残し、それ以外の領域の多結晶シリコン17,18を
除去する。次に、Al配線層16を形成する。
リン濃度の高い多結晶シリコンはリン濃度の低い多結
晶シリコンよりもフッ酸と硝酸との混合液に対しエッチ
ング速度が速いので、ノンドープ多結晶シリコンをコン
タクトホール内に確実に残すことができ、多結晶シリコ
ンが埋込れたコンタクトホールを安定して製造できる。
晶シリコンよりもフッ酸と硝酸との混合液に対しエッチ
ング速度が速いので、ノンドープ多結晶シリコンをコン
タクトホール内に確実に残すことができ、多結晶シリコ
ンが埋込れたコンタクトホールを安定して製造できる。
本発明の第２の実施例を第２図（ａ）〜（ｃ）を参照
して説明する。
して説明する。
まず、第２図（ａ）に示すように、Ｐ型半導体基板21
にN+拡散層22を形成する。気相酸化膜成長法により酸化
シリコン膜23を1.0μｍ被着し、1.0μｍ×1.0μｍの開
口径のコンタクトホールを開ける。次に多結晶シリコン
を200nm被着し、熱拡散によりリンを添加する。次にノ
ンドープ多結晶シリコン膜25を800nm被着する。ここま
では第１の実施例と同様である。次にイオン注入法によ
り300keV,1×1016cm-2の条件でリンを注入する。27はリ
ンが通入された多結晶シリコン膜、25はリンが添加され
ていない多結晶シリコン膜である。
にN+拡散層22を形成する。気相酸化膜成長法により酸化
シリコン膜23を1.0μｍ被着し、1.0μｍ×1.0μｍの開
口径のコンタクトホールを開ける。次に多結晶シリコン
を200nm被着し、熱拡散によりリンを添加する。次にノ
ンドープ多結晶シリコン膜25を800nm被着する。ここま
では第１の実施例と同様である。次にイオン注入法によ
り300keV,1×1016cm-2の条件でリンを注入する。27はリ
ンが通入された多結晶シリコン膜、25はリンが添加され
ていない多結晶シリコン膜である。
次に、第２図（ｂ）に示すように、フッ酸と硝酸との
混合液でリン添加された多結晶シリコン膜27を除去す
る。さらにイオン注入法により、コンタクト内にはリン
が添加されない条件で、この場合は300keV,1×1016cm-2
でリンを注入する。28は熱拡散によりリンが添加された
領域にさらに、イオン注入でリンが添加された高濃度の
リンドープ多結晶シリコン膜である。
混合液でリン添加された多結晶シリコン膜27を除去す
る。さらにイオン注入法により、コンタクト内にはリン
が添加されない条件で、この場合は300keV,1×1016cm-2
でリンを注入する。28は熱拡散によりリンが添加された
領域にさらに、イオン注入でリンが添加された高濃度の
リンドープ多結晶シリコン膜である。
次に、第２図（ｃ）に示すように、フッ酸と硝酸との
混合液を用いてコンタクトホール内の多結晶シリコン膜
14,15は残し、それ以外の領域の多結晶シリコン膜27,28
を除去する。次にAl配線層26を形成する。
混合液を用いてコンタクトホール内の多結晶シリコン膜
14,15は残し、それ以外の領域の多結晶シリコン膜27,28
を除去する。次にAl配線層26を形成する。
リン濃度の高い多結晶シリコンはリン濃度の低い多結
晶シリコンよりもフッ酸と硝酸との混合液に対し、エッ
チング速度が速いということを利用し、また、リン添加
する工程とリン添加された多結晶シリコンを除去する工
程とを複数回くり返すことにより多結晶シリコンが埋込
れたコンタクトホールをより安定して製造できる。
晶シリコンよりもフッ酸と硝酸との混合液に対し、エッ
チング速度が速いということを利用し、また、リン添加
する工程とリン添加された多結晶シリコンを除去する工
程とを複数回くり返すことにより多結晶シリコンが埋込
れたコンタクトホールをより安定して製造できる。
以上説明したように本発明は、コンタクトホールを導
電性多結晶シリコン膜とノンドープ多結晶シリコン膜と
で埋込んだのち、コンタクトホール内を除き前述のノン
ドープ多結晶シリコン膜にリンをドーピングしたのちエ
ッチングすることにより、リンが高濃度に添加された多
結晶シリコンは、リンが低濃度に添加された多結晶シリ
コンあるいは不純物が添加されていない多結晶シリコン
膜に比較し、化学薬品たとえば、フッ酸と硝酸との混合
液に対してエッチング速度が速いことを利用して、多結
晶シリコンが埋込れたコンタクトホールを有する半導体
装置を制御性よく製造できる効果がある。
電性多結晶シリコン膜とノンドープ多結晶シリコン膜と
で埋込んだのち、コンタクトホール内を除き前述のノン
ドープ多結晶シリコン膜にリンをドーピングしたのちエ
ッチングすることにより、リンが高濃度に添加された多
結晶シリコンは、リンが低濃度に添加された多結晶シリ
コンあるいは不純物が添加されていない多結晶シリコン
膜に比較し、化学薬品たとえば、フッ酸と硝酸との混合
液に対してエッチング速度が速いことを利用して、多結
晶シリコンが埋込れたコンタクトホールを有する半導体
装置を制御性よく製造できる効果がある。
第１図（ａ）〜（ｃ）は本発明の第１の実施例を説明す
るための主な工程順に配置した半導体チップの断面図、
第２図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための主な工程順に配置した半導体チップの断面図、
第３図（ａ），（ｂ）は従来の半導体装置の製造方法を
説明するための主な工程順に配置した半導体チップの断
面図、第４図は従来例の欠点を説明するための半導体チ
ップの断面図である。 1,11,21……Ｐ型半導体基板、2,12,22……N+拡散層、3,
13,23……シリコン酸化膜、4,14,24……導電性多結晶シ
リコン膜、5,15,25……ノンドープ多結晶シリコン膜、
6,16,26……Al配線、17,27,18,28,29……リンドープ多
結晶シリコン膜。
るための主な工程順に配置した半導体チップの断面図、
第２図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための主な工程順に配置した半導体チップの断面図、
第３図（ａ），（ｂ）は従来の半導体装置の製造方法を
説明するための主な工程順に配置した半導体チップの断
面図、第４図は従来例の欠点を説明するための半導体チ
ップの断面図である。 1,11,21……Ｐ型半導体基板、2,12,22……N+拡散層、3,
13,23……シリコン酸化膜、4,14,24……導電性多結晶シ
リコン膜、5,15,25……ノンドープ多結晶シリコン膜、
6,16,26……Al配線、17,27,18,28,29……リンドープ多
結晶シリコン膜。
Claims (1)
- 【請求項１】半導体基板の一主面上にコンタクトホール
を有する絶縁膜を形成したのち、第１の多結晶シリコン
膜を前記コンタクトホールを埋込まない膜厚で被着する
工程と、前記第１の多結晶シリコン膜にリンを添加する
工程と、前記第１の多結晶シリコン膜上に第２の多結晶
シリコン膜を前記コンタクトホールを埋込む膜厚で被着
する工程と、前記コンタクトホール内部を除き前記第２
の多結晶シリコン膜にリンを添加する工程と、コンタク
トホール内部以外のリン添加された前記第１の多結晶シ
リコン膜とリン添加された前記第２の多結晶シリコン膜
とを除去する工程とを含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18941289A JP2817230B2 (ja) | 1989-07-21 | 1989-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18941289A JP2817230B2 (ja) | 1989-07-21 | 1989-07-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0353519A JPH0353519A (ja) | 1991-03-07 |
| JP2817230B2 true JP2817230B2 (ja) | 1998-10-30 |
Family
ID=16240837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18941289A Expired - Fee Related JP2817230B2 (ja) | 1989-07-21 | 1989-07-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817230B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030001642A (ko) * | 2001-06-25 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체소자의 콘택플러그 형성방법 |
| DE102007055018B4 (de) | 2007-11-14 | 2021-05-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Verbinden einer Edelmetalloberfläche mit einem Polymer |
-
1989
- 1989-07-21 JP JP18941289A patent/JP2817230B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0353519A (ja) | 1991-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2699921B2 (ja) | 半導体装置の製造方法 | |
| JPH04280456A (ja) | 半導体装置及びその製造方法 | |
| JP2817230B2 (ja) | 半導体装置の製造方法 | |
| JP2812288B2 (ja) | 半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| JP2982282B2 (ja) | 半導体装置およびその製造方法 | |
| JP2517751B2 (ja) | 半導体装置の製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JP2554339B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59149030A (ja) | 半導体装置の製造法 | |
| JPH0793288B2 (ja) | 半導体装置の製造方法 | |
| JP2903191B2 (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPS5832432A (ja) | 半導体装置の製造方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0620989A (ja) | コンタクトホールの形成方法 | |
| JPH0221657A (ja) | 半導体記憶装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH01109716A (ja) | 半導体装置のコンタクト形成方法 | |
| JPH01222442A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |