JP2812114B2 - SCSI controller - Google Patents
SCSI controllerInfo
- Publication number
- JP2812114B2 JP2812114B2 JP4329054A JP32905492A JP2812114B2 JP 2812114 B2 JP2812114 B2 JP 2812114B2 JP 4329054 A JP4329054 A JP 4329054A JP 32905492 A JP32905492 A JP 32905492A JP 2812114 B2 JP2812114 B2 JP 2812114B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- scsi
- bus
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 6
- 239000003999 initiator Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Power Sources (AREA)
- Bus Control (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＡＮＳＩ（米国規格協
会）が標準化した中小型コンピュータ・システム向けの
汎用入出力インタフェースであるスモール・コンピュー
タ・システム・インタフェース（以下ＳＣＳＩという）
のプロトコルを制御するＳＣＳＩコントローラに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a small computer system interface (hereinafter referred to as SCSI) which is a general-purpose input / output interface for small and medium-sized computer systems standardized by ANSI (American Standards Association).
The present invention relates to a SCSI controller that controls the protocol of the SCSI.
【０００２】[0002]
【従来の技術】従来のＳＣＳＩシステムの構成例を、図
４のブロック図に示す。図において、１１ａはＳＣＳＩ
コントローラ、２２はクロック・ジェネレータ、１８は
その他のＳＣＳＩコントローラ内部回路、１９はＳＣＳ
Ｉバスドライバ／レシーバ回路、２０はＳＣＳＩバス、
信号ｆはＳＣＳＩコントローラ１１ａの外部から供給さ
れるクロック信号、信号ｈはＳＣＳＩコントローラ内部
で使用されるクロック信号である。2. Description of the Related Art An example of the configuration of a conventional SCSI system is shown in a block diagram of FIG. In the figure, 11a is SCSI
Controller, 22 a clock generator, 18 other SCSI controller internal circuits, 19 an SCS
I bus driver / receiver circuit, 20 is a SCSI bus,
The signal f is a clock signal supplied from outside the SCSI controller 11a, and the signal h is a clock signal used inside the SCSI controller.
【０００３】図に示すように、従来のＳＣＳＩコントロ
ーラでは、外部から供給されたクロック信号ｆがクロッ
ク・ジェネレータ２２に入力され、ここで必要であれば
分周され波形成形等を行った後、その他のＳＣＳＩコン
トローラ内部回路１８に内部クロック信号ｈを供給する
ようになっていた。As shown in FIG. 1, in a conventional SCSI controller, a clock signal f supplied from the outside is input to a clock generator 22, where it is divided if necessary to perform waveform shaping and the like. The internal clock signal h is supplied to the SCSI controller internal circuit 18 of FIG.
【０００４】ここで、ＳＣＳＩデバイスの動作モード
を、次の２種類に分類することにする。それは、スリー
プモードのＳＣＳＩバス２の制御やデータ転送に関与せ
ず実動作していない状態と、アクティブモードのＳＣＳ
Ｉバス２０の制御やデータ転送に関与し実動作している
状態である。Here, the operation modes of the SCSI device will be classified into the following two types. It is a state in which it is not involved in control of the SCSI bus 2 in the sleep mode or data transfer and is not actually operating,
This is a state in which it is involved in control of the I bus 20 and data transfer and is actually operating.
【０００５】このＳＣＳＩシステムにおいては、ＳＣＳ
Ｉバス２０に複数のＳＣＳＩデバイスがディジチェイン
接続されており、あるＳＣＳＩデバイスがスリープモー
ドにある時でも、他のＳＣＳＩデバイスからセレクトあ
るいはリセレクトされる可能性があるので、常にＳＣＳ
Ｉバス２０の状態を監視しておかなければならない。こ
のためＳＣＳＩデバイスを制御するＳＣＳＩコントロー
ラ１１ａに電源やクロック信号等を供給しＳＣＳＩバス
の状態を監視するブロック等を常時動作させておく必要
がある。In this SCSI system, the SCS
Since a plurality of SCSI devices are connected in a daisy chain to the I bus 20, even when a certain SCSI device is in the sleep mode, it may be selected or reselected from another SCSI device.
The state of the I bus 20 must be monitored. For this reason, it is necessary to supply a power supply, a clock signal, and the like to the SCSI controller 11a that controls the SCSI device, and to constantly operate a block that monitors the state of the SCSI bus.
【０００６】この従来のＳＣＳＩコントローラ１１ａ
は、スリープモード／アクティブモードに関わりなく同
一周波数の内部クロック信号ｈを内部回路１８に供給す
るか、もしくは上位レベルでホストＣＰＵがスリープモ
ードを判定し、外部クロック信号ｆの周波数を落とすこ
とによって消費電力を抑制する等の制御を行っていた。The conventional SCSI controller 11a
Is consumed by supplying the internal clock signal h of the same frequency to the internal circuit 18 irrespective of the sleep mode / active mode, or by the host CPU determining the sleep mode at a higher level and reducing the frequency of the external clock signal f. Control such as suppressing power was performed.
【０００７】[0007]
【発明が解決しようとする課題】上述した従来のＳＣＳ
Ｉコントローラ１１ａでは、スリープモード／アクィエ
ブモードの相違に係わりなく同一周波数の内部クロック
信号ｈをＳＣＳＩコントローラの内部回路１８に供給す
る場合、本来電力消費を抑制しておきたいスリープモー
ド時にも不必要な電力を消費してしまうという問題があ
った。The above-described conventional SCS
In the case where the I-controller 11a supplies the internal clock signal h of the same frequency to the internal circuit 18 of the SCSI controller irrespective of the difference between the sleep mode and the active mode, unnecessary power is required even in the sleep mode in which power consumption should be suppressed. There is a problem of consuming.
【０００８】また、上位レベルでホストＣＰＵ等がスリ
ープモードを判定して外部クロック信号ｆの周波数を落
とす機構を備えている場合でも、ホストＣＰＵ等からの
命令によりＳＣＳＩコントローラ１１ａがみずからスリ
ープモードに入るときは外部クロック信号ｆの周波数を
即座に落とすようコントロールできる。しかし、ＳＣＳ
Ｉコントローラ１１ａが内蔵されるＳＣＳＩデバイスが
他のＳＣＳＩデバイスからセレクトまたはリセレクトさ
れるときには、スリープモード中のため周波数の低いク
ロック信号で動作しているＳＣＳＩコントローラ１１ａ
がセレクトまたはリセレクトされたという情報を一旦ホ
ストＣＰＵ等に伝達してから、ホストＣＰＵがスリープ
モードを判定し、外部クロック信号ｆの周波数を所定の
周波数に戻すという作業を行う必要があり、オーバヘッ
ド時間が大きいという問題があった。Further, even when the host CPU or the like has a mechanism for determining the sleep mode at a higher level and reducing the frequency of the external clock signal f, the SCSI controller 11a itself enters the sleep mode in response to a command from the host CPU or the like. In such a case, control can be performed such that the frequency of the external clock signal f is immediately reduced. But SCS
When a SCSI device incorporating the I controller 11a is selected or reselected from another SCSI device, the SCSI controller 11a operating with a low frequency clock signal during the sleep mode
It is necessary to temporarily transmit information that the external clock signal f has been selected or reselected to the host CPU or the like, and then perform an operation of determining the sleep mode and returning the frequency of the external clock signal f to a predetermined frequency. There was a problem that time was long.
【０００９】本発明の目的は、これらの問題を解決し、
消費電力を大幅に節減したＳＣＳＩコントローラを提供
することにある。An object of the present invention is to solve these problems,
It is an object of the present invention to provide a SCSI controller in which power consumption is significantly reduced.
【００１０】[0010]
【課題を解決するための手段】本発明の構成は、外部ク
ロック信号により駆動される内部回路が、スモール・コ
ンピュータ・システム・インタフェース（ＳＣＳＩ）バ
スにドライバ・レシーバ回路を介して接続されたＳＣＳ
Ｉのプロトコルを制御するＳＣＳＩコントローラにおい
て、前記内部回路が、前記ＳＣＳＩバスと接続されない
バスフリー・フェーズであることを検出するバスフリー
検出回路と、前記内部回路が他の回路からセレクトまた
はリセレクトされたことを検出するセレクト・リセレク
ト検出回路と、このセレクト・リセレクト検出回路の出
力信号または前記内部回路からのバス要求信号によりセ
ットされ前記バスフリー検出回路の出力信号によりリセ
ットされ前記内部回路の実動作状態を判定するフリップ
フロップ回路と、前記外部クロック信号を所定周波数に
分周する分周回路と、この分周回路からの分周クロック
と前記外部クロック信号とを前記フリップフロップの出
力信号により切換えて前記内部回路に供給するクロック
選択回路と、前記フリップフロップ回路の出力信号によ
り電源電圧を一定レベル降圧した低電圧を出力する降圧
回路とを備え、前記内部回路が実動作状態にない場合は
分周後の低速クロック信号または固定レベルの信号と降
圧後の電源電圧とを供給し、前記実動作状態にない時の
消費電力を節減したことを特徴とする。According to the structure of the present invention, an internal circuit driven by an external clock signal is connected to a small computer system interface (SCSI) bus via a driver / receiver circuit.
A SCSI controller controlling the protocol of I, wherein the internal circuit detects a bus-free phase that is not connected to the SCSI bus, and the internal circuit is selected or reselected from another circuit. A select / reselect detection circuit for detecting that the internal circuit has been set by an output signal of the select / reselect detection circuit or a bus request signal from the internal circuit and reset by an output signal of the bus free detection circuit. A flip-flop circuit for judging an actual operation state, a frequency dividing circuit for dividing the external clock signal to a predetermined frequency, and a frequency-divided clock from the frequency dividing circuit and the external clock signal based on an output signal of the flip-flop. A clock selection circuit for switching and supplying the internal circuit; A step-down circuit for outputting a low voltage obtained by stepping down a power supply voltage by a fixed level by an output signal of a lip-flop circuit, wherein when the internal circuit is not in an actual operation state, the divided low-speed clock signal or fixed-level signal The present invention is characterized in that the power supply voltage is supplied later to reduce power consumption when not in the actual operation state.
【００１１】[0011]
【実施例】図１は本発明の第一の実施例におけるＳＣＳ
Ｉシステムのブロック図である。本実施例は、ＳＣＳＩ
コントローラ１１と、外部からのクロック信号線ｆの周
波数を１／８分周して信号ｇを出力する分周回路１２
と、信号ｃがハイレベルの時には信号線ｆを、ロウレベ
ルの時には信号ｇを選択して内部クロック信号ｈを出力
するクロック選択回路１３と、ＳＣＳＩバス２０がバス
・フリー・フェースにあることを検出すると信号ｄを一
定時間ハイレベルにするバス・フリー検出回路１４と、
ＳＣＳＩコントローラ１１が搭載されたＳＣＳＩデバイ
スが他のＳＣＳＩデバイスからセレクトまたはリセレク
トされたことを検出すると信号ｅを一定時間ハイレベル
にするセレクト／リセレクト検出回路１５と、ＳＣＳＩ
コントローラ１１がＳＣＳＩバスの使用を要求すると一
定時間ハイレベルになるバス要求信号ａと検出信号ｅを
入力とし信号ｂを出力とするＯＲ素子１６と、信号ｂを
セット入力とし信号ｄをリセット入力とし信号ｃをＱ出
力とするＲＳフリップフロップ回路１７と、ＳＣＳＩバ
スドライバおよびレシーバ回路１９と、ＳＣＳＩコント
ローラ１１の構成回路のうちバスドライバ／レシーバ回
路１９を除いた内部回路１９と、ＳＣＳＩバス２０と、
信号ｃがロウレベルの場合にＳＣＳＩコントローラ１１
の外部から供給される電源電圧を一定レベル低下（本実
施例では５Ｖから３Ｖ）させる降圧回路２１とから構成
される。FIG. 1 shows an SCS according to a first embodiment of the present invention.
It is a block diagram of an I system. In this embodiment, the SCSI
A controller 11 and a frequency dividing circuit 12 for dividing the frequency of an external clock signal line f by １ ／ and outputting a signal g
When the signal c is at a high level, the signal line f is selected, and when the signal c is at a low level, the signal g is selected to output the internal clock signal h, and it is detected that the SCSI bus 20 is in the bus free face. Then, a bus-free detection circuit 14 for setting the signal d to a high level for a certain period of time,
A select / reselect detection circuit 15 for setting a signal e to a high level for a predetermined time when detecting that the SCSI device on which the SCSI controller 11 is mounted is selected or reselected by another SCSI device;
When the controller 11 requests the use of the SCSI bus, a bus request signal a and a detection signal e, which become high level for a certain period of time, an OR element 16 which inputs the signal b and outputs the signal b, a signal b which is a set input and a signal d which is a reset input An RS flip-flop circuit 17 that outputs the signal c as a Q output, a SCSI bus driver and receiver circuit 19, an internal circuit 19 of the SCSI controller 11 excluding the bus driver / receiver circuit 19, a SCSI bus 20,
When the signal c is low level, the SCSI controller 11
And a step-down circuit 21 for lowering a power supply voltage supplied from the outside of the device by a predetermined level (5 V to 3 V in this embodiment).
【００１２】ここでバス・フリー検出回路１４とセレク
ト／リセレクト検出回路１５には迅速な検出機能を実現
させるため、常に分周前の高速クロック信号ｆが入力さ
れる構成を取っている。Here, the bus free detection circuit 14 and the select / reselect detection circuit 15 are configured such that a high-speed clock signal f before frequency division is always input in order to realize a quick detection function.
【００１３】次に、本実施例のＳＣＳＩコントローラの
動作について説明する。図２は図１のＳＣＳＩコントロ
ーラ１１の動作を示すタイミングチャートである。図に
おいて、リセット直後のｔ０のタイミングでは信号ａ〜
信号ｅはそれぞれロウレベルにリセットされており、内
部回路１９には１／８分周後の低速クロックと３Ｖの電
源電圧が供給されスリープモードに入っている。Next, the operation of the SCSI controller of this embodiment will be described. FIG. 2 is a timing chart showing the operation of the SCSI controller 11 of FIG. In the figure, at the timing of t0 immediately after the reset, the signals a to
The signal e is reset to a low level, and the internal circuit 19 is supplied with the low-speed clock after the 1/8 frequency division and the power supply voltage of 3 V, and enters the sleep mode.
【００１４】次に、ｔ１のタイミングでバス・フリー・
フェースであることが検出されると信号ｄが一定時間ハ
イレベルとなるがＲＳフリップフロップ回路１７はすで
にリセット状態にあるため信号ｃはロウレベルに固定さ
れており、内部回路１９には低速クロックと低電圧が供
給されスリープモードのままである。Next, at the timing of t1, the bus is free.
When the interface is detected, the signal d goes high for a certain period of time, but since the RS flip-flop circuit 17 has already been reset, the signal c is fixed at low level. Voltage is supplied and remains in sleep mode.
【００１５】ｔ２のタイミングで、内部回路１９がＳＣ
ＳＩバス２０の使用を要求し信号ａ，信号ｂが一定時間
ハイレベルとなり、ＲＳフリップフロップ回路１７がセ
ットされ信号ｃがハイレベルに変化するため、内部回路
１９には１／８分周されない高速クロックと５Ｖの通常
電圧が供給されアクティブモードに移行する。その後、
ＳＣＳＩコントローラ１１はイニシエータとなり、ター
ゲットとの間で一連の処理を行った後、ｔ３のタイミン
グでターゲットがディスコネクト処理を行うためＳＣＳ
Ｉバス２０はバス・フリー・フェーズとなる。これがバ
ス・フリー検出回路１４によって検出されると、ＲＳフ
リップフロップ回路１７がリセットされ、内部回路１９
はスリープモードに入る。At time t2, the internal circuit 19
Since the use of the SI bus 20 is requested and the signals a and b are set to the high level for a certain period of time, the RS flip-flop circuit 17 is set and the signal c is changed to the high level. A clock and a normal voltage of 5 V are supplied to shift to the active mode. afterwards,
The SCSI controller 11 becomes an initiator, and after performing a series of processing with the target, the SCSI controller 11 performs the disconnect processing at the timing of t3.
The I bus 20 is in a bus free phase. When this is detected by the bus free detection circuit 14, the RS flip-flop circuit 17 is reset and the internal circuit 19
Enters sleep mode.
【００１６】さらに、ｔ４のタイミングで、ＳＣＳＩコ
ントローラ１１が搭載されたＳＣＳＩデバイスがターゲ
ットからリセレクトされると、セレクト・リセレクト検
出回路１５の出力信号ｅが一定時間ハイレベルとなるの
で、ＲＳフリップフロップ回路１７がセットされ、内部
回路１９はアクティブモードに入る。ｔ５のタイミング
でバス・フリー・フェーズとなってスリープモードに入
った後、ｔ６のタイミングで今度は逆にＳＣＳＩコント
ローラ１１が搭載されたＳＣＳＩデバイスが別のイニシ
エータからセレクトされ、ターゲットになると信号ｅが
一定時間ハイレベルとなりフリップフロップ回路１７の
出力が変化するため、高速クロック、通常電圧に切替わ
り、内部回路１９はアクティブモードに入る。Further, when the SCSI device on which the SCSI controller 11 is mounted is reselected from the target at the timing of t4, the output signal e of the select / reselect detection circuit 15 becomes high for a certain period of time. Circuit 17 is set, and the internal circuit 19 enters the active mode. After entering the sleep mode at the timing of t5 and entering the sleep mode, at the timing of t6, the SCSI device on which the SCSI controller 11 is mounted is selected from another initiator, and when the target becomes the target, the signal e is output. Since the output level of the flip-flop circuit 17 changes to the high level for a certain period of time and changes to the high-speed clock and the normal voltage, the internal circuit 19 enters the active mode.
【００１７】ここで、ＣＭＯＳスタティック回路でＬＳ
Ｉを構成した場合、その消費電力がほぼクロック周波数
に比例し、かつ電源電圧が低いほど小さくなるので、本
実施例のＳＣＳＩコントローラにおいては、回路上で大
半の部分を占有する内部回路１９での消費電力を、スリ
ープモード時において従来の１／８以下に減少させるこ
とができる。Here, LS is used in a CMOS static circuit.
In the case of I, the power consumption is almost proportional to the clock frequency and becomes smaller as the power supply voltage becomes lower. Therefore, in the SCSI controller of this embodiment, the internal circuit 19 occupies most of the circuit. Power consumption can be reduced to 1/8 or less of the conventional mode in the sleep mode.
【００１８】尚、本実施例では分周回路１２の分周比を
１／８、降圧後の電源電圧を３Ｖとしているが、内部ク
ロック信号ｈの周波数および降圧後の電源電圧は内部回
路１９が正常動作する最低周波数、最低電圧まで落とす
ことが可能であるから、分周比、降圧後の電源電圧を必
要に応じて別の値に設定し、スリープモード時の消費電
力をさらに減少させることができる。In this embodiment, the frequency dividing ratio of the frequency dividing circuit 12 is 1/8 and the power supply voltage after stepping down is 3 V. However, the internal circuit 19 controls the frequency of the internal clock signal h and the power supply voltage after stepping down. Since it is possible to drop to the lowest frequency and voltage for normal operation, it is possible to further reduce the power consumption in sleep mode by setting the division ratio and the power supply voltage after step-down to different values as necessary. it can.
【００１９】図３は本発明の第二の実施例におけるＳＣ
ＳＩシステムのブロック図である。図において、ブロッ
ク選択回路１３ａは、信号ｃがロウレベルの時には信号
ｇを選択して信号ｈに出力し信号ｉには固定し、セレク
ト／リセレクト検出回路１５は、ＳＣＳＩコントローラ
３０１が搭載されたＳＣＳＩデバイスがイニシエータか
らセレクトされるかまたはターゲットからリセレクトさ
れたことを検出すると信号ｅを一定時間ハイレベルにす
る。内部回路１９はＳＣＳＩコントローラ１１の構成回
路のうち上述した回路１１〜１８を除いた内部回路にお
いてスリープモード時にクロック信号を供給しておく必
要があり、内部回路２３はＳＣＳＩコントローラ１１の
構成回路のうち上述した回路１１〜１８を除いた内部回
路においてスリープモード時にクロック信号を完全に停
止することが可能な回路である。FIG. 3 shows an SC according to a second embodiment of the present invention.
FIG. 2 is a block diagram of an SI system. In the figure, a block selection circuit 13a selects a signal g when a signal c is at a low level and outputs it as a signal h and fixes it to a signal i. A select / reselect detection circuit 15 is a SCSI with a SCSI controller 301 mounted. When detecting that the device is selected from the initiator or reselected from the target, the signal e is set to the high level for a certain period of time. The internal circuit 19 needs to supply a clock signal in the sleep mode in the internal circuits other than the circuits 11 to 18 among the constituent circuits of the SCSI controller 11, and the internal circuit 23 is one of the constituent circuits of the SCSI controller 11. This is a circuit that can completely stop the clock signal in the sleep mode in the internal circuits other than the circuits 11 to 18 described above.
【００２０】尚、本実施例では、ＳＣＳＩコントローラ
１１の内部回路をスリープモード時にクロック信号を供
給する必要がある内部回路１９と、クロック信号の供給
する必要のない内部回路２３とに分離して構成し、アク
ティブモード時には内部回路１９と内部回路２３との両
方に分周前の高速クロック信号と降圧前の通常電源電圧
を供給し、スリープモード時には内部回路１９には分周
後の低速クロック信号と降圧後の電源電圧を、内部回路
２３には固定レベルの信号と降圧後の電源電圧を供給す
ることによって、スリープモード時に内部回路で消費さ
れる電力を第１の実施例と比較してさらに低下させるこ
とができるという特徴を有する。In this embodiment, the internal circuit of the SCSI controller 11 is divided into an internal circuit 19 which needs to supply a clock signal in the sleep mode and an internal circuit 23 which does not need to supply a clock signal. In the active mode, both the internal circuit 19 and the internal circuit 23 are supplied with the high-speed clock signal before the frequency division and the normal power supply voltage before the step-down, and in the sleep mode, the internal circuit 19 is supplied with the low-frequency clock signal after the frequency division. By supplying the reduced power supply voltage and the fixed level signal and the reduced power supply voltage to the internal circuit 23, the power consumed in the internal circuit in the sleep mode is further reduced as compared with the first embodiment. It has the feature that it can be done.
【００２１】[0021]
【発明の効果】以上説明したように、本発明のＳＣＳＩ
コントローラでは、従来のＳＣＳＩコントローラにバス
・フリー検出回路、セレクト／リセレクト検出回路、ク
ロック分周回路、クロック選択回路、フリップフロップ
回路、降圧回路等を付加し、スリープモード時において
ＳＣＳＩコントローラの内部回路に供給されるクロック
信号の周波数を低下もしくは部分的にクロック信号を停
止させるとともに電源電圧を低下させる（但し、低周波
数での動作が保証できるレベルまで）ことにより、ＳＣ
ＳＩコントローラの内部回路で消費される電力をアクテ
ィブモード時に比べて大幅に低減させることができると
いう効果がある。特に、ＳＣＳＩデバイスとして、シス
テム上一時的にしかアクセスされないディスク装置など
を使用する場合、消費電力低減に大きな効果がある。As described above, the SCSI of the present invention
In the controller, a bus free detection circuit, a select / reselect detection circuit, a clock divider circuit, a clock selection circuit, a flip-flop circuit, a step-down circuit, etc. are added to a conventional SCSI controller, and the internal circuit of the SCSI controller in sleep mode is added. By lowering the frequency of the clock signal or partially stopping the clock signal and lowering the power supply voltage (to a level at which operation at a low frequency can be guaranteed),
There is an effect that the power consumed by the internal circuit of the SI controller can be significantly reduced as compared with the active mode. In particular, when a disk device or the like which is accessed only temporarily on the system is used as the SCSI device, there is a great effect in reducing power consumption.
【００２２】また、上位レベルでホストＣＰＵ等がスリ
ープモードを判定してクロック信号の周波数を落とす場
合と比較して、ホストＣＰＵ等の負担を軽減できる上、
他のＳＣＳＩデバイスからセレクトまたはリセレクトさ
れたときに、より迅速に分周前のクロック信号を供給し
アクティブモードに移行することができるという効果が
ある。Further, the burden on the host CPU and the like can be reduced as compared with the case where the host CPU or the like determines the sleep mode at a higher level and lowers the frequency of the clock signal.
When another SCSI device is selected or reselected, the clock signal before frequency division can be supplied more quickly to shift to the active mode.
【図１】本発明の第一の実施例におけるＳＣＳＩシステ
ムのブロック図。FIG. 1 is a block diagram of a SCSI system according to a first embodiment of the present invention.
【図２】図１の実施例におけるＳＣＳＩコントローラの
タイミングチャート。FIG. 2 is a timing chart of the SCSI controller in the embodiment of FIG.
【図３】本発明の第二の実施例におけるＳＣＳＩシステ
ムのブロック図。FIG. 3 is a block diagram of a SCSI system according to a second embodiment of the present invention.
【図４】従来のＳＣＳＩシステムの一例のブロック図。FIG. 4 is a block diagram of an example of a conventional SCSI system.
１１，１１ａ ＳＣＳＩコントローラ １２ １／８分周回路 １３ クロック選択回路 １４ バス・フリー検出回路 １５ セレクト／リセレクト検出回路 １６ ＯＲ素子 １７ ＲＳフリップフロップ回路 １８ ＳＣＳＩバスドライバ／レシーバ回路 １９，２３ 内部回路 ２０ ＳＣＳＩバス ２１ 降圧回路 ２２ クロックジェネレータ 11, 11a SCSI controller 12 1/8 frequency divider 13 clock selection circuit 14 bus free detection circuit 15 select / reselect detection circuit 16 OR element 17 RS flip-flop circuit 18 SCSI bus driver / receiver circuit 19, 23 internal circuit 20 SCSI bus 21 Step-down circuit 22 Clock generator
Claims (1)
回路が、スモール・コンピュータ・システム・インタフ
ェース（ＳＣＳＩ）バスにドライバ・レシーバ回路を介
して接続されたＳＣＳＩのプロトコルを制御するＳＣＳ
Ｉコントローラにおいて、前記内部回路が、前記ＳＣＳ
Ｉバスと接続されないバスフリー・フェーズであること
を検出するバスフリー検出回路と、前記内部回路が他の
回路からセレクトまたはリセレクトされたことを検出す
るセレクト・リセレクト検出回路と、このセレクト・リ
セレクト検出回路の出力信号または前記内部回路からの
バス要求信号によりセットされ前記バスフリー検出回路
の出力信号によりリセットされ前記内部回路の実動作状
態を判定するフリップフロップ回路と、前記外部クロッ
ク信号を所定周波数に分周する分周回路と、この分周回
路からの分周クロックと前記外部クロック信号とを前記
フリップフロップの出力信号により切換えて前記内部回
路に供給するクロック選択回路と、前記フリップフロッ
プ回路の出力信号により電源電圧を一定レベル降圧した
低電圧を出力する降圧回路とを備え、前記内部回路が実
動作状態にない場合は分周後の低速クロック信号または
固定レベルの信号と降圧後の電源電圧とを供給し、前記
実動作状態にない時の消費電力を節減したことを特徴と
するＳＣＳＩコントローラ。An internal circuit driven by an external clock signal controls a SCSI protocol connected to a small computer system interface (SCSI) bus via a driver receiver circuit.
In the I controller, the internal circuit is the SCS
A bus free detection circuit for detecting a bus free phase not connected to the I bus; a select / reselect detection circuit for detecting that the internal circuit is selected or reselected by another circuit; A flip-flop circuit which is set by an output signal of a reselect detection circuit or a bus request signal from the internal circuit and is reset by an output signal of the bus free detection circuit to determine an actual operation state of the internal circuit; A frequency dividing circuit for dividing the frequency to a predetermined frequency; a clock selecting circuit for switching the frequency-divided clock from the frequency dividing circuit and the external clock signal by an output signal of the flip-flop and supplying the signal to the internal circuit; Outputs a low voltage obtained by stepping down the power supply voltage by a certain level according to the output signal of the circuit A voltage circuit for supplying a divided low-speed clock signal or a fixed-level signal and a stepped-down power supply voltage when the internal circuit is not in the actual operation state, and power consumption when the internal circuit is not in the actual operation state. A SCSI controller characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4329054A JP2812114B2 (en) | 1992-12-09 | 1992-12-09 | SCSI controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4329054A JP2812114B2 (en) | 1992-12-09 | 1992-12-09 | SCSI controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06175956A JPH06175956A (en) | 1994-06-24 |
| JP2812114B2 true JP2812114B2 (en) | 1998-10-22 |
Family
ID=18217102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4329054A Expired - Fee Related JP2812114B2 (en) | 1992-12-09 | 1992-12-09 | SCSI controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2812114B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737614A (en) * | 1996-06-27 | 1998-04-07 | International Business Machines Corporation | Dynamic control of power consumption in self-timed circuits |
| US5761517A (en) * | 1996-08-14 | 1998-06-02 | International Business Machines Corporation | System and method for reducing power consumption in high frequency clocked circuits |
| US6333671B1 (en) | 1999-11-03 | 2001-12-25 | International Business Machines Corporation | Sleep mode VDD detune for power reduction |
-
1992
- 1992-12-09 JP JP4329054A patent/JP2812114B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06175956A (en) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6192479B1 (en) | Data processing with progressive, adaptive, CPU-driven power management | |
| KR100831490B1 (en) | Method and apparatus for performance effective power throttling | |
| US5451892A (en) | Clock control technique and system for a microprocessor including a thermal sensor | |
| US8095818B2 (en) | Method and apparatus for on-demand power management | |
| US7290156B2 (en) | Frequency-voltage mechanism for microprocessor power management | |
| JP3526920B2 (en) | Computer system and system and method for controlling peripheral bus clock signals | |
| US6895530B2 (en) | Method and apparatus for controlling a data processing system during debug | |
| US20100199114A1 (en) | Method and apparatus for on-demand power management | |
| US6653871B2 (en) | Method of and circuit for controlling a clock | |
| JP2001318742A (en) | Computer system and computer readable recording medium | |
| EP3440531B1 (en) | Enhanced dynamic clock and voltage scaling (dcvs) scheme | |
| US6255882B1 (en) | Method and system of switching clock signal | |
| US6112309A (en) | Computer system, device and operation frequency control method | |
| JP2812114B2 (en) | SCSI controller | |
| US7167996B2 (en) | Micro controller unit | |
| JP2812100B2 (en) | Small computer system interface controller | |
| US5587675A (en) | Multiclock controller | |
| JPH07152449A (en) | Computer system for control of peripheral- bus clock singnal and its method | |
| JP2000200110A (en) | Voltage drop circuit | |
| US7080185B2 (en) | Bus control device altering drive capability according to condition | |
| KR960010911B1 (en) | Computer | |
| JPH10133766A (en) | Adaptive power-down clock control | |
| JP2833349B2 (en) | Dynamic memory control method | |
| JP2002278643A (en) | Data processor and power saving method therefor | |
| JPH08272478A (en) | Clock controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |
|
| LAPS | Cancellation because of no payment of annual fees |