JP2812114B2 - Ｓｃｓｉコントローラ - Google Patents
ＳｃｓｉコントローラInfo
- Publication number
- JP2812114B2 JP2812114B2 JP4329054A JP32905492A JP2812114B2 JP 2812114 B2 JP2812114 B2 JP 2812114B2 JP 4329054 A JP4329054 A JP 4329054A JP 32905492 A JP32905492 A JP 32905492A JP 2812114 B2 JP2812114 B2 JP 2812114B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- scsi
- bus
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 6
- 239000003999 initiator Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Power Sources (AREA)
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＡＮＳＩ（米国規格協
会）が標準化した中小型コンピュータ・システム向けの
汎用入出力インタフェースであるスモール・コンピュー
タ・システム・インタフェース（以下ＳＣＳＩという）
のプロトコルを制御するＳＣＳＩコントローラに関す
る。
会）が標準化した中小型コンピュータ・システム向けの
汎用入出力インタフェースであるスモール・コンピュー
タ・システム・インタフェース（以下ＳＣＳＩという）
のプロトコルを制御するＳＣＳＩコントローラに関す
る。
【０００２】
【従来の技術】従来のＳＣＳＩシステムの構成例を、図
４のブロック図に示す。図において、１１ａはＳＣＳＩ
コントローラ、２２はクロック・ジェネレータ、１８は
その他のＳＣＳＩコントローラ内部回路、１９はＳＣＳ
Ｉバスドライバ／レシーバ回路、２０はＳＣＳＩバス、
信号ｆはＳＣＳＩコントローラ１１ａの外部から供給さ
れるクロック信号、信号ｈはＳＣＳＩコントローラ内部
で使用されるクロック信号である。
４のブロック図に示す。図において、１１ａはＳＣＳＩ
コントローラ、２２はクロック・ジェネレータ、１８は
その他のＳＣＳＩコントローラ内部回路、１９はＳＣＳ
Ｉバスドライバ／レシーバ回路、２０はＳＣＳＩバス、
信号ｆはＳＣＳＩコントローラ１１ａの外部から供給さ
れるクロック信号、信号ｈはＳＣＳＩコントローラ内部
で使用されるクロック信号である。
【０００３】図に示すように、従来のＳＣＳＩコントロ
ーラでは、外部から供給されたクロック信号ｆがクロッ
ク・ジェネレータ２２に入力され、ここで必要であれば
分周され波形成形等を行った後、その他のＳＣＳＩコン
トローラ内部回路１８に内部クロック信号ｈを供給する
ようになっていた。
ーラでは、外部から供給されたクロック信号ｆがクロッ
ク・ジェネレータ２２に入力され、ここで必要であれば
分周され波形成形等を行った後、その他のＳＣＳＩコン
トローラ内部回路１８に内部クロック信号ｈを供給する
ようになっていた。
【０００４】ここで、ＳＣＳＩデバイスの動作モード
を、次の２種類に分類することにする。それは、スリー
プモードのＳＣＳＩバス２の制御やデータ転送に関与せ
ず実動作していない状態と、アクティブモードのＳＣＳ
Ｉバス２０の制御やデータ転送に関与し実動作している
状態である。
を、次の２種類に分類することにする。それは、スリー
プモードのＳＣＳＩバス２の制御やデータ転送に関与せ
ず実動作していない状態と、アクティブモードのＳＣＳ
Ｉバス２０の制御やデータ転送に関与し実動作している
状態である。
【０００５】このＳＣＳＩシステムにおいては、ＳＣＳ
Ｉバス２０に複数のＳＣＳＩデバイスがディジチェイン
接続されており、あるＳＣＳＩデバイスがスリープモー
ドにある時でも、他のＳＣＳＩデバイスからセレクトあ
るいはリセレクトされる可能性があるので、常にＳＣＳ
Ｉバス２０の状態を監視しておかなければならない。こ
のためＳＣＳＩデバイスを制御するＳＣＳＩコントロー
ラ１１ａに電源やクロック信号等を供給しＳＣＳＩバス
の状態を監視するブロック等を常時動作させておく必要
がある。
Ｉバス２０に複数のＳＣＳＩデバイスがディジチェイン
接続されており、あるＳＣＳＩデバイスがスリープモー
ドにある時でも、他のＳＣＳＩデバイスからセレクトあ
るいはリセレクトされる可能性があるので、常にＳＣＳ
Ｉバス２０の状態を監視しておかなければならない。こ
のためＳＣＳＩデバイスを制御するＳＣＳＩコントロー
ラ１１ａに電源やクロック信号等を供給しＳＣＳＩバス
の状態を監視するブロック等を常時動作させておく必要
がある。
【０００６】この従来のＳＣＳＩコントローラ１１ａ
は、スリープモード／アクティブモードに関わりなく同
一周波数の内部クロック信号ｈを内部回路１８に供給す
るか、もしくは上位レベルでホストＣＰＵがスリープモ
ードを判定し、外部クロック信号ｆの周波数を落とすこ
とによって消費電力を抑制する等の制御を行っていた。
は、スリープモード／アクティブモードに関わりなく同
一周波数の内部クロック信号ｈを内部回路１８に供給す
るか、もしくは上位レベルでホストＣＰＵがスリープモ
ードを判定し、外部クロック信号ｆの周波数を落とすこ
とによって消費電力を抑制する等の制御を行っていた。
【０００７】
【発明が解決しようとする課題】上述した従来のＳＣＳ
Ｉコントローラ１１ａでは、スリープモード／アクィエ
ブモードの相違に係わりなく同一周波数の内部クロック
信号ｈをＳＣＳＩコントローラの内部回路１８に供給す
る場合、本来電力消費を抑制しておきたいスリープモー
ド時にも不必要な電力を消費してしまうという問題があ
った。
Ｉコントローラ１１ａでは、スリープモード／アクィエ
ブモードの相違に係わりなく同一周波数の内部クロック
信号ｈをＳＣＳＩコントローラの内部回路１８に供給す
る場合、本来電力消費を抑制しておきたいスリープモー
ド時にも不必要な電力を消費してしまうという問題があ
った。
【０００８】また、上位レベルでホストＣＰＵ等がスリ
ープモードを判定して外部クロック信号ｆの周波数を落
とす機構を備えている場合でも、ホストＣＰＵ等からの
命令によりＳＣＳＩコントローラ１１ａがみずからスリ
ープモードに入るときは外部クロック信号ｆの周波数を
即座に落とすようコントロールできる。しかし、ＳＣＳ
Ｉコントローラ１１ａが内蔵されるＳＣＳＩデバイスが
他のＳＣＳＩデバイスからセレクトまたはリセレクトさ
れるときには、スリープモード中のため周波数の低いク
ロック信号で動作しているＳＣＳＩコントローラ１１ａ
がセレクトまたはリセレクトされたという情報を一旦ホ
ストＣＰＵ等に伝達してから、ホストＣＰＵがスリープ
モードを判定し、外部クロック信号ｆの周波数を所定の
周波数に戻すという作業を行う必要があり、オーバヘッ
ド時間が大きいという問題があった。
ープモードを判定して外部クロック信号ｆの周波数を落
とす機構を備えている場合でも、ホストＣＰＵ等からの
命令によりＳＣＳＩコントローラ１１ａがみずからスリ
ープモードに入るときは外部クロック信号ｆの周波数を
即座に落とすようコントロールできる。しかし、ＳＣＳ
Ｉコントローラ１１ａが内蔵されるＳＣＳＩデバイスが
他のＳＣＳＩデバイスからセレクトまたはリセレクトさ
れるときには、スリープモード中のため周波数の低いク
ロック信号で動作しているＳＣＳＩコントローラ１１ａ
がセレクトまたはリセレクトされたという情報を一旦ホ
ストＣＰＵ等に伝達してから、ホストＣＰＵがスリープ
モードを判定し、外部クロック信号ｆの周波数を所定の
周波数に戻すという作業を行う必要があり、オーバヘッ
ド時間が大きいという問題があった。
【０００９】本発明の目的は、これらの問題を解決し、
消費電力を大幅に節減したＳＣＳＩコントローラを提供
することにある。
消費電力を大幅に節減したＳＣＳＩコントローラを提供
することにある。
【００１０】
【課題を解決するための手段】本発明の構成は、外部ク
ロック信号により駆動される内部回路が、スモール・コ
ンピュータ・システム・インタフェース（ＳＣＳＩ）バ
スにドライバ・レシーバ回路を介して接続されたＳＣＳ
Ｉのプロトコルを制御するＳＣＳＩコントローラにおい
て、前記内部回路が、前記ＳＣＳＩバスと接続されない
バスフリー・フェーズであることを検出するバスフリー
検出回路と、前記内部回路が他の回路からセレクトまた
はリセレクトされたことを検出するセレクト・リセレク
ト検出回路と、このセレクト・リセレクト検出回路の出
力信号または前記内部回路からのバス要求信号によりセ
ットされ前記バスフリー検出回路の出力信号によりリセ
ットされ前記内部回路の実動作状態を判定するフリップ
フロップ回路と、前記外部クロック信号を所定周波数に
分周する分周回路と、この分周回路からの分周クロック
と前記外部クロック信号とを前記フリップフロップの出
力信号により切換えて前記内部回路に供給するクロック
選択回路と、前記フリップフロップ回路の出力信号によ
り電源電圧を一定レベル降圧した低電圧を出力する降圧
回路とを備え、前記内部回路が実動作状態にない場合は
分周後の低速クロック信号または固定レベルの信号と降
圧後の電源電圧とを供給し、前記実動作状態にない時の
消費電力を節減したことを特徴とする。
ロック信号により駆動される内部回路が、スモール・コ
ンピュータ・システム・インタフェース（ＳＣＳＩ）バ
スにドライバ・レシーバ回路を介して接続されたＳＣＳ
Ｉのプロトコルを制御するＳＣＳＩコントローラにおい
て、前記内部回路が、前記ＳＣＳＩバスと接続されない
バスフリー・フェーズであることを検出するバスフリー
検出回路と、前記内部回路が他の回路からセレクトまた
はリセレクトされたことを検出するセレクト・リセレク
ト検出回路と、このセレクト・リセレクト検出回路の出
力信号または前記内部回路からのバス要求信号によりセ
ットされ前記バスフリー検出回路の出力信号によりリセ
ットされ前記内部回路の実動作状態を判定するフリップ
フロップ回路と、前記外部クロック信号を所定周波数に
分周する分周回路と、この分周回路からの分周クロック
と前記外部クロック信号とを前記フリップフロップの出
力信号により切換えて前記内部回路に供給するクロック
選択回路と、前記フリップフロップ回路の出力信号によ
り電源電圧を一定レベル降圧した低電圧を出力する降圧
回路とを備え、前記内部回路が実動作状態にない場合は
分周後の低速クロック信号または固定レベルの信号と降
圧後の電源電圧とを供給し、前記実動作状態にない時の
消費電力を節減したことを特徴とする。
【００１１】
【実施例】図１は本発明の第一の実施例におけるＳＣＳ
Ｉシステムのブロック図である。本実施例は、ＳＣＳＩ
コントローラ１１と、外部からのクロック信号線ｆの周
波数を１／８分周して信号ｇを出力する分周回路１２
と、信号ｃがハイレベルの時には信号線ｆを、ロウレベ
ルの時には信号ｇを選択して内部クロック信号ｈを出力
するクロック選択回路１３と、ＳＣＳＩバス２０がバス
・フリー・フェースにあることを検出すると信号ｄを一
定時間ハイレベルにするバス・フリー検出回路１４と、
ＳＣＳＩコントローラ１１が搭載されたＳＣＳＩデバイ
スが他のＳＣＳＩデバイスからセレクトまたはリセレク
トされたことを検出すると信号ｅを一定時間ハイレベル
にするセレクト／リセレクト検出回路１５と、ＳＣＳＩ
コントローラ１１がＳＣＳＩバスの使用を要求すると一
定時間ハイレベルになるバス要求信号ａと検出信号ｅを
入力とし信号ｂを出力とするＯＲ素子１６と、信号ｂを
セット入力とし信号ｄをリセット入力とし信号ｃをＱ出
力とするＲＳフリップフロップ回路１７と、ＳＣＳＩバ
スドライバおよびレシーバ回路１９と、ＳＣＳＩコント
ローラ１１の構成回路のうちバスドライバ／レシーバ回
路１９を除いた内部回路１９と、ＳＣＳＩバス２０と、
信号ｃがロウレベルの場合にＳＣＳＩコントローラ１１
の外部から供給される電源電圧を一定レベル低下（本実
施例では５Ｖから３Ｖ）させる降圧回路２１とから構成
される。
Ｉシステムのブロック図である。本実施例は、ＳＣＳＩ
コントローラ１１と、外部からのクロック信号線ｆの周
波数を１／８分周して信号ｇを出力する分周回路１２
と、信号ｃがハイレベルの時には信号線ｆを、ロウレベ
ルの時には信号ｇを選択して内部クロック信号ｈを出力
するクロック選択回路１３と、ＳＣＳＩバス２０がバス
・フリー・フェースにあることを検出すると信号ｄを一
定時間ハイレベルにするバス・フリー検出回路１４と、
ＳＣＳＩコントローラ１１が搭載されたＳＣＳＩデバイ
スが他のＳＣＳＩデバイスからセレクトまたはリセレク
トされたことを検出すると信号ｅを一定時間ハイレベル
にするセレクト／リセレクト検出回路１５と、ＳＣＳＩ
コントローラ１１がＳＣＳＩバスの使用を要求すると一
定時間ハイレベルになるバス要求信号ａと検出信号ｅを
入力とし信号ｂを出力とするＯＲ素子１６と、信号ｂを
セット入力とし信号ｄをリセット入力とし信号ｃをＱ出
力とするＲＳフリップフロップ回路１７と、ＳＣＳＩバ
スドライバおよびレシーバ回路１９と、ＳＣＳＩコント
ローラ１１の構成回路のうちバスドライバ／レシーバ回
路１９を除いた内部回路１９と、ＳＣＳＩバス２０と、
信号ｃがロウレベルの場合にＳＣＳＩコントローラ１１
の外部から供給される電源電圧を一定レベル低下（本実
施例では５Ｖから３Ｖ）させる降圧回路２１とから構成
される。
【００１２】ここでバス・フリー検出回路１４とセレク
ト／リセレクト検出回路１５には迅速な検出機能を実現
させるため、常に分周前の高速クロック信号ｆが入力さ
れる構成を取っている。
ト／リセレクト検出回路１５には迅速な検出機能を実現
させるため、常に分周前の高速クロック信号ｆが入力さ
れる構成を取っている。
【００１３】次に、本実施例のＳＣＳＩコントローラの
動作について説明する。図２は図１のＳＣＳＩコントロ
ーラ１１の動作を示すタイミングチャートである。図に
おいて、リセット直後のｔ０のタイミングでは信号ａ〜
信号ｅはそれぞれロウレベルにリセットされており、内
部回路１９には１／８分周後の低速クロックと３Ｖの電
源電圧が供給されスリープモードに入っている。
動作について説明する。図２は図１のＳＣＳＩコントロ
ーラ１１の動作を示すタイミングチャートである。図に
おいて、リセット直後のｔ０のタイミングでは信号ａ〜
信号ｅはそれぞれロウレベルにリセットされており、内
部回路１９には１／８分周後の低速クロックと３Ｖの電
源電圧が供給されスリープモードに入っている。
【００１４】次に、ｔ１のタイミングでバス・フリー・
フェースであることが検出されると信号ｄが一定時間ハ
イレベルとなるがＲＳフリップフロップ回路１７はすで
にリセット状態にあるため信号ｃはロウレベルに固定さ
れており、内部回路１９には低速クロックと低電圧が供
給されスリープモードのままである。
フェースであることが検出されると信号ｄが一定時間ハ
イレベルとなるがＲＳフリップフロップ回路１７はすで
にリセット状態にあるため信号ｃはロウレベルに固定さ
れており、内部回路１９には低速クロックと低電圧が供
給されスリープモードのままである。
【００１５】ｔ２のタイミングで、内部回路１９がＳＣ
ＳＩバス２０の使用を要求し信号ａ，信号ｂが一定時間
ハイレベルとなり、ＲＳフリップフロップ回路１７がセ
ットされ信号ｃがハイレベルに変化するため、内部回路
１９には１／８分周されない高速クロックと５Ｖの通常
電圧が供給されアクティブモードに移行する。その後、
ＳＣＳＩコントローラ１１はイニシエータとなり、ター
ゲットとの間で一連の処理を行った後、ｔ３のタイミン
グでターゲットがディスコネクト処理を行うためＳＣＳ
Ｉバス２０はバス・フリー・フェーズとなる。これがバ
ス・フリー検出回路１４によって検出されると、ＲＳフ
リップフロップ回路１７がリセットされ、内部回路１９
はスリープモードに入る。
ＳＩバス２０の使用を要求し信号ａ，信号ｂが一定時間
ハイレベルとなり、ＲＳフリップフロップ回路１７がセ
ットされ信号ｃがハイレベルに変化するため、内部回路
１９には１／８分周されない高速クロックと５Ｖの通常
電圧が供給されアクティブモードに移行する。その後、
ＳＣＳＩコントローラ１１はイニシエータとなり、ター
ゲットとの間で一連の処理を行った後、ｔ３のタイミン
グでターゲットがディスコネクト処理を行うためＳＣＳ
Ｉバス２０はバス・フリー・フェーズとなる。これがバ
ス・フリー検出回路１４によって検出されると、ＲＳフ
リップフロップ回路１７がリセットされ、内部回路１９
はスリープモードに入る。
【００１６】さらに、ｔ４のタイミングで、ＳＣＳＩコ
ントローラ１１が搭載されたＳＣＳＩデバイスがターゲ
ットからリセレクトされると、セレクト・リセレクト検
出回路１５の出力信号ｅが一定時間ハイレベルとなるの
で、ＲＳフリップフロップ回路１７がセットされ、内部
回路１９はアクティブモードに入る。ｔ５のタイミング
でバス・フリー・フェーズとなってスリープモードに入
った後、ｔ６のタイミングで今度は逆にＳＣＳＩコント
ローラ１１が搭載されたＳＣＳＩデバイスが別のイニシ
エータからセレクトされ、ターゲットになると信号ｅが
一定時間ハイレベルとなりフリップフロップ回路１７の
出力が変化するため、高速クロック、通常電圧に切替わ
り、内部回路１９はアクティブモードに入る。
ントローラ１１が搭載されたＳＣＳＩデバイスがターゲ
ットからリセレクトされると、セレクト・リセレクト検
出回路１５の出力信号ｅが一定時間ハイレベルとなるの
で、ＲＳフリップフロップ回路１７がセットされ、内部
回路１９はアクティブモードに入る。ｔ５のタイミング
でバス・フリー・フェーズとなってスリープモードに入
った後、ｔ６のタイミングで今度は逆にＳＣＳＩコント
ローラ１１が搭載されたＳＣＳＩデバイスが別のイニシ
エータからセレクトされ、ターゲットになると信号ｅが
一定時間ハイレベルとなりフリップフロップ回路１７の
出力が変化するため、高速クロック、通常電圧に切替わ
り、内部回路１９はアクティブモードに入る。
【００１７】ここで、ＣＭＯＳスタティック回路でＬＳ
Ｉを構成した場合、その消費電力がほぼクロック周波数
に比例し、かつ電源電圧が低いほど小さくなるので、本
実施例のＳＣＳＩコントローラにおいては、回路上で大
半の部分を占有する内部回路１９での消費電力を、スリ
ープモード時において従来の１／８以下に減少させるこ
とができる。
Ｉを構成した場合、その消費電力がほぼクロック周波数
に比例し、かつ電源電圧が低いほど小さくなるので、本
実施例のＳＣＳＩコントローラにおいては、回路上で大
半の部分を占有する内部回路１９での消費電力を、スリ
ープモード時において従来の１／８以下に減少させるこ
とができる。
【００１８】尚、本実施例では分周回路１２の分周比を
１／８、降圧後の電源電圧を３Ｖとしているが、内部ク
ロック信号ｈの周波数および降圧後の電源電圧は内部回
路１９が正常動作する最低周波数、最低電圧まで落とす
ことが可能であるから、分周比、降圧後の電源電圧を必
要に応じて別の値に設定し、スリープモード時の消費電
力をさらに減少させることができる。
１／８、降圧後の電源電圧を３Ｖとしているが、内部ク
ロック信号ｈの周波数および降圧後の電源電圧は内部回
路１９が正常動作する最低周波数、最低電圧まで落とす
ことが可能であるから、分周比、降圧後の電源電圧を必
要に応じて別の値に設定し、スリープモード時の消費電
力をさらに減少させることができる。
【００１９】図３は本発明の第二の実施例におけるＳＣ
ＳＩシステムのブロック図である。図において、ブロッ
ク選択回路１３ａは、信号ｃがロウレベルの時には信号
ｇを選択して信号ｈに出力し信号ｉには固定し、セレク
ト／リセレクト検出回路１５は、ＳＣＳＩコントローラ
３０１が搭載されたＳＣＳＩデバイスがイニシエータか
らセレクトされるかまたはターゲットからリセレクトさ
れたことを検出すると信号ｅを一定時間ハイレベルにす
る。内部回路１９はＳＣＳＩコントローラ１１の構成回
路のうち上述した回路１１〜１８を除いた内部回路にお
いてスリープモード時にクロック信号を供給しておく必
要があり、内部回路２３はＳＣＳＩコントローラ１１の
構成回路のうち上述した回路１１〜１８を除いた内部回
路においてスリープモード時にクロック信号を完全に停
止することが可能な回路である。
ＳＩシステムのブロック図である。図において、ブロッ
ク選択回路１３ａは、信号ｃがロウレベルの時には信号
ｇを選択して信号ｈに出力し信号ｉには固定し、セレク
ト／リセレクト検出回路１５は、ＳＣＳＩコントローラ
３０１が搭載されたＳＣＳＩデバイスがイニシエータか
らセレクトされるかまたはターゲットからリセレクトさ
れたことを検出すると信号ｅを一定時間ハイレベルにす
る。内部回路１９はＳＣＳＩコントローラ１１の構成回
路のうち上述した回路１１〜１８を除いた内部回路にお
いてスリープモード時にクロック信号を供給しておく必
要があり、内部回路２３はＳＣＳＩコントローラ１１の
構成回路のうち上述した回路１１〜１８を除いた内部回
路においてスリープモード時にクロック信号を完全に停
止することが可能な回路である。
【００２０】尚、本実施例では、ＳＣＳＩコントローラ
１１の内部回路をスリープモード時にクロック信号を供
給する必要がある内部回路１９と、クロック信号の供給
する必要のない内部回路２３とに分離して構成し、アク
ティブモード時には内部回路１９と内部回路２３との両
方に分周前の高速クロック信号と降圧前の通常電源電圧
を供給し、スリープモード時には内部回路１９には分周
後の低速クロック信号と降圧後の電源電圧を、内部回路
２３には固定レベルの信号と降圧後の電源電圧を供給す
ることによって、スリープモード時に内部回路で消費さ
れる電力を第１の実施例と比較してさらに低下させるこ
とができるという特徴を有する。
１１の内部回路をスリープモード時にクロック信号を供
給する必要がある内部回路１９と、クロック信号の供給
する必要のない内部回路２３とに分離して構成し、アク
ティブモード時には内部回路１９と内部回路２３との両
方に分周前の高速クロック信号と降圧前の通常電源電圧
を供給し、スリープモード時には内部回路１９には分周
後の低速クロック信号と降圧後の電源電圧を、内部回路
２３には固定レベルの信号と降圧後の電源電圧を供給す
ることによって、スリープモード時に内部回路で消費さ
れる電力を第１の実施例と比較してさらに低下させるこ
とができるという特徴を有する。
【００２１】
【発明の効果】以上説明したように、本発明のＳＣＳＩ
コントローラでは、従来のＳＣＳＩコントローラにバス
・フリー検出回路、セレクト／リセレクト検出回路、ク
ロック分周回路、クロック選択回路、フリップフロップ
回路、降圧回路等を付加し、スリープモード時において
ＳＣＳＩコントローラの内部回路に供給されるクロック
信号の周波数を低下もしくは部分的にクロック信号を停
止させるとともに電源電圧を低下させる（但し、低周波
数での動作が保証できるレベルまで）ことにより、ＳＣ
ＳＩコントローラの内部回路で消費される電力をアクテ
ィブモード時に比べて大幅に低減させることができると
いう効果がある。特に、ＳＣＳＩデバイスとして、シス
テム上一時的にしかアクセスされないディスク装置など
を使用する場合、消費電力低減に大きな効果がある。
コントローラでは、従来のＳＣＳＩコントローラにバス
・フリー検出回路、セレクト／リセレクト検出回路、ク
ロック分周回路、クロック選択回路、フリップフロップ
回路、降圧回路等を付加し、スリープモード時において
ＳＣＳＩコントローラの内部回路に供給されるクロック
信号の周波数を低下もしくは部分的にクロック信号を停
止させるとともに電源電圧を低下させる（但し、低周波
数での動作が保証できるレベルまで）ことにより、ＳＣ
ＳＩコントローラの内部回路で消費される電力をアクテ
ィブモード時に比べて大幅に低減させることができると
いう効果がある。特に、ＳＣＳＩデバイスとして、シス
テム上一時的にしかアクセスされないディスク装置など
を使用する場合、消費電力低減に大きな効果がある。
【００２２】また、上位レベルでホストＣＰＵ等がスリ
ープモードを判定してクロック信号の周波数を落とす場
合と比較して、ホストＣＰＵ等の負担を軽減できる上、
他のＳＣＳＩデバイスからセレクトまたはリセレクトさ
れたときに、より迅速に分周前のクロック信号を供給し
アクティブモードに移行することができるという効果が
ある。
ープモードを判定してクロック信号の周波数を落とす場
合と比較して、ホストＣＰＵ等の負担を軽減できる上、
他のＳＣＳＩデバイスからセレクトまたはリセレクトさ
れたときに、より迅速に分周前のクロック信号を供給し
アクティブモードに移行することができるという効果が
ある。
【図１】本発明の第一の実施例におけるＳＣＳＩシステ
ムのブロック図。
ムのブロック図。
【図２】図１の実施例におけるＳＣＳＩコントローラの
タイミングチャート。
タイミングチャート。
【図３】本発明の第二の実施例におけるＳＣＳＩシステ
ムのブロック図。
ムのブロック図。
【図４】従来のＳＣＳＩシステムの一例のブロック図。
１１，１１ａ ＳＣＳＩコントローラ １２ １／８分周回路 １３ クロック選択回路 １４ バス・フリー検出回路 １５ セレクト／リセレクト検出回路 １６ ＯＲ素子 １７ ＲＳフリップフロップ回路 １８ ＳＣＳＩバスドライバ／レシーバ回路 １９，２３ 内部回路 ２０ ＳＣＳＩバス ２１ 降圧回路 ２２ クロックジェネレータ
Claims (1)
- 【請求項１】 外部クロック信号により駆動される内部
回路が、スモール・コンピュータ・システム・インタフ
ェース（ＳＣＳＩ）バスにドライバ・レシーバ回路を介
して接続されたＳＣＳＩのプロトコルを制御するＳＣＳ
Ｉコントローラにおいて、前記内部回路が、前記ＳＣＳ
Ｉバスと接続されないバスフリー・フェーズであること
を検出するバスフリー検出回路と、前記内部回路が他の
回路からセレクトまたはリセレクトされたことを検出す
るセレクト・リセレクト検出回路と、このセレクト・リ
セレクト検出回路の出力信号または前記内部回路からの
バス要求信号によりセットされ前記バスフリー検出回路
の出力信号によりリセットされ前記内部回路の実動作状
態を判定するフリップフロップ回路と、前記外部クロッ
ク信号を所定周波数に分周する分周回路と、この分周回
路からの分周クロックと前記外部クロック信号とを前記
フリップフロップの出力信号により切換えて前記内部回
路に供給するクロック選択回路と、前記フリップフロッ
プ回路の出力信号により電源電圧を一定レベル降圧した
低電圧を出力する降圧回路とを備え、前記内部回路が実
動作状態にない場合は分周後の低速クロック信号または
固定レベルの信号と降圧後の電源電圧とを供給し、前記
実動作状態にない時の消費電力を節減したことを特徴と
するＳＣＳＩコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4329054A JP2812114B2 (ja) | 1992-12-09 | 1992-12-09 | Ｓｃｓｉコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4329054A JP2812114B2 (ja) | 1992-12-09 | 1992-12-09 | Ｓｃｓｉコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06175956A JPH06175956A (ja) | 1994-06-24 |
| JP2812114B2 true JP2812114B2 (ja) | 1998-10-22 |
Family
ID=18217102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4329054A Expired - Fee Related JP2812114B2 (ja) | 1992-12-09 | 1992-12-09 | Ｓｃｓｉコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2812114B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737614A (en) * | 1996-06-27 | 1998-04-07 | International Business Machines Corporation | Dynamic control of power consumption in self-timed circuits |
| US5761517A (en) * | 1996-08-14 | 1998-06-02 | International Business Machines Corporation | System and method for reducing power consumption in high frequency clocked circuits |
| US6333671B1 (en) | 1999-11-03 | 2001-12-25 | International Business Machines Corporation | Sleep mode VDD detune for power reduction |
-
1992
- 1992-12-09 JP JP4329054A patent/JP2812114B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06175956A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6192479B1 (en) | Data processing with progressive, adaptive, CPU-driven power management | |
| KR100831490B1 (ko) | 성능이 효과적인 전력 조절을 위한 방법 빛 장치 | |
| US5451892A (en) | Clock control technique and system for a microprocessor including a thermal sensor | |
| US8095818B2 (en) | Method and apparatus for on-demand power management | |
| US7290156B2 (en) | Frequency-voltage mechanism for microprocessor power management | |
| JP3526920B2 (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
| US6895530B2 (en) | Method and apparatus for controlling a data processing system during debug | |
| US20100199114A1 (en) | Method and apparatus for on-demand power management | |
| US6653871B2 (en) | Method of and circuit for controlling a clock | |
| JP2001318742A (ja) | コンピュータシステムおよびコンピュータ読み取り可能な記録媒体 | |
| EP3440531B1 (en) | Enhanced dynamic clock and voltage scaling (dcvs) scheme | |
| US6255882B1 (en) | Method and system of switching clock signal | |
| US6112309A (en) | Computer system, device and operation frequency control method | |
| JP2812114B2 (ja) | Ｓｃｓｉコントローラ | |
| US7167996B2 (en) | Micro controller unit | |
| JP2812100B2 (ja) | スモール・コンピュータ・システム・インターフェース・コントローラ | |
| US5587675A (en) | Multiclock controller | |
| JPH07152449A (ja) | 周辺バスクロック信号を制御するためのコンピュータシステムおよびその方法 | |
| JP2000200110A (ja) | 電圧降下回路 | |
| US7080185B2 (en) | Bus control device altering drive capability according to condition | |
| KR960010911B1 (ko) | 컴퓨터 장치 | |
| JPH10133766A (ja) | 適応型パワーダウン・クロック制御 | |
| JP2833349B2 (ja) | ダイナミックメモリ制御方式 | |
| JP2002278643A (ja) | データ処理装置及びその省電力化方法 | |
| JPH08272478A (ja) | クロック制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |
|
| LAPS | Cancellation because of no payment of annual fees |