JP2812100B2 - Small computer system interface controller - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、ＡＮＳＩ（米国規格協
会）が標準化した中小型コンピュータ・システム向けの
汎用入出力インターフェースであるスモール・コンピュ
ータ・システム・インターフェース（以下、ＳＣＳＩと
記す）のプロトコルを制御するＬＳＩ（以下、ＳＣＳＩ
コントローラと記す）の回路構成方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a protocol for a small computer system interface (hereinafter, referred to as SCSI) which is a general-purpose input / output interface for small and medium-sized computer systems standardized by ANSI (American Standards Association). LSI to be controlled (hereinafter referred to as SCSI
Controller)).

【０００２】[0002]

【従来の技術】従来のＳＣＳＩシステムの構成例を図４
に示す。図４に示されるように、４０１はＳＣＳＩコン
トローラ、４０２はクロック・ジェネレータ、４０３は
その他のＳＣＳＩコントローラ内部回路、４０４はＳＣ
ＳＩバスドライバ／レシーバ回路、４０５はＳＣＳＩバ
ス、信号ａはＳＣＳＩコントローラ４０１の外部から供
給されるクロック信号、信号ｂはＳＣＳＩコントローラ
内部で使用されるクロック信号である。2. Description of the Related Art FIG. 4 shows a configuration example of a conventional SCSI system.
Shown in As shown in FIG. 4, reference numeral 401 denotes a SCSI controller; 402, a clock generator; 403, other SCSI controller internal circuits;
An SI bus driver / receiver circuit, 405 is a SCSI bus, a signal a is a clock signal supplied from outside the SCSI controller 401, and a signal b is a clock signal used inside the SCSI controller.

【０００３】図４に示すように、従来のＳＣＳＩコント
ローラでは、外部から供給されたクロック信号ａがクロ
ック・ジェネレータ４０２に入力され、ここで必要であ
れば分周され波形成形等を行ったのち、その他のＳＣＳ
Ｉコントローラ内部回路４０３に内部クロック信号ｂを
供給するようになっていた。As shown in FIG. 4, in a conventional SCSI controller, a clock signal a supplied from the outside is input to a clock generator 402, where it is divided if necessary to perform waveform shaping and the like. Other SCS
The internal clock signal b is supplied to the I controller internal circuit 403.

【０００４】ここで、ＳＣＳＩデバイスの動作モードを
以下に記す２種類に分類することにする。 スリープモード・・・ＳＣＳＩバスの制御やデータ転送
に関与せず実動作していない状態 アクティブモード・・・ＳＣＳＩバスの制御やデータ転
送に関与し実動作している状態Here, the operation modes of the SCSI device will be classified into the following two types. Sleep mode: a state in which it is not involved in SCSI bus control and data transfer and is not actually operating Active mode: a state in which it is involved in SCSI bus control and data transfer and is actually operating

【０００５】さて、ＳＣＳＩシステムにおいては、ＳＣ
ＳＩバスに複数のＳＣＳＩデバイスがデイジチェイン接
続されており、あるＳＣＳＩデバイスがスリープモード
にある時でも、他のＳＣＳＩデバイスからセレクトある
いはリセレクトされる可能性があるので、常にＳＣＳＩ
バスの状態を監視しておかなければならない。Now, in a SCSI system, SC
A plurality of SCSI devices are daisy-chain connected to the SI bus, and even when a certain SCSI device is in the sleep mode, it may be selected or reselected from another SCSI device.
The status of the bus must be monitored.

【０００６】このため、該ＳＣＳＩデバイスを制御する
ＳＣＳＩコントローラに電源やクロック信号等を供給し
ＳＣＳＩバスの状態を監視するブロック等を常時動作さ
せておく必要がある。上述した従来のＳＣＳＩコントロ
ーラでは、スリープモード／アクティブモードに関わり
なく同一周波数の内部クロック信号ｂを内部回路３０３
に供給するか、もしくは上位レベルでホストＣＰＵがス
リープモードを判定し、外部クロック信号ａの周波数を
落とすことによって消費電力を抑制する等の制御を行っ
ていた。For this reason, it is necessary to always supply a power supply, a clock signal, and the like to a SCSI controller for controlling the SCSI device, and to constantly operate a block for monitoring the state of the SCSI bus. In the above-described conventional SCSI controller, the internal clock signal b having the same frequency is supplied to the internal circuit 303 regardless of the sleep mode / active mode.
Or the host CPU determines the sleep mode at an upper level and controls the power consumption by reducing the frequency of the external clock signal a.

【０００７】[0007]

【発明が解決しようとする課題】上述した従来のＳＣＳ
Ｉコントローラでは、スリープモード／アクティブモー
ドの相違に関わりなく同一周波数の内部クロック信号ｂ
をＳＣＳＩコントローラの内部回路３０３に供給する場
合、本来電力消費を抑制しておきたいスリープモード時
にも不必要な電力を消費してしまうという問題があっ
た。The above-described conventional SCS
In the I controller, the internal clock signal b having the same frequency regardless of the difference between the sleep mode and the active mode
Is supplied to the internal circuit 303 of the SCSI controller, there is a problem that unnecessary power is consumed even in a sleep mode in which power consumption is originally desired to be suppressed.

【０００８】また、上位レベルでホストＣＰＵ等がスリ
ープモードを判定して外部クロック信号ａの周波数を落
とす機構を備えている場合でも、ホストＣＰＵ等からの
命令によりＳＣＳＩコントローラ４０１が自らスリープ
モードに入るときは外部クロック信号ａの周波数を即座
に落とすようにコントロールできるが、ＳＣＳＩコント
ローラ４０１が内蔵されるＳＣＳＩデバイスが他のＳＣ
ＳＩデバイスからセレクトまたはリセレクトされるとき
には、スリープモード中のため周波数の低いクロック信
号で動作しているＳＣＳＩコントローラ４０１がセレク
トまたはリセレクトされたという情報を一旦ホストＣＰ
Ｕ等に伝達してから、外部クロック信号ａの周波数を所
定の周波数に戻すという作業を行う必要があり、対応に
時間がかかるという問題があった。Further, even when the host CPU or the like has a mechanism for determining the sleep mode at a higher level and reducing the frequency of the external clock signal a, the SCSI controller 401 itself enters the sleep mode in response to a command from the host CPU or the like. At this time, the frequency of the external clock signal a can be controlled so as to be immediately reduced.
When the SCSI device 401 is selected or reselected from the SI device, information indicating that the SCSI controller 401 operating with a low-frequency clock signal is in the sleep mode is temporarily selected or reselected by the host CP.
It is necessary to return the frequency of the external clock signal a to a predetermined frequency after transmitting the signal to the U or the like, and there is a problem that it takes time to respond.

【０００９】本発明の目的は、実動作していない場合の
消費電力の省力化を実現したスモール・コンピュータ・
システム・インターフェース・コントローラを提供する
ことにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a small computer which can reduce power consumption when it is not actually operating.
It is to provide a system interface controller.

【００１０】[0010]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るスモール・コンピュータ・システム・
インターフェース・コントローラは、スモール・コンピ
ュータ・システム・インターフェースのプロトコルを制
御するコントローラＬＳＩの構成回路に、バス・フリー
検出回路と、セレクト／リセレクト検出回路と、フリッ
プフロップ回路と、分周回路と、クロック供給回路とを
少なくとも有するスモール・コンピュータ・システム・
インターフェース・コントローラであって、バス・フリ
ー検出回路は、スモール・コンピュータ・システム・イ
ンターフェース・バスがバス・フリー・フェーズである
ことを検出するものであり、セレクト／リセレクト検出
回路は、前記コントローラＬＳＩが搭載されるスモール
・コンピュータ・システム・インターフェース・デバイ
スが他のスモール・コンピュータ・システム・インター
フェース・デバイスからセレクトまたはリセレクトされ
たことを検出するものであり、フリップフロップ回路
は、前記コントローラＬＳＩが実動作状態にあるか否か
を判定して出力信号を切り替えるものであり、分周回路
は、前記コントローラＬＳＩの外部から供給されるクロ
ック信号を任意の周波数に分周するものであり、クロッ
ク供給回路は、前記フリップフロップ回路の出力信号の
状態に応じて所望のクロック信号を選択し前記コントロ
ーラＬＳＩの内部回路に供給するものであり、前記コン
トローラＬＳＩの内部回路に、前記コントローラＬＳＩ
が実動作状態にある場合は分周前の高速クロック信号
を、前記コントローラＬＳＩが実動作状態にない場合は
分周後の低速クロック信号もしくは固定レベルの信号を
供給し、前記コントローラＬＳＩが実動作状態にない場
合に無駄に消費されていた電力を減少させるものであ
る。To achieve the above object, a small computer system according to the present invention is provided.
The interface controller includes a bus free detection circuit, a select / reselect detection circuit, a flip-flop circuit, a frequency division circuit, and a clock, which are components of a controller LSI that controls a protocol of the small computer system interface. A small computer system having at least a supply circuit.
An interface controller, wherein the bus free detection circuit detects that the small computer system interface bus is in a bus free phase, and the select / reselect detection circuit includes the controller LSI This detects that the small computer system interface device on which is mounted is selected or reselected from another small computer system interface device, and the flip-flop circuit is implemented by the controller LSI. The frequency divider circuit determines whether or not it is in an operating state and switches an output signal. The frequency divider circuit divides a clock signal supplied from outside the controller LSI to an arbitrary frequency. Is Are those according to the state of the output signal of the flip-flop circuit to select the desired clock signal is supplied to the internal circuit of the controller LSI, an internal circuit of the controller LSI, the controller LSI
Supplies a high-speed clock signal before frequency division when the controller LSI is in the actual operation state, and supplies a low-speed clock signal or fixed-level signal after frequency division when the controller LSI is not in the actual operation state. This is to reduce the power wasted when it is not in the state.

【００１１】また、前記コントローラＬＳＩの内部回路
を、スリープモード時にクロック信号を供給する必要の
ある第１の内部回路と、クロック信号の供給する必要の
ない第２の内部回路とに分離して構成し、アクティブモ
ード時には第１の内部回路と第２の内部回路との両方に
分周前の高速クロック信号を供給し、スリープモード時
には第１の内部回路に分周後の低速クロック信号を、第
２の内部回路に固定レベルの信号を供給することによっ
て、スリープモード時に内部回路で消費される電力を低
下させるものである。Further, the internal circuit of the controller LSI is divided into a first internal circuit which needs to supply a clock signal in a sleep mode and a second internal circuit which does not need to supply a clock signal. In the active mode, the high-speed clock signal before frequency division is supplied to both the first internal circuit and the second internal circuit, and in the sleep mode, the low-speed clock signal after frequency division is supplied to the first internal circuit. By supplying a signal of a fixed level to the internal circuit 2, the power consumed by the internal circuit in the sleep mode is reduced.

【００１２】[0012]

【作用】コントローラが実動作状態にないことを検出し
て、内部回路に低速のクロック信号若しくは固定レベル
の信号が供給されることとなり、スリープモードに切り
替えられる。これにより、省電力化が実現される。When the controller detects that it is not in the actual operation state, a low-speed clock signal or a fixed-level signal is supplied to the internal circuit, and the mode is switched to the sleep mode. Thereby, power saving is realized.

【００１３】[0013]

【実施例】次に、本発明について図面を参照して説明す
る。Next, the present invention will be described with reference to the drawings.

【００１４】（実施例１）図１は、本発明の実施例１に
係るＳＣＳＩシステムを示す構成図である。(First Embodiment) FIG. 1 is a configuration diagram showing a SCSI system according to a first embodiment of the present invention.

【００１５】図１において、１０１はＳＣＳＩコントロ
ーラ、１０２は外部からのクロック信号線ｆの周波数を
１／８分周して信号ｇを出力する回路（以下、分周回路
と記す）、１０３は信号ｃがハイレベルの時には信号線
ｆをロウレベルの時には信号ｇを選択して内部クロック
信号ｈを出力する回路（以下、クロック選択回路と記
す）、１０４はＳＣＳＩバスがバス・フリー・フェーズ
にあることを検出すると信号ｄを一定時間ハイレベルに
する回路（以下、バス・フリー検出回路と記す）、１０
５はＳＣＳＩコントローラ１０１が搭載されたＳＣＳＩ
デバイスが他のＳＣＳＩデバイスからセレクトまたはリ
セレクトされたことを検出すると信号ｅを一定時間ハイ
レベルにする回路（以下、セレクト／リセレクト検出回
路（ウェイクアップ検出回路）と記す）である。In FIG. 1, 101 is a SCSI controller, 102 is a circuit for dividing the frequency of an external clock signal line f by 1/8 and outputting a signal g (hereinafter, referred to as a frequency dividing circuit), and 103 is a signal A circuit for selecting the signal g when the signal line f is at a low level when c is at a high level and outputting an internal clock signal h when the signal line f is at a low level (hereinafter referred to as a clock selection circuit). Is detected, a circuit that sets the signal d to a high level for a certain period of time (hereinafter, referred to as a bus free detection circuit), 10
Reference numeral 5 denotes a SCSI on which the SCSI controller 101 is mounted.
This is a circuit (hereinafter, referred to as a select / reselect detection circuit (wakeup detection circuit)) that sets the signal e to a high level for a certain period of time when detecting that the device has been selected or reselected from another SCSI device.

【００１６】また、１０６はＳＣＳＩコントローラ１０
１がＳＣＳＩバスの使用を要求すると一定時間ハイレベ
ルとなる信号ａと信号ｅを入力とし信号ｂを出力とする
ＯＲ素子、１０７は信号ｂをセット入力とし信号ｄをリ
セット入力とし信号ｃをＱ出力とするＲＳフリップフロ
ップ回路（以下、ＲＳフリップフロップ回路と記す）、
１０８はＳＣＳＩバスドライバおよびレシーバ回路、１
０９はＳＣＳＩコントローラ１０１の構成回路のうち上
述した１０１から１０８の回路を除いた回路部分（以
下、内部回路と記す）、１１０はＳＣＳＩバスである。Reference numeral 106 denotes a SCSI controller 10
When an element 1 requests the use of the SCSI bus, an OR element which receives the signal a and the signal e and outputs the signal b which becomes high level for a certain period of time and 107 outputs the signal b as a set input, the signal d as a reset input, and outputs a signal c as Q RS flip-flop circuit to be output (hereinafter, referred to as RS flip-flop circuit),
108 is a SCSI bus driver and receiver circuit,
Reference numeral 09 denotes a circuit portion (hereinafter, referred to as an internal circuit) of the constituent circuits of the SCSI controller 101 excluding the above-described circuits 101 to 108, and 110 denotes a SCSI bus.

【００１７】また、バス・フリー検出回路１０４とセレ
クト／リセレクト検出回路１０５には迅速な検出機能を
実現させるため、常に分周前の高速クロック信号ｆが入
力される構成となっている。The bus free detection circuit 104 and the select / reselect detection circuit 105 are configured to always receive the high-speed clock signal f before frequency division in order to realize a quick detection function.

【００１８】次に、本実施例のＳＣＳＩコントローラの
動作について説明する。図２は、図１に示すＳＣＳＩコ
ントローラ１０１の動作を示すタイミングチャートであ
る。図２において、リセット直後のｔ0 のタイミングで
は信号ａ，信号ｂ，信号ｃ，信号ｄ，信号ｅはそれぞれ
ロウレベルにリセットされており、内部回路１０９には
１／８分周後の低速クロックが供給されスリープモード
に入っている。Next, the operation of the SCSI controller of this embodiment will be described. FIG. 2 is a timing chart showing the operation of the SCSI controller 101 shown in FIG. In FIG. 2, at the timing of t0 immediately after the reset, the signals a, b, c, d and e are reset to low level, respectively, and the internal circuit 109 is supplied with the low-speed clock after 1/8 frequency division. Is in sleep mode.

【００１９】次に、ｔ1 のタイミングでバス・フリー・
フェーズであることが検出されると、信号ｄが一定時間
ハイレベルとなるが、ＲＳフリップフロップ回路１０７
はすでにリセット状態にあるため、信号ｃはロウレベル
に固定されており、内部回路１０９には低速クロックが
供給されスリープモードのままである。Next, at the timing of t1, the bus is free.
When the phase is detected, the signal d goes high for a certain period of time.
Is already in the reset state, the signal c is fixed at the low level, the internal circuit 109 is supplied with the low-speed clock, and remains in the sleep mode.

【００２０】ｔ2 のタイミングで内部回路１０９がＳＣ
ＳＩバスの使用を要求し信号ａ，信号ｂが一定時間ハイ
レベルとなり、ＲＳフリップフロップ回路１０７がセッ
トされ信号ｃがハイレベルに変化するため、内部回路１
０９には１／８分周前の高速クロックが供給されアクテ
ィブモードに移行する。At the timing of t2, the internal circuit 109
Since the use of the SI bus is requested, the signals a and b go high for a certain period of time, the RS flip-flop circuit 107 is set, and the signal c changes to high level.
09 is supplied with the high-speed clock before the 1/8 frequency division, and shifts to the active mode.

【００２１】その後、ＳＣＳＩコントローラ１０１はイ
ニシエータとなり、ターゲットとの間で一連の処理を行
った後、ｔ3 のタイミングでターゲットがディスコネク
ト処理を行うため、ＳＣＳＩバスはバス・フリー・フェ
ーズとなり、これがバス・フリー検出回路１０４によっ
て検出されると、ＲＳフリップフロップ回路１０７がリ
セットされ内部回路１０９はスリープモードに入る。Thereafter, the SCSI controller 101 becomes an initiator, and after performing a series of processing with the target, the target performs the disconnect processing at the timing of t3, so that the SCSI bus becomes the bus free phase, and this is the bus free phase. When detected by the free detection circuit 104, the RS flip-flop circuit 107 is reset and the internal circuit 109 enters a sleep mode.

【００２２】さらに、ｔ4 のタイミングでＳＣＳＩコン
トローラ１０１が搭載されたＳＣＳＩデバイスがターゲ
ットからリセレクトされると、ウェイクアップ検出回路
１０５の出力信号ｅが一定時間ハイレベルとなるので、
ＲＳフリップフロップ回路１０７がセットされ高速クロ
ックに切り替わって内部回路１０９はアクティブモード
に入る。Further, when the SCSI device on which the SCSI controller 101 is mounted is reselected from the target at the timing of t4, the output signal e of the wake-up detection circuit 105 goes high for a certain period of time.
The RS flip-flop circuit 107 is set and switched to the high-speed clock, and the internal circuit 109 enters the active mode.

【００２３】ｔ5 のタイミングでバス・フリー・フェー
ズとなってスリープモードに入った後、ｔ6 のタイミン
グで今度は逆にＳＣＳＩコントローラ１０１が搭載され
たＳＣＳＩデバイスが別のイニシエータからセレクトさ
れターゲットになると、信号ｅが一定時間ハイレベルと
なりフリップフロップ回路１０７の出力が変化するた
め、高速クロックに切り替わり、内部回路１０９はアク
ティブモードに入る。After entering the sleep mode with the bus-free phase at the timing of t5, when the SCSI device on which the SCSI controller 101 is mounted is selected from another initiator and becomes the target at the timing of t6, Since the signal e becomes high level for a certain time and the output of the flip-flop circuit 107 changes, the clock is switched to the high-speed clock, and the internal circuit 109 enters the active mode.

【００２４】ここで、ＣＭＯＳスタティック回路でＬＳ
Ｉを構成した場合、消費電力はほぼクロック周波数に比
例するので、本実施例のＳＣＳＩコントローラにおいて
は回路上で大半の部分を占有する内部回路１０９での消
費電力を、スリープモード時において従来の約１／８ま
で減少させることができる。Here, LS is used in a CMOS static circuit.
In the case of I, the power consumption is almost proportional to the clock frequency. Therefore, in the SCSI controller of this embodiment, the power consumption of the internal circuit 109 occupying most of the circuit is reduced by about the conventional power consumption in the sleep mode. It can be reduced to 1/8.

【００２５】尚、本実施例では分周回路１０２の分周比
を１／８としているが、内部クロック信号ｈの周波数は
内部回路１０９が正常動作する最低周波数まで落とすこ
とが可能であるから、分周比を必要に応じて別の値に設
定し、スリープモード時の消費電力をさらに減少させる
ことができることは明らかである。Although the frequency dividing ratio of the frequency dividing circuit 102 is 1/8 in the present embodiment, the frequency of the internal clock signal h can be reduced to the lowest frequency at which the internal circuit 109 operates normally. It is clear that the power consumption in the sleep mode can be further reduced by setting the division ratio to another value as needed.

【００２６】（実施例２）図３は、本発明の実施例２に
係るＳＣＳＩシステムを示す構成図である。(Embodiment 2) FIG. 3 is a configuration diagram showing a SCSI system according to Embodiment 2 of the present invention.

【００２７】図３において、３０１はＳＣＳＩコントロ
ーラ、３０２は外部からのクロック信号線ｆの周波数を
１／８分周して信号ｇを出力する分周回路、３０３は信
号ｃがハイレベルの時には信号線ｆを選択して信号ｈお
よび信号ｉに出力し、信号ｃがロウレベルの時には信号
ｇを選択して信号ｈに出力し信号ｉには固定レベルを出
力するクロック選択回路である。In FIG. 3, reference numeral 301 denotes a SCSI controller; 302, a frequency divider for dividing the frequency of an external clock signal line f by １ ／ to output a signal g; 303, a signal when the signal c is at a high level; The clock selection circuit selects the line f and outputs it to the signal h and the signal i. When the signal c is at the low level, it selects the signal g and outputs it to the signal h and outputs a fixed level to the signal i.

【００２８】また、３０４はＳＣＳＩバスがバス・フリ
ー・フェーズにあることを検出すると信号ｄを一定時間
ハイレベルにするバス・フリー検出回路、３０５はＳＣ
ＳＩコントローラ３０１が搭載されたＳＣＳＩデバイス
がイニシエータからセレクトされるか、またはターゲッ
トからリセレクトされたことを検出すると信号ｅを一定
時間ハイレベルにするセレクト／リセレクト検出回路、
３０６はＳＣＳＩコントローラ３０１がＳＣＳＩバスの
使用を要求すると一定時間ハイレベルとなる信号ａと信
号ｅを入力とし信号ｂを出力とするＯＲ素子である。A bus free detection circuit 304 sets a signal d to a high level for a predetermined time when it detects that the SCSI bus is in a bus free phase.
A select / reselect detection circuit that sets a signal e to a high level for a certain period of time when detecting that the SCSI device on which the SI controller 301 is mounted is selected from the initiator or reselected from the target;
Reference numeral 306 denotes an OR element that receives the signal a and the signal e, which become high level for a certain period of time when the SCSI controller 301 requests use of the SCSI bus, and outputs the signal b.

【００２９】また、３０７は信号ｂをセット入力、信号
ｄをリセット入力とし信号ｃをＱ出力とするＲＳフリッ
プフロップ回路、３０８はＳＣＳＩバスドライバおよび
レシーバ回路、３０９はＳＣＳＩコントローラ３０１の
構成回路のうち上述した３０１から３０８の回路を除い
た内部回路においてスリープモード時にクロック信号を
供給しておく必要がある回路、３１０はＳＣＳＩコント
ローラ３０１の構成回路のうち上述した３０１から３０
８の回路を除いた内部回路においてスリープモード時に
クロック信号を完全に停止することが可能な回路、３１
１はＳＣＳＩバスである。Reference numeral 307 denotes an RS flip-flop circuit which receives a signal b as a set input, a signal d as a reset input, and a signal c as a Q output; 308, a SCSI bus driver and a receiver circuit; In the internal circuits other than the circuits 301 to 308 described above, a circuit which needs to supply a clock signal in the sleep mode is required.
A circuit capable of completely stopping the clock signal in the sleep mode in the internal circuit except the circuit of No. 8; 31
1 is a SCSI bus.

【００３０】即ち、本実施例ではＳＣＳＩコントローラ
３０１の内部回路をスリープモード時にクロック信号を
供給する必要がある内部回路３０９とクロック信号の供
給する必要のない内部回路３１０に分離して構成し、ア
クティブモード時には内部回路３０９と内部回路３１０
の両方に分周前の高速クロック信号を供給し、スリープ
モード時には内部回路３０９には分周後の低速クロック
信号を、内部回路３１０には固定レベルの信号を供給す
ることによって、スリープモード時に内部回路で消費さ
れる電力を実施例１と比較してさらに低下させることが
できるという特徴を有する。That is, in the present embodiment, the internal circuit of the SCSI controller 301 is divided into an internal circuit 309 that needs to supply a clock signal in the sleep mode and an internal circuit 310 that does not need to supply a clock signal, and is configured as an active circuit. In the mode, the internal circuits 309 and 310
Are supplied to the internal circuit 309 in the sleep mode, and the fixed-level signal is supplied to the internal circuit 310 in the sleep mode. It is characterized in that the power consumed by the circuit can be further reduced as compared with the first embodiment.

【００３１】[0031]

【発明の効果】以上説明したように本発明のＳＣＳＩコ
ントローラでは、従来のＳＣＳＩコントローラにバス・
フリー検出回路、セレクト／リセレクト検出回路、クロ
ック分周回路、クロック選択回路、フリップフロップ回
路等を付加することによって、スリープモード時におい
て該ＳＣＳＩコントローラの内部回路に供給されるクロ
ック信号の周波数を低下させるか、もしくは部分的にク
ロック信号を停止させ、該ＳＣＳＩコントローラの内部
回路で消費される電力をアクティブモード時に比べて大
幅に低減させることができるという効果がある。特に、
ＳＣＳＩデバイスとして、システム上一時的にしかアク
セスされないディスク装置などを使用する場合、消費電
力低減に絶大な効果がある。As described above, in the SCSI controller of the present invention, the bus and the conventional SCSI controller are connected to each other.
By adding a free detection circuit, a select / reselect detection circuit, a clock divider circuit, a clock selection circuit, a flip-flop circuit, etc., the frequency of the clock signal supplied to the internal circuit of the SCSI controller in the sleep mode is reduced. Or the clock signal is partially stopped, so that the power consumed in the internal circuit of the SCSI controller can be greatly reduced as compared with the active mode. Especially,
When a disk device or the like which is only temporarily accessed on the system is used as the SCSI device, there is a great effect in reducing power consumption.

【００３２】また、上位レベルでホストＣＰＵ等がスリ
ープモードを判定してクロック信号の周波数を落とす場
合と比較して、ホストＣＰＵ等の負担を軽減できる上、
他のＳＣＳＩデバイスからセレクトまたはリセレクトさ
れたときに、より迅速に分周前のクロック信号を供給し
アクティブモードに移行することができるという効果が
ある。Further, as compared with the case where the host CPU or the like determines the sleep mode at a higher level and lowers the frequency of the clock signal, the burden on the host CPU or the like can be reduced.
When another SCSI device is selected or reselected, the clock signal before frequency division can be supplied more quickly to shift to the active mode.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施例１に係るＳＣＳＩシステムを示
す構成図である。FIG. 1 is a configuration diagram illustrating a SCSI system according to a first embodiment of the present invention.

【図２】本発明の実施例１におけるＳＣＳＩコントロー
ラのタイミングチャートである。FIG. 2 is a timing chart of the SCSI controller according to the first embodiment of the present invention.

【図３】本発明の実施例２に係るＳＣＳＩシステムを示
す構成図である。FIG. 3 is a configuration diagram illustrating a SCSI system according to a second embodiment of the present invention.

【図４】従来のＳＣＳＩシステムを示す構成図である。FIG. 4 is a configuration diagram showing a conventional SCSI system.

【符号の説明】[Explanation of symbols]

１０１，３０１，４０１ ＳＣＳＩコントローラ １０２，３０２ １／８分周回路 １０３，３０３ クロック選択回路 １０４，３０４ バス・フリー検出回路 １０５，３０５ セレクト／リセレクト検出回路（ウェ
イクアップ検出回路） １０６，３０６ ＯＲ素子 １０７，３０７ ＲＳフリップフロップ回路 １０９，３０９，４０３ 内部回路 １０８，３０８，４０４ ＳＣＳＩバスドライバ／レシ
ーバ回路 １１０，３１１，４０５ ＳＣＳＩバス101, 301, 401 SCSI controller 102, 302 1/8 frequency divider 103, 303 Clock selection circuit 104, 304 Bus free detection circuit 105, 305 Select / reselect detection circuit (wakeup detection circuit) 106, 306 OR element 107, 307 RS flip-flop circuit 109, 309, 403 Internal circuit 108, 308, 404 SCSI bus driver / receiver circuit 110, 311, 405 SCSI bus

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 スモール・コンピュータ・システム・イ
ンターフェースのプロトコルを制御するコントローラＬ
ＳＩの構成回路に、バス・フリー検出回路と、セレクト
／リセレクト検出回路と、フリップフロップ回路と、分
周回路と、クロック供給回路とを少なくとも有するスモ
ール・コンピュータ・システム・インターフェース・コ
ントローラであって、 バス・フリー検出回路は、スモール・コンピュータ・シ
ステム・インターフェース・バスがバス・フリー・フェ
ーズであることを検出するものであり、 セレクト／リセレクト検出回路は、前記コントローラＬ
ＳＩが搭載されるスモール・コンピュータ・システム・
インターフェース・デバイスが他のスモール・コンピュ
ータ・システム・インターフェース・デバイスからセレ
クトまたはリセレクトされたことを検出するものであ
り、 フリップフロップ回路は、前記コントローラＬＳＩが実
動作状態にあるか否かを判定して出力信号を切り替える
ものであり、 分周回路は、前記コントローラＬＳＩの外部から供給さ
れるクロック信号を任意の周波数に分周するものであ
り、 クロック供給回路は、前記フリップフロップ回路の出力
信号の状態に応じて所望のクロック信号を選択し前記コ
ントローラＬＳＩの内部回路に供給するものであり、 前記コントローラＬＳＩの内部回路に、前記コントロー
ラＬＳＩが実動作状態にある場合は分周前の高速クロッ
ク信号を、前記コントローラＬＳＩが実動作状態にない
場合は分周後の低速クロック信号もしくは固定レベルの
信号を供給し、前記コントローラＬＳＩが実動作状態に
ない場合に無駄に消費されていた電力を減少させること
を特徴とするスモール・コンピュータ・システム・イン
ターフェース・コントローラ。1. A controller L for controlling a protocol of a small computer system interface.
A small computer system interface controller having at least a bus free detection circuit, a select / reselect detection circuit, a flip-flop circuit, a frequency divider circuit, and a clock supply circuit in a component circuit of the SI. A bus free detection circuit for detecting that the small computer system interface bus is in a bus free phase, and a select / reselect detection circuit for detecting the controller L
Small computer system with SI mounted
The flip-flop circuit detects that the interface device has been selected or reselected from another small computer system interface device. The flip-flop circuit determines whether or not the controller LSI is in an actual operation state. The frequency divider circuit divides the frequency of a clock signal supplied from outside the controller LSI to an arbitrary frequency. The clock supply circuit outputs the output signal of the flip-flop circuit. Selecting a desired clock signal according to the state and supplying the selected clock signal to an internal circuit of the controller LSI; and a high-speed clock signal before frequency division when the controller LSI is in an actual operation state. Is not in the actual operating state. In this case, a low-speed clock signal or a fixed-level signal after frequency division is supplied to reduce unnecessary power consumption when the controller LSI is not in an actual operation state. Interface controller. 【請求項２】 前記コントローラＬＳＩの内部回路を、
スリープモード時にクロック信号を供給する必要のある
第１の内部回路と、クロック信号の供給する必要のない
第２の内部回路とに分離して構成し、 アクティブモード時には第１の内部回路と第２の内部回
路との両方に分周前の高速クロック信号を供給し、 スリープモード時には第１の内部回路に分周後の低速ク
ロック信号を、第２の内部回路に固定レベルの信号を供
給することによって、スリープモード時に内部回路で消
費される電力を低下させることを特徴とする請求項１に
記載のスモール・コンピュータ・システム・インターフ
ェース・コントローラ。2. An internal circuit of the controller LSI,
In the sleep mode, a first internal circuit that needs to supply a clock signal and a second internal circuit that does not need to supply a clock signal are separately configured. In the active mode, the first internal circuit and the second internal circuit are connected to each other. Supply the high-speed clock signal before frequency division to both the internal circuits of the first and second circuits, and supply the low-speed clock signal after frequency division to the first internal circuit and the fixed-level signal to the second internal circuit in sleep mode. 2. The small computer system interface controller according to claim 1, wherein the power consumed by the internal circuit in the sleep mode is reduced.