JP2811004B2 - 金属薄膜成長方法および装置 - Google Patents

金属薄膜成長方法および装置

Info

Publication number
JP2811004B2
JP2811004B2 JP1124445A JP12444589A JP2811004B2 JP 2811004 B2 JP2811004 B2 JP 2811004B2 JP 1124445 A JP1124445 A JP 1124445A JP 12444589 A JP12444589 A JP 12444589A JP 2811004 B2 JP2811004 B2 JP 2811004B2
Authority
JP
Japan
Prior art keywords
substrate
temperature
copper
gold
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1124445A
Other languages
English (en)
Other versions
JPH02256238A (ja
Inventor
信義 粟屋
睦信 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPH02256238A publication Critical patent/JPH02256238A/ja
Application granted granted Critical
Publication of JP2811004B2 publication Critical patent/JP2811004B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は金属薄膜を成長させる方法およびその装置に
関し、特に半導体集積回路における金属配線および多層
配線の層間接続に適した金属薄膜の成長方法および成長
装置に関する。
[従来の技術] 半導体集積回路の高集積化にともない配線の細線化お
よび多層化が要求されている。多層の配線間の接続のた
めの孔(コンタクトホール,スルーホール)も微細化が
求められている。そのために、従来の金属蒸着やスパッ
タ法による方法では孔を充填することが難しくなってき
ている。
さらに、配線の細線化に伴って電流密度が上昇する。
従来配線材料として用いられていたアルミニウムは、電
流密度の上昇によるエレクトロマイグレーションまたは
応力によるストレスマイグレーションによって破断し易
く、配線材料としては材料的限界にきている。マイグレ
ーション耐性の高いタングステンおよびモリブデンは電
気抵抗が高く、そのためそれらを配線材料として用いる
と半導体集積回路の高速化を妨げる要因となる。そこで
低抵抗かつマイグレーション耐性の高い銅または金の配
線を化学気相成長(CVD)法で実現すること、特に孔内
を銅または金で充填し得る選択的CVD法の実現が望まれ
ている。
銅のCVD法による成長は米国特許2,833,676および2,70
4,728号に開示されている。しかしこれらの方法は基板
の材質にかかわらず、基板の全面に銅を成長させる方法
であって、微細な孔を銅で充填するには適していない。
CVD法を用いて、タングステン,モリブデンまたはアル
ミニウムを選択的に成長させる方法は多数報告されてい
る。
米国特許第3,697,342号にはCVD法によって基板上に銅
を選択的に成長させる方法が開示されている。この方法
は基板上への金属の堆積と基板材料のエッチングとの競
合を利用したものである。すなわち、原料ガスであるヘ
キサフロロアセチルアセトナト銅とともに、弗酸または
弗化イオウ等のエッチングガスを反応室内に導入し、ボ
ロンガラス,リンガラスまたはソーダガラスからなる基
板に対してはエッチング反応、基板上に形成したタング
ステン,クロムまたは酸化シリコン膜上では銅の堆積反
応を起こさせ、その結果として基板上の特定の部位に銅
を選択的に成長させている。
[発明が解決しようとする課題] しかし従来の銅の選択成長法では、前述したように、
基板材料のエッチングと堆積の競合を用いるため、膜の
堆積とともに基板の形状が変化し、加工寸法の誤差が大
きく、微細加工技術との整合をとることができない。さ
らに、従来の選択成長法ではスルーホールまたはコンタ
クトホール内に金属を選択的に成長させ、多層配線間の
電気的な接続を行うことは不可能であった。
本発明の目的は、基板上の特定の位置に金または銅を
選択的に成長させる方法を提供することである。
本発明の他の目的は、半導体集積回路の金属配線に好
適な金または銅の選択成長法を提供することである。
本発明のさらに他の目的は、半導体集積回路の高集積
化のための微細配線に適した金または銅の選択成長法を
提供することである。
本発明のさらに他の目的は、半導体集積回路の多層配
線の層間接続に適した金または銅の選択成長法を提供す
ることである。
本発明のさらに他の目的は、金または銅の選択成長を
安定して行うための装置を提供することである。
[課題を解決するための手段] 本発明方法の第1の形態は、金属または金属シリサイ
ドからなる第1の材料および酸化物もしくは窒化物から
なる第2の材料を表面に有する基板を、反応室内に設け
られた試料を固定しかつ加熱するための試料保持手段に
固定する工程と;金または銅のβ−ジケトナト化合物お
よび金または銅のシクロペンタジニエル化合物の少なく
とも1種からなる原料を加熱して蒸発させる工程と;前
記基板を前記原料のガスの分解温度以上に加熱する工程
と;前記基板の表面に前記原料ガスを還元性ガスととも
に噴射させるための噴射口近傍に熱交換媒体を循環させ
て前記噴射口の温度を制御する工程と;前記噴射口の温
度を制御しながら、前記蒸発させた原料のガスを噴射し
て、その分解温度より低い温度に保ったまま、前記加熱
された基板上に還元性のガスと共に供給し、金または銅
を前記第1の材料の表面上にのみ選択的に成長させる工
程とを有することを特徴とする。
本発明方法の第2の形態は、半導体基板上に酸化物ま
たは窒化物からなる絶縁層を形成する工程と;前記絶縁
層の所定の位置に孔を開けて、前記基板の表面を露出さ
せる工程と;前記露出させた基板表面上にアルミニウ
ム、シリコン、チタン、タングステン、クロム、モリブ
デン、ジルコニウム、タンタル、バナジウムまたはそれ
らのシリサイドの少なくとも1種からなる下地層を形成
する工程と;前記半導体基板を、反応室内に設けられた
試料を固定しかつ加熱するための試料保持手段に固定す
る工程と;金または銅のβ−ジケトナト化合物および金
または銅のシクロペンタジニエル化合物の少なくとも1
種からなる原料を加熱して蒸発させる工程と;前記基板
を前記原料のガスの分解温度以上に加熱する工程と;前
記基板の表面に前記原料ガスを還元性ガスとともに噴射
させるための噴射口近傍に熱交換媒体を循環させて前記
噴射口の温度を制御する工程と;前記噴射口の温度を制
御しながら前記蒸発させた原料のガスを噴射して、その
分解温度より低い温度に保ったまま、前記加熱された基
板上に還元性のガスと共に供給し、金または銅を前記下
地層の表面上にのみ選択的に成長させ、前記孔を埋める
工程とを有することを特徴とする。
本発明方法の第3の形態は、金属または金属シリサイ
ドからなる下地層を有する基板の前記下地層上に酸化物
または窒化物からなる第2の層を形成する工程と;前記
第2の層の所定の位置に孔を開けて前記下地層の表面を
露出させる工程と;前記基板を反応室内に設けられた試
料を固定しかつ加熱するための試料保持手段に固定する
工程と;金または銅のβ−ジケトナト化合物および金ま
たは銅のシクロペンタジニエル化合物の少なくとも1種
からなる原料を加熱して蒸発させる工程と;前記下地層
を前記原料のガスの分解温度以上に加熱する工程と;前
記基板の表面に前記原料ガスを還元性ガスとともに噴射
させるための噴射口近傍に熱交換媒体を循環させて前記
噴射口の温度を制御する工程と;前記噴射口の温度を制
御しながら前記蒸発させた原料のガスを噴射して、その
分解温度より低い温度に保ったまま、前記加熱された下
地層および第2の層上に還元性ガスと共に供給し、金ま
たは銅を前記下地層の表面上にのみ選択的に成長させる
工程とを有することを特徴とする。
本発明方法の第4の形態は、半導体基板上に絶縁層を
設ける工程と;該絶縁層の所定の位置に孔を開け、前記
基板の表面を露出させる工程と;前記絶縁膜および前記
露出した基板表面上に多結晶シリコン層を形成する工程
と;前記多結晶シリコン層上にアルミニウム、チタン、
タングステン、モリブデン、クロム、ジルコニウム、タ
ンタル、バナジウムおよびそれらのシリサイドの少なく
とも1種からなる下地層を形成する工程と;前記多結晶
シリコン層および前記下地層を形状加工する工程と;前
記下地層上に第2の絶縁膜を設ける工程と;前記第2の
絶縁膜の所定の位置に孔を開けて前記下地層の表面を露
出させる工程と;前記基板を反応室内に設けられた試料
を固定しかつ加熱するための試料保持手段に固定する工
程と;金または銅のβ−ジケトナト化合物および金また
は銅のシクロペンタジニエル化合物の少なくとも1種か
らなる原料を加熱して蒸発させる工程と;前記基板を前
記原料のガスの分解温度以上に加熱する工程と;前記基
板の表面に前記原料ガスを還元性ガスとともに噴射させ
るための噴射口近傍に熱交換媒体を循環させて前記噴射
口の温度を制御する工程と;前記噴射口の温度を制御し
ながら前記蒸発させた原料のガスを噴射して、その分解
温度より低い温度に保ったまま、前記加熱された基板上
に還元性ガスと共に供給し、金または銅を前記下地層の
表面上にのみ選択的に成長させる工程とを有することを
特徴とする。
本発明方法の第5の形態は、半導体基板上に絶縁層を
設ける工程と;該絶縁層の所定の位置に孔を開け、前記
基板の表面を露出させる工程と;前記絶縁膜および前記
露出した基板表面上に多結晶シリコン層を形成する工程
と;前記多結晶シリコン層を形状加工する工程と;前記
多結晶シリコン層上に第2の絶縁膜を設ける工程と;前
記第2の絶縁膜の所定の位置に孔を開けて前記多結晶シ
リコンの表面を露出する工程と;前記露出された多結晶
シリコン層上にアルミニウム、チタン、タングステン、
モリブデン、クロム、ジルコニウム、タンタル、バナジ
ウムおよびそれらのシリサイドの少なくとも1種からな
る下地層を形成し、前記孔を埋める工程と;前記基板を
反応室内に設けられた試料を固定しかつ加熱するための
試料保持手段に固定する工程と;金または銅のβ−ジケ
トナト化合物および金または銅のシクロペンタジニエル
化合物の少なくとも1種からなる原料を加熱して蒸発さ
せる工程と;前記基板を前記原料のガスの分解温度以上
に加熱する工程と;前記基板の表面に前記原料ガスを還
元性ガスとともに噴射させるための噴射口近傍に熱交換
媒体を循環させて前記噴射口の温度を制御する工程と;
前記噴射口の温度を制御しながら、前記蒸発させた原料
のガスを前記噴射口から噴射してその分解温度より低い
温度に保ったまま、前記加熱された基板上に還元性ガス
と共に供給し、金または銅を前記下地層の表面上にのみ
選択的に成長させる工程とを有することを特徴とする。
上記方法において、前記噴射口の温度を50〜200℃に
制御しながら前記蒸発させた原料のガスを噴射させるこ
とが好ましく、また、前記原料が金または銅のβ−ジケ
トナト化合物である場合には前記基板の温度を200〜450
℃とし、前記原料が金または銅のシクロペンタジニエル
化合物の場合には前記基板の温度を200〜350℃とするこ
とが好ましい。
本発明装置は、排気可能な反応室と、反応室内に設け
られた試料を固定し、かつ加熱するための試料保持手段
と、原料を収納する原料容器と、原料容器内の原料を蒸
発させるための加熱手段と、原料容器と連結し、反応室
内で試料保持手段と対向する面に原料ガスを還元性ガス
と共に噴射させる噴射孔を有するガス噴射手段と、ガス
噴射手段の噴射口近傍に熱交換媒体を循環させる熱交換
手段とを有することを特徴とする。
[作 用] 本発明は、金または銅の原料化合物が金属または金属
シリサイド上では分解し、酸化物または窒化物上では分
解しないことを利用し、金または銅を基板上の特定材質
上に選択的に成長させる。
本発明によれば下地材料の違いにより金または銅の薄
膜を自己整合的に形成することが可能である。従って、
半導体装置の配線において、微細でかつ深いコンタクト
ホールまたはスルーホールに金属を完全に充填すること
を可能にし、配線パターンの高集積化および低容量化を
実現できる。さらにコンタクト部,スルーホール部の平
坦化に寄与する。
[実施例] 以下に図面を参照して本発明の実施例を説明する。
第1図に金または銅の薄膜を試料表面の特定の個所に
選択的に成長させるための装置の一例を示す。この装置
は通常の減圧CVD装置と類似の装置である。反応室1は
排気孔2を通して、図示しない排気系により排気可能で
ある。試料基板4を板ばね5で保持する基板ホルダ3が
反応室1内に設けられている。ヒータ6が基板ホルダ3
に内蔵され、基板4を所定の温度に加熱できる。金また
は銅の有機錯体または有機金属化合物からなる原料8を
収容する原料容器7が反応室1の外部に設置されてい
る。反応室1内において基板ホルダ3と対向するガス噴
射板9がパイプ10およびバルブ11を介して原料容器7に
連結されている。ガス噴射板9には多数の微細なガス噴
射孔12が設けられている。原料容器7、パイプ10および
バルブ11をヒータ13によって所定の温度に加熱すること
ができ、一方ガス噴射板9を内蔵されているヒータ14に
よって所定の温度に加熱することができる。還元性のキ
ャリアガス、例えば水素がパイプ15を通って原料容器7
内に導入される。図中16は、Oリング、17は支持台を示
す。こうして原料容器7内で加熱され、蒸発した原料ガ
スは水素とともにガス噴射口12から噴射され、基板ホル
ダ3に固定された試料基板4の表面上に供給される。多
くの実験の結果、原料ガスは試料基板4の表面の材質に
応じ、ある特定の材質、アルミニウム,チタン,クロ
ム,ジルコニウム,タングステン,モリブデン,タンタ
ル,バナジウムまたはそれらのシリサイドの上では分解
して金または銅が成長し、他の特定の材質、酸化シリコ
ンなどの金属酸化物,窒化シリコン,窒化チタンなどの
窒化物の上では分解せず、従って金または銅が成長しな
いことが判明した。これは原料ガスが還元性ガスによっ
て還元され、分解する反応に対する各種材質の触媒作用
の差によるものである。従って試料基板表面の材質を選
ぶことによって、試料の全面に金または銅を成長させる
ことができ、さらに試料表面の特定の位置の材質を他の
位置の材質と変化させることによって、その特定の位置
上に金または銅を選択的に成長させることもできる。そ
の際、ガス噴射口12、すなわちガス噴射板9の温度およ
び試料基板4の温度を正しく定めることが重要である。
第2図にガス噴射口および試料基板の温度による金また
は銅の成長状態の変化を模式的に示す。ガス噴射口12の
温度が原料の固化析出温度TV以下の領域Aは、蒸発した
原料ガスがガス噴射板9上で固化し、ガス状で噴射され
ることはない。従ってこの領域は試料基板の温度に関係
なく、金または銅の成長は生じない領域である。ガス噴
射口12の温度が原料ガスの分解温度TD以上の領域Bは、
原料ガスが分解し、金または銅が原子または分子状態と
なって試料基板の表面に到達し、従って試料基板の表面
の材質によらず、その全面に成長する領域である。ガス
噴射口12の温度は、従って、原料の固化析出温度TVより
高く、かつ蒸発した原料ガスの分解温度TDより低くなけ
ればならない。一方試料基板の温度が、その上に金また
は銅を選択成長させるべき特定材質上での原料ガスの分
解温度TSより低ければ、試料基板の表面に供給された原
料ガスは分解せず、従って金または銅は成長しない。領
域Cはかかる温度領域を示す。ガス噴射口12の温度が原
料である有機錯体または有機金属の固化析出温度TVより
高く、かつ分解温度TDより低く、試料基板の温度がその
上に金または銅を選択成長させるべき材質上での原料ガ
スの分解温度TS以上である領域Dにおいてのみ、金また
は銅を試料基板の表面の特定の個所に選択成長させるこ
とができる。なおガス噴射板9をアルミニウム,チタン
などの金属製とすれば、上に述べた2つの分解温度TD
TSは実質的に等しくなる。試料基板の温度が高すぎ、TH
を越えた領域Eでは、選択成長した金または銅の結晶粒
が粗大化し、その表面が粗れるので好ましくない。TH
値は厳密ではない。試料基板の温度はTS以上であり、か
つTSを200℃程度以上越えないことが好ましい。特に半
導体集積回路の製造工程に本発明の方法を組み込む場合
は、試料の温度を高くすることは好ましくない。
出発原料としては、ビスアセチルアセトナト銅,ビス
ヘキサフロロアセチルアセトナト銅,ビスジピバロイル
メタナト銅,ジメチル金ヘキサフロロアセチルアセトナ
ト,ジメチル金アセチルアセトナトなどの銅または金の
β−ジケトナト化合物またはシクロペンタジエニルトリ
エチルホスフィン銅等の銅または金のシクロペンタジエ
ニル化合物またはそれらの混合物を用いることができ
る。
実施例1 ビスヘキサフロロアセチルアセトナト銅を原料として
銅の選択成長実験を行った。原料容器7内のビスヘキサ
フロロアセチルアセトナト銅を70℃に加熱し、キャリア
ガスである水素と共に、ガス噴射板9の噴射口12から噴
射して試料基板4の表面に供給した。ガス噴射口12の温
度を150℃、試料温度を350℃、水素の流量を100ml/min,
反応室内の圧力を1000Paとした時、酸化シリコン,窒化
シリコン,窒化チタン等の金属酸化膜および窒化膜の上
には堆積反応が起きないのに対し、アルミニウム,チタ
ン,タングステン,クロム,モリブデン,ジルコニウ
ム,タンタル,バナジウム等の金属およびそれらの金属
シリサイド上には約100Å/minの速度で銅が成長した。
酸化シリコン,窒化シリコン,窒化チタンなど銅の堆
積が起きない材料の表面のエッチングは全く認められな
かった。金属酸化膜または窒化膜上の特定の位置に上述
した金属または金属シリサイドの少なくとも1種を配置
して同じ条件で成長を行わせたところ、金属または金属
シリサイド上にのみ銅が約100Å/minの速度で選択的に
成長した。この選択成長は酸化膜または窒化膜のエッチ
ングを伴わない、純粋な選択成長であった。
原料容器の温度50〜150℃、ガス噴射口の温度50〜200
℃、試料の温度250〜450℃、水素流量100〜1000ml/mi
n、反応室内の圧力200〜5000Paの範囲で銅の選択成長を
行わせることができた。ガス噴射口の温度が200℃を越
えると試料の全面に銅が堆積した。
この条件は反応室が直径30cmの円筒形、基板ホルダの
直径およびガス噴射板の直径がそれぞれ20cm、多数のガ
ス噴射口の直径がそれぞれ1mm、基板ホルダとガス噴射
板との距離が50cm、原料容器は150gの原料を収納可能な
容器を用いた時のものであるが、ガス流量および反応室
内の圧力が装置形状に依存して変化し得ることは他の半
導体プロセスと同様である。
ビスアセチルアセトナト銅およびジメチル金アセチル
アセトナトを用いる場合は原料容器の温度を100℃から1
50℃、ビスジピバロイルメタナト銅およびジメチル金ヘ
キサフロロアセチルアセトナトを用いる場合は原料容器
の温度を70℃から180℃、かつそれぞれ基板温度を200℃
から450℃に設定することで同様の反応が可能である。
シクロペンタジエニルトリエチルホスフィン銅を用いる
場合は、原料容器の温度を50℃から120℃に、基板温度
を200℃から350℃の範囲とし、水素ガスをキャリアとし
て導入し、反応室内の圧力500Paから5000Paの範囲で同
様の反応が可能である。上述した各原料を混合して用い
ることも可能である。
実施例2 本発明による金属の選択成長を半導体基板からの配線
取り出しに適用した一例を第3図に示す。本例はMOSFET
のソース/ドレインからの配線取り出しを例としたもの
である。
シリコンなどの半導体基板18の上に絶縁膜19、例えば
酸化シリコンを形成し、通常のリソグラフィ法によっ
て、絶縁膜19に半導体基板18の表面に達する孔19Aをあ
ける。ついでドーピングを行ってソース/ドレイン18A
を形成する。(第3図(A))。ついで第3図(B)に
示すように、拡散バリア層20として、スパッタリングそ
の他の公知の方法で、タングステン,モリブデン,チタ
ン,ジルコニウム,クロム.タンタル,バナジウムまた
はそれらのシリサイドを露出した半導体(ソース/ドレ
イン)上に選択的に形成する。その後、実施例1で述べ
た方法で、第3図(C)に示すように銅または金21を拡
散バリア層20上に選択的に堆積して孔を埋める。このよ
うにして、半導体基板の所定の位置から配線の取り出し
が行われる。
拡散バリア層20は銅をその上に選択的に成長させるた
めの下地層となるとともに、銅のソース/ドレインへの
拡散を防ぐ役割を果す。
実施例3 第4図に本発明の金属薄膜成長法を利用した多層配線
の形成方法および得られた多層配線構造を示す。
第3図の工程を終えた半導体基板18の絶縁膜19の上に
アルミニウムまたは銅または金による第1層目の配線22
を形成する(第4図(A))。層間絶縁膜23として酸化
シリコンを堆積した後食刻し、孔23Aを開ける(第4図
(B))。以上の工程は通常のリソグラフィ工程によっ
て行われる。次に実施例1で説明した方法で、孔23A内
に、すなわち第1層目の配線22の露出された部分の上
に、銅または金24を選択成長させ、孔23Aを平坦化する
(第4図(C))。最後に第4図(D)に示すように、
2層目のアルミニウムまたは銅または金の配線25を通常
の方法で形成する。こうしてソース/ドレイン18A−金
属層21−配線層22−金属層24−配線層25が電気的に接続
されて多層配線が完成する。
なお、第1層目の配線22および第2層目の配線25の形
成は、第1図に示した装置を用いCVD法によって行うこ
とができる。すなわちアルミニウム,銅または金の有機
錯体または有機金属からなる原料を蒸発させ、原料ガス
をその分解温度以上に加熱したガス噴射口から噴射させ
ることによって、絶縁層19(23)および選択成長させた
金属または銅21(24)上の全面にアルミニウム,銅また
は金を成長させ、必要に応じ所定のパターニングを行っ
て配線層とすることもできる。
実施例4 第5図に層間絶縁膜を間に挟む第1層の多結晶シリコ
ン配線と第2層の金属配線の間の接続に本発明の金属薄
膜成長法を用いた例を示す。
まず第5図(A)に示すように、半導体基板18のソー
ス/ドレイン18Aからの電極を形成するために、多結晶
シリコン26を酸化シリコン膜19上に堆積する。次に、多
結晶シリコン膜26上に、チタン,タングステン,クロ
ム,モリブデン,ジルコニウム,タンタル,バナジウム
またはそれらのシリサイドのうちの少なくとも1種によ
る下地層27を通常の方法で形成する。
次に第5図(B)に示すように、多結晶シリコン26お
よび下地層27を電極の形状に加工した後に絶縁層23を堆
積し、孔23Aを開孔する。
さらに第5図(C)のように実施例1で説明した方法
で孔23A内に銅または金24を選択成長させ、その表面を
平坦化する。
最後に第5図(D)に示すように、2層目の金属配線
25、例えばアルミニウムを形成して多層配線が完成す
る。
第6図および第7図は本発明による方法を用いて作製
した多層配線構造の他の形態を示す。
第6図は第5図(D)に示した多結晶シリコン26と金
属層27の間に導電性の金属窒化物層28、例えば窒化チタ
ンを挟んだものである。これにより、銅または金24のシ
リコンへの拡散を防ぎ、より信頼性の高い構造にするこ
ともできる。
第7図は第6図に示した多結晶シリコン26の表面を通
常の方法で合金化して金属シリサイド29にすることによ
り、低抵抗化を図った構造のものである。
第5図(B)に示した工程において、多結晶シリコン
26と選択成長の下地層17を同時に加工できない場合は、
第8図(A)のように多結晶シリコン26を電極形状に加
工した後、層間絶縁膜23をその上に形成する。そして絶
縁膜23を開孔した後、露出した多結晶シリコン26の上に
公知の方法でアルミニウム,チタン,タングステン,モ
リブデン,クロム,ジルコニウム,タンタル,バナジウ
ムまたはそれらのシリサイドからなる下地層30を形成す
る。その後、第8図(B)に示すように、実施例1の方
法で孔23A内に銅または金24を選択成長させる。
実施例5 第9図に第4図(D)に示した配線構造の性能をさら
に向上させる多層配線構造を示す。第4図(D)との相
異は銅または金またはアルミニウムからなる配線層31を
アルミニウム,チタン,クロム,ジルコニウム,タング
ステン,モリブデン,タンタル,バナジウムまたはそれ
らのシリサイド32でサンドイッチ構造にした点である。
各層31および32はCVD法によって形成され、配線層間の
接続は上述した本発明による方法で選択成長させた銅ま
たは金を用いて行う。
アルミニウムを配線に用いた場合は、金または銅と直
接接触すると加熱処理により高抵抗の合金ができること
になるので、上下に拡散を防ぐチタン,クロム,ジルコ
ニウム,タングステン,モリブデン,タンタル,バナジ
ウムまたはそれらのシリサイドを用いることによりこれ
を防ぐことができる。
銅または金配線を用いる場合は低抵抗化、およびマイ
グレーション耐性強化を図ることができ、アルミニウ
ム,チタン,クロム,ジルコニウム,タングステン,モ
リブデン,タンタル,バナジウムまたはそれらのシリサ
イドは銅または金24の選択成長の下地となるとともに、
層間絶縁膜23との密着性の強化、銅に対してはその腐蝕
の防止の役割を担う。
第3図〜第9図の各図においては、MOSFETのソース/
ドレイン領域近傍のみを示したが、本発明はこれに限ら
れることなく、半導体装置における配線の形成に広く適
用できることは明らかである。半導体基板もシリコンに
限られず、GaAsをはじめとする化合物半導体へも本発明
は適用可能である。
第10図に本発明による方法を実施する金属選択成長装
置の一実施例を示す。熱交換器33から、配管34および35
を経てガス噴射板9のガス噴射口12の近傍に熱交換媒
質、例えばシリコーンオイルを循環させる。加熱された
試料4と対向しているガス噴射板9は試料4からの輻射
または熱伝導によって、その温度が変動し易い。しかし
第10図に示した熱交換器によって、一定の温度、例えば
150℃に加熱された熱交換媒質を循環させることによっ
て、ガス噴射口12の温度を一定に保ち、長時間にわたっ
て安定に金または銅の堆積を行わせることができる。
[発明の効果] 以上説明したように、本発明によれば、下地材料の違
いにより金または銅の薄膜を自己整合的に形成すること
が可能である。従って、本発明方法を用いて半導体装置
の配線において微細で深いコンタクトホール,スルーホ
ールに金属を充填することが可能であり、配線パターン
の高集積化および低容量化を実現できる。さらに本発明
はコンタクト部の平坦化に寄与する。また本発明によれ
ば、従来の選択成長に用いられたタングステン、モリブ
デンに比べ抵抗が低く、配線における遅延をなくし高速
化を実現でき、さらに、金および銅はアルミニウムの選
択成長では困難なアルミニウムやチタンの上に容易に選
択成長できることにより、多層配線を可能にすることが
でき、半導体装置の高集積化が可能になる。以上のよう
に本発明を用いることにより半導体装置の高集積化、高
速化を実現することができる。
【図面の簡単な説明】
第1図は本発明に使用する金属薄膜成長装置の一例を示
す断面図、 第2図は本発明による選択成長が行われる条件を示す模
式図、 第3図は本発明の方法を用いた半導体基板からの配線取
り出しの工程を示す断面図、 第4図は本発明の方法を用いた多層配線形成の工程を示
す断面図、 第5図は本発明の方法を用いた多層配線形成の他の工程
を示す断面図、 第6図および第7図はそれぞれ本発明の方法によって作
製された多層配線構造を示す断面図、 第8図は本発明の方法を用いた多層配線形成のさらに他
の工程を示す断面図、 第9図は本発明の方法によって作製された多層配線構造
の他の例を示す断面図、 第10図は本発明による金属薄膜成長装置の一実施例を示
す断面図である。 1……反応室、 3……基板ホルダ、 4……試料基板、 6,13,14……ヒータ、 7……原料容器、 8……原料、 9……ガス噴射板、 12……ガス噴射孔、 18……半導体基板、 18A……ソース/ドレイン、 19……絶縁膜、 19A……孔、 20……拡散バリア層、 21……銅(金)、 22……配線層、 23……層間絶縁膜、 24……銅(金)、 25……配線層、 26……多結晶シリコン、 27,30……下地層、 28……金属窒化物層、 29……金属シリサイド、 31……配線層、 32……金属または金属シリサイド、 33……熱交換器。
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 29/40 - 29/51 H01L 21/3205 H01L 21/768

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】金属または金属シリサイドからなる第1の
    材料および酸化物もしくは窒化物からなる第2の材料を
    表面に有する基板を、反応室内に設けられた試料を固定
    しかつ加熱するための試料保持手段に固定する工程と; 金または銅のβ−ジケトナト化合物および金または銅の
    シクロペンタジニエル化合物の少なくとも1種からなる
    原料を加熱して蒸発させる工程と; 前記基板を前記原料のガスの分解温度以上に加熱する工
    程と; 前記基板の表面に前記原料ガスを還元性ガスとともに噴
    射させるための噴射口近傍に熱交換媒体を循環させて前
    記噴射口の温度を制御する工程と; 前記噴射口の温度を制御しながら、前記蒸発させた原料
    のガスを噴射して、その分解温度より低い温度に保った
    まま、前記加熱された基板上に還元性のガスと共に供給
    し、金または銅を前記第1の材料の表面上にのみ選択的
    に成長させる工程とを有することを特徴とする金属薄膜
    の成長方法。
  2. 【請求項2】半導体基板上に酸化物または窒化物からな
    る絶縁層を形成する工程と; 前記絶縁層の所定の位置に孔を開けて、前記基板の表面
    を露出させる工程と; 前記露出させた基板表面上にアルミニウム、シリコン、
    チタン、タングステン、クロム、モリブデン、ジルコニ
    ウム、タンタル、バナジウムまたはそれらのシリサイド
    の少なくとも1種からなる下地層を形成する工程と; 前記半導体基板を、反応室内に設けられた試料を固定し
    かつ加熱するための試料保持手段に固定する工程と; 金または銅のβ−ジケトナト化合物および金または銅の
    シクロペンタジニエル化合物の少なくとも1種からなる
    原料を加熱して蒸発させる工程と; 前記基板を前記原料のガスの分解温度以上に加熱する工
    程と; 前記基板の表面に前記原料ガスを還元性ガスとともに噴
    射させるための噴射口近傍に熱交換媒体を循環させて前
    記噴射口の温度を制御する工程と; 前記噴射口の温度を制御しながら前記蒸発させた原料の
    ガスを噴射して、その分解温度より低い温度に保ったま
    ま、前記加熱された基板上に還元性のガスと共に供給
    し、金または銅を前記下地層の表面上にのみ選択的に成
    長させ、前記孔を埋める工程とを有することを特徴とす
    る金属薄膜の成長方法。
  3. 【請求項3】金属もしくは金属シリサイドからなる下地
    層を有する基板の前記下地層上に酸化物または窒化物か
    らなる第2の層を形成する工程と; 前記第2の層の所定の位置に孔を開けて前記下地層の表
    面を露出させる工程と; 前記基板を反応室内に設けられた試料を固定しかつ加熱
    するための試料保持手段に固定する工程と; 金または銅のβ−ジケトナト化合物および金または銅の
    シクロペンタジニエル化合物の少なくとも1種からなる
    原料を加熱して蒸発させる工程と; 前記下地層を前記原料のガスの分解温度以上に加熱する
    工程と; 前記基板の表面に前記原料ガスを還元性ガスとともに噴
    射させるための噴射口近傍に熱交換媒体を循環させて前
    記噴射口の温度を制御する工程と; 前記噴射口の温度を制御しながら前記蒸発させた原料の
    ガスを噴射して、その分解温度より低い温度に保ったま
    ま、前記加熱された下地層および第2の層上に還元性の
    ガスと共に供給し、金または銅を前記下地層の表面上に
    のみ選択的に成長させる工程とを有することを特徴とす
    る金属薄膜の成長方法。
  4. 【請求項4】半導体基板上に絶縁層を設ける工程と; 該絶縁層の所定の位置に孔を開け、前記基板の表面を露
    出させる工程と; 前記絶縁膜および前記露出した基板表面上に多結晶シリ
    コン層を形成する工程と; 前記多結晶シリコン層上にアルミニウム、チタン、タン
    グステン、モリブデン、クロム、ジルコニウム、タンタ
    ル、バナジウムおよびそれらのシリサイドの少なくとも
    1種からなる下地層を形成する工程と; 前記多結晶シリコン層および前記下地層を形状加工する
    工程と; 前記下地層上に第2の絶縁膜を設ける工程と; 前記第2の絶縁膜の所定の位置に孔を開けて前記下地層
    の表面を露出させる工程と; 前記基板を反応室内に設けられた試料を固定しかつ加熱
    するための試料保持手段に固定する工程と; 金または銅のβ−ジケトナト化合物および金または銅の
    シクロペンタジニエル化合物の少なくとも1種からなる
    原料を加熱して蒸発させる工程と; 前記基板を前記原料のガスの分解温度以上に加熱する工
    程と; 前記基板の表面に前記原料ガスを還元性ガスとともに噴
    射させるための噴射口近傍に熱交換媒体を循環させて前
    記噴射口の温度を制御する工程と; 前記噴射口の温度を制御しながら前記蒸発させた原料の
    ガスを噴射して、その分解温度より低い温度に保ったま
    ま、前記加熱された基板上に還元性ガスと共に供給し、
    金または銅を前記下地層の表面上にのみ選択的に成長さ
    せる工程とを有することを特徴とする金属薄膜の成長方
    法。
  5. 【請求項5】半導体基板上に絶縁層を設ける工程と; 該絶縁層の所定の位置に孔を開け、前記基板の表面を露
    出させる工程と; 前記絶縁膜および前記露出した基板表面上に多結晶シリ
    コン層を形成する工程と; 前記多結晶シリコン層を形状加工する工程と; 前記多結晶シリコン層上に第2の絶縁膜を設ける工程
    と; 前記第2の絶縁膜の所定の位置に孔を開けて前記多結晶
    シリコンの表面を露出する工程と; 前記露出された多結晶シリコン層上にアルミニウム、チ
    タン、タングステン、モリブデン、クロム、ジルコニウ
    ム、タンタル、バナジウムおよびそれらのシリサイドの
    少なくとも1種からなる下地層を形成し、前記孔を埋め
    る工程と; 前記基板を反応室内に設けられた試料を固定しかつ加熱
    するための試料保持手段に固定する工程と; 金または銅のβ−ジケトナト化合物および金または銅の
    シクロペンタジニエル化合物の少なくとも1種からなる
    原料を加熱して蒸発させる工程と; 前記基板を前記原料のガスの分解温度以上に加熱する工
    程と; 前記基板の表面に前記原料ガスを還元性ガスとともに噴
    射させるための噴射口近傍に熱交換媒体を循環させて前
    記噴射口の温度を制御する工程と; 前記噴射口の温度を制御しながら、前記蒸発させた原料
    のガスを前記噴射口から噴射してその分解温度より低い
    温度に保ったまま、前記加熱された基板上に還元性ガス
    と共に供給し、金または銅を前記下地層の表面上にのみ
    選択的に成長させる工程とを有することを特徴とする金
    属薄膜の成長方法。
  6. 【請求項6】前記噴射口の温度を50〜200℃に制御しな
    がら前記蒸発させた原料のガスを噴射させることを特徴
    とする請求項1から5のいずれかに記載の金属薄膜の成
    長方法。
  7. 【請求項7】前記原料が金または銅のβ−ジケトナト化
    合物である場合には前記基板の温度を250〜450℃とし、
    前記原料が金または銅のシクロペンタジニエル化合物の
    場合には前記基板の温度を200〜350℃とすることを特徴
    とする請求項1から6のいずれかに記載の金属薄膜の成
    長方法。
  8. 【請求項8】排気可能な反応室と; 前記反応室内に設けられた試料を固定し、かつ加熱する
    ための試料保持手段と; 原料を収納する原料容器と; 前記原料容器内の原料を蒸発させるための加熱手段と; 前記原料容器と連結し、前記反応室内で前記試料保持手
    段と対向する面に前記原料ガスを還元性ガスとともに噴
    射させる噴射口を有するガス噴射手段と、 前記ガス噴射手段の前記噴射口近傍に熱交換媒体を循環
    させる熱交換手段とを有することを特徴とする金属薄膜
    成長装置。
JP1124445A 1988-05-23 1989-05-19 金属薄膜成長方法および装置 Expired - Lifetime JP2811004B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP12400688 1988-05-23
JP32606388 1988-12-26
JP63-124006 1988-12-26
JP63-326063 1988-12-26

Publications (2)

Publication Number Publication Date
JPH02256238A JPH02256238A (ja) 1990-10-17
JP2811004B2 true JP2811004B2 (ja) 1998-10-15

Family

ID=26460777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1124445A Expired - Lifetime JP2811004B2 (ja) 1988-05-23 1989-05-19 金属薄膜成長方法および装置

Country Status (4)

Country Link
US (1) US5019531A (ja)
JP (1) JP2811004B2 (ja)
KR (1) KR930010052B1 (ja)
DE (1) DE3916622A1 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940002439B1 (ko) * 1990-03-09 1994-03-24 니뽄 덴신 덴와 가부시끼가이샤 금속 박막 성장방법 및 장치
JPH0414831A (ja) * 1990-05-08 1992-01-20 Sony Corp 配線形成方法
DE69123175T2 (de) 1990-05-31 1997-04-03 Canon Kk Verfahren zur Verdrahtung einer Halbleiterschaltung
US5096737A (en) * 1990-10-24 1992-03-17 International Business Machines Corporation Ligand stabilized +1 metal beta-diketonate coordination complexes and their use in chemical vapor deposition of metal thin films
US5220044A (en) * 1990-10-24 1993-06-15 International Business Machines Corporation Ligand stabilized +1 metal beta-diketonate coordination complexes and their use in chemical vapor deposition of metal thin films
US5098516A (en) * 1990-12-31 1992-03-24 Air Products And Chemicals, Inc. Processes for the chemical vapor deposition of copper and etching of copper
JPH04348035A (ja) * 1991-05-24 1992-12-03 Nippon Steel Corp 配線形成方法
EP0535864B1 (en) * 1991-09-30 1998-07-29 AT&T Corp. Fabrication of a conductive region in electronic devices
JPH06200376A (ja) * 1992-05-25 1994-07-19 Fujitsu Ltd 金薄膜気相成長方法
US6379466B1 (en) * 1992-01-17 2002-04-30 Applied Materials, Inc. Temperature controlled gas distribution plate
GB9219267D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
JP2814445B2 (ja) * 1992-09-16 1998-10-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 選択的な金の低温化学蒸着
US5427983A (en) * 1992-12-29 1995-06-27 International Business Machines Corporation Process for corrosion free multi-layer metal conductors
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
US5429989A (en) * 1994-02-03 1995-07-04 Motorola, Inc. Process for fabricating a metallization structure in a semiconductor device
FR2724185B1 (fr) * 1994-09-02 1998-12-11 Fujitsu Ltd Procede de depot chimique en phase vapeur de couches metalliques dans des zones selectives
JP3362552B2 (ja) * 1995-03-10 2003-01-07 東京エレクトロン株式会社 成膜処理装置
KR0179822B1 (ko) * 1995-04-01 1999-04-15 문정환 반도체 장치의 배선 구조 및 그 제조 방법
US5814557A (en) * 1996-05-20 1998-09-29 Motorola, Inc. Method of forming an interconnect structure
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US5851367A (en) * 1996-10-11 1998-12-22 Sharp Microelectronics Technology, Inc. Differential copper deposition on integrated circuit surfaces and method for same
JP3205793B2 (ja) * 1996-12-19 2001-09-04 株式会社巴製作所 超微粒子及びその製造方法
US5939334A (en) * 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
US5994206A (en) * 1997-10-06 1999-11-30 Advanced Micro Devices, Inc. Method of forming a high conductivity metal interconnect using metal gettering plug and system performing the method
US6211073B1 (en) 1998-02-27 2001-04-03 Micron Technology, Inc. Methods for making copper and other metal interconnections in integrated circuits
US6126761A (en) * 1998-06-10 2000-10-03 International Business Machines Corporation Process of controlling grain growth in metal films
US6358323B1 (en) * 1998-07-21 2002-03-19 Applied Materials, Inc. Method and apparatus for improved control of process and purge material in a substrate processing system
US6284656B1 (en) 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits
US6288442B1 (en) * 1998-09-10 2001-09-11 Micron Technology, Inc. Integrated circuit with oxidation-resistant polymeric layer
US6010749A (en) * 1998-10-28 2000-01-04 Goldman; Mark A. Process for the production of volatile metal
US6218303B1 (en) * 1998-12-11 2001-04-17 Vlsi Technology, Inc. Via formation using oxide reduction of underlying copper
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US20020127845A1 (en) * 1999-03-01 2002-09-12 Paul A. Farrar Conductive structures in integrated circuits
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US7211512B1 (en) * 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6674167B1 (en) * 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
KR100386034B1 (ko) * 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
EP1295926A1 (en) * 2001-09-19 2003-03-26 ExxonMobil Chemical Patents Inc. Components for adhesive compositions and process for manufacture
AU2003224977A1 (en) * 2002-04-19 2003-11-03 Mattson Technology, Inc. System for depositing a film onto a substrate using a low vapor pressure gas precursor
EP1504136A2 (en) * 2002-05-03 2005-02-09 Ecole Polytechnique Fédérale de Lausanne (EPFL) Large area deposition in high vacuum with high thickness uniformity
JP5152105B2 (ja) * 2002-08-23 2013-02-27 東京エレクトロン株式会社 処理システム
JP4352783B2 (ja) 2002-08-23 2009-10-28 東京エレクトロン株式会社 ガス供給系及び処理システム
US7311946B2 (en) * 2003-05-02 2007-12-25 Air Products And Chemicals, Inc. Methods for depositing metal films on diffusion barrier layers by CVD or ALD processes
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
KR100830388B1 (ko) * 2004-03-29 2008-05-20 도쿄엘렉트론가부시키가이샤 막 형성 장치 및 막 형성 방법
JP2006120714A (ja) * 2004-10-19 2006-05-11 Tokyo Electron Ltd 成膜方法
FR2878863B1 (fr) * 2004-12-07 2007-11-23 Addon Sa Dispositif de depot sous vide a reservoir de recharge et procede de depot sous vide correspondant.
US7132128B2 (en) * 2005-03-31 2006-11-07 Tokyo Electron Limited Method and system for depositing material on a substrate using a solid precursor
EP2007915A2 (en) * 2006-04-20 2008-12-31 Shell Erneuerbare Energien GmbH Thermal evaporation apparatus, use and method of depositing a material
KR100754404B1 (ko) * 2006-05-25 2007-08-31 삼성전자주식회사 확산튜브와, 확산공정용 도펀트 소스 및 상기 확산튜브와도펀트 소스를 이용한 확산방법
US20090130466A1 (en) * 2007-11-16 2009-05-21 Air Products And Chemicals, Inc. Deposition Of Metal Films On Diffusion Layers By Atomic Layer Deposition And Organometallic Precursor Complexes Therefor
US20090293810A1 (en) * 2008-05-30 2009-12-03 Stefan Bangert Arrangement for coating a substrate
KR101682348B1 (ko) * 2008-05-30 2016-12-12 어플라이드 머티어리얼스, 인코포레이티드 기판 코팅용 장치
FR2945891B1 (fr) * 2009-05-19 2011-07-15 Commissariat Energie Atomique Structure semiconductrice et procede de realisation d'une structure semiconductrice.
US9748173B1 (en) 2016-07-06 2017-08-29 International Business Machines Corporation Hybrid interconnects and method of forming the same
KR102342124B1 (ko) * 2019-02-14 2021-12-22 주식회사 히타치하이테크 반도체 제조 장치
CN113325531B (zh) * 2021-05-24 2022-09-09 国网内蒙古东部电力有限公司呼伦贝尔供电公司 光纤电缆

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2704728A (en) * 1951-10-08 1955-03-22 Ohio Commw Eng Co Gas plating metal objects with copper acetylacetonate
US2760261A (en) * 1952-04-17 1956-08-28 Ohio Commw Eng Co Method of bonding articles
US2833676A (en) * 1954-08-17 1958-05-06 Erie Resistor Corp Metal coated dielectrics and method for producing same
US3356527A (en) * 1964-04-23 1967-12-05 Ross W Moshier Vapor-plating metals from fluorocarbon keto metal compounds
US3697343A (en) * 1970-12-16 1972-10-10 Ibm Method of selective chemical vapor deposition
US3697342A (en) * 1970-12-16 1972-10-10 Ibm Method of selective chemical vapor deposition
JPS6066896A (ja) * 1983-09-16 1985-04-17 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 基体に金属銅を付着するための方法
GB2156336A (en) * 1984-03-27 1985-10-09 Standard Telphones And Cables Method of coating infrared optical fibres
EP0260516A1 (en) * 1986-09-15 1988-03-23 General Electric Company Photoselective metal deposition process
JPH0627327B2 (ja) * 1987-06-30 1994-04-13 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Ib族金属の付着方法

Also Published As

Publication number Publication date
KR930010052B1 (ko) 1993-10-14
DE3916622C2 (ja) 1991-04-25
KR900019161A (ko) 1990-12-24
DE3916622A1 (de) 1989-11-30
JPH02256238A (ja) 1990-10-17
US5019531A (en) 1991-05-28

Similar Documents

Publication Publication Date Title
JP2811004B2 (ja) 金属薄膜成長方法および装置
US5527739A (en) Process for fabricating a semiconductor device having an improved metal interconnect structure
US5250467A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US6120844A (en) Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
US5312774A (en) Method for manufacturing a semiconductor device comprising titanium
JP2559030B2 (ja) 金属薄膜の製造方法
US6066358A (en) Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US6218223B1 (en) Process for producing electrode for semiconductor element and semiconductor device having the electrode
JP3156886B2 (ja) 半導体装置の製造方法
JP3176840B2 (ja) 半導体装置の製造方法
EP0462717B1 (en) Method for producing a semiconductor device including a bipolar transistor
JPH0637038A (ja) 半導体装置の製造方法
JP2907236B2 (ja) 半導体装置の製造方法
JP2542617B2 (ja) 半導体装置の製造方法
EP0420589B1 (en) Process for forming deposited film and process for preparing semiconductor device
JPH05136087A (ja) 膜成長方法と膜成長装置
JP2545113B2 (ja) 薄膜成長方法
JP3287042B2 (ja) 半導体装置の製造方法
US5324536A (en) Method of forming a multilayered structure
US5837604A (en) Method for forming interconnection of semiconductor device
JP3490317B2 (ja) 化学蒸着法による銅薄膜形成法
JP3685216B2 (ja) 窒化チタン薄膜の作成方法及び薄膜デバイス
JP3523509B2 (ja) 半導体装置の製造方法
JP3176088B2 (ja) 堆積膜形成法
JP2728047B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070807

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080807

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080807

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090807

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090807

Year of fee payment: 11