JP2809675B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2809675B2
JP2809675B2 JP1068896A JP6889689A JP2809675B2 JP 2809675 B2 JP2809675 B2 JP 2809675B2 JP 1068896 A JP1068896 A JP 1068896A JP 6889689 A JP6889689 A JP 6889689A JP 2809675 B2 JP2809675 B2 JP 2809675B2
Authority
JP
Japan
Prior art keywords
resin
lead
semiconductor element
semiconductor device
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1068896A
Other languages
English (en)
Other versions
JPH02246357A (ja
Inventor
雅之 斉藤
浩 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1068896A priority Critical patent/JP2809675B2/ja
Publication of JPH02246357A publication Critical patent/JPH02246357A/ja
Application granted granted Critical
Publication of JP2809675B2 publication Critical patent/JP2809675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は樹脂封止型半導体装置に係り、特に半導体素
子の大型化に対して適した樹脂封止型半導体装置に関す
る。
(従来の技術) 半導体素子の高集積化に伴って素子寸法が大型化する
傾向にあり、これに対して半導体装置の外形寸法は、他
の製品との互換性や実装の高密度化への要求によって自
由に変更し得ないのが実情である。ところで、この種の
半導体素子は、通常信頼性など考慮して、キャップ封止
や樹脂封止(モールド)などによりパッケージングして
実用に供されており、特に樹脂封止の場合は構成が容易
なことなどの点で関心が寄せられている。しかして、こ
の樹脂封止型半導体装置としては、たとえば特開昭57−
64942号公報に開示されている。すなわち第2図に断面
的に示すように、半導体素子1をタブ2上に固定すると
ともにその周囲にリード3を配設し、半導体素子1の端
子4と前記リード3とを金属配線(ボンディングワイ
ヤ)5により電気的に接続した構成として、これを封止
用樹脂6でモールドした構造のものが知られている。こ
の構造において、半導体素子1を大型化すると、前記封
止用樹脂6で封止されるリード3の長さLが小型の半導
体素子1を封止した場合に比べ短かくなる。つまり、樹
脂封止型半導体装置の外形寸法を一定に保持しようとす
ると、封止する半導体素子1の大型化に伴い前記リード
3が封止用樹脂6で封止される部分は必然的に短かくな
る。
(発明が解決しようとする課題) 上記のように第2図に示した構造の場合は、封止する
半導体素子1の大型化に伴い前記リード3が封止用樹脂
6で閉止される部分は必然的に短かくなる。このため、
たとえば半導体装置をICソケットに一定の回数挿抜を繰
り返し行った場合、外力に対するリード3の固定強度が
十分に得られないので、樹脂封止部においてリード3と
封止樹脂6との間に隙間が生じてリード3が破損した
り、またこの隙間を介して外部から水分が侵入し半導体
素子1の端子4が腐食することにより、半導体装置の信
頼性を低下すると言う問題がある。
[発明の構成] (課題を解決するための手段) 本発明は上記事情に対処してなされたもので、樹脂で
封止された半導体素子と、前記半導体素子にボンディン
グワイヤを介して一端が電気的に接続し、他端を封止樹
脂領域から導出させたリードとを有し、 前記半導体素子のボンディングパレットがTi/Ni/Auの
3層構造を成し、かつリードの一端が半導体素子の能動
領域面に設けられた保護膜上に接着固定されて成ること
を特徴とする。
つまり、半導体素子のボンディングパッドがTi/Ni/Au
の3層構造とする一方、リードの一端が半導体素子の能
動領域面上の保護膜上に接着固定する構成とし、前記ボ
ンディングパッドの再配置などを容易にするとともに、
前記リードの封止樹脂にてモールドされる部分(領域)
が長くなるようにしたことを骨子とする。
(作 用) このように半導体素子の能動領域上に設けられた能動
領域保護膜の上にリードの一端が接着固定されているた
め、構造が簡略化するとともにリードの封止樹脂にモー
ルドされる部分も長くなる。また封止樹脂にモールドさ
れるリード部分が長くなったことに伴いリードの機械的
な保持乃至固定強度も向上するため、たとえば半導体装
置をICソケットに一定の回数挿抜を繰り返し行った場合
も破損など生じることもなくなるうえ、水分や塵などが
前記リード封止部を介して侵入する恐れも全面的になく
なる。
(実施例) 以下第1図を参照して本発明の実施例を説明する。第
1図は本発明に係る樹脂封止型半導体装置の構成例を断
面的に示したもので、1は能動領域面にTi/Ni/Au系から
成る端子(ボンディングパッド)4および厚さ7000Åの
PSG膜−厚さ6000ÅのSiN膜−厚さ2μmの感光性ポリイ
ミド樹脂層から成る積層構造の表面保護膜7が配設され
ている半導体素子たとえば集積回路チップ、3は前記集
積回路チップ1の表面保護膜7面上にエポキシ樹脂系接
着剤層8にて一端側が接着固定されたAuめっきしたCu合
金製のリードである。また5は前記集積回路チップ1の
表面保護膜7面上に一端が延設され接着固定されたリー
ド3と集積回路チップ1の端子4とを電気的に接続する
直径25μmのAl線、6はリード3の一部を含め集積回路
チップ1本体部を封止乃至モールドするたとえばエポキ
シ樹脂からなる封止樹脂層である。
しかして上記構成の樹脂封止型半導体装置は、たとえ
ば次のようにして製造し得る。能動領域面にTi/Ni/Au系
から成る端子(ボンディングパッド)4および厚さ7000
ÅのPSG膜−厚さ6000ÅのSiN膜−厚さ2μmの感光性ポ
リイミド樹脂層から成る積層構造の表面保護膜7が配設
されている集積回路チップ1の表面保護膜7の所定面上
およびリード(リードフレーム)3の一端側にそれぞれ
接着剤8を塗布し、集積回路チップ1をフェースダウン
の状態で位置合せし接着させてから150℃で3時間加熱
を施しリード3を表面保護膜7面上に接着固定した。次
いで集積回路チップ1の能動領域面に設けられているTi
/Ni/Au系から成る端子(ボンディングパッド)4と前記
表面保護膜7面上に接着固定したリード3とを、たとえ
ば加熱温度200℃,超音波出力3.9W,加圧力10gの条件設
定で超音波加熱ボールボンディング法により行う。この
ボンディングによるボンディング強度は5g以上であり良
好に接続していた。かくして集積回路チップ1およびリ
ードフレーム3を組み合わせた後、封止用樹脂としてエ
ポキシ樹脂を用いトランスファーモールドを行うことに
より所望の樹脂封止型半導体装置が得られる。
このようにして構成した樹脂封止型半導体装置50個に
ついて評価したところ、いずれも正常動作し、ボンディ
ング時およびトランスファーモールド時に不良の発生が
認められず、またこれらの樹脂封止型半導体装置につい
てICソケットに1000回挿抜試験を行った結果異常は認め
られなかった。さらにこれら50個の樹脂封止型半導体装
置を85℃、95%RH中にて2000時間動作試験を行ったとこ
ろ不良の発生は全く認められず、封止した集積回路チッ
プ1の大きさの割に小型で、信頼性の高い機能を呈する
ことが確認できた。
なお、上記構成において、半導体素子の表面保護膜は
上記例示の材料に限られずPSG,SiN,SiO2,ポリイミド樹
脂,エポキシ樹脂,シリコーン樹脂,アクリル樹脂,ポ
リブタジェン樹脂などの単独もしくは複合系で形成して
もよい。またリード(リードフレーム)3はCu,Ni,SUS
などを基体としてこれにAuめっきもしくはAgめっきを施
したものも同様に使用し得るし、さらにボンディングワ
イヤ5としてはAlワイヤ,Cuワイヤなども同様に使用し
得る。
[発明の効果] 本発明に係る樹脂封止型半導体装置の構成によれば、
封止乃至モールドされた半導体素子のサイズが大きい場
合でも、所定の外形寸法を保持しながら信頼性の高い樹
脂封止型半導体装置として機能し得る。すなわち、リー
ドの一端部乃至インナーリード部が半導体素子の能動領
域を保護する保護膜(パッシベーション膜)上に接着固
定するため、半導体素子をマウントするベッドが不要に
なるとともに、封止樹脂中に埋設されるリードの一端部
乃至インナーリード部の長さを十分長く設定できるの
で、引き抜き強度が向上するうえ外部からの水分などの
侵入も防止され、長期間に亘って所要の機能を維持,発
揮する。
【図面の簡単な説明】
第1図は本発明に係る樹脂封止型半導体装置の構成例を
示す断面図、第2図は従来の樹脂封止型半導体装置の構
成例を示す断面図である。 1……半導体素子 3……リード 4……半導体素子の端子(ボンディングパッド) 5……ボンディングワイヤ 6……封止樹脂 7……表面保護膜 8……接着剤層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 23/50 H01L 21/60

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】樹脂で封止された半導体素子と、前記半導
    体素子にボンディングワイヤを介して一端が電気的に接
    続し、他端を封止樹脂領域から導出させたリードとを有
    し、 前記半導体素子のボンディングパッドがTi/Ni/Auの3層
    構造を成し、かつリードの一端が半導体素子の能動領域
    面に設けられた保護膜上に接着固定されて成ることを特
    徴とする樹脂封止型半導体装置。
JP1068896A 1989-03-20 1989-03-20 樹脂封止型半導体装置 Expired - Fee Related JP2809675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1068896A JP2809675B2 (ja) 1989-03-20 1989-03-20 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1068896A JP2809675B2 (ja) 1989-03-20 1989-03-20 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH02246357A JPH02246357A (ja) 1990-10-02
JP2809675B2 true JP2809675B2 (ja) 1998-10-15

Family

ID=13386879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1068896A Expired - Fee Related JP2809675B2 (ja) 1989-03-20 1989-03-20 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2809675B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
JPS63202031A (ja) * 1987-02-17 1988-08-22 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPH02246357A (ja) 1990-10-02

Similar Documents

Publication Publication Date Title
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JPH09289269A (ja) 半導体装置
US5278101A (en) Semiconductor device and method for manufacturing the same
JP2809675B2 (ja) 樹脂封止型半導体装置
JPH0722454A (ja) 半導体集積回路装置
JPS6077446A (ja) 封止半導体装置
JPH0546098B2 (ja)
JPH0345542B2 (ja)
JP2758677B2 (ja) 半導体装置及びその製造方法
JPH08115941A (ja) 半導体装置
JPH0693469B2 (ja) 樹脂封止型半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JP3555790B2 (ja) 半導体装置
JPH0526760Y2 (ja)
KR890013762A (ko) 반도체 장치 및 그 제조방법
KR950002001A (ko) 반도체 패키지
JP2543525B2 (ja) 樹脂封止型半導体装置
JPS6114672B2 (ja)
JPH05175375A (ja) 樹脂封止型半導体装置
JPH05152495A (ja) 半導体装置
JP2752950B2 (ja) 半導体装置およびその製造方法
JPH1140704A (ja) 半導体装置
JP2968769B2 (ja) 樹脂封止型半導体装置
JPH0443670A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees