JP2808933B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2808933B2 JP2808933B2 JP3190447A JP19044791A JP2808933B2 JP 2808933 B2 JP2808933 B2 JP 2808933B2 JP 3190447 A JP3190447 A JP 3190447A JP 19044791 A JP19044791 A JP 19044791A JP 2808933 B2 JP2808933 B2 JP 2808933B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon substrate
- etching
- thermal oxidation
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にゲート酸化膜形成前のシリコン基板の処理方
法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for processing a silicon substrate before forming a gate oxide film.
【０００２】[0002]
【従来の技術】シリコン酸化膜はゲート絶縁膜としてＭ
ＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）半導体装置に用いられている。従来のゲート酸
化膜の形成方法についてＭＯＳトランジスタの作製を例
に取り図面を参照して説明する。図４（ａ）〜（ｄ）は
従来のゲート酸化膜の形成方法を含むＭＯＳトランジス
タの作製法を示す半導体チップの断面図である。2. Description of the Related Art A silicon oxide film is used as a gate insulating film.
OS (Metal-Oxide-Semiconductor)
(tor) Used in semiconductor devices. A conventional method of forming a gate oxide film will be described with reference to the drawings, taking the manufacture of a MOS transistor as an example. 4A to 4D are cross-sectional views of a semiconductor chip showing a method of manufacturing a MOS transistor including a conventional method of forming a gate oxide film.
【０００３】まず図４（ａ）に示すように、Ｐ型シリコ
ン基板１上に選択酸化（ＬＯＣＯＳ）法によりＰ+ 領域
２およびフィールド酸化膜３を形成する。次に熱酸化法
により素子領域に酸化シリコン膜（犠牲酸化膜）４を形
成する。次に図４（ｂ）に示すように、この酸化膜を弗
酸を含む溶液で除去する。この酸化工程は選択酸化工程
でフィールド酸化膜３の端に生成される窒化シリコン化
合物（ホワイトリボンと呼ばれる）を酸化により除去す
るために行われる。次に素子領域に熱酸化法によりゲー
ト酸化膜５を形成する。First, as shown in FIG. 4A, a P + region 2 and a field oxide film 3 are formed on a P-type silicon substrate 1 by a selective oxidation (LOCOS) method. Next, a silicon oxide film (sacrificial oxide film) 4 is formed in the element region by a thermal oxidation method. Next, as shown in FIG. 4B, the oxide film is removed with a solution containing hydrofluoric acid. This oxidation step is performed to remove by oxidation a silicon nitride compound (called a white ribbon) generated at the end of the field oxide film 3 in the selective oxidation step. Next, a gate oxide film 5 is formed in the element region by a thermal oxidation method.
【０００４】次に図４（ｃ）に示すように、化学気相成
長法によりポリシリコン膜６を成長したのち、このポリ
シリコン膜６に熱拡散法により燐を拡散する。次でフォ
トリソグラフィ法によりこのポリシリコン膜６をパター
ニングしゲート電極とする。次に図４（ｄ）に示すよう
に、ゲート電極をマスクとしてひ素をイオン注入するこ
とにより、ソース領域７及びドレイン領域８を自己整合
的に形成する。以下層間及び配線工程によりＭＯＳトラ
ンジスタが作製される。Next, as shown in FIG. 4C, after growing a polysilicon film 6 by a chemical vapor deposition method, phosphorus is diffused into the polysilicon film 6 by a thermal diffusion method. Next, the polysilicon film 6 is patterned by photolithography to form a gate electrode. Next, as shown in FIG. 4D, the source region 7 and the drain region 8 are formed in a self-aligned manner by arsenic ion implantation using the gate electrode as a mask. Hereinafter, a MOS transistor is manufactured by an interlayer and wiring process.
【０００５】ゲート酸化膜形成の熱酸化時に、例えば鉄
等の金属不純物がシリコン基板表面に残留していると、
これらの不純物は熱酸化時にゲート酸化膜中に取り込ま
れて酸化膜中の欠陥となり、ゲート酸化膜の初期耐圧不
良、あるいは長期信頼性時の不良の原因となる。よって
ゲート酸化膜を形成するための熱酸化の前にはシリコン
基板の表面は清浄に保たれていなければならない。During thermal oxidation for forming a gate oxide film, if metal impurities such as iron remain on the silicon substrate surface,
These impurities are taken into the gate oxide film at the time of thermal oxidation and become defects in the oxide film, which cause initial breakdown voltage failure of the gate oxide film or failure during long-term reliability. Therefore, the surface of the silicon substrate must be kept clean before thermal oxidation for forming a gate oxide film.
【０００６】このゲート酸化膜を形成するための熱酸化
の前の洗浄としては、一般的にＲＣＡ洗浄と呼ばれる洗
浄法あるいはこれを改良した洗浄法が用いられる。ＲＣ
Ａ洗浄とはＲＣＡ社により提唱されたものである（ＲＣ
Ａレビュー ３１巻 １８７−２０５ページ １９７０
年６月）。この洗浄は標準として、アンモニア／過酸化
水素／水＝１／１／５（容積比）からなる洗浄液を８０
℃とし、シリコン基板を１０分間つけて洗浄後に水洗
し、次に塩酸／過酸化水素／水＝１／１／５（容積比）
からなる８０℃の洗浄液に１０分間つけて洗浄後に水洗
を行うという洗浄方法である。As cleaning before thermal oxidation for forming the gate oxide film, a cleaning method generally called RCA cleaning or a modified cleaning method thereof is used. RC
A-cleaning has been proposed by RCA (RC
A Review Vol. 31 pp. 187-205 1970
June). In this washing, a washing solution consisting of ammonia / hydrogen peroxide / water = 1/1/5 (volume ratio) is used as a standard.
° C, the silicon substrate was soaked for 10 minutes, washed and then washed with water, then hydrochloric acid / hydrogen peroxide / water = 1/1/5 (volume ratio)
This is a cleaning method in which the substrate is immersed in a cleaning solution of 80 ° C. for 10 minutes and then washed with water.
【０００７】このＲＣＡ洗浄を基礎として、有機物除去
のための硝酸／過酸化水素混液による洗浄を追加した洗
浄法、洗浄により形成された自然酸化膜を除去するため
の希弗酸溶液による洗浄を追加した洗浄法等の改良がな
されている。On the basis of this RCA cleaning, a cleaning method in which cleaning with a mixed solution of nitric acid and hydrogen peroxide for removing organic substances is added, and a cleaning with a dilute hydrofluoric acid solution for removing a natural oxide film formed by cleaning is added. Improvements have been made to the washing method and the like.
【０００８】[0008]
【発明が解決しようとする課題】前述したゲート酸化膜
形成のための熱酸化前のシリコン基板の洗浄を行うこと
により、シリコン基板表面に残留している不純物はほぼ
除去することが可能である。しかしながらこの熱酸化前
の工程、例えば素子分離を形成するためのフィールド酸
化膜形成工程においては、マスク材となる窒化シリコン
膜等からの汚染や、フォトリソグラフィー工程中での汚
染、または熱処理工程中での拡散炉からの汚染等が存在
する。これらの汚染はシリコン基板表面に残留する事な
く、シリコン基板表面のわずかな表面欠陥に捕獲されて
いる。By cleaning the silicon substrate before thermal oxidation for forming a gate oxide film as described above, it is possible to substantially remove impurities remaining on the surface of the silicon substrate. However, in a step before this thermal oxidation, for example, in a field oxide film forming step for forming element isolation, contamination from a silicon nitride film or the like serving as a mask material, contamination in a photolithography step, or a heat treatment step. Contamination from the diffusion furnace. These contaminations are captured by slight surface defects on the silicon substrate surface without remaining on the silicon substrate surface.
【０００９】これらの汚染は比較的汚染量が少ないの
で、ゲート酸化膜の厚さが２０ｎｍ程度では顕在化して
いなかった。しかしゲート酸化の厚さが薄くなってくる
とこの微小汚染がゲート酸化膜の絶縁耐圧に影響を与え
るようになってきた。前述したＲＣＡ洗浄を構成する薬
液の内、アンモニア／過酸化水素／水による混合液によ
る洗浄でシリコン基板は５ｎｍエッチングされるが、こ
れだけでは汚染を捕獲した表面欠陥は完全には除去され
ない。Since these contaminations have a relatively small amount of contamination, they have not become apparent when the thickness of the gate oxide film is about 20 nm. However, as the thickness of the gate oxide becomes thinner, this minute contamination affects the dielectric strength of the gate oxide film. The silicon substrate is etched with a thickness of 5 nm by cleaning with a mixed solution of ammonia / hydrogen peroxide / water among the chemicals constituting the RCA cleaning, but the surface defects that capture the contamination are not completely removed by this alone.
【００１０】このシリコン基板表面近傍に捕獲された汚
染を除去するために、弗酸（０．２％）／硝酸（６０
％）の混合液によりゲート酸化膜形成前にシリコン基板
をウェットエッチングしようという試みもある（例えば
ＳＥＭＩテクノロジーシンポジウム８９予稿集 ２７５
−２８４ページ）。In order to remove the contaminants captured near the surface of the silicon substrate, hydrofluoric acid (0.2%) / nitric acid (60
% Of the silicon substrate before the gate oxide film is formed (for example, SEMI Technology Symposium 89 Proceedings 275).
-284 pages).
【００１１】発明者も同様の実験を行い、このウェット
エッチング法によりシリコン基板を１０から２０ｎｍエ
ッチングすることにより、確かにゲート酸化膜の絶縁耐
圧不良は減少するが、一方ゲート酸化膜の長期信頼性は
低下するという結果を得た。これは、このエッチング液
はシリコン基板と酸化シリコン膜のエッチング速度の比
が１／１０程度であり、シリコン基板に対するエッチン
グ速度が酸化シリコン膜に対して速いため、ゲート酸化
膜形成前にシリコン基板のエッチングを行うとフィール
ド酸化膜底部のシリコン基板がエッチングされてしま
い、ゲート酸化膜に電界集中が起こるためである。また
２０ｎｍ以上のシリコン基板のエッチングを行うと、ゲ
ート酸化膜絶縁耐圧不良が増加する結果が得られた。こ
れはシリコン基板の過度のエッチングによりフィールド
酸化膜底部のＰ+層が出現し、このＰ+ 層上を酸化する
ことにより絶縁耐圧特性の悪いゲート酸化膜が得られた
ためである。The inventor also conducted a similar experiment, and by etching the silicon substrate by 10 to 20 nm by this wet etching method, the dielectric breakdown voltage failure of the gate oxide film is certainly reduced, but the long-term reliability of the gate oxide film is reduced. Decreased. This is because this etching solution has a ratio of the etching rate of the silicon substrate to the silicon oxide film of about 1/10, and the etching rate of the silicon substrate is higher than that of the silicon oxide film. This is because when etching is performed, the silicon substrate at the bottom of the field oxide film is etched, and electric field concentration occurs in the gate oxide film. In addition, when a silicon substrate having a thickness of 20 nm or more was etched, a result that a gate oxide film withstand voltage defect increased was obtained. This is because a P + layer at the bottom of the field oxide film appears due to excessive etching of the silicon substrate, and a gate oxide film having poor withstand voltage characteristics was obtained by oxidizing the P + layer.
【００１２】そこで発明者はシリコン基板と酸化シリコ
ン膜とのエッチング速度の比の異なる複数のエッチング
液を用いてゲート酸化前にシリコン基板のエッチングを
行い、ゲート酸化膜の絶縁耐圧および長期信頼性と、シ
リコン基板と酸化シリコン膜とのエッチング速度の比お
よびシリコン基板のエッチング量との関係を調べた。そ
の結果、シリコン基板と酸化シリコン膜とのエッチング
の選択比が０．５から２の範囲にあるエッチング液を用
いてシリコン基板を１０から２０ｎｍの範囲でエッチン
グすることにより、フィールド酸化膜とシリコン基板が
ほぼ均一にエッチングされ、従来のようにシリコン基板
が速くエッチングされフィールド酸化膜の端部（バード
ビーク）の下がえぐられた形状になることがなくなる
為、良好なゲート酸化膜の絶縁耐圧および長期信頼性が
得られることが明らかになった。Therefore, the inventor has performed etching of the silicon substrate before the gate oxidation using a plurality of etching solutions having different etching rates of the silicon substrate and the silicon oxide film, thereby improving the dielectric strength and long-term reliability of the gate oxide film. The relationship between the etching rate ratio between the silicon substrate and the silicon oxide film and the etching amount of the silicon substrate was examined. As a result, the field oxide film and the silicon substrate are etched by etching the silicon substrate in a range of 10 to 20 nm using an etchant having an etching selectivity between the silicon substrate and the silicon oxide film in the range of 0.5 to 2. But
Almost uniformly etched, silicon substrate as before
Is etched quickly at the end of the field oxide (bird
Beak) no longer has an undercut shape
Therefore, it has been clarified that a good withstand voltage and long-term reliability of the gate oxide film can be obtained.
【００１３】[0013]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、熱酸化法により形成されたフィールド酸化膜
及びこの酸化膜の底部のほぼ全面にＰ+ 層を有するシリ
コン基板の表面を洗浄し、前記工程迄の汚染物を除去し
たのち熱酸化法によりゲート酸化膜を形成する半導体装
置の製造方法において、前記フィールド酸化膜の形成後
に素子領域に犠牲酸化膜を熱酸化法により形成する工程
と、次に前記犠牲酸化膜をエッチング除去する工程と、
次にシリコン基板と熱酸化法による酸化シリコン膜との
エッチング速度比が０．５から２の範囲にあるエッチン
グ法により前記シリコン基板を１０から２０ｎｍの深さ
にエッチングする工程と、しかる後、前記汚染物を除去
する洗浄を行う工程とを有するものである。According to a method of manufacturing a semiconductor device of the present invention, a surface of a field oxide film formed by a thermal oxidation method and a surface of a silicon substrate having a P + layer on almost the entire bottom of the oxide film are cleaned. and, in the manufacturing method of a semiconductor device for forming a gate oxide film by thermal oxidation after removing contaminants up to the step, after the formation of the field oxide film
Forming a sacrificial oxide film on the element region by thermal oxidation
And then etching away the sacrificial oxide film;
Next, a step of etching the silicon substrate to a depth of 10 to 20 nm by an etching method in which an etching rate ratio between the silicon substrate and the silicon oxide film by the thermal oxidation method is in a range of 0.5 to 2, and then, Remove contaminants
And performing a washing step .
【００１４】[0014]
【実施例】次に本発明の実施例についてＭＯＳトランジ
スタの作製を例に取り図面を参照して説明する。図１
（ａ）〜（ｃ）は本発明のゲート酸化膜の形成方法の一
実施例を含むＭＯＳトランジスタの作製法を示す半導体
チップの断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings, taking the manufacture of a MOS transistor as an example. FIG.
4A to 4C are cross-sectional views of a semiconductor chip showing a method of manufacturing a MOS transistor including an embodiment of a method of forming a gate oxide film according to the present invention.
【００１５】まず図１（ａ）に示すように、Ｐ型シリコ
ン基板１上に選択酸化法によりＰ+ 領域２およびフィー
ルド酸化膜３を形成する。次に熱酸化法により素子領域
に犠牲酸化膜４を形成する。First, as shown in FIG. 1A, a P + region 2 and a field oxide film 3 are formed on a P-type silicon substrate 1 by a selective oxidation method. Next, a sacrificial oxide film 4 is formed in the element region by a thermal oxidation method.
【００１６】次に図１（ｂ）に示すように、この酸化膜
を弗酸を含む溶液で除去する。犠牲酸化膜４をエッチン
グ除去した後に、シリコン基板１をアンモニア／過酸化
水素混合液に浸漬し、シリコン基板１の表面をエッチン
グする。このアンモニア／過酸化水素の混合液の組成及
び温度は、アンモニア／過酸化水素／水＝１／１／５
（容量比）、７０℃である。この温度及び組成比におけ
るシリコン基板１のエッチング速度は１分当り０．４ｎ
ｍであり、またシリコン基板１と熱酸化膜とのエッチン
グの比は０．８であり、熱酸化膜に比べてわずかにシリ
コン基板のエッチグ速度が速いエッチング液である。こ
のアンモニア／過酸化水素混液中で３０分間のエッチン
グを行うことにより、約１２ｎｍのシリコン基板１をエ
ッチングすることができる。このエッチングによりシリ
コン基板１表面の欠陥に捕獲された金属不純物は除去さ
れ、清浄な基板表面を得ることができる。Next, as shown in FIG. 1B, the oxide film is removed with a solution containing hydrofluoric acid. After the sacrificial oxide film 4 is removed by etching, the silicon substrate 1 is immersed in a mixed solution of ammonia / hydrogen peroxide to etch the surface of the silicon substrate 1. The composition and temperature of the ammonia / hydrogen peroxide mixture are as follows: ammonia / hydrogen peroxide / water = 1/1/5
(Volume ratio), 70 ° C. At this temperature and composition ratio, the etching rate of the silicon substrate 1 is 0.4 n / min.
m, and the etching ratio between the silicon substrate 1 and the thermal oxide film is 0.8, which is an etching solution having a slightly higher etching rate of the silicon substrate than the thermal oxide film. By performing etching for 30 minutes in this ammonia / hydrogen peroxide mixture, the silicon substrate 1 having a thickness of about 12 nm can be etched. By this etching, metal impurities captured by defects on the surface of the silicon substrate 1 are removed, and a clean substrate surface can be obtained.
【００１７】ここでＲＣＡ洗浄等を行った後に図１
（ｃ）に示すように、所望の厚さのゲート酸化膜５を熱
酸化法により形成する。以下従来と同様に化学気相成長
法によりポリシリコン膜を成長し、このポリシリコン膜
に熱拡散法により燐を拡散する。次でこのポリシリコン
膜をエッチングしゲート電極を形成したのち、ひ素をイ
オン注入することにより、ソース領域及びドレイン領域
を自己整合的に形成する。更に配線等を形成することに
より、ＭＯＳトランジスタが作製される。After performing RCA cleaning and the like, FIG.
As shown in (c), a gate oxide film 5 having a desired thickness is formed by a thermal oxidation method. Thereafter, a polysilicon film is grown by a chemical vapor deposition method as in the prior art, and phosphorus is diffused into the polysilicon film by a thermal diffusion method. Next, after the polysilicon film is etched to form a gate electrode, arsenic is ion-implanted to form a source region and a drain region in a self-aligned manner. Further, a MOS transistor is manufactured by forming wirings and the like.
【００１８】上記実施例においては、アンモニア／過酸
化水素混合液によりエッチングを行ったがＣＦ4 ／Ｏ2
ガス等をエッチングガスとするドライエッチング法によ
りエッチングを行うこともできる。In the above embodiment, etching was carried out with a mixed solution of ammonia / hydrogen peroxide, but CF 4 / O 2 was used.
Etching can also be performed by a dry etching method using a gas or the like as an etching gas.
【００１９】ドライエッチングはマイクロ波ダウンスト
リーム型のエッチング装置を用い、ＣＦ4 ／Ｏ2 トータ
ル流量に対するＯ2 流量は８０％、マイクロ波パワー３
０Ｗ、エッチング圧力０．５ｔｏｒｒで行う。このエッ
チング条件でのシリコン基板のエッチング速度は１分あ
たり約１０ｎｍであり、熱シリコン酸化膜とシリコン基
板とのエッチング速度の比は１．５程度である。このエ
ッチング条件で１分３０秒エッチングを行い１５ｎｍの
シリコン基板をエッチングする。以下図１（ｃ）での説
明と同様にＲＣＡ洗浄等を行ないＭＯＳトランジスタを
作製する。For the dry etching, a microwave downstream type etching apparatus is used. The O 2 flow rate is 80% of the CF 4 / O 2 total flow rate, and the microwave power is 3
It is performed at 0 W and an etching pressure of 0.5 torr. The etching rate of the silicon substrate under these etching conditions is about 10 nm per minute, and the ratio of the etching rate between the thermal silicon oxide film and the silicon substrate is about 1.5. Etching is performed for 1 minute and 30 seconds under these etching conditions to etch a 15 nm silicon substrate. Hereinafter, RCA cleaning and the like are performed in the same manner as described with reference to FIG.
【００２０】本実施例においてはドライエッチング法に
より枚葉式でシリコン基板をエッチングするので、ウェ
ハー間のエッチングのばらつきを最小に抑えることがで
き、良好なゲート酸化膜を得ることができる。In this embodiment, since the silicon substrate is etched in a single-wafer manner by the dry etching method, the variation in etching between wafers can be minimized, and a good gate oxide film can be obtained.
【００２１】以上の実施例においては、ウェットのエッ
チング方法としてアンモニア／過酸化水素混合液による
エッチングについて、またドライのエッチング方法とし
てＣＦ4 ／Ｏ2 系の混合ガスを用いたドライエッチング
について述べたが、他のエッチング液、例えばシリコン
基板と酸化シリコン膜との選択比を調整した弗酸／硝酸
混合液等、請求項の条件を満たすエッチング方法ならば
同様の効果をもたらすことは明らかである。In the above embodiments, dry etching using a mixed gas of CF 4 / O 2 was described as a wet etching method using an ammonia / hydrogen peroxide mixed solution and a dry etching method. It is apparent that similar effects can be obtained by an etching method that satisfies the conditions set forth in the claims, such as another etching solution, for example, a mixed solution of hydrofluoric acid / nitric acid in which the selectivity between the silicon substrate and the silicon oxide film is adjusted.
【００２２】図２は従来例、すなわちゲート酸化前にシ
リコン基板のエッチングを行わなかった場合と、本実施
例のゲート酸化前のシリコン基板のエッチングを行った
場合の厚さ１６０ｎｍのゲート酸化膜の絶縁耐圧ヒスト
グラムを示す図である。図２から酸化膜の絶縁耐圧の不
良、特に印加電圧１３ボルト以下の不良が低減されてい
ることがわかる。FIG. 2 shows a conventional example, that is, a case where the silicon substrate is not etched before the gate oxidation and a case where the silicon substrate is etched before the gate oxidation according to the present embodiment. It is a figure which shows a dielectric strength histogram. From FIG. 2, it can be seen that the defect of the dielectric strength of the oxide film, particularly the defect of the applied voltage of 13 volts or less is reduced.
【００２３】図３は従来例および本実施例のゲート酸化
前のシリコン基板のエッチングを行った場合の、厚さ１
６０ｎｍのゲート酸化膜の定電流ＴＤＤＢ（Ｔｉｍｅ
Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｉｃ Ｂｒｅａｋ
ｄｏｗｎ）特性、即ち長期信頼性を示すデータである。
図３から長期信頼性においても従来例に比較して欠陥性
不良が低減されており、また真性寿命も従来法と同程度
の寿命を有することがわかる。FIG. 3 shows a thickness 1 when the silicon substrate was etched before the gate oxidation in the conventional example and this embodiment.
The constant current TDDB (Time) of the gate oxide film of 60 nm
Dependent Dielectric Break
down) characteristics, that is, data indicating long-term reliability.
FIG. 3 also shows that the long-term reliability has a reduced number of defective defects compared to the conventional example, and that the intrinsic life is about the same as that of the conventional method.
【００２４】[0024]
【発明の効果】以上述べたように本発明の半導体基板の
製造方法においては、ゲート酸化前の洗浄を行う前に、
シリコン基板と酸化シリコン膜とのエッチングの速度の
比が０．５から２の範囲にあるエッチング法を用いてシ
リコン基板を１０から２０ｎｍの範囲でエッチングする
ことにより、酸化膜絶縁耐圧不良の少ない、かつ長期信
頼性に優れたゲート酸化膜を有する半導体装置を得るこ
とができる。As described above, in the method of manufacturing a semiconductor substrate according to the present invention, the cleaning before the gate oxidation is performed.
By etching the silicon substrate in the range of 10 to 20 nm using an etching method in which the ratio of the etching rates of the silicon substrate and the silicon oxide film is in the range of 0.5 to 2, less oxide film dielectric strength failure is obtained. In addition, a semiconductor device having a gate oxide film excellent in long-term reliability can be obtained.
【図１】本発明のゲート酸化膜の形成方法の一実施例を
含むＭＯＳトランジスタの作製法を示す半導体チップの
断面図。FIG. 1 is a cross-sectional view of a semiconductor chip showing a method of manufacturing a MOS transistor including an embodiment of a method of forming a gate oxide film according to the present invention.
【図２】実施例及び従来例により形成したゲート酸化膜
の絶縁耐圧ヒストグラムを示す図。FIG. 2 is a diagram showing a breakdown voltage histogram of a gate oxide film formed by an example and a conventional example.
【図３】実施例及び従来例により形成したゲート酸化膜
の定電流ＴＤＤＢ特性を示す図。FIG. 3 is a diagram showing a constant current TDDB characteristic of a gate oxide film formed by an example and a conventional example.
【図４】従来例によるゲート酸化膜の形成方法の一例を
含むＭＯＳトランジスタの作製法を示す半導体チップの
断面図。FIG. 4 is a cross-sectional view of a semiconductor chip showing a method of manufacturing a MOS transistor including an example of a conventional method of forming a gate oxide film.
１ シリコン基板 ２ Ｐ+ 領域 ３ フィールド酸化膜 ４ 犠牲酸化膜 ５ ゲート酸化膜 ６ ポリシリコン膜 ７ ソース領域 ８ ドレイン領域Reference Signs List 1 silicon substrate 2 P + region 3 field oxide film 4 sacrificial oxide film 5 gate oxide film 6 polysilicon film 7 source region 8 drain region
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/304 341 H01L 21/306 H01L 29/78Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/304 341 H01L 21/306 H01L 29/78
Claims (1)
化膜及びこの酸化膜の底部のほぼ全面にＰ+ 層を有する
シリコン基板の表面を洗浄し、前記工程迄の汚染物を除
去したのち熱酸化法によりゲート酸化膜を形成する半導
体装置の製造方法において、前記フィールド酸化膜の形
成後に素子領域に犠牲酸化膜を熱酸化法により形成する
工程と、次に前記犠牲酸化膜をエッチング除去する工程
と、次にシリコン基板と熱酸化法による酸化シリコン膜
とのエッチング速度比が０．５から２の範囲にあるエッ
チング法により前記シリコン基板を１０から２０ｎｍの
深さにエッチングする工程と、しかる後、前記汚染物を
除去する洗浄を行う工程とを有することを特徴とする半
導体装置の製造方法。1. A method of cleaning a field oxide film formed by a thermal oxidation method and a surface of a silicon substrate having a P.sup. + Layer over substantially the entire bottom of the oxide film to remove contaminants up to the above step, and then perform thermal oxidation. the method of manufacturing a semiconductor device for forming a gate oxide film by law, the shape of the field oxide film
After the formation, a sacrificial oxide film is formed in the element region by a thermal oxidation method.
And then a step of etching and removing the sacrificial oxide film
When a step of etching the silicon substrate by etching from 10 to a depth of 20nm next etching rate ratio of the silicon oxide film by the silicon substrate and the thermal oxidation is in the range of from 2 to 0.5, thereafter , The contaminants
Performing a cleaning for removing the semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190447A JP2808933B2 (en) | 1991-07-31 | 1991-07-31 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190447A JP2808933B2 (en) | 1991-07-31 | 1991-07-31 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536678A JPH0536678A (en) | 1993-02-12 |
| JP2808933B2 true JP2808933B2 (en) | 1998-10-08 |
Family
ID=16258288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3190447A Expired - Fee Related JP2808933B2 (en) | 1991-07-31 | 1991-07-31 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808933B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342670A (en) * | 1976-09-30 | 1978-04-18 | Nec Corp | Coupling cave-type delay circuit |
| JPS5419667A (en) * | 1977-07-15 | 1979-02-14 | Hitachi Ltd | Production of semiconductor devices |
| JPH02100320A (en) * | 1988-10-06 | 1990-04-12 | Fujitsu Ltd | Manufacture of silicon wafer |
-
1991
- 1991-07-31 JP JP3190447A patent/JP2808933B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0536678A (en) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100908784B1 (en) | Manufacturing Method of Semiconductor Device | |
| US4808259A (en) | Plasma etching process for MOS circuit pregate etching utiliizing a multi-step power reduction recipe | |
| JP2005203508A (en) | Method for manufacturing semiconductor device | |
| JPH0324778B2 (en) | ||
| US5188987A (en) | Method of manufacturing a semiconductor device using a polishing step prior to a selective vapor growth step | |
| JP2000091570A (en) | Manufacture of semiconductor device | |
| US5803980A (en) | De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue | |
| US6429144B1 (en) | Integrated circuit manufacture method with aqueous hydrogen fluoride and nitric acid oxide etch | |
| JPH0521459A (en) | Manufacture of semiconductor device | |
| US20020003258A1 (en) | Method of forming a thin gate dielectric layers | |
| JP2808933B2 (en) | Method for manufacturing semiconductor device | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| US5930650A (en) | Method of etching silicon materials | |
| US6077776A (en) | Polysilicon residue free process by thermal treatment | |
| US6007641A (en) | Integrated-circuit manufacture method with aqueous hydrogen-fluoride and nitric-acid oxide etch | |
| JPH07321102A (en) | Manufacture of semiconductor device | |
| JP3033518B2 (en) | Method for manufacturing semiconductor device | |
| JP2663946B2 (en) | Method for manufacturing semiconductor device | |
| EP0767487A1 (en) | Improvements in or relating to semiconductor device fabrication | |
| JP3917282B2 (en) | Method for forming insulating film on semiconductor substrate surface | |
| JP3348262B2 (en) | Method for manufacturing semiconductor device | |
| JP3071840B2 (en) | Method for manufacturing semiconductor device | |
| JPH09129876A (en) | Manufacture of semiconductor device | |
| KR100588906B1 (en) | The Manufacturing Method for Gate Oxide of MOS transistor | |
| JP2674964B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980630 |
|
| LAPS | Cancellation because of no payment of annual fees |