JP2808814B2 - 欠陥画素の位置検出装置 - Google Patents
欠陥画素の位置検出装置Info
- Publication number
- JP2808814B2 JP2808814B2 JP2098003A JP9800390A JP2808814B2 JP 2808814 B2 JP2808814 B2 JP 2808814B2 JP 2098003 A JP2098003 A JP 2098003A JP 9800390 A JP9800390 A JP 9800390A JP 2808814 B2 JP2808814 B2 JP 2808814B2
- Authority
- JP
- Japan
- Prior art keywords
- imaging
- output signal
- data
- defective pixel
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、電荷結合素子（CCD:Charge Coupled Devic
e）等の固体撮像素子に含まれる光が入射していない状
態で特異なレベルの信号を出力する画素の位置を示す位
置データを生成する欠陥画素の位置検出装置に関する。
e）等の固体撮像素子に含まれる光が入射していない状
態で特異なレベルの信号を出力する画素の位置を示す位
置データを生成する欠陥画素の位置検出装置に関する。
Ｂ 発明の概要 本発明は、撮像素子の各画素のうち、光が入射してい
ない状態で撮像出力信号の読み出しに同期して記憶手段
に記憶し、上記記憶手段から読み出された撮像出力信号
と上記撮像素子からの撮像出力信号とを同期して加算
し、加算された撮像出力信号を上記記憶手段に書き込む
制御を繰り返し行うことで撮像出力信号のS/Nを向上さ
せ、これにより特異なレベルの撮像出力信号を出力する
欠陥画素の位置を示す位置データを容易に生成するよう
にしたものである。
ない状態で撮像出力信号の読み出しに同期して記憶手段
に記憶し、上記記憶手段から読み出された撮像出力信号
と上記撮像素子からの撮像出力信号とを同期して加算
し、加算された撮像出力信号を上記記憶手段に書き込む
制御を繰り返し行うことで撮像出力信号のS/Nを向上さ
せ、これにより特異なレベルの撮像出力信号を出力する
欠陥画素の位置を示す位置データを容易に生成するよう
にしたものである。
Ｃ 従来の技術 一般に、半導体により形成したCCD等の固体撮像素子
では、半導体の局部的な結晶欠陥等により光が入射して
いない状態で特異なレベルの信号を出力する欠陥画素を
生じ、この欠陥画素からの撮像出力に起因する画質劣化
があることが知られている。上記光が入射していない状
態で特異なレベルの信号を出力する欠陥画素では、入射
光量に応じた撮像出力に常に一定のバイアス電圧が加算
されて出力される。
では、半導体の局部的な結晶欠陥等により光が入射して
いない状態で特異なレベルの信号を出力する欠陥画素を
生じ、この欠陥画素からの撮像出力に起因する画質劣化
があることが知られている。上記光が入射していない状
態で特異なレベルの信号を出力する欠陥画素では、入射
光量に応じた撮像出力に常に一定のバイアス電圧が加算
されて出力される。
そこで、従来より、固体撮像素子に含まれる光が入射
していない状態で特異なレベルの信号を出力する欠陥画
素からの出力信号の信号レベルを補正するブレミッシュ
補正回路では、例えば上述の如き固体撮像素子に含まれ
る欠陥画素の位置およびその出力信号に含まれるブレミ
ッシュレベルについてのデータをメモリに記憶してお
き、このメモリから読み出されるデータに基づいて、上
記欠陥画素からの撮像出力に起因する画質劣化を信号処
理により補正するようにしている。上記固体撮像素子に
含まれる欠陥画素の位置及びそのブレミッシュレベル
は、予め製造ラインで検出して、そのデータをプログラ
マブルリードオンリーメモリに書き込むようにしてい
た。
していない状態で特異なレベルの信号を出力する欠陥画
素からの出力信号の信号レベルを補正するブレミッシュ
補正回路では、例えば上述の如き固体撮像素子に含まれ
る欠陥画素の位置およびその出力信号に含まれるブレミ
ッシュレベルについてのデータをメモリに記憶してお
き、このメモリから読み出されるデータに基づいて、上
記欠陥画素からの撮像出力に起因する画質劣化を信号処
理により補正するようにしている。上記固体撮像素子に
含まれる欠陥画素の位置及びそのブレミッシュレベル
は、予め製造ラインで検出して、そのデータをプログラ
マブルリードオンリーメモリに書き込むようにしてい
た。
Ｄ 発明が解決しようとする課題 ところで、従来のブレミッシュ補正回路では、上述の
ように固体撮像素子に含まれる欠陥画素の位置及びその
ブレミッシュレベルを予め検出して、そのデータを書き
込んだプログラマブルリードオンリーメモリを用いて補
正処理を行うようにしていたので、ブレミッシュレベル
が経時的に変化したり、新たな欠陥画素が発生したよう
な場合に、適正なブレミッシュ補正処理を施すことがで
ないという問題点がある。
ように固体撮像素子に含まれる欠陥画素の位置及びその
ブレミッシュレベルを予め検出して、そのデータを書き
込んだプログラマブルリードオンリーメモリを用いて補
正処理を行うようにしていたので、ブレミッシュレベル
が経時的に変化したり、新たな欠陥画素が発生したよう
な場合に、適正なブレミッシュ補正処理を施すことがで
ないという問題点がある。
そこで、本発明は、上述の如き従来のブレミッシュ補
正回路の問題点に鑑み、固体撮像素子に含まれる光が入
射していない状態で特異なレベルの信号を出力する欠陥
画素からの出力信号の信号レベルを補正するブレミッシ
ュ補正回路において、撮像素子のブレミッシュレベルが
経時的に変化したり、新たな欠陥画素が発生したような
場合にも、適正なブレミッシュ補正処理を施すことがで
きるようにすることを目的とする。
正回路の問題点に鑑み、固体撮像素子に含まれる光が入
射していない状態で特異なレベルの信号を出力する欠陥
画素からの出力信号の信号レベルを補正するブレミッシ
ュ補正回路において、撮像素子のブレミッシュレベルが
経時的に変化したり、新たな欠陥画素が発生したような
場合にも、適正なブレミッシュ補正処理を施すことがで
きるようにすることを目的とする。
Ｅ 課題を解決するための手段 本発明に係る欠陥画素の位置検出装置は、遮光した状
態で撮像素子の各画素に得られる撮像出力信号の読み出
しに同期して、上記撮像出力信号を記憶する記憶手段
と、上記記憶手段から読み出された撮像出力信号と上記
撮像素子からの撮像出力信号とを同期して加算する加算
手段と、上記加算手段で加算された撮像出力信号を上記
記憶手段に書き込む制御を繰り返し行う制御手段と、上
記記憶手段に記憶された撮像出力データに基づいて、上
記撮像素子の各画素のうち光が入射していない状態で出
力される特異なレベルの撮像出力信号を出力する欠陥画
素の位置を示す位置データを生成する位置データ生成手
段とを備えたことを特徴とするものである。
態で撮像素子の各画素に得られる撮像出力信号の読み出
しに同期して、上記撮像出力信号を記憶する記憶手段
と、上記記憶手段から読み出された撮像出力信号と上記
撮像素子からの撮像出力信号とを同期して加算する加算
手段と、上記加算手段で加算された撮像出力信号を上記
記憶手段に書き込む制御を繰り返し行う制御手段と、上
記記憶手段に記憶された撮像出力データに基づいて、上
記撮像素子の各画素のうち光が入射していない状態で出
力される特異なレベルの撮像出力信号を出力する欠陥画
素の位置を示す位置データを生成する位置データ生成手
段とを備えたことを特徴とするものである。
Ｆ 作用 本発明に係る欠陥画素の位置検出装置において、記憶
手段は、撮像素子の読み出しに同期して撮像出力信号を
記憶する。加算手段は、上記記憶手段から読み出された
撮像出力信号と上記撮像素子からの撮像出力信号とを同
期して加算する。制御手段は、上記加算手段で加算され
た撮像出力信号を上記記憶手段に書き込む制御を繰り返
し行うことで、上記記憶手段の撮像出力信号のS/Nを向
上させる。位置データ生成手段は、上記記憶手段に記憶
された撮像出力データに基づいて、上記撮像素子の各画
素のうち光が入射していない状態で出力される特異なレ
ベルの撮像出力信号を出力する欠陥画素の位置を示す位
置データを生成する。
手段は、撮像素子の読み出しに同期して撮像出力信号を
記憶する。加算手段は、上記記憶手段から読み出された
撮像出力信号と上記撮像素子からの撮像出力信号とを同
期して加算する。制御手段は、上記加算手段で加算され
た撮像出力信号を上記記憶手段に書き込む制御を繰り返
し行うことで、上記記憶手段の撮像出力信号のS/Nを向
上させる。位置データ生成手段は、上記記憶手段に記憶
された撮像出力データに基づいて、上記撮像素子の各画
素のうち光が入射していない状態で出力される特異なレ
ベルの撮像出力信号を出力する欠陥画素の位置を示す位
置データを生成する。
Ｇ 実施例 以下、本発明に係る欠陥画素の位置検出装置の一実施
例について、図面に従い詳細に説明する。
例について、図面に従い詳細に説明する。
第１図に示す実施例は、撮像レンズ（１）やアイリス
機構（２）等の撮像光学系（３）を介して入射される撮
像光により撮像面に被写体像が結像される固体イメージ
センサ（４）を撮像部に備える固体撮像装置の信号処理
系に本発明を適用したものである。
機構（２）等の撮像光学系（３）を介して入射される撮
像光により撮像面に被写体像が結像される固体イメージ
センサ（４）を撮像部に備える固体撮像装置の信号処理
系に本発明を適用したものである。
この固体撮像装置において、上記撮像光学系（３）の
アイリス機構（２）は、上記固体イメージセンサ（４）
の撮像面に照射する撮像光の光量制御を行うもので、シ
ステムコントローラ（５）から供給されるアイリス制御
信号に応じて動作するアイリス駆動部（６）により開閉
駆動される。
アイリス機構（２）は、上記固体イメージセンサ（４）
の撮像面に照射する撮像光の光量制御を行うもので、シ
ステムコントローラ（５）から供給されるアイリス制御
信号に応じて動作するアイリス駆動部（６）により開閉
駆動される。
また、上記CCDイメージセンサ（４）は、上記システ
ムコントローラ（５）から供給されるCCD制御信号に応
じて動作するCCD駆動部（７）により駆動され、上記シ
ステムコントローラ（５）により指定される動作モード
で撮像動作を行う。
ムコントローラ（５）から供給されるCCD制御信号に応
じて動作するCCD駆動部（７）により駆動され、上記シ
ステムコントローラ（５）により指定される動作モード
で撮像動作を行う。
ここで、上記固体イメージセンサ（４）としては、例
えば第２図に示すように、マトリクス状に配設された各
々画素に対応する多数の受光部（Ｓ）と、これら各受光
部（Ｓ）の一側に縦方向に沿って設けられた垂直転送レ
ジスタ（VR）と、これら各垂直転送レジスタ（VR）の終
端側に設けられた水平転送レジスタ（HR）からなり、受
光量に応じて上記各受光部（Ｓ）により得られる信号電
荷をそれぞれ垂直ライン毎に対応する各垂直転送レジス
タ（VR）に例えば１フィールド期間毎あるいは１フレー
ム期間毎に転送し、上記各垂直転送レジスタ（VR）を通
じて上記信号電荷を水平転送レジスタ（HR）に転送し
て、この水平転送レジスタ（HR）から一水平ライン毎の
信号電荷を撮像出力として取り出すようにしたインター
ライントランスファ型のCCDイメージセンサが用いられ
る。
えば第２図に示すように、マトリクス状に配設された各
々画素に対応する多数の受光部（Ｓ）と、これら各受光
部（Ｓ）の一側に縦方向に沿って設けられた垂直転送レ
ジスタ（VR）と、これら各垂直転送レジスタ（VR）の終
端側に設けられた水平転送レジスタ（HR）からなり、受
光量に応じて上記各受光部（Ｓ）により得られる信号電
荷をそれぞれ垂直ライン毎に対応する各垂直転送レジス
タ（VR）に例えば１フィールド期間毎あるいは１フレー
ム期間毎に転送し、上記各垂直転送レジスタ（VR）を通
じて上記信号電荷を水平転送レジスタ（HR）に転送し
て、この水平転送レジスタ（HR）から一水平ライン毎の
信号電荷を撮像出力として取り出すようにしたインター
ライントランスファ型のCCDイメージセンサが用いられ
る。
そして、この実施例は、上記CCDイメージセンサ
（４）からの撮像出力信号が前置増幅器（８）を介して
供給される信号減算器（９）を備える。
（４）からの撮像出力信号が前置増幅器（８）を介して
供給される信号減算器（９）を備える。
上記信号減算器（９）は、上記システムコントローラ
（５）によりデータの書き込み／読み出しが制御される
第１のメモリ（10）から読み出されるブレミッシュ補正
データをディジタル・アナログ（D/A）変換器（11）に
よりアナログ化したブレミッシュ補正信号が乗算器（1
2）を介して供給されており、このブレミッシュ補正信
号を上記CCDイメージセンサ（４）の撮像出力信号から
減算することにより、ブレミッシュ補正処理を行う。
（５）によりデータの書き込み／読み出しが制御される
第１のメモリ（10）から読み出されるブレミッシュ補正
データをディジタル・アナログ（D/A）変換器（11）に
よりアナログ化したブレミッシュ補正信号が乗算器（1
2）を介して供給されており、このブレミッシュ補正信
号を上記CCDイメージセンサ（４）の撮像出力信号から
減算することにより、ブレミッシュ補正処理を行う。
上記乗算器（12）は、上記CCDイメージセンサ（４）
の温度を検出する温度センサ（13）からの検出出力信号
すなわち上記CCDイメージセンサ（４）の現在温度を示
す検出出力信号が供給されており、この検出出力信号を
上記D/A変換器（11）によりアナログ化されたブレミッ
シュ補正信号に乗算することにより、ブレミッシュ補正
信号に温度補正処理を施す。
の温度を検出する温度センサ（13）からの検出出力信号
すなわち上記CCDイメージセンサ（４）の現在温度を示
す検出出力信号が供給されており、この検出出力信号を
上記D/A変換器（11）によりアナログ化されたブレミッ
シュ補正信号に乗算することにより、ブレミッシュ補正
信号に温度補正処理を施す。
そして、上記信号減算器（９）による減算出力信号
は、アナログ・ディジタル（A/D）変換器（14）により
ディジタル化され、撮像出力データとして図示しない後
段のディジタル信号処理部に供給されるともに、加算器
（15）に供給される。
は、アナログ・ディジタル（A/D）変換器（14）により
ディジタル化され、撮像出力データとして図示しない後
段のディジタル信号処理部に供給されるともに、加算器
（15）に供給される。
上記加算器（15）は、その加算出力データを上記シス
テムコントローラ（５）によりデータの書き込み／読み
出しが制御される第２のメモリ（17）に切り換えスイッ
チ（16）を介して供給する。
テムコントローラ（５）によりデータの書き込み／読み
出しが制御される第２のメモリ（17）に切り換えスイッ
チ（16）を介して供給する。
上記第２のメモリ（17）から読み出されるデータは、
上記加算器（15）に供給されるとともに、ハイパスフィ
ルタ（18）を介して上記切り換えスイッチ（16）に供給
される。さらに、この第２のメモリ（17）は、上記CCD
イメージセンサ（４）の各画素のうち、光が入射してい
ない状態で特異なレベルの信号を出力する画素の位置及
びその特異なレベルを示すブレミッシュ補正データを形
成するための演算装置（19）のワーキングメモリとして
用いられるもので、上記演算装置（19）に接続されてい
る。
上記加算器（15）に供給されるとともに、ハイパスフィ
ルタ（18）を介して上記切り換えスイッチ（16）に供給
される。さらに、この第２のメモリ（17）は、上記CCD
イメージセンサ（４）の各画素のうち、光が入射してい
ない状態で特異なレベルの信号を出力する画素の位置及
びその特異なレベルを示すブレミッシュ補正データを形
成するための演算装置（19）のワーキングメモリとして
用いられるもので、上記演算装置（19）に接続されてい
る。
また、上記演算装置（19）には、上記CCDイメージセ
ンサ（４）により得られる上記CCDイメージセンサ
（４）の現在温度を示す検出出力信号がアナログ・ディ
ジタル（A/D）変換器（20）によりディジタル化されて
供給されている。
ンサ（４）により得られる上記CCDイメージセンサ
（４）の現在温度を示す検出出力信号がアナログ・ディ
ジタル（A/D）変換器（20）によりディジタル化されて
供給されている。
上記システムコントローラ（５）は、ブレミッシュ検
出モードの場合に、上記固体イメージセンサ（４）の撮
像面に照射する撮像光の光量制御を行う上記アイリス機
構（２）を閉成させるアイリス制御信号を上記アイリス
駆動部（６）に供給するとともに、上記CCDイメージセ
ンサ（４）のフレーム読み出しモードを指定するCCD制
御信号を上記CCD駆動部（７）に供給する。また、ブレ
ミッシュ検出モードにおいては、例えば、上記システム
コントローラ（５）により上記第１のメモリ（10）に対
する読み出し制御を行って、該第１のメモリ（10）から
補正レベルがゼロのブレミッシュ補正データを読み出す
ことにより、ブレミッシュ補正処理を止める。
出モードの場合に、上記固体イメージセンサ（４）の撮
像面に照射する撮像光の光量制御を行う上記アイリス機
構（２）を閉成させるアイリス制御信号を上記アイリス
駆動部（６）に供給するとともに、上記CCDイメージセ
ンサ（４）のフレーム読み出しモードを指定するCCD制
御信号を上記CCD駆動部（７）に供給する。また、ブレ
ミッシュ検出モードにおいては、例えば、上記システム
コントローラ（５）により上記第１のメモリ（10）に対
する読み出し制御を行って、該第１のメモリ（10）から
補正レベルがゼロのブレミッシュ補正データを読み出す
ことにより、ブレミッシュ補正処理を止める。
ここで、上記アイリス機構（２）を閉成させた状態で
上記CCDイメージセンサ（４）により得られる欠陥画素
からの撮像出力信号は、その信号レベルすなわちブレミ
ッシュレベルが、上記欠陥画素での電荷蓄積時間に比例
して大きくなる。そこで、この実施例では、上記システ
ムコントローラ（５）により上記CCD駆動部（７）を制
御して電荷蓄積時間を延長し、回路のダイナミックレン
ジを越えない範囲で、電荷蓄積を行う。
上記CCDイメージセンサ（４）により得られる欠陥画素
からの撮像出力信号は、その信号レベルすなわちブレミ
ッシュレベルが、上記欠陥画素での電荷蓄積時間に比例
して大きくなる。そこで、この実施例では、上記システ
ムコントローラ（５）により上記CCD駆動部（７）を制
御して電荷蓄積時間を延長し、回路のダイナミックレン
ジを越えない範囲で、電荷蓄積を行う。
また、ブレミッシュ検出モードにおいて、上記システ
ムコントローラ（５）は、先ず、上記加算器（15）を選
択するように上記切り換えスイッチ（16）を制御する。
そして、上記システムコントローラ（５）は、上記A/D
変換器（14）により得られる撮像出力データを上記CCD
イメージセンサ（４）からの撮像出力信号の読み出しに
同期して上記第２のメモリ（17）に読み込む。さらに、
上記システムコントローラ（５）は、上記第２のメモリ
（17）に書き込まれた撮像出力データを読み出し、上記
A/D変換器（14）により得られる撮像出力データと上記
加算器（15）により同期加算して、該第２のメモリ（1
7）に書き込む操作を繰り返し行うことにより、S/Nを向
上させる。
ムコントローラ（５）は、先ず、上記加算器（15）を選
択するように上記切り換えスイッチ（16）を制御する。
そして、上記システムコントローラ（５）は、上記A/D
変換器（14）により得られる撮像出力データを上記CCD
イメージセンサ（４）からの撮像出力信号の読み出しに
同期して上記第２のメモリ（17）に読み込む。さらに、
上記システムコントローラ（５）は、上記第２のメモリ
（17）に書き込まれた撮像出力データを読み出し、上記
A/D変換器（14）により得られる撮像出力データと上記
加算器（15）により同期加算して、該第２のメモリ（1
7）に書き込む操作を繰り返し行うことにより、S/Nを向
上させる。
次に、上記システムコントローラ（５）は、上記ハイ
パスフィルタ（18）を選択するように上記切り換えスイ
ッチ（16）を制御する。そして、上記第２のメモリ（1
7）から読み出される撮像出力データを読み出して上記
ハイパスフィルタ（18）を介して該第２のメモリ（17）
に書き込む。すなわち、上記第２のメモリ（17）には、
上記ハイパスフィルタ（18）により直流成分及び低域ノ
イズ成分が除去された撮像出力データが書き込まれる。
パスフィルタ（18）を選択するように上記切り換えスイ
ッチ（16）を制御する。そして、上記第２のメモリ（1
7）から読み出される撮像出力データを読み出して上記
ハイパスフィルタ（18）を介して該第２のメモリ（17）
に書き込む。すなわち、上記第２のメモリ（17）には、
上記ハイパスフィルタ（18）により直流成分及び低域ノ
イズ成分が除去された撮像出力データが書き込まれる。
上記システムコントローラ（５）は、このようにして
上記第２のメモリ（17）に書き込んだ上記撮像出力デー
タに基づいて、光が入射していない状態で特異なレベル
の信号を出力する欠陥画素の位置を示す位置データと、
該位置データにより示される欠陥画素から出力される信
号の上記特異なレベルを示すブレミッシュレベルデータ
を生成する演算処理を上記演算装置（19）に行わせる。
上記第２のメモリ（17）に書き込んだ上記撮像出力デー
タに基づいて、光が入射していない状態で特異なレベル
の信号を出力する欠陥画素の位置を示す位置データと、
該位置データにより示される欠陥画素から出力される信
号の上記特異なレベルを示すブレミッシュレベルデータ
を生成する演算処理を上記演算装置（19）に行わせる。
上記演算装置（19）は、上記CCDイメージセンサ
（４）の電荷蓄積時間、上記同期加算の回数及び上記撮
像出力データを上記第２のメモリ（17）に取り込んだ時
の温度によって、上記第２のメモリ（17）に書き込まれ
た上記撮像出力データを正規化する演算処理により、ブ
レミッシュレベルデータをその位置データとともに生成
する。上記演算装置（19）により得られるブレミッシュ
レベルデータは、ブレミッシュ補正データとして、その
位置データとともに上記第１のメモリ（10）に上記シス
テムコントローラ（５）によって書き込まれる。
（４）の電荷蓄積時間、上記同期加算の回数及び上記撮
像出力データを上記第２のメモリ（17）に取り込んだ時
の温度によって、上記第２のメモリ（17）に書き込まれ
た上記撮像出力データを正規化する演算処理により、ブ
レミッシュレベルデータをその位置データとともに生成
する。上記演算装置（19）により得られるブレミッシュ
レベルデータは、ブレミッシュ補正データとして、その
位置データとともに上記第１のメモリ（10）に上記シス
テムコントローラ（５）によって書き込まれる。
そして、この実施例では、このように上記ブレミッシ
ュ検出モードで上記第１のメモリ（10）に書き込まれた
ブレミッシュ補正データを該第１のメモリ（10）から読
み出して上記D/A変換器（11）によりアナログ化するこ
とにより、実際の撮像動作時に、ブレミッシュ補正信号
を形成して、上記信号減算器（９）によりブレミッシュ
補正処理を行う。
ュ検出モードで上記第１のメモリ（10）に書き込まれた
ブレミッシュ補正データを該第１のメモリ（10）から読
み出して上記D/A変換器（11）によりアナログ化するこ
とにより、実際の撮像動作時に、ブレミッシュ補正信号
を形成して、上記信号減算器（９）によりブレミッシュ
補正処理を行う。
なお、この実施例において、上記第２のメモリ（17）
にフレームメモリを用いることにより、ブレミッシュ補
正データを１回の操作で上記第１のメモリ（10）に書き
込むことができるが、ラインメモリを用いる場合にはラ
イン数以上の操作を行うようにすれば良い。また、第３
図に示す実施例のように、レジスタを用いて１点毎にブ
レミッシュ検出を行うようにすることもできる。
にフレームメモリを用いることにより、ブレミッシュ補
正データを１回の操作で上記第１のメモリ（10）に書き
込むことができるが、ラインメモリを用いる場合にはラ
イン数以上の操作を行うようにすれば良い。また、第３
図に示す実施例のように、レジスタを用いて１点毎にブ
レミッシュ検出を行うようにすることもできる。
この第３図に示す実施例は、ブレミッシュ検出部（3
0）の構成が上述の第１図に示した実施例と異なるもの
で、共通する構成要素については、共通符号を第３図中
に付して、その詳細な説明を省略する。
0）の構成が上述の第１図に示した実施例と異なるもの
で、共通する構成要素については、共通符号を第３図中
に付して、その詳細な説明を省略する。
すなわち、この第３図に示す実施例におけるブレミッ
シュ検出部（30）は、CCD駆動部（７）からのクロック
を計数することにより、CCDイメージセンサ（４）の各
画素に対応するアドレスデータを形成するアドレスカウ
ンタ（21）と、上記CCDイメージセンサ（４）による撮
像出力信号をA/D変換器（14）によりディジタル化した
撮像出力データが供給されるハイパスフィルタ（22）
と、このハイパスフィルタ（22）を介して上記撮像出力
データが供給されるコンパレータ（23）及び加算器（2
4）と、上記コンパレータ（24）による出力によって切
り換え制御される第１及び第２のスイッチ（25），（2
6）と、上記ハイパスフィルタ（22）から上記第１のス
イッチ（25）を介して供給される撮像出力データを一時
記憶する第１のレジスタ（27）と、上記アドレスカウン
タ（21）から上記第２のスイッチ（26）を介して供給さ
れるアドレスデータを一時記憶する第２のレジスタ（2
8）と、上記加算器（24）の加算出力データを一時記憶
する第３のレジスタ（29）とから構成されている。
シュ検出部（30）は、CCD駆動部（７）からのクロック
を計数することにより、CCDイメージセンサ（４）の各
画素に対応するアドレスデータを形成するアドレスカウ
ンタ（21）と、上記CCDイメージセンサ（４）による撮
像出力信号をA/D変換器（14）によりディジタル化した
撮像出力データが供給されるハイパスフィルタ（22）
と、このハイパスフィルタ（22）を介して上記撮像出力
データが供給されるコンパレータ（23）及び加算器（2
4）と、上記コンパレータ（24）による出力によって切
り換え制御される第１及び第２のスイッチ（25），（2
6）と、上記ハイパスフィルタ（22）から上記第１のス
イッチ（25）を介して供給される撮像出力データを一時
記憶する第１のレジスタ（27）と、上記アドレスカウン
タ（21）から上記第２のスイッチ（26）を介して供給さ
れるアドレスデータを一時記憶する第２のレジスタ（2
8）と、上記加算器（24）の加算出力データを一時記憶
する第３のレジスタ（29）とから構成されている。
この実施例では、ブレミッシュ検出モードにおいて、
システムコントローラ（５）は、上記アイリス機構
（２）を閉成させた状態で、上記CCDイメージセンサ
（４）をフレーム読み出しモードで作動させる。
システムコントローラ（５）は、上記アイリス機構
（２）を閉成させた状態で、上記CCDイメージセンサ
（４）をフレーム読み出しモードで作動させる。
そして、上記ブレミッシュ検出部（30）のコンパレー
タ（23）は、上記ハイパスフィルタ（22）を介して供給
される現在の撮像出力データと、上記第１のレジスタ
（27）に先に記憶された撮像出力データとを比較する。
そして、このコンパレータ（23）は、上記第１のレジス
タ（27）に先に記憶された撮像出力データよりも現在の
撮像出力データの方が大きい場合に、この現在の撮像出
力データを上記第１のレジスタ（27）に取り込むよう
に、上記第１のスイッチ（25）の切り換え制御を行うと
ともに、上記現在の撮像出力データが得られる上記CCD
イメージセンサ（４）の画素位置を示すアドレスデータ
を上記第２のレジスタ28に取り込むように、上記第２の
スイッチ（26）の切り換え制御を行う。
タ（23）は、上記ハイパスフィルタ（22）を介して供給
される現在の撮像出力データと、上記第１のレジスタ
（27）に先に記憶された撮像出力データとを比較する。
そして、このコンパレータ（23）は、上記第１のレジス
タ（27）に先に記憶された撮像出力データよりも現在の
撮像出力データの方が大きい場合に、この現在の撮像出
力データを上記第１のレジスタ（27）に取り込むよう
に、上記第１のスイッチ（25）の切り換え制御を行うと
ともに、上記現在の撮像出力データが得られる上記CCD
イメージセンサ（４）の画素位置を示すアドレスデータ
を上記第２のレジスタ28に取り込むように、上記第２の
スイッチ（26）の切り換え制御を行う。
すなわち、上記コンパレータ（23）により切り換え制
御される上記第１のスイッチ（25）及びこの第１のスイ
ッチ（25）を介して供給される撮像出力データを記憶す
る上記第１のレジスタ（27）は、上記ハイパスフィルタ
（22）を介して供給される撮像出力データのピークレベ
ル検出を行うピークレベル検出器として働く。また、上
記コンパレータ（23）により切り換え制御される上記第
２のスイッチ（26）及びこの第２のスイッチ（26）を介
して上記アドレスカウンタ（21）から供給されるアドレ
スデータを記憶する第２のレジスタ（28）は、上記第１
のレジスタ（27）に記憶されるピークレベルデータが得
られる画素すなわち欠陥画素の位置を検出する検出器と
して働く。
御される上記第１のスイッチ（25）及びこの第１のスイ
ッチ（25）を介して供給される撮像出力データを記憶す
る上記第１のレジスタ（27）は、上記ハイパスフィルタ
（22）を介して供給される撮像出力データのピークレベ
ル検出を行うピークレベル検出器として働く。また、上
記コンパレータ（23）により切り換え制御される上記第
２のスイッチ（26）及びこの第２のスイッチ（26）を介
して上記アドレスカウンタ（21）から供給されるアドレ
スデータを記憶する第２のレジスタ（28）は、上記第１
のレジスタ（27）に記憶されるピークレベルデータが得
られる画素すなわち欠陥画素の位置を検出する検出器と
して働く。
上記第２のレジスタ（28）には、上記撮像出力データ
がピーク値となる欠陥画素位置を示すアドレスデータが
取り込まれる。この欠陥画素位置を示すアドレスデータ
は、上記システムコントローラ（５）と演算装置（19）
に供給される。
がピーク値となる欠陥画素位置を示すアドレスデータが
取り込まれる。この欠陥画素位置を示すアドレスデータ
は、上記システムコントローラ（５）と演算装置（19）
に供給される。
そして、上記加算器（24）による加算出力データを一
時記憶する上記第３のレジスタ（29）は、データの取り
込みタイミングが上記システムコントローラ（５）によ
り制御されることにより、上記第２のレジスタ（28）に
取り込まれたアドレスデータにより示される欠陥画素か
らの撮像出力データを上記加算器（24）で同期加算して
取り込み、S/Nを向上させた撮像出力データを形成す
る。この第３のレジスタ（29）に得られる撮像出力デー
タは、上記演算装置（19）に供給される。
時記憶する上記第３のレジスタ（29）は、データの取り
込みタイミングが上記システムコントローラ（５）によ
り制御されることにより、上記第２のレジスタ（28）に
取り込まれたアドレスデータにより示される欠陥画素か
らの撮像出力データを上記加算器（24）で同期加算して
取り込み、S/Nを向上させた撮像出力データを形成す
る。この第３のレジスタ（29）に得られる撮像出力デー
タは、上記演算装置（19）に供給される。
この演算装置（19）は、上記第３のレジスタ（29）に
得られる撮像出力データがノイズレベルよりも十分に大
きを判断した場合に、上記CCDイメージセンサ（４）の
電荷蓄積時間、上記同期加算の回数及び上記撮像出力デ
ータを上記第２のメモリ（17）に取り込んだ時の温度に
よって、上記第３のレジスタ（29）に得られた撮像出力
データを正規化して、ブレミッシュレベルデータを生成
する。上記演算装置（19）により得られるブレミッシュ
レベルデータは、ブレミッシュ補正データとして、上記
第２のレジスタ（28）に取り込まれたアドレスデータに
より示される欠陥画素の位置データとともに第１のメモ
リ（10）に書き込まれる。
得られる撮像出力データがノイズレベルよりも十分に大
きを判断した場合に、上記CCDイメージセンサ（４）の
電荷蓄積時間、上記同期加算の回数及び上記撮像出力デ
ータを上記第２のメモリ（17）に取り込んだ時の温度に
よって、上記第３のレジスタ（29）に得られた撮像出力
データを正規化して、ブレミッシュレベルデータを生成
する。上記演算装置（19）により得られるブレミッシュ
レベルデータは、ブレミッシュ補正データとして、上記
第２のレジスタ（28）に取り込まれたアドレスデータに
より示される欠陥画素の位置データとともに第１のメモ
リ（10）に書き込まれる。
そして、上記第１のメモリ（10）に書き込まれたブレ
ミッシュ補正データを該第１のメモリ（10）から読み出
して上記D/A変換器（11）によりアナログ化することに
よりブレミッシュ補正信号を形成してブレミッシュ補正
処理を行いながら、上記第３のレジスタ（29）に得られ
る撮像出力データがノイズレベル以下になるまで、上記
ブレミッシュ検出モードの動作を繰り返し行う。
ミッシュ補正データを該第１のメモリ（10）から読み出
して上記D/A変換器（11）によりアナログ化することに
よりブレミッシュ補正信号を形成してブレミッシュ補正
処理を行いながら、上記第３のレジスタ（29）に得られ
る撮像出力データがノイズレベル以下になるまで、上記
ブレミッシュ検出モードの動作を繰り返し行う。
そして、このように上記ブレミッシュ検出モードで上
記第１のメモリ（10）に書き込まれたブレミッシュ補正
データを該第１のメモリ（10）から読み出して上記D/A
変換器（11）によりアナログ化することにより、実際の
撮像動作時に、ブレミッシュ補正信号を形成して、上記
信号減算器（９）によりブレミッシュ補正処理を行う、 Ｈ 発明の効果 上述のように、本発明に係る欠陥画素の位置検出装置
では、撮像素子からの撮像出力信号を記憶手段に記憶
し、上記記憶手段から読み出された撮像出力信号と上記
撮像素子からの撮像出力信号とを同期して加算し、加算
された撮像出力信号を上記記憶手段に書き込む制御を繰
り返し行って撮像出力信号のS/Nを向上させて、上記記
憶手段に記憶された撮像出力信号に基づいて欠陥画素の
位置を示す位置データを生成することにより、欠陥画素
から微弱な特異なレベルが出力されても、欠陥画素の位
置を精度よく検出することができる。
記第１のメモリ（10）に書き込まれたブレミッシュ補正
データを該第１のメモリ（10）から読み出して上記D/A
変換器（11）によりアナログ化することにより、実際の
撮像動作時に、ブレミッシュ補正信号を形成して、上記
信号減算器（９）によりブレミッシュ補正処理を行う、 Ｈ 発明の効果 上述のように、本発明に係る欠陥画素の位置検出装置
では、撮像素子からの撮像出力信号を記憶手段に記憶
し、上記記憶手段から読み出された撮像出力信号と上記
撮像素子からの撮像出力信号とを同期して加算し、加算
された撮像出力信号を上記記憶手段に書き込む制御を繰
り返し行って撮像出力信号のS/Nを向上させて、上記記
憶手段に記憶された撮像出力信号に基づいて欠陥画素の
位置を示す位置データを生成することにより、欠陥画素
から微弱な特異なレベルが出力されても、欠陥画素の位
置を精度よく検出することができる。
第１図は本発明に係る欠陥画素の位置検出装置の一実施
例の構成を示すブロック図、第２図は上記実施例におけ
る撮像素子として用いたCCDイメージセンサの構造を模
式的に示す図、第３図は本発明に係る欠陥画素の位置検
出装置の他の実施例の構成を示すブロック図である。 （２）……アイリス機構 （４）……固体イメージセンサ （５）……システムコントローラ （６）……アイリス駆動部、（７）……CCD駆動部 （９）……信号減算器、（10）……第１のメモリ （11）……D/A変換器、（15）……加算器 （17）……第２のメモリ、（19）……演算装置 （21）……アドレスカウンタ （22）……ハイパスフィルタ （23）……コンパレータ、（24）……加算器 （25），（26）……スイッチ （27），（28），（29）……レジスタ （30）……ブレミッシュ検出部
例の構成を示すブロック図、第２図は上記実施例におけ
る撮像素子として用いたCCDイメージセンサの構造を模
式的に示す図、第３図は本発明に係る欠陥画素の位置検
出装置の他の実施例の構成を示すブロック図である。 （２）……アイリス機構 （４）……固体イメージセンサ （５）……システムコントローラ （６）……アイリス駆動部、（７）……CCD駆動部 （９）……信号減算器、（10）……第１のメモリ （11）……D/A変換器、（15）……加算器 （17）……第２のメモリ、（19）……演算装置 （21）……アドレスカウンタ （22）……ハイパスフィルタ （23）……コンパレータ、（24）……加算器 （25），（26）……スイッチ （27），（28），（29）……レジスタ （30）……ブレミッシュ検出部
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/30 - 5/335
Claims (1)
- 【請求項１】遮光した状態で撮像素子の各画素に得られ
る撮像出力信号の読み出しに同期して、上記撮像出力信
号を記憶する記憶手段と、 上記記憶手段から読み出された撮像出力信号と上記撮像
素子からの撮像出力信号とを同期して加算する加算方法
と、 上記加算手段で加算された撮像出力信号を上記記憶手段
に書き込む制御を繰り返し行う制御手段と、 上記記憶手段に記憶された撮像出力データに基づいて、
上記撮像素子の各画素のうち光が入射していない状態で
出力される特異なレベルの撮像出力信号を出力する欠陥
画素の位置を示す位置データを生成する位置データ生成
手段と を備えたことを特徴とする欠陥画素の位置検出装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2098003A JP2808814B2 (ja) | 1990-04-13 | 1990-04-13 | 欠陥画素の位置検出装置 |
| KR1019910001369A KR100188897B1 (ko) | 1990-01-31 | 1991-01-28 | 고체촬상장치의 화상결합보정회로 |
| US07/647,715 US5144446A (en) | 1990-01-31 | 1991-01-29 | Image defect correcting circuit for a solid state imager |
| DE69118731T DE69118731T2 (de) | 1990-01-31 | 1991-01-31 | Schaltung zur Bildfehlerkorrektur für eine Festkörperbildaufnahmevorrichtung |
| SG9608090A SG81197A1 (en) | 1990-01-31 | 1991-01-31 | An image defect correcting circuit for a solid state imager |
| EP91400241A EP0440563B1 (en) | 1990-01-31 | 1991-01-31 | An image defect correcting circuit for a solid state imager |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2098003A JP2808814B2 (ja) | 1990-04-13 | 1990-04-13 | 欠陥画素の位置検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03296375A JPH03296375A (ja) | 1991-12-27 |
| JP2808814B2 true JP2808814B2 (ja) | 1998-10-08 |
Family
ID=14207515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2098003A Expired - Lifetime JP2808814B2 (ja) | 1990-01-31 | 1990-04-13 | 欠陥画素の位置検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808814B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046871A (ja) * | 2001-08-01 | 2003-02-14 | Olympus Optical Co Ltd | 撮像装置 |
| US7120315B2 (en) | 2002-03-18 | 2006-10-10 | Creo Il., Ltd | Method and apparatus for capturing images using blemished sensors |
| JP2005328421A (ja) | 2004-05-17 | 2005-11-24 | Sony Corp | 撮像装置および撮像方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61222381A (ja) * | 1985-03-27 | 1986-10-02 | Nec Corp | ビデオ信号処理装置 |
| JPS61228782A (ja) * | 1985-04-03 | 1986-10-11 | Nec Corp | 撮像装置 |
-
1990
- 1990-04-13 JP JP2098003A patent/JP2808814B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03296375A (ja) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307393B1 (en) | Device for detecting defects in solid-state image sensor | |
| JP3897520B2 (ja) | 撮像装置および撮像装置の制御方法 | |
| JP3748267B2 (ja) | 撮像装置 | |
| US7245318B2 (en) | Imaging apparatus that corrects an imbalance in output levels of image data | |
| JP4664118B2 (ja) | 固体撮像装置 | |
| JP2002077738A (ja) | クランプ装置 | |
| JP2808814B2 (ja) | 欠陥画素の位置検出装置 | |
| JPH1175105A (ja) | 静止画カメラ | |
| JPS63308484A (ja) | 固体撮像装置 | |
| JP3238968B2 (ja) | 固体撮像装置 | |
| JP3796421B2 (ja) | 撮像装置及び撮像方法 | |
| JPH04115785A (ja) | 輝点検出装置 | |
| JP3089508B2 (ja) | 固体撮像装置 | |
| JP2643820B2 (ja) | 固定パターンノイズ補償方法及びそれを用いた赤外線撮像装置 | |
| JPH06315112A (ja) | 固体撮像素子の欠陥検出装置及びこれを用いた欠陥補正装置 | |
| JP2773404B2 (ja) | 動き検出回路及び手ぶれ補正装置 | |
| JPH09181977A (ja) | 固体撮像装置 | |
| JPH1175106A (ja) | 静止画カメラ | |
| JPH066685A (ja) | 固体撮像素子の欠陥補正装置 | |
| JP2003153092A (ja) | 撮像装置 | |
| JP3187068B2 (ja) | スメア除去回路 | |
| JP2008295007A (ja) | 撮像装置及び制御方法 | |
| JPH01154684A (ja) | 高感度カメラ装置 | |
| JPH0548977A (ja) | テレビジヨンカメラ装置 | |
| JP3166918B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |