JP2807203B2 - 電気的にプログラム可能なメモリ及びメモリへのデータ書き込み方法 - Google Patents

電気的にプログラム可能なメモリ及びメモリへのデータ書き込み方法

Info

Publication number
JP2807203B2
JP2807203B2 JP35454995A JP35454995A JP2807203B2 JP 2807203 B2 JP2807203 B2 JP 2807203B2 JP 35454995 A JP35454995 A JP 35454995A JP 35454995 A JP35454995 A JP 35454995A JP 2807203 B2 JP2807203 B2 JP 2807203B2
Authority
JP
Japan
Prior art keywords
memory
row
word
read
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35454995A
Other languages
English (en)
Other versions
JPH08235887A (ja
Inventor
アウラ マグザンス
ブリガティ アレッサンドロ
ドゥマンジュ ニコラ
グェジ マルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Original Assignee
ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA filed Critical ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Publication of JPH08235887A publication Critical patent/JPH08235887A/ja
Application granted granted Critical
Publication of JP2807203B2 publication Critical patent/JP2807203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電気的にプログラ
ムおよび消去が可能な不揮発性メモリに関する。本発明
は、特に、ＥＥＰＲＯＭタイプのメモリに関するもので
ある。しかしながら、本発明は、類似の問題が提示され
ている各種の技術において実現されるメモリにも適用す
ることができる。
【０００２】
【従来の技術】データを保存する、つまりデータを記憶
するために、ＥＥＰＲＯＭメモリはトランジスタのフロ
ーティングゲート上に電荷を蓄積する。フローティング
ゲートトランジスタは、また、関連する制御ゲートを有
する。フローティングゲートトランジスタは制御ゲート
に読み出し電圧が印加されることによって導通状態とす
ることができる。フローティングゲート上に蓄積されて
いる電荷の量に応じて、トランジスタの導通閾値が変化
する。この閾値電圧の違いによってトランジスタが消去
されているかプログラムされているかを決定することが
できる。
【０００３】結果的に、データの読み出しは制御ゲート
に所定の基準電位を印加することによって行われる。こ
の基準電位は、プログラムされたトランジスタの導通閾
値電圧と消去されたトランジスタの導通閾値電圧の中間
となるように慎重に選択される。従って、トランジスタ
がプログラムされている場合には、そのフローティング
ゲートに基準電位が印加されることによってトランジス
タが導通状態にされ、トランジスタが消去されている場
合には、トランジスタは導通状態にはされない。
【０００４】しかしながら、フローティングゲートに蓄
積される電荷の量を制御することは難しい。加えて、電
荷がフローティングゲートに蓄積されていられる時間を
制御することも困難である。さらに、プログラムおよび
消去を行うための導通閾値電圧は時間の関数として変化
する。これらの導通閾値電圧は、特に、メモリによって
実行される書き込み、つまりプログラミング、または消
去のサイクル数の関数として変化する。
【０００５】メモリセルに含まれる情報、つまり電荷に
は老化が生じるので、このような情報は、メモリセルが
消去されているかあるいはプログラムされているかを読
み出し回路（基準電位を用いる）では十分な確実性を持
って決定することができなくなるようなものになるとい
う事態が起こり得る。この情報老化の原因として考えら
れる要因については、以下本明細書でさらに議論され
る。
【０００６】
【発明が解決しようとする課題】本発明の図示された実
施例は、メモリセルに記憶された情報が過度に劣化する
危険を防ぐための解決方法を提案するものである。この
解決方法には、メモリにワードを書き込むステップ期間
に独特な動作のシーケンスが含まれる。
【０００７】このシーケンスは、メモリのある行に含ま
れているワードを書き込む時にこの行の他のワードに含
まれる情報をシステマティックに確認すること、及び、
情報劣化が現れた場合にはこの行のワードをシステマテ
ィックに再書き込みすることから成る。１ワードのうち
少なくとも１つのメモリセルが異常に高いエラーの危険
を伴う情報を供給する場合、情報の劣化があると見なさ
れる。全ワードをその行に再書き込みすることも可能で
あるが、欠陥を有する１ワードまたは複数ワードのみを
再書き込みするのが好ましい。さらに、メモリがバイト
で構成されている場合、保存された構造での（in a ret
ained architecture）１ワードが数バイトを構成してい
るときは、ワード全体よりも１つのバイトに対して作用
させるのが好ましい。
【０００８】
【課題を解決するための手段】本発明の実施例によれ
ば、電気的にプログラム可能なメモリにデータを書き込
むための方法は、ワードをｎ個のメモリセルのグループ
（ｎは１以上である）に書き込むために、異なる読み出
し基準値を用いてその行のメモリセルの状態を読み出す
ステップ、同セルに対して種々の基準値を用いて行われ
た読み出し結果の適合性（compatibility ）を確認する
ステップ、及び、読み出されたワードのうち少なくとも
１つのセルに適合性がないことが判明した場合には、こ
の行のこのセルに再書き込みするステップを含む。ま
た、必要なワードは、選択されたセルのグループに書き
込まれる。
【０００９】基準値は３つであるのが好ましい。しか
し、特に、１つのタイプの劣化が別のタイプの劣化より
も大きいことが見出された場合には、読み出しを２回の
みとすることも可能である。これは、特に、中央値を用
いて読み出された場合、及び、読み出された状態によっ
て、一方向のみに劣化が発生された可能性があると分か
った場合である。
【００１０】換言するならば、書き込みサイクル（より
一般的にいうと、消去サイクル、より特定すれば１ワー
ドでのセルプログラミングが後続する消去サイクルを含
むセルの変更である）では、行の他のセルの状態を確認
するステップが先行する。情報劣化に関連する問題がな
い場合（つまり、３つの読み出しの結果の適合性によっ
てその行のセルの状態に過度の劣化が存在しないことが
示された場合）には、１ワードの書き込みステップが実
行される。これに対してもし情報劣化という問題がある
場合には、異なる基準電位での３重の読み出しサイクル
によりこのような問題、その性質および劣化箇所（つま
り、消去またはプログラムされているセルの情報が失わ
れる危険性）の検出を許可することになる。従って、欠
陥を有するセルが再書き込みされる。よって、欠陥セル
に関連する１つのバイト内の全てのセルが再書き込みさ
れる。さらに、セルの再書き込みと同時にワードの書き
込みを行うのが好ましい。
【００１１】全ての書き込みサイクルの前にシステマテ
ィックな確認を行うこのような解決方法によって、情報
喪失、特に、同一行に属する他のセルの書き込みサイク
ルにるセル劣化に起因する情報喪失の危険を検出し評価
することが可能になる。
【００１２】フローティングゲートを備えたトランジス
タを有するメモリの場合、読み出し基準値はこれらフロ
ーティングゲートトランジスタの制御ゲートに印加され
る電位とすることができる。つまり、フローティングゲ
ートトランジスタの読み出しは、これらの印加電位と消
去またはプログラムされているフローティングゲートト
ランジスタの導通閾値電圧との間の一種の比較であると
見なすことができる。しかしながら、これらの基準値は
他の電圧または電流であってもよく、メモリを実現する
のに用いられる特定の技術および／または回路に応じて
選択されることを理解すべきである。特に、セルのフロ
ーティングゲートトランジスタのドレイン端子とソース
端子とに異なる基準電圧値を印加することができる。
【００１３】読み出しサイクルについては、中央基準
値、中央基準値よりも小さい低補助基準値、及び、中央
基準値よりも高い高補助基準値が使用される。中央基準
電位は、セルの消去およびプログラムが行われる導通閾
値のほぼ中間の値に相当するのが好ましい。 補助基準値
は、以下、より詳細に説明するように、情報劣化の所定
量を検出するような値に選択される。
【００１４】上記方法に加えて、本発明の１実施例で
は、さらに、ある行（その行の一部または全部）のセル
の読み出しを順次３回行うための手段を備えた電気的に
プログラム可能なメモリを対象としている。この行にワ
ードを書き込むたびに、３つの異なる基準電位を用いて
３回の読み出しサイクルが実行される。
【００１５】このメモリは、少なくとも１ビットより成
るワードの行に構成され、より精確には次のものから成
っている： − 異なる３つの基準値を用いてメモリのワードを読み
出すことが可能な読み出し回路、 − メモリの行で読み出されたワードを記憶するための
レジスタ、 − メモリ行内で指定された位置を占めるワードに対す
る書き込みコマンドを受けたときに次の動作を実行する
ことが可能な書き込みシーケンサ：３つの異なる読み出
し基準値を用いてメモリ行のセルの状態を読み出す動
作、レジスタに記憶されているメモリの行の欠陥を有す
るセルを、必要に応じて、システマティックに再書き込
みを行う動作、及び、必要なワードをこの行内のワード
位置に書き込む動作、並びに、 − ３つの基準値を用いて同一セルの読み出し結果を比
較するための手段であ って、３つの結果の不適合性が検
出された場合にシステマティックなセルの再書き込みコ
マンドを出力するために、シーケンサに接続された手
段。
【００１６】一旦不適合性が検出されると、行の全ワー
ドを３つの基準値を用いて読み出す必要はないことを理
解すべきである。その後のワードは１つの基準電位（つ
まり標準読み出し電位）を用いて読み出してもよい。 本
発明の他の特徴および利点は、以下、図面を参照して行
う詳細な説明により明らかになる。
【００１７】
【発明の実施の形態】メモリセルにおける情報の喪失の
原因の１つをさらに詳細に説明する。 情報喪失の危険
は、マトリクス状に配列されたメモリのメモリセルの書
込及び消去に用いられる電位の選択原理に由来する。特
に、この考えは、セルが行列状に配列されて、少なくと
も、同一行に属するフローティングゲート付きトランジ
スタの制御ゲートは全て互いに接続され、これらのフロ
ーティングゲート付きトランジスタのソースは全て全て
互いに接続されているという事実に関係している。しか
しながら、プログラムまたは消去すべきトランジスタに
印加される電位は、同一行または同一列に属する他のト
ランジスタをプログラムまたは消去させないような値に
選択されなければならない。
【００１８】ＥＥＰＲＯＭメモリ内のセルのネットワー
クの古典的な構成を図１に示す。各セルはフローティン
グゲートを有するトランジスタＴＧＦと制御トランジス
タＴＣとを備えている。フローティングゲートトランジ
スタは、全ネットワーク全体に共通であるソースライン
ＬＳにソースが接続され、関係する制御トランジスタの
ソースにドレインが接続され、同一行に属する全てのト
ランジスタに共通であるラインＧＣに制御ゲートが接続
される。制御トランジスタＴＣのドレインはビットライ
ンＬＢに接続されており、このビットラインＬＢは同一
列に属する全ての制御トランジスタに共通である。そし
て最後に、制御トランジスタの制御ゲートは選択ライン
ＬＣに接続されており、この選択ラインＬＣは同一行に
属する全ての制御トランジスタに共通である。本発明の
実施例では、同一バイトに属するセルのソースラインは
共通のバイトソースラインＬＳＯに接続されている。図
１には２つのバイトが示されている。バイトソースライ
ンＬＳＯはデコーダ（図示せず）によって互いに独立に
制御することができるようになっている。
【００１９】所定の行と列とが交わる位置にあるセルを
消去するには、消去すべきセルが置かれているラインＧ
Ｃに約15Ｖの消去電圧が印加される。これと同時に、消
去すべきセルに対応するソースラインＬＳに０Ｖが印加
され、その他のセルのソースラインには約５Ｖが印加さ
れる。実際には、１つのバイトに属するセルが全て同時
に消去または保存されるように、１つのバイトの共通の
ソースラインＬＳＯは全て同一電圧に供される。セルの
消去は、選択されたフローティングゲートトランジスタ
のソース端子とゲート端子との間の大きな電位差（15
Ｖ）によって生じる。消去すべきフローティングゲート
トランジスタと同一の行に属するが、異なる列または異
なるバイトに対応するフローティングゲートトランジス
タは、それらのソース端子とゲート端子との間の電圧差
は15Ｖよりも小さく（約10Ｖ）、セルを消去するには不
十分である。
【００２０】同様に、所定の行と列とが交わる位置にあ
るセルのプログラミングは、ラインＧＣに（つまりフロ
ーティングゲートを有するトランジスタのゲートに）約
−８Ｖの電圧を印加し、＋５Ｖまたは０Ｖを適切なビッ
トラインＬＢに印加して制御トランジスタＴＣを作動す
ることにより、＋５Ｖまたは０Ｖをフローティングゲー
トＴＧＦのドレインに印加することによって、達成され
る。選択されたトランジスタがプログラムされるべきで
あるか否かによって＋５Ｖまたは０Ｖの値が印加され
る。結果として得られるゲートとドレインとの間の電位
差は、選択されたセルについては13Ｖ（書き込みを行う
のに十分）となり、また、選択されなかったその他のセ
ルについては８Ｖ（書き込みを行うには不十分）とな
る。数個のビットより成るワードの（あらかじめ消去さ
れた）セル群への書き込みは、該ワードの各ビットの値
に従って、グループ内のそれぞれのセルのビットライン
に０Ｖまたは５Ｖを印加することによって行われる。従
来技術のデコーダでは、すでに、１ワードの全ビットラ
インに適切な電圧を印加することにより、１グループに
属するそれぞれのセルに同時書き込みを行うことができ
るようになっている。
【００２１】しかしながら、消去またはプログラムされ
てはならないトランジスタには、別のトランジスタが消
去またはプログラムされている間、適切な保護電圧が印
加されるものの、これらの保護電圧は、これを受けるト
ランジスタのプログラミング状態に影響を与えるもので
あることに注意すへきである。
【００２２】換言すれば、あるトランジスタの消去また
はプログラミングによって、同じ行に属するその他のト
ランジスタのフローティングゲートの荷電状態がわずか
に変更される。
【００２３】これは、消去またはプログラムされている
トランジスタの導通閾値電圧が、他のセル、つまり、原
則的には同じ行に属する別のセルをプログラムまたは消
去している間に、少しずつ変化する理由の１つであるこ
とに注意すへきである。
【００２４】図２のグラフはＥＥＰＲＯＭメモリのフロ
ーティングゲートトランジスタの導通閾値電圧の典型的
な変化を表している。閾値電圧ＶＴeff （消去されてい
るトランジスタ）および閾値電圧ＶＴprg （プログラム
されているトランジスタ）の変化が、メモリにおいて実
行された書き込みサイクル数の関数として表されてい
る。基準電圧Ｖref は、標準の読み出し動作を実行する
ためにフローティングゲートトランジスタの制御ゲート
に印加されるものである。これらの閾値電圧には、書き
込みサイクル数の関数として互いに接近する傾向がある
ことが理解される。従って、これらの閾値電圧が基準電
圧に近接しすぎて、セルに保持されている情報の劣化が
起こってしまう結果を招くことがない状態を確保するの
が次第に難しくなる。
【００２５】そのため、本発明の１実施例によれば、異
なる基準電位に関して３回の読み出しサイクルを行なっ
てシステマティックな情報確認を行い、３回の読み出し
サイクルの結果がセルのフローティングゲートに保持さ
れた電荷が劣化していることを示した場合には、情報の
再書き込みを行うようになっている。この確認は、所定
の行について、このメモリ行にワードを書き込むときに
行われる。これは、ある行にあるワードを書き込むサイ
クルが、他のワードに含まれる情報を劣化させる傾向を
有するためである。結果的に、行に書き込みが行われる
たびにその行が確認されるという利点がある。めったに
書き込みが行われない行、特に、書き込み中でないセル
には、該システマティックな確認を行う必要がほとんど
あるいは全くない。
【００２６】確認は行全体に対して行ってもよい。ま
た、再書き込みも、必要があれば、行全体に対して行わ
れる。 ３回の読み出しサイクルは、次の電位に関して行われ
る： − 好ましくは、フローティングゲートトランジスタの
プログラミング閾値電圧ＶＴprg とフローティングゲー
トトランジスタの消去閾値電圧ＶＴeff との中間の値で
ある中央基準電位Ｖref 、 − Ｖref よりも大きくＶＴeff よりも小さい高補助基
準電位ＶＲＨ、および、 − Ｖref よりも小さくＶＴprg よりも大きい低補助基
準電位ＶＲＢ。
【００２７】図２から分かるように、メモリ内の他のセ
ルに対して行われた多数の書き込みサイクルによって劣
化しなかったプログラム化セルの読み出しでは、印加さ
れる読み出し電位がＶref であっても、ＶＲＨであって
も、あるいはＶＲＢであっても、読み出し時に同じ結果
が得られる。
【００２８】トランジスタは、これらの読み出し電圧が
すべて閾値電圧ＶＴprg よりも大きいとき、常に導通状
態にある。同様に、消去されているセルについては、３
回の読み出しサイクルによってトランジスタが導通状態
になることはなく、各場合に消去状態であることが示さ
れる。
【００２９】しかしながら、メモリ内の同じ行に属する
その他のセルに何度も書き込みサイクルが行われた後で
は、問題となるセルは、消去されている場合には閾値電
圧が低くなり、また、プログラムされている場合には閾
値電圧が高くなるという現象が見られるようになる。
【００３０】第１のケースとして、３回の読み出しサイ
クルの結果が互いに一致する、つまり、３回の読み出し
が同一であり、閾値電圧がＶＲＨよりも高いことが示さ
れる場合を検討すると、この場合には、セルは消去され
ておらず、その情報はまだ劣化していないという結論が
導かれる。
【００３１】第２のケースとして、３回の読み出しサイ
クルの結果が互いに一致しない、つまり、３回の読み出
しが同じでなく、閾値電圧がＶref とＶＲＨとの間にあ
ることが示される場合を検討すると、この場合には、セ
ルは消去されているが、その情報は劣化し始めていると
いう結論が導かれる。
【００３２】第３のケースとして、３回の読み出しサイ
クルの結果が互いに一致し、閾値電圧がＶＲＢよりも低
いことが示される場合を検討してみる。この場合は、セ
ルはプログラムされており、その情報は劣化していない
という結論が導かれる。
【００３３】第４のケースとして、３回の読み出しサイ
クルの結果は互いに一致せず、閾値電圧がＶＲＢとＶre
f との間にあることが示される場合を検討してみる。こ
の場合は、セルは情報の劣化を伴ってプログラムされて
いるという結論が導かれる。
【００３４】１実施例において、メモリ行のｎ個のセル
より成るグループにｎビットのワードを（ここで、ｎは
１以上または１に等しい）書き込む動作は、次のステッ
プから成る： − メモリ行の全ワードを、少なくとも最初から、３つ
の基準電位Ｖref 、ＶＲＨ、ＶＲＢを用いて、順次シス
テマティックに読み出しを行うステップであって、電位
Ｖref に関する読み出しでは記憶されている情報が示さ
れ、他の基準電位ＶＲＨおよびＶＲＢに関する読み出し
では、最初の読み出しとの比較によって情報の劣化（前
記第２および第４のケース）または非劣化（前記第１と
第３のケース）が示されるようになっているステップ、 − 欠陥を有するワードを全てレジスタに記憶するステ
ップ、 − １ワードのうち少なくとも１つのセルが劣化した情
報を有する場合には、レジスタの内容を用いてこのワー
ドの全てのセルにシステマティックな再書き込みを行う
ステップ、及び、 − 所望のｎビットワードの書き込みを行うステップ。
【００３５】所望のワードの書き込みは、再書き込みす
べき１ワードまたは複数ワードの再書き込みと同時に行
われるのが好ましい。ＥＥＰＲＯＭ型メモリ内へのデー
タの書き込みはトンネル効果によって、つまり、高電圧
印加によって行われるので、電流消費がないため、必要
数のラインにこの高電圧を供することには、困難または
不利益がほとんどあるいは全くない。
【００３６】本発明の１実施例によるメモリを図３に示
す。このメモリは、例えば、行デコーダＤＬと列デコー
ダＤＣを備え、行と列より成るセルのネットワークまた
はアレイＭＭを有する。行デコーダＤＬおよび列デコー
ダＤＣは、それぞれ、選択された行について行アドレス
ＡＬおよびワードアドレスＡＣを受ける。この列デコー
ダはビットラインと接続ＬＳＯを制御する。
【００３７】読み出し回路ＣＬによって、３つの異なる
基準電位Ｖref 、ＶＲＨ、ＶＲＢを用いてワードを読み
出すことできる。図１のメモリ構成においては、基準電
位はラインＧＣに印加される。
【００３８】読み出し回路の出力の比較器ＣＭＰは、連
続する３回の読み出しサイクルの結果を記憶することが
でき、この３回の読み出しサイクルの結果の両立性また
は非両立性に関する情報を提供する。
【００３９】レジスタＲＥＧは読み出し回路の出力に接
続されて、中央基準電位Ｖref によって読み出された行
のワードを、全てではないにしても、少なくとも欠陥を
有するものを記憶するようになっている。
【００４０】このレジスタは、必要と判断された場合に
はこれらのワードをメモリに返還してシステマティック
な再書き込みを行うようになっていてもよい。そして最
後に、自動書き込み器またはシーケンサＳＥＱが、書き
込みコマンドＷＲが与えられた時に必要な一連の動作を
実行し、先の読み出しサイクル、確認および条件次第で
は再書き込みが、書き込むべきワードのアドレスに相当
する行で自動的に行われるようになっている。
【００４１】図３には、また、読み出し回路の出力とメ
モリの入出力Ｉ／Ｏとの間に配置されたバッファ回路Ｂ
Ｆが示されており、本発明によるシステマティックな確
認の操作の進行中にメモリに書き込むべきワードを記憶
するようになっている。
【００４２】図３では、図示のメモリ内に書き込み回路
が示されていないことに注意すべきである。書き込み回
路は、当業者には周知のものであり、部分的に読み出し
回路ＣＬに組み込まれてもよいものと見ることができ
る。この読み出し回路ＣＬは、入出力Ｉ／Ｏからまたは
レジスタＲＥＧから送られて来るワードを書き込む時に
は、トランスペアレントであると見なければならない。
【００４３】全行のシステマティックな読み出しを伴う
書き込み動作のシーケンスにおいて、Ｖref を用いた通
常の読み出しとＶＲＨとＶＲＢを用いた他の２つの読み
出しとの比較が、各ワードの読み出し時に即時に行われ
てよいこと、そして、これがメモリー行のワード全てに
対して行われることが予想される。少なくとも１つの読
み出しから劣化の存在が検出され、この情報がシーケン
サに送られる。同じセルについて行われた２回の読み出
しが両立しない時には、このセルに対して、あるいはむ
しろそのバイトに対して３回目の読み出しを行わないこ
とによって時間を節約することができる。あるワード内
の１つのセルが劣化した情報を有する場合には、３回の
読み出しサイクルを同一ワード行の他のワード又はバイ
トについて行ない、手順の最後に、欠陥を有するワード
の再書き込みを行うようにすることが好ましい。ワード
を書き込む必要がある場合には、それらの書き込みが３
回の読み出し手順によって正当化されれば、このワード
の元の内容の読み出しは、その内容がいずれにしても変
更されるので、回避することができる。これにより、読
み出しに必要な時間を節約することができる。
【００４４】さらに別の状況を提供することも可能であ
る。例えば、劣化した情報が検出されるやいなや、この
劣化した情報を記憶させ、その行の全ワードをレジスタ
に記憶させるために、その行のそれ以降のワードの読み
出しをＶref のみを用いて行う。つまり、劣化した情報
が発見されたときは、シーケンサに対して行全体にシス
テマティックな書き込みを行うコマンドが与えられよう
としている場合には、その行内で他の劣化した情報を検
出する必要はない。１実施例では、再書き込みコマンド
の実行には全ワードを読み出してレジスタＲＥＧに記憶
することが必要である。
【００４５】値ＶＲＨ，ＶＲＢの選択に関しては、セル
の消去またはプログラムに関係する代表的な閾値電圧曲
線を参照することができる。値ＶＲＨは、劣化が即座に
検出されるようにＶＴeff に十分近い値とすることがで
きる。ＶＲＢとＶＴprg についても同様のことが言え
る。しかしながら、ＶＲＨの値は、完全に消去されるセ
ルの閾値電圧ＶＴeff よりも大きくなるという危険がな
いかまたは最小になる）ように、ＶＴeff から十分に離
れていてもよい（セル特性の許容誤差をみておく。
【００４６】ＶＲＢおよびＶＴprg についても同じこと
が言える。例として、８個ずつで構成された５１２個の
セルより成る行は、６４バイトを有する。これらの６４
のバイトを順次３回読み出す操作は、約３２マイクロ秒
の間持続する（各バイトの読み出しに１５０ナノ秒を費
やす）。この時間は、約２ミリ秒を要するセルの書き込
みサイクル（先行する消去と本来の書き込みという定型
ステップを含む）の時間を短縮する。本発明の方法の時
間の点から見たコストは、書き込みサイクルと同時に行
った場合には無視することのできる程度のものである。
【００４７】以上、本発明の実施例を少なくとも１つ説
明してきたが、当業者には各種の変形、変更および改良
が容易に可能であろう。そのような変形、変更および改
良は本発明の範囲に含まれるものとする。従って、上記
の説明は単に例示のためのものであって、なんら限定的
なものではない。本発明は以下の請求項およびその同等
物によってのみ限定される。
【図面の簡単な説明】
【図１】 ＥＥＰＲＯＭメモリのセルの配列を示す。
【図２】 消去されたセルおよびプログラムされたセル
の導通閾値電圧の代表的変化を行の他のセルのプログラ
ムサイクル数の関数として表したグラフを示す。
【図３】 本発明の１実施例によるメモリの一般構造を
表す。
【符号の説明】 ＬＢ ビットライン ＴＣ 選択ラインＬＣに制御ゲートが接続される制御ト
ランジスタ ＧＣ 基準電位が印加される行に共通のライン ＴＧＦ フローティングゲートトランジスタ ＬＳ ソースライン ＬＳＯ バイトに共通のバイトソースライン Ｖref ，ＶＲＨ，ＶＲＢ ３つの異なる読出基準電位 ＤＬ 行アドレスＡＬを受ける行デコーダ ＤＣ 列アドレスＡＣを受ける列デコーダ ＭＭ マトリクス状メモリセルネットワーク又はアレイ ＣＬ 読出回路 ＳＥＱ 書込コマンドＷＲを受ける自動書込シーケンサ ＲＥＧ レジスタ ＢＦ 入出力Ｉ／Ｏからの書込むべきワードを記憶する
バッファ回路。
フロントページの続き (72)発明者 アレッサンドロ ブリガティ フランス国 13100 エク サン プロ ヴァンス リュ デ メヌディエール 10 (72)発明者 ニコラ ドゥマンジュ フランス国 57160 レッシィ リュ ドゥ シャテル サン ジェルマン 23 (72)発明者 マルク グェジ フランス国 30130 ポン サン テス プリ リュ ペー．タイヤン 14 (56)参考文献 特開 昭62−175998（ＪＰ，Ａ) 特開 平３−222196（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G11C 16/06

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 電気的にプログラム可能なメモリにデー
    タを書き込むための方法であって、上記メモリの行内で
    選択されたメモリセル群にワードを書き込むために、次
    の操作シーケンスを実行することを特徴とする方法： ３つの異なる読出基準値（Ｖref ，ＶＲＨ，ＶＲＢ）を
    用いることによって上記行内の少なくとも１つのメモリ
    セルの状態を読み出す操作、 同一セル上に上記異なる読出基準値をもって実行された
    読出結果の適合性を確認し、読み出されたワードの少な
    くとも１つのセルに適合性の欠如が見出された場合に行
    内の該セルが再書込される操作、及び、 要求されるワードを上記選択されたセル群に書き込む操
    作。
  2. 【請求項２】 メモリセルの状態を読み出す操作は、こ
    のセルにより供給された読出電圧又は電流を基準電圧又
    は電流と比較し、この基準電圧又は電流は、中央値（Ｖ
    ref ）、この中央値よりも大きい第１補助値（ＶＲ
    Ｈ）、又は、該中央値よりも小さい第２補助値（ＶＲ
    Ｂ）の何れかであることを含むことを特徴とする請求項
    １に記載の方法。
  3. 【請求項３】 前記メモリ行内のワードが前記中央基準
    値を用いることによって読み出され、このワードの値は
    行内の全ワードを記憶することができるレジスタに格納
    され、更なる読出が同一セル上に上記２つの補助値のそ
    れぞれをもって実行され、これら３つの読出結果の適合
    性が試験され、そして、読出結果の適合性に関係する情
    報が書込シーケンサに供給され、行内のワードの再書込
    は該ワードが読み出されて不適合性が存在する場合にの
    み実行されることを特徴とする請求項２に記載の方法。
  4. 【請求項４】 前記書込シーケンサが不適合性結果を受
    けるや否や、行内の次のワードが前記中央基準値をもっ
    て読み出され前記レジスタに記憶されて、該ワードが行
    内に再書込されるようにすることを特徴とする請求項３
    に記載の方法。
  5. 【請求項５】 ２つの読出の終了時に不適合性が検出さ
    れた場合に、３つ目の読出が実行されないことを特徴と
    する請求項３に記載の方法。
  6. 【請求項６】 書き込まれるべきワードについての前記
    ３つの読出が実行されないことを特徴とする請求項１〜
    ５に記載の方法。
  7. 【請求項７】 行（ＧＣ）内のメモリセルの３つの連続
    する読出を実行するための手段であって、これら３つの
    読出は、この行へのワードの各書込の前に、３つの異な
    る読出基準値（Ｖref ，ＶＲＨ，ＶＲＢ）を用いること
    によって実行されるものである手段（ＳＥＱ）、及び、
    これら３つの読出が少なくとも１つのセルについて不適
    合性の結果を示した場合に上記行のワードを再書込する
    ための手段を具備することを特徴とする電気的にプログ
    ラム可能なメモリ。
  8. 【請求項８】 複数ワードでなる行に構成されたセルの
    ネットワークを備えた電気的にプログラム可能なメモリ
    であって、 上記メモリのワードを３つの異なる読出基準値（Ｖref
    ，ＶＲＨ，ＶＲＢ）をもって読み出すことができる読
    出回路（ＣＬ）； メモリ行から読み出されたワードを記憶するためのレジ
    スタ； メモリ行内に所定位置を有するワードについて書込コマ
    ンドを受信したとき次の操作を実行することができる書
    込シーケンサ：３つの異なる読出基準値を用いることに
    よってメモリ行のセルの状態を読み出す操作、上記レジ
    スタに記憶されたメモリ行の欠陥セルを、必要に応じ
    て、システマティックに再書込する操作、及び、この行
    内のワード位置に要求されるワードを書き込む操作；並
    びに、 同一セルの読出結果を３つの基準値と比較する手段であ
    って、少なくとも１つのワードについて不適合性が検出
    された場合にそのセルのシステマティックな再書込コマ
    ンドを供給するために、上記シーケンサに接続された手
    段を具備することを特徴とする電気的にプログラム可能
    なメモリ。
JP35454995A 1994-12-20 1995-12-20 電気的にプログラム可能なメモリ及びメモリへのデータ書き込み方法 Expired - Fee Related JP2807203B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9415348 1994-12-20
FR9415348A FR2728380A1 (fr) 1994-12-20 1994-12-20 Procede d'ecriture de donnees dans une memoire et memoire electriquement programmable correspondante

Publications (2)

Publication Number Publication Date
JPH08235887A JPH08235887A (ja) 1996-09-13
JP2807203B2 true JP2807203B2 (ja) 1998-10-08

Family

ID=9470008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35454995A Expired - Fee Related JP2807203B2 (ja) 1994-12-20 1995-12-20 電気的にプログラム可能なメモリ及びメモリへのデータ書き込み方法

Country Status (5)

Country Link
US (1) US5652720A (ja)
EP (1) EP0718849B1 (ja)
JP (1) JP2807203B2 (ja)
DE (1) DE69502169T2 (ja)
FR (1) FR2728380A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475490B2 (en) 2013-10-30 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operation

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
FR2758645B1 (fr) * 1997-01-22 2001-12-14 Sgs Thomson Microelectronics Dispositif et procede de programmation d'une memoire
JPH10255487A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 半導体メモリ装置
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
EP0967617A1 (en) * 1998-06-22 1999-12-29 Texas Instruments Incorporated A floating gate transistor, multi-level cell memory device and method for programming the cells and stabilizing the programmed charge
JP2001076496A (ja) * 1999-09-02 2001-03-23 Fujitsu Ltd 不揮発性メモリのデータ化け防止回路およびその方法
US6426893B1 (en) 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
JP2002074999A (ja) * 2000-08-23 2002-03-15 Sharp Corp 不揮発性半導体記憶装置
DE60129294D1 (de) * 2001-02-19 2007-08-23 St Microelectronics Srl Verfahren zur Auffrischung der gespeicherten Daten in einem elektrisch lösch- und programmierbaren nichtflüchtigen Speicher
EP1271552A3 (en) * 2001-06-21 2005-08-17 STMicroelectronics S.r.l. A method of refreshing an electrically erasable and programmable non-volatile memory
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7334182B2 (en) * 2004-11-24 2008-02-19 Northrop Grumman Corporation Serial data preservation method
US7366826B2 (en) * 2004-12-16 2008-04-29 Sandisk Corporation Non-volatile memory and method with multi-stream update tracking
US7315916B2 (en) * 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
US7386655B2 (en) * 2004-12-16 2008-06-10 Sandisk Corporation Non-volatile memory and method with improved indexing for scratch pad and update blocks
US7412560B2 (en) * 2004-12-16 2008-08-12 Sandisk Corporation Non-volatile memory and method with multi-stream updating
US7395404B2 (en) 2004-12-16 2008-07-01 Sandisk Corporation Cluster auto-alignment for storing addressable data packets in a non-volatile memory array
US7447944B2 (en) * 2005-04-29 2008-11-04 Freescale Semiconductor, Inc. Predictive methods and apparatus for non-volatile memory
WO2006120310A1 (fr) * 2005-05-09 2006-11-16 Stmicroelectronics Sa Dispositif de protection d'une memoire contre les attaques par injection d'erreur
US7716538B2 (en) * 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
JP5078338B2 (ja) * 2006-12-12 2012-11-21 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7477547B2 (en) * 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
US7573773B2 (en) * 2007-03-28 2009-08-11 Sandisk Corporation Flash memory with data refresh triggered by controlled scrub data reads
KR20080100750A (ko) * 2007-05-14 2008-11-19 삼성전자주식회사 데이터 읽기 장치 및 그 방법
US8060798B2 (en) * 2007-07-19 2011-11-15 Micron Technology, Inc. Refresh of non-volatile memory cells based on fatigue conditions
JP5475942B2 (ja) * 2007-07-30 2014-04-16 株式会社メガチップス 不揮発性半導体記憶装置
WO2009042298A1 (en) * 2007-09-26 2009-04-02 Rambus Inc. Flash memory refresh
KR101513714B1 (ko) * 2008-07-09 2015-04-21 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US7719876B2 (en) 2008-07-31 2010-05-18 Unity Semiconductor Corporation Preservation circuit and methods to maintain values representing data in one or more layers of memory
JP5271225B2 (ja) * 2009-09-28 2013-08-21 株式会社日立製作所 半導体装置、及び、記憶セルの記憶状態の補正方法
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
TWI708253B (zh) * 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218764A (en) * 1978-10-03 1980-08-19 Matsushita Electric Industrial Co., Ltd. Non-volatile memory refresh control circuit
US4763305A (en) * 1985-11-27 1988-08-09 Motorola, Inc. Intelligent write in an EEPROM with data and erase check
JPS62175998A (ja) * 1986-01-29 1987-08-01 Hitachi Ltd Ｒｏｍのリフレツシユ方式
JPH07105146B2 (ja) * 1988-07-29 1995-11-13 三菱電機株式会社 不揮発性記憶装置
WO1990016069A1 (en) * 1989-06-12 1990-12-27 Kabushiki Kaisha Toshiba Semiconductor memory device
JPH03222196A (ja) * 1990-01-26 1991-10-01 Hitachi Ltd 不揮発性半導体記憶装置
US5200922A (en) * 1990-10-24 1993-04-06 Rao Kameswara K Redundancy circuit for high speed EPROM and flash memory devices
US5239505A (en) * 1990-12-28 1993-08-24 Intel Corporation Floating gate non-volatile memory with blocks and memory refresh
JPH05109292A (ja) * 1991-10-14 1993-04-30 Toshiba Corp 不揮発性半導体記憶装置
US5347489A (en) * 1992-04-21 1994-09-13 Intel Corporation Method and circuitry for preconditioning shorted rows in a nonvolatile semiconductor memory incorporating row redundancy
JPH065823A (ja) * 1992-06-19 1994-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその使用方法
US5365486A (en) * 1992-12-16 1994-11-15 Texas Instruments Incorporated Method and circuitry for refreshing a flash electrically erasable, programmable read only memory
US5335198A (en) * 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475490B2 (en) 2013-10-30 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operation
US11043249B2 (en) 2013-10-30 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operation
US11935620B2 (en) 2013-10-30 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operation

Also Published As

Publication number Publication date
JPH08235887A (ja) 1996-09-13
FR2728380B1 (ja) 1997-02-07
US5652720A (en) 1997-07-29
DE69502169D1 (de) 1998-05-28
DE69502169T2 (de) 1998-08-13
EP0718849B1 (fr) 1998-04-22
EP0718849A1 (fr) 1996-06-26
FR2728380A1 (fr) 1996-06-21

Similar Documents

Publication Publication Date Title
JP2807203B2 (ja) 電気的にプログラム可能なメモリ及びメモリへのデータ書き込み方法
US5867428A (en) Nonvolatile memory system semiconductor memory and writing method
US6009016A (en) Nonvolatile memory system semiconductor memory and writing method
US7716413B2 (en) Method of making a multi-bit-cell flash memory
US7290109B2 (en) Memory system and memory card
US8037381B2 (en) Error detection, documentation, and correction in a flash memory device
US5930169A (en) Nonvolatile semiconductor memory device capable of improving of chip's lifetime and method of operating the same
US7688634B2 (en) Method of operating an integrated circuit having at least one memory cell
KR101285576B1 (ko) 비휘발성 메모리를 프로그래밍／소거하기 위한 방법 및 장치
KR100498195B1 (ko) 불휘발성 반도체 기억 장치 및 그 소거 시퀀스 실행 방법
US7397703B2 (en) Non-volatile memory with controlled program/erase
CN100593218C (zh) 用于操作闪存装置的方法
US6128224A (en) Method and apparatus for writing an erasable non-volatile memory
EP1233421B1 (en) Method for refreshing stored data in an electrically erasable and programmable non-volatile memory
US6075727A (en) Method and apparatus for writing an erasable non-volatile memory
EP0428396A2 (en) Bit error correcting circuit for a nonvolatile memory
JP3857642B2 (ja) 不揮発性半導体記憶装置及びその消去シーケンス
US6195290B1 (en) Method of avoiding disturbance during the step of programming and erasing an electrically programmable, semiconductor non-volatile storage device
JP2000123584A (ja) 不揮発性半導体メモリおよびそれを内蔵した半導体集積回路
KR970017698A (ko) 반도체 기억장치 및 그 용장 메모리셀부의 치환방법
US6141254A (en) Method for programming an EPROM-flash type memory
JP2006004478A (ja) 不揮発性半導体記憶装置
JP3796063B2 (ja) 不揮発性メモリの書き込み回路
KR950006212B1 (ko) 불휘발성 반도체기억장치 및 그의 데이타 소거방법
JPS62266796A (ja) 半導体不揮発性記憶装置の書き替え方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980616

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees