JP2803719B2 - 半導体量子ドット素子とその製造方法 - Google Patents
半導体量子ドット素子とその製造方法Info
- Publication number
- JP2803719B2 JP2803719B2 JP7777296A JP7777296A JP2803719B2 JP 2803719 B2 JP2803719 B2 JP 2803719B2 JP 7777296 A JP7777296 A JP 7777296A JP 7777296 A JP7777296 A JP 7777296A JP 2803719 B2 JP2803719 B2 JP 2803719B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- quantum dot
- intermediate layer
- layer
- quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザや電
界効果トランジスタなどの半導体デバイスに使用される
半導体量子ドット素子とその製造方法に関するものであ
る。
界効果トランジスタなどの半導体デバイスに使用される
半導体量子ドット素子とその製造方法に関するものであ
る。
【０００２】
【従来の技術】電荷キャリヤーを３次元的に閉じこめる
量子ドット構造のデバイスは、一般的な量子井戸構造の
デバイスよりも優れた特性を持つと期待されている。こ
の量子ドット構造を製造する方法として、半導体障壁層
上にこれとは格子定数の異なる半導体からなる量子ドッ
トを自己形成的に形成させる方法が知られている（Ａｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、第６３
巻、３２０３ページ（１９９３））。
量子ドット構造のデバイスは、一般的な量子井戸構造の
デバイスよりも優れた特性を持つと期待されている。こ
の量子ドット構造を製造する方法として、半導体障壁層
上にこれとは格子定数の異なる半導体からなる量子ドッ
トを自己形成的に形成させる方法が知られている（Ａｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、第６３
巻、３２０３ページ（１９９３））。
【０００３】この方法は、格子定数の異なる半導体の成
長が、応力の作用により、自然にドット構造となること
を利用しており、Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔａｎｏ
ｗ（ＳＫ）モード成長と呼ばれている。この方法で形成
される量子ドットは、１回の成長だけで形成され、成長
前の基板加工や、成長後のドット加工などの工程を必要
としない。したがって、工程が簡易であるばかりでな
く、加工損傷などの欠陥が無い良質な結晶を持つドット
が製造できる。
長が、応力の作用により、自然にドット構造となること
を利用しており、Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔａｎｏ
ｗ（ＳＫ）モード成長と呼ばれている。この方法で形成
される量子ドットは、１回の成長だけで形成され、成長
前の基板加工や、成長後のドット加工などの工程を必要
としない。したがって、工程が簡易であるばかりでな
く、加工損傷などの欠陥が無い良質な結晶を持つドット
が製造できる。
【０００４】
【発明が解決しようとする課題】しかしながら、ＳＫモ
ード成長で量子ドットを形成させる際には、量子ドット
の下に、ぬれ層と呼ばれる中間層が同時に形成される。
これは、基板上に格子不整合の半導体が成長していく
と、まず、基板からの応力を維持できる厚さのぬれ層が
成長して、その後、応力緩和のためにドット状の結晶成
長が生じるためである。
ード成長で量子ドットを形成させる際には、量子ドット
の下に、ぬれ層と呼ばれる中間層が同時に形成される。
これは、基板上に格子不整合の半導体が成長していく
と、まず、基板からの応力を維持できる厚さのぬれ層が
成長して、その後、応力緩和のためにドット状の結晶成
長が生じるためである。
【０００５】このぬれ層と呼ばれる中間層は、量子ドッ
トと同じ半導体であるが、数原子層のごく薄い厚さの量
子井戸となり、量子ドットの持つ量子準位とは異なる量
子準位を作る。したがって、電荷キャリヤーを流すと、
この中間層からなる量子井戸においてキャリヤー結合が
おきる。この、中間層は量子ドットの下側全面に存在す
るために、ここでのキャリヤーの消費が大きくなると、
量子ドットヘ有効的にキャリヤーが注入できなくなる。
トと同じ半導体であるが、数原子層のごく薄い厚さの量
子井戸となり、量子ドットの持つ量子準位とは異なる量
子準位を作る。したがって、電荷キャリヤーを流すと、
この中間層からなる量子井戸においてキャリヤー結合が
おきる。この、中間層は量子ドットの下側全面に存在す
るために、ここでのキャリヤーの消費が大きくなると、
量子ドットヘ有効的にキャリヤーが注入できなくなる。
【０００６】そこで、本発明の課題は、従来自然に量子
ドットの下に形成されていたぬれ層からなる量子井戸構
造を無くして、効率的に量子ドットヘキャリヤー注入を
行える半導体量子ドット素子を提供することである。
ドットの下に形成されていたぬれ層からなる量子井戸構
造を無くして、効率的に量子ドットヘキャリヤー注入を
行える半導体量子ドット素子を提供することである。
【０００７】
【課題を解決するための手段】本発明によれば、第１の
半導体からなる半導体障壁層と、前記第１の半導体より
もバンドギャップが小さく、格子定数の異なる第２の半
導体からなる半導体量子ドット構造を備えた半導体量子
ドット素子において、前記半導体障壁層と前記半導体量
子ドット構造の間に、前記第１の半導体よりもバンドギ
ャップが大きく、前記第２の半導体と格子定数の等しい
第３の半導体からなる、数原子層厚の半導体中間層を備
えることを特徴とする半導体量子ドット素子が得られ
る。
半導体からなる半導体障壁層と、前記第１の半導体より
もバンドギャップが小さく、格子定数の異なる第２の半
導体からなる半導体量子ドット構造を備えた半導体量子
ドット素子において、前記半導体障壁層と前記半導体量
子ドット構造の間に、前記第１の半導体よりもバンドギ
ャップが大きく、前記第２の半導体と格子定数の等しい
第３の半導体からなる、数原子層厚の半導体中間層を備
えることを特徴とする半導体量子ドット素子が得られ
る。
【０００８】さらに、本発明によれば、前記第１の半導
体がＡ１ＧａＡｓであり、前記第２の半導体がＩｎＧａ
Ａｓであり、前記第３の半導体がＩｎＡｌＡｓであるこ
とを特徴とする半導体量子ドット素子が得られる。
体がＡ１ＧａＡｓであり、前記第２の半導体がＩｎＧａ
Ａｓであり、前記第３の半導体がＩｎＡｌＡｓであるこ
とを特徴とする半導体量子ドット素子が得られる。
【０００９】さらに、本発明によれば、前記半導体障壁
層上に前記半導体中間層を数原子層厚だけ形成する工程
と、前記半導体中間層上に前記半導体量子ドット構造を
形成する工程を含むことを特徴とする半導体量子ドット
素子の製造方法が得られる。
層上に前記半導体中間層を数原子層厚だけ形成する工程
と、前記半導体中間層上に前記半導体量子ドット構造を
形成する工程を含むことを特徴とする半導体量子ドット
素子の製造方法が得られる。
【００１０】
【作用】本発明では、半導体障壁層の上へ、量子ドット
と格子定数が等しく、障壁層よりもバンドギャップの大
きい半導体からなる中間層を、従来のぬれ層の替わりに
成長させる。この中間層が応力を溜める役目を果たし、
その上に量子ドットを成長させると、中間層上ですぐに
応力緩和を起こし、直接ドット構造が形成される。この
中間層は障壁層よりもバンドギャップが大きいため、障
壁層に挟まれても、量子井戸とはならない。したがっ
て、電流を流した際には、この中間層でのキャリヤー捕
獲が無く、また、非常に薄い層なので、キャリヤーは中
間層を自由にトンネルできて、量子ドットに容易に注入
される。これにより、高効率な半導体量子ドット素子が
形成できる。
と格子定数が等しく、障壁層よりもバンドギャップの大
きい半導体からなる中間層を、従来のぬれ層の替わりに
成長させる。この中間層が応力を溜める役目を果たし、
その上に量子ドットを成長させると、中間層上ですぐに
応力緩和を起こし、直接ドット構造が形成される。この
中間層は障壁層よりもバンドギャップが大きいため、障
壁層に挟まれても、量子井戸とはならない。したがっ
て、電流を流した際には、この中間層でのキャリヤー捕
獲が無く、また、非常に薄い層なので、キャリヤーは中
間層を自由にトンネルできて、量子ドットに容易に注入
される。これにより、高効率な半導体量子ドット素子が
形成できる。
【００１１】
【発明の実施の形態】次に本発明の一実施の形態につい
て図面を参照にして詳細に説明する。図１は本発明の一
実施の形態を説明する量子ドット構造断面図である。図
１において、ｎ型のＧａＡｓ基板１上に、ｎ型Ａｌ0.03
Ｇａ0.97Ａｓの障壁層２が厚さ０．４μｍで積層され、
その上にＩｎ0.5 Ａｌ0.5 Ａｓの中間層３が厚さ０．６
ｎｍで積層され、その上にＩｎ0.5 Ｇａ0.5 Ａｓの量子
ドット４が直径２０ｎｍ、厚さ６ｎｍで積層され、その
上にｐ型のＡｌ0.03Ｇａ0.97Ａｓの障壁層５が厚さ０．
３μｍで積層され、その上にｐ型のＧａＡｓキャップ層
６が厚さ５００ｎｍで積層されて構成されている。
て図面を参照にして詳細に説明する。図１は本発明の一
実施の形態を説明する量子ドット構造断面図である。図
１において、ｎ型のＧａＡｓ基板１上に、ｎ型Ａｌ0.03
Ｇａ0.97Ａｓの障壁層２が厚さ０．４μｍで積層され、
その上にＩｎ0.5 Ａｌ0.5 Ａｓの中間層３が厚さ０．６
ｎｍで積層され、その上にＩｎ0.5 Ｇａ0.5 Ａｓの量子
ドット４が直径２０ｎｍ、厚さ６ｎｍで積層され、その
上にｐ型のＡｌ0.03Ｇａ0.97Ａｓの障壁層５が厚さ０．
３μｍで積層され、その上にｐ型のＧａＡｓキャップ層
６が厚さ５００ｎｍで積層されて構成されている。
【００１２】このうち、それぞれの半導体の格子定数
は、障壁層２，５のＡｌ0.03Ｇａ0.97Ａｓが０．５６５
ｎｍ、中間層３のＩｎ0.5 Ａｌ0.5 Ａｓが０．５８６ｎ
ｍ、量子ドット４のＩｎ0.5 Ｇａ0.5 Ａｓが同じく０．
５８６ｎｍである。また、それぞれの半導体のバンドギ
ャップは障壁層２，５のＡｌ0.03Ｇａ0.97Ａｓが１．４
６ｅＶ、中間層３のＩｎ0.5 Ａｌ0.5 Ａｓが１．４８ｅ
Ｖ、量子ドット４のＩｎ0.5 Ｇａ0.5 Ａｓが０．７５ｅ
Ｖである。この場合、中間層３のバンドギャップは障壁
層２，５のバンドギャップよりも大きいために、量子井
戸は形成されない。
は、障壁層２，５のＡｌ0.03Ｇａ0.97Ａｓが０．５６５
ｎｍ、中間層３のＩｎ0.5 Ａｌ0.5 Ａｓが０．５８６ｎ
ｍ、量子ドット４のＩｎ0.5 Ｇａ0.5 Ａｓが同じく０．
５８６ｎｍである。また、それぞれの半導体のバンドギ
ャップは障壁層２，５のＡｌ0.03Ｇａ0.97Ａｓが１．４
６ｅＶ、中間層３のＩｎ0.5 Ａｌ0.5 Ａｓが１．４８ｅ
Ｖ、量子ドット４のＩｎ0.5 Ｇａ0.5 Ａｓが０．７５ｅ
Ｖである。この場合、中間層３のバンドギャップは障壁
層２，５のバンドギャップよりも大きいために、量子井
戸は形成されない。
【００１３】上記した量子ドット構造に電流を流すと、
ｎ型の障壁層２を通るキャリヤーである電子は、ごく薄
い中間層３のエネルギー障壁をトンネルして、量子ドッ
ト４に流れ込む。これが、ｐ型の障壁層５から量子ドッ
ト４に流れ込む正孔と結合する。したがって、図２に示
すように、この量子ドット４を活性層としたレ一ザ構造
の場合、量子ドットにおける効率的な電子一正孔間の結
合によって起こる発光により、低電流で発振し、高効率
な特性を有するレーザが得られる。
ｎ型の障壁層２を通るキャリヤーである電子は、ごく薄
い中間層３のエネルギー障壁をトンネルして、量子ドッ
ト４に流れ込む。これが、ｐ型の障壁層５から量子ドッ
ト４に流れ込む正孔と結合する。したがって、図２に示
すように、この量子ドット４を活性層としたレ一ザ構造
の場合、量子ドットにおける効率的な電子一正孔間の結
合によって起こる発光により、低電流で発振し、高効率
な特性を有するレーザが得られる。
【００１４】図３は、量子ドット構造の製造工程図であ
る。まず、Ｓｉをドープしたｎ型ＧａＡｓ基板１を分子
線エピタキシャル成長装置に導入する。このｎ型ＧａＡ
ｓ基板１上に、Ｓｉドープのｎ型Ａｌ0.03Ｇａ0.97Ａｓ
の障壁層２（厚さ０．４μｍ）が成長する（図３
（ａ））。この上に、Ｉｎ0.5 Ａｌ0.5 Ａｓの中間層３
（厚さ０．６ｎｍ）が成長する（図３（ｂ））。障壁層
２と中間層３はそれぞれ格子定数が０．５６５ｎｍと
０．５８６ｎｍであるため、中間層３に応力が蓄積され
る。尚、中間層３の厚さ０．６ｎｍは応力が蓄積できる
限界の厚さである。
る。まず、Ｓｉをドープしたｎ型ＧａＡｓ基板１を分子
線エピタキシャル成長装置に導入する。このｎ型ＧａＡ
ｓ基板１上に、Ｓｉドープのｎ型Ａｌ0.03Ｇａ0.97Ａｓ
の障壁層２（厚さ０．４μｍ）が成長する（図３
（ａ））。この上に、Ｉｎ0.5 Ａｌ0.5 Ａｓの中間層３
（厚さ０．６ｎｍ）が成長する（図３（ｂ））。障壁層
２と中間層３はそれぞれ格子定数が０．５６５ｎｍと
０．５８６ｎｍであるため、中間層３に応力が蓄積され
る。尚、中間層３の厚さ０．６ｎｍは応力が蓄積できる
限界の厚さである。
【００１５】したがって、図３（ｃ）に示すように、こ
の上に中間層３と同じ格子定数のＩｎ0.5 Ｇａ0.5 Ａｓ
が成長すると、すぐに応力緩和してドット形状が形成さ
れる。これによって、Ａｌ0.03Ｇａ0.97Ａｓの障壁層上
に直接Ｉｎ0.5 Ｇａ0.5 Ａｓが成長した時に、従来量子
ドットの下に形成されたぬれ層と呼ばれるＩｎ0.5 Ｇａ
0.5 Ａｓの中間層は形成されず、このぬれ層による量子
井戸構造が無いので、ＩｎＧａＡｓの量子ドットヘ効率
よくキャリヤーが流れ、高性能な量子ドット素子とな
る。
の上に中間層３と同じ格子定数のＩｎ0.5 Ｇａ0.5 Ａｓ
が成長すると、すぐに応力緩和してドット形状が形成さ
れる。これによって、Ａｌ0.03Ｇａ0.97Ａｓの障壁層上
に直接Ｉｎ0.5 Ｇａ0.5 Ａｓが成長した時に、従来量子
ドットの下に形成されたぬれ層と呼ばれるＩｎ0.5 Ｇａ
0.5 Ａｓの中間層は形成されず、このぬれ層による量子
井戸構造が無いので、ＩｎＧａＡｓの量子ドットヘ効率
よくキャリヤーが流れ、高性能な量子ドット素子とな
る。
【００１６】量子ドットの上には、さらに、Ｂｅドープ
のｐ型Ａｌ0.03Ｇａ0.97Ａｓの障壁層５（厚さＯ．３μ
ｍ）、ｐ型ＧａＡｓキャップ層６（厚さ５００ｎｍ）が
成長する（図３（ｄ））。以上の成長工程により、量子
ドット構造が製造され、この量子ドット構造は高性能な
半導体レーザや、電界効果トランジスタのデバイスに応
用できる。
のｐ型Ａｌ0.03Ｇａ0.97Ａｓの障壁層５（厚さＯ．３μ
ｍ）、ｐ型ＧａＡｓキャップ層６（厚さ５００ｎｍ）が
成長する（図３（ｄ））。以上の成長工程により、量子
ドット構造が製造され、この量子ドット構造は高性能な
半導体レーザや、電界効果トランジスタのデバイスに応
用できる。
【００１７】
【発明の効果】本発明によれば、格子不整合系での自己
形成による量子ドット構造において、障壁層よりバンド
ギャップの大きい中間層を障壁層と量子ドットの間に設
けることにより、中間層でのキャリヤー結合を無くし
て、効率よく量子ドットにキャリヤーを注入することが
できる。これにより、例えば、量子ドットを活性層に用
いた高性能な半導体レーザが得られる。
形成による量子ドット構造において、障壁層よりバンド
ギャップの大きい中間層を障壁層と量子ドットの間に設
けることにより、中間層でのキャリヤー結合を無くし
て、効率よく量子ドットにキャリヤーを注入することが
できる。これにより、例えば、量子ドットを活性層に用
いた高性能な半導体レーザが得られる。
【図１】本発明の実施例を説明する量子ドット構造断面
図である。
図である。
【図２】本発明の実施例を説明する半導体量子ドットレ
ーザの構造断面図である。
ーザの構造断面図である。
【図３】本発明の実施例を説明する量子ドット構造の製
造図である。
造図である。
１ ｎ型ＧａＡｓ基板 ２ 障壁層 ３ 中間層 ４ 量子ドット ５ 障壁層 ６ ｐ型ＧａＡｓキャップ層 ７ 埋め込み層 ８ ＳｉＯ2 絶縁膜 ９ ｐ型電極 １０ ｎ型電極
Claims (3)
- 【請求項１】 第１の半導体からなる半導体障壁層と、
前記第１の半導体よりもバンドギャップが小さく、格子
定数の異なる第２の半導体からなる半導体量子ドット構
造を備えた半導体量子ドット素子において、前記半導体
障壁層と前記半導体量子ドット構造の間に、前記第１の
半導体よりもバンドギャップが大きく、前記第２の半導
体と格子定数の等しい第３の半導体からなる、数原子層
厚の半導体中間層を備えることを特徴とする半導体量子
ドット素子。 - 【請求項２】 前記第１の半導体がＡ１ＧａＡｓであ
り、前記第２の半導体がＩｎＧａＡｓであり、前記第３
の半導体がＩｎＡｌＡｓであることを特徴とする請求項
１記載の半導体量子ドット素子。 - 【請求項３】 請求項１又は２記載の半導体量子ドット
素子の製造方法において、前記半導体障壁層上に前記半
導体中間層を数原子層厚だけ形成する工程と、前記半導
体中間層上に前記半導体量子ドット構造を形成する工程
を含むことを特徴とする半導体量子ドット素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7777296A JP2803719B2 (ja) | 1996-03-29 | 1996-03-29 | 半導体量子ドット素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7777296A JP2803719B2 (ja) | 1996-03-29 | 1996-03-29 | 半導体量子ドット素子とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09270508A JPH09270508A (ja) | 1997-10-14 |
| JP2803719B2 true JP2803719B2 (ja) | 1998-09-24 |
Family
ID=13643254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7777296A Expired - Fee Related JP2803719B2 (ja) | 1996-03-29 | 1996-03-29 | 半導体量子ドット素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803719B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452242B1 (en) * | 2000-03-23 | 2002-09-17 | Mp Technologies Llc | Multi color detector |
| JP2001308465A (ja) * | 2000-04-25 | 2001-11-02 | Fujitsu Ltd | 半導体素子 |
| JP5023419B2 (ja) * | 2001-07-10 | 2012-09-12 | 日本電気株式会社 | 半導体量子ドット・デバイス |
| JP4583726B2 (ja) * | 2003-05-23 | 2010-11-17 | 富士通株式会社 | 量子半導体装置およびその作製方法 |
| KR100695842B1 (ko) * | 2005-01-12 | 2007-03-19 | 한국과학기술연구원 | 양자점 상하에 비대칭 반도체층을 구비하는 광소자 및 그제조 방법 |
| WO2007065614A2 (en) * | 2005-12-07 | 2007-06-14 | Innolume Gmbh | Laser source with broadband spectrum emission |
-
1996
- 1996-03-29 JP JP7777296A patent/JP2803719B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09270508A (ja) | 1997-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7105895B2 (en) | Epitaxial SiOx barrier/insulation layer | |
| JP3116731B2 (ja) | 格子不整合系積層結晶構造およびそれを用いた半導体装置 | |
| US10074536B2 (en) | Lattice-mismatched semiconductor structures and related methods for device fabrication | |
| JP2803719B2 (ja) | 半導体量子ドット素子とその製造方法 | |
| US10418500B2 (en) | Infrared detector, imaging device, and imaging system | |
| US7221005B2 (en) | Negative resistance field-effect device | |
| JP3304903B2 (ja) | 半導体量子ドット素子とその製造方法 | |
| JPH0697463A (ja) | 静電誘導型半導体装置 | |
| JPH05173199A (ja) | 非線形光学装置 | |
| JP2947199B2 (ja) | 半導体量子ドット素子および該半導体量子ドット素子の製造方法 | |
| JP2817718B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2002246695A (ja) | 多孔質基板を用いた半導体デバイスの作製法及び半導体デバイス | |
| JP3616745B2 (ja) | 半導体装置の製造方法 | |
| JP2658934B2 (ja) | トンネルトランジスタ | |
| JP2541280B2 (ja) | 半導体装置 | |
| JP2001085795A (ja) | 半導体素子および半導体発光素子 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP3169064B2 (ja) | 半導体立体量子構造の作製方法 | |
| JP2513118B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| US20200194556A1 (en) | Compound semiconductor device, manufacturing method thereof, and infrared detector | |
| US5436469A (en) | Band minima transistor | |
| JP2817726B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| KR100808202B1 (ko) | 공명 터널링 다이오드 및 그 제조방법 | |
| JP2003234358A (ja) | 半導体装置 | |
| JPH07326727A (ja) | 共鳴トンネル素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980617 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |