JP2795762B2 - 整合回路の構成方法 - Google Patents
整合回路の構成方法Info
- Publication number
- JP2795762B2 JP2795762B2 JP25392791A JP25392791A JP2795762B2 JP 2795762 B2 JP2795762 B2 JP 2795762B2 JP 25392791 A JP25392791 A JP 25392791A JP 25392791 A JP25392791 A JP 25392791A JP 2795762 B2 JP2795762 B2 JP 2795762B2
- Authority
- JP
- Japan
- Prior art keywords
- matching circuit
- impedance
- electrical network
- network
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、小型で良好な周波数特
性を得るための二端子対電気回路網用の整合回路の構成
方法に関するものである。
性を得るための二端子対電気回路網用の整合回路の構成
方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献；電子通信学会編「電子通信ハンドブック」第１版
（昭５４−３−３０）Ｐ．１６９−１７１ 複数の電気回路でシステムを構成するときに、回路間の
整合は常に問題になっており、特に高周波領域の場合に
整合の問題が大きい。一般的には簡単な工夫で回路同士
を接続することがあるが、整合の対象となる電気回路網
の入力端子と出力端子とを同じ周波数において完全に整
合することは困難である。
例えば次のような文献に記載されるものがあった。 文献；電子通信学会編「電子通信ハンドブック」第１版
（昭５４−３−３０）Ｐ．１６９−１７１ 複数の電気回路でシステムを構成するときに、回路間の
整合は常に問題になっており、特に高周波領域の場合に
整合の問題が大きい。一般的には簡単な工夫で回路同士
を接続することがあるが、整合の対象となる電気回路網
の入力端子と出力端子とを同じ周波数において完全に整
合することは困難である。
【０００３】図２は、一般的な二端子対電気回路網を示
す図である。この二端子対電気回路網１０は、受動素子
（抵抗、インダクタ、キャパシタ等）で構成され、入力
端子１１−１，１１−２及び出力端子１２−１，１２−
２を有している。
す図である。この二端子対電気回路網１０は、受動素子
（抵抗、インダクタ、キャパシタ等）で構成され、入力
端子１１−１，１１−２及び出力端子１２−１，１２−
２を有している。
【０００４】ここで、回路網１０の内部構成は問題では
なく、このような回路網１０を他の回路と接続するとき
に、何もしないで最初からインピーダンス整合がうまく
ゆくことはまれである。一般的に、接続する入力端子１
１−１，１１−２と出力端子１２−１，１２−２におい
て、インピーダンス不整合が発生し、回路網１０の挿入
損失を増加させる結果になってしまう。このような不整
合損失を除去するためには、電力を消費しない素子、即
ち抵抗分を持たない素子（インダクタ、キャパシタ、無
損失トランス、無損失伝送路等）を用いて、回路網１０
の入力端子１１−１，１１−２と出力端子１２−１，１
２−２において整合回路を構成する。整合回路には、前
記文献に記載されるように種々の種類があるが、機能的
には同じである。以下、従来の二端子対電気回路網用の
整合回路の構成方法を、図３（ａ）〜（ｃ）に示す。
なく、このような回路網１０を他の回路と接続するとき
に、何もしないで最初からインピーダンス整合がうまく
ゆくことはまれである。一般的に、接続する入力端子１
１−１，１１−２と出力端子１２−１，１２−２におい
て、インピーダンス不整合が発生し、回路網１０の挿入
損失を増加させる結果になってしまう。このような不整
合損失を除去するためには、電力を消費しない素子、即
ち抵抗分を持たない素子（インダクタ、キャパシタ、無
損失トランス、無損失伝送路等）を用いて、回路網１０
の入力端子１１−１，１１−２と出力端子１２−１，１
２−２において整合回路を構成する。整合回路には、前
記文献に記載されるように種々の種類があるが、機能的
には同じである。以下、従来の二端子対電気回路網用の
整合回路の構成方法を、図３（ａ）〜（ｃ）に示す。
【０００５】図３（ａ）〜（ｃ）は、従来の二端子対電
気回路網用整合回路の構成過程を示す図である。図３
（ａ）において、二端子対電気回路網２０は、入力端子
２１−１，２１−２と出力端子２２−１，２２−２を有
している。この回路網２０は、受動素子だけで構成され
るため、縦続行列を持つ。
気回路網用整合回路の構成過程を示す図である。図３
（ａ）において、二端子対電気回路網２０は、入力端子
２１−１，２１−２と出力端子２２−１，２２−２を有
している。この回路網２０は、受動素子だけで構成され
るため、縦続行列を持つ。
【０００６】整合回路を構成する場合、まず回路網２０
の入力端子２１−１，２１−２及び出力端子２２−１，
２２−２のいずれかの端子をあるインピーダンス２３で
終端させる。ここでは、説明の簡単化を図るために、出
力端子２２−１，２２−２をインピーダンス２３で終端
させることとする。インピーダンス２３は、後述するイ
ンピーダンスＺb に等しいものとする。この時、入力端
子２１−１，２１−２からみた回路網２０のインピーダ
ンスをＺ21とする。この二端子対電気回路網２０に他の
電気回路網３０を接続することを考える。回路網３０
は、端子３２−１，３２−２を持ち、その端子３２−
１，３２−２からみた該回路網３０のインピーダンスを
Ｚa とする。
の入力端子２１−１，２１−２及び出力端子２２−１，
２２−２のいずれかの端子をあるインピーダンス２３で
終端させる。ここでは、説明の簡単化を図るために、出
力端子２２−１，２２−２をインピーダンス２３で終端
させることとする。インピーダンス２３は、後述するイ
ンピーダンスＺb に等しいものとする。この時、入力端
子２１−１，２１−２からみた回路網２０のインピーダ
ンスをＺ21とする。この二端子対電気回路網２０に他の
電気回路網３０を接続することを考える。回路網３０
は、端子３２−１，３２−２を持ち、その端子３２−
１，３２−２からみた該回路網３０のインピーダンスを
Ｚa とする。
【０００７】図３（ｂ）において、二端子対電気回路網
２０と回路網３０とは、インピーダンスＺ21とＺa を整
合するための基本的な入力端子側の整合回路４０で接続
されている。そして、二端子対電気回路網２０を整合回
路４０を介して他の回路網３０と接続したまま、インピ
ーダンス２３を撤去する。このとき、出力端子２２−
１，２２−２からみたインピーダンスはＺ22である。こ
の出力端子２２−１，２２−２に他の電気回路網５０を
接続することを考える。回路網５０は、端子５１−１，
５１−２を有し、その端子５１−１，５１−２からみた
該回路網５０のインピーダンスをＺb とする。
２０と回路網３０とは、インピーダンスＺ21とＺa を整
合するための基本的な入力端子側の整合回路４０で接続
されている。そして、二端子対電気回路網２０を整合回
路４０を介して他の回路網３０と接続したまま、インピ
ーダンス２３を撤去する。このとき、出力端子２２−
１，２２−２からみたインピーダンスはＺ22である。こ
の出力端子２２−１，２２−２に他の電気回路網５０を
接続することを考える。回路網５０は、端子５１−１，
５１−２を有し、その端子５１−１，５１−２からみた
該回路網５０のインピーダンスをＺb とする。
【０００８】図３（ｃ）に示すように、二端子対電気回
路網２０のインピーダンスＺ22と回路網５０のインピー
ダンスＺb とを整合するためには、それらの回路網２０
と５０を出力端子側の整合回路６０で接続する。これに
より、二端子対電気回路網２０の入力端子２１−１，２
１−２には、入力端子側の整合回路４０を介して回路網
３０を接続し、出力端子２２−１，２２−２には、出力
端子側の整合回路６０を介して回路網５０を接続でき
る。
路網２０のインピーダンスＺ22と回路網５０のインピー
ダンスＺb とを整合するためには、それらの回路網２０
と５０を出力端子側の整合回路６０で接続する。これに
より、二端子対電気回路網２０の入力端子２１−１，２
１−２には、入力端子側の整合回路４０を介して回路網
３０を接続し、出力端子２２−１，２２−２には、出力
端子側の整合回路６０を介して回路網５０を接続でき
る。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
二端子対電気回路網用の整合回路の構成方法では、次の
ような課題があった。二端子対電気回路網２０の入力端
子２１−１，２１−２に、整合回路４０を介して回路網
３０を接続した後、出力端子２２−１，２２−２に、整
合回路６０を介して回路網５０を接続すると、インピー
ダンスの変動が生じ、整合回路４０が理論的に本来のイ
ンピーダンス整合機能を果たせなくなる。即ち、インピ
ーダンス２３（またはＺb ）で終端したときに設計した
整合回路４０は、整合回路５０が設けられることで、整
合回路としての働きができなくなる。これを改善するた
めには、整合回路４０の微調整が必要であるが、この微
調整を行うと、今度は整合回路６０にも微調整が必要に
なってくる。このような微調整作業は、何回か繰り返し
ているうちに、ある程度安定した整合回路を得ることも
できるが、逆にできない場合もある。
二端子対電気回路網用の整合回路の構成方法では、次の
ような課題があった。二端子対電気回路網２０の入力端
子２１−１，２１−２に、整合回路４０を介して回路網
３０を接続した後、出力端子２２−１，２２−２に、整
合回路６０を介して回路網５０を接続すると、インピー
ダンスの変動が生じ、整合回路４０が理論的に本来のイ
ンピーダンス整合機能を果たせなくなる。即ち、インピ
ーダンス２３（またはＺb ）で終端したときに設計した
整合回路４０は、整合回路５０が設けられることで、整
合回路としての働きができなくなる。これを改善するた
めには、整合回路４０の微調整が必要であるが、この微
調整を行うと、今度は整合回路６０にも微調整が必要に
なってくる。このような微調整作業は、何回か繰り返し
ているうちに、ある程度安定した整合回路を得ることも
できるが、逆にできない場合もある。
【００１０】このように、回路網同士を接続するために
用いた整合回路の構成を、微調整なしでは実現できず、
該整合回路の回路構成を正確に把握できない。その上、
ある特定の周波数において整合を行うときに、入力端子
と出力端子を他の回路網と整合させることが、微調整の
ためにかなり困難である。従って、未だ技術的に十分満
足のゆく整合回路の構成方法を実現できなかった。
用いた整合回路の構成を、微調整なしでは実現できず、
該整合回路の回路構成を正確に把握できない。その上、
ある特定の周波数において整合を行うときに、入力端子
と出力端子を他の回路網と整合させることが、微調整の
ためにかなり困難である。従って、未だ技術的に十分満
足のゆく整合回路の構成方法を実現できなかった。
【００１１】本発明は、前記従来技術が持っていた課題
として、不整合損失をなくすための微調整の必要性と、
その作業の煩雑化の点について解決した整合回路の構成
方法を提供するものである。
として、不整合損失をなくすための微調整の必要性と、
その作業の煩雑化の点について解決した整合回路の構成
方法を提供するものである。
【００１２】
【課題を解決するための手段】前記課題を解決するため
に、本発明の整合回路の構成方法では、受動素子で構成
され（１）式の縦続行列［Ｆ］で表わされる二端子対電
気回路網の入力端子及び出力端子において、前記二端子
対電気回路網の入力端子と、インピーダンスＺa （＝Ｒ
a ±ｊＸa 、但し、Ｒa は抵抗、Ｘa はリアクタンス）
の入力端子側電気回路網とを、接続するためのインピー
ダンス整合用の入力端子側整合回路を構成する場合、及
び前記二端子対電気回路網の出力端子と、インピーダン
スＺb （＝Ｒb ±ｊＸb 、但し、Ｒb は抵抗、Ｘb はリ
アクタンス）の出力端子側電気回路網とを、接続するた
めのインピーダンス整合用の出力端子側整合回路を構成
する場合、前記二端子対電気回路網の複素数成分Ａ，
Ｂ，Ｃ，Ｄから、該二端子対電気回路網の共役影像イン
ピーダンスＺL （＝ＲL −ｊＸL 、但し、ＲL は抵抗、
ＸL はリアクタンス）とＺg （＝Ｒg −ｊＸg 、但し、
Ｒg は抵抗、Ｘg はリアクタンス）とが存在するか否
か、（２）式の存在条件を確認する。そして、前記共役
影像インピーダンスＺL とＺg が存在するときには、前
記入力端子側整合回路及び前記出力端子側整合回路を構
成することが可能であり、該二端子対電気回路網の出力
端子をインピーダンスＺL で終端すれば該二端子対電気
回路網の入力端子から見たインピーダンスはＺg の共役
値Ｚ g に等しく、逆に該二端子対電気回路網の入力端子
をインピーダンスＺg で終端すれば該二端子対電気回路
網の出力端子から見たインピーダンスはＺL の共役値Ｚ
L に等しいことになるので、（３−１）式、（３−２）
式、（４−１）式、（４−２）式、（１１−ａ）式及び
（１１−ｂ）式に示される量に基づき、前記入力端子側
整合回路を構成する素子値Ｙa 、及び前記出力端子側整
合回路を構成する素子値Ｙb を演算して、該入力端子側
整合回路及び該出力端子側整合回路を構成するようにし
ている。前記各式は、次式のようになる。
に、本発明の整合回路の構成方法では、受動素子で構成
され（１）式の縦続行列［Ｆ］で表わされる二端子対電
気回路網の入力端子及び出力端子において、前記二端子
対電気回路網の入力端子と、インピーダンスＺa （＝Ｒ
a ±ｊＸa 、但し、Ｒa は抵抗、Ｘa はリアクタンス）
の入力端子側電気回路網とを、接続するためのインピー
ダンス整合用の入力端子側整合回路を構成する場合、及
び前記二端子対電気回路網の出力端子と、インピーダン
スＺb （＝Ｒb ±ｊＸb 、但し、Ｒb は抵抗、Ｘb はリ
アクタンス）の出力端子側電気回路網とを、接続するた
めのインピーダンス整合用の出力端子側整合回路を構成
する場合、前記二端子対電気回路網の複素数成分Ａ，
Ｂ，Ｃ，Ｄから、該二端子対電気回路網の共役影像イン
ピーダンスＺL （＝ＲL −ｊＸL 、但し、ＲL は抵抗、
ＸL はリアクタンス）とＺg （＝Ｒg −ｊＸg 、但し、
Ｒg は抵抗、Ｘg はリアクタンス）とが存在するか否
か、（２）式の存在条件を確認する。そして、前記共役
影像インピーダンスＺL とＺg が存在するときには、前
記入力端子側整合回路及び前記出力端子側整合回路を構
成することが可能であり、該二端子対電気回路網の出力
端子をインピーダンスＺL で終端すれば該二端子対電気
回路網の入力端子から見たインピーダンスはＺg の共役
値Ｚ g に等しく、逆に該二端子対電気回路網の入力端子
をインピーダンスＺg で終端すれば該二端子対電気回路
網の出力端子から見たインピーダンスはＺL の共役値Ｚ
L に等しいことになるので、（３−１）式、（３−２）
式、（４−１）式、（４−２）式、（１１−ａ）式及び
（１１−ｂ）式に示される量に基づき、前記入力端子側
整合回路を構成する素子値Ｙa 、及び前記出力端子側整
合回路を構成する素子値Ｙb を演算して、該入力端子側
整合回路及び該出力端子側整合回路を構成するようにし
ている。前記各式は、次式のようになる。
【００１３】
【数３】
【００１４】
【数４】
【００１５】
【作用】本発明によれば、以上のように整合回路の構成
方法を構成したので、二端子対電気回路網の複素数成分
Ａ，Ｂ，Ｃ，Ｄからその存在条件を確認することによ
り、回路網同士の接続に用いられる整合回路の存在が、
理論的に該回路網の電気的性質から明確になる。そし
て、所定の数式で示される量に基づき、素子値Ｙa ，Ｙ
b を演算して二端子対電気回路網に対する整合回路を構
成することにより、整合回路が存在するときの該整合回
路の構成と、該整合回路を設けた後の回路網の特性を予
測できる計算方法の提供が行える。従って、前記課題を
解決できるのである。
方法を構成したので、二端子対電気回路網の複素数成分
Ａ，Ｂ，Ｃ，Ｄからその存在条件を確認することによ
り、回路網同士の接続に用いられる整合回路の存在が、
理論的に該回路網の電気的性質から明確になる。そし
て、所定の数式で示される量に基づき、素子値Ｙa ，Ｙ
b を演算して二端子対電気回路網に対する整合回路を構
成することにより、整合回路が存在するときの該整合回
路の構成と、該整合回路を設けた後の回路網の特性を予
測できる計算方法の提供が行える。従って、前記課題を
解決できるのである。
【００１６】
【実施例】まず、本実施例における二端子対電気回路網
用整合回路の構成方法の原理を説明する。図２に示すよ
うな受動素子で構成される二端子対電気回路網１０は、
数学的に（１）式に示すような縦続行列（または［Ｆ］
行列、あるいは基本行列ともいう）で表わすことができ
る。そして、（２）式に示す整合回路の存在条件を満た
す縦続行列を持った二端子対電気回路網１０だけが、同
じ周波数において入力端子１１−１，１１−２と出力端
子１２−１，１２−２とも他の回路網と整合できる。こ
こで、（２）式の導出方法を説明する。図２に示すよう
な二端子対電気回路網１０の出力端子１２−１，１２−
２をインピーダンスＺL で終端すると、入力端子１１−
１，１１−２からみたインピーダンスＺ1 は（２−１）
式のようになる。同様に、入力端子１１−１，１１−２
をインピーダンスＺg で終端すると、出力端子１２−
１，１２−２からみたインピーダンスＺ2 は（２−２）
式のようになる。 Ｚ1 ＝（ＡＺL ＋Ｂ）／（ＣＺL ＋Ｄ） ・・・（２−１） 但し、ＺL ＝ＲL −ｊＸL （ＲL は抵抗、ＸL はリアクタンス） Ｚ2 ＝（ＤＺg ＋Ｂ）／（ＣＺg ＋Ａ） ・・・（２−２） 但し、Ｚg ＝Ｒg −ｊＸg （Ｒg は抵抗、Ｘg はリアクタンス） インピーダンスＺL がインピーダンスＺ2 に、インピー
ダンスＺg がインピーダンスＺ1 にそれぞれ等しけれ
ば、ＺL ，Ｚg の一組を影像インピーダンスという。イ
ンピーダンスＺL がインピーダンスＺg の共役インピー
ダンスに、インピーダンスＺg がインピーダンスＺ1 の
共役インピーダンスにそれぞれ等しいとき、この明細書
ではＺL ，Ｚg の一組を共役影像インピーダンスという
ことにする。理論的に、共役影像インピーダンスから整
合回路を設計することができるが、一般的に、二端子対
電気回路網１０には必ずしも共役影像インピーダンスが
存在するわけではない。従って、共役影像インピーダン
スが存在しないときに、整合回路も存在しないわけであ
る。（２−１）式と（２−２）式に基づいて、ＺL とＺ
g が二端子対電気回路網１０の共役影像インピーダンス
とすれば、次式が成立する。 Ｚ g ＝Ｚ1 ＝（ＡＺL ＋Ｂ）／（ＣＺL ＋Ｄ） ・・・（２−３） Ｚ L ＝Ｚ2 ＝（ＤＺg ＋Ｂ）／（ＣＺg ＋Ａ） ・・・（２−４） （２−３）式と（２−４）式を展開して整理すると、次
式が得られる。 （ＡＣ＋ＡＣ）Ｚ L 2 ＋［（ＢＣ−ＢＣ）−（ＡＤ−ＡＤ）］ＺL −（ＢＤ＋ＢＤ）＝０ ・・・（２−５） （ＣＤ＋ＣＤ）Ｚg 2 ＋［（ＢＣ−ＢＣ）−（ＡＤ−ＡＤ）］Ｚg −（ＡＢ＋ＡＢ）＝０ ・・・（２−６） （２−５）式と（２−６）式はそれぞれＺL とＺg の２
次方程式で、同じ根の判定式（後述する（５）式）を持
っている。結果的に、（２−５）式と（２−６）式の根
であるＺL とＺg は、次式のように表すことができる。 ＺL ＝｛−［（ＢＣ−ＢＣ）−（ＡＤ−ＡＤ）］±√△｝ ／［２（ＡＣ＋ＡＣ）］ ・・・（２−７） Ｚg ＝｛−［（ＢＣ−ＢＣ）＋（ＡＤ−ＡＤ）］±√△｝ ／［２（ＣＤ＋ＣＤ）］ ・・・（２−８） （２−７）式と（２−８）式を展開すると、次式のよう
になる。 ＺL ＝ＲL −ｊＸL ・・・（２−９） Ｚg ＝Ｒg −ｊＸg ・・・（２−１０） 但し、 ＲL ＝±√△／［２（ＡＣ＋ＡＣ）］ ・・・（２−１１） ｊＸL ＝−［（ＢＣ−ＢＣ）−（ＡＤ−ＡＤ）］／［２（ＡＣ＋ＡＣ）］ ・・・（２−１２） Ｒg ＝±√△／［２（ＣＤ＋ＣＤ）］ ・・・（２−１３） ｊＸg ＝−［（ＢＣ−ＢＣ）−（ＡＤ−ＡＤ）］／［２（ＣＤ＋ＣＤ）］ ・・・（２−１４） 整合回路を設計することができるためには、（２−９）
式と（２−１０）式の実部ＲL とＲg の値が正でなけれ
ばならず、これを満たすために必然的に次の条件が必要
になってくる。 ＡＣ＋ＡＣ≠０ ・・・（２−１５） ＣＤ＋ＣＤ≠０ ・・・（２−１６） また、（２−９），（２−１０）式と後述する（５）式
より、△が正の値を持たなければならないため、（２）
式の不等式が成立する。つまり、このような（２）式が
成立するとき、整合回路は存在し、その整合回路を（３
−１），（３−２），（４−１），（４−２）式から設
計 （構成）できる。（３−１），（４−１）式のΔは、次
式（５）で表わされる。 Δ＝［（ＢＣ＋ＢＣ）＋（ＡＤ＋ＡＤ）］2 −４ ・・・（５） （３−１），（３−２），（４−１），（４−２）式に
おいて、常に、Ｒg ，ＲL とΔは正の実数で、ｊＸg と
ｊＸL は純虚数である。ｊは−１の平方根（即ち、ｊ2
＝−１）である。
用整合回路の構成方法の原理を説明する。図２に示すよ
うな受動素子で構成される二端子対電気回路網１０は、
数学的に（１）式に示すような縦続行列（または［Ｆ］
行列、あるいは基本行列ともいう）で表わすことができ
る。そして、（２）式に示す整合回路の存在条件を満た
す縦続行列を持った二端子対電気回路網１０だけが、同
じ周波数において入力端子１１−１，１１−２と出力端
子１２−１，１２−２とも他の回路網と整合できる。こ
こで、（２）式の導出方法を説明する。図２に示すよう
な二端子対電気回路網１０の出力端子１２−１，１２−
２をインピーダンスＺL で終端すると、入力端子１１−
１，１１−２からみたインピーダンスＺ1 は（２−１）
式のようになる。同様に、入力端子１１−１，１１−２
をインピーダンスＺg で終端すると、出力端子１２−
１，１２−２からみたインピーダンスＺ2 は（２−２）
式のようになる。 Ｚ1 ＝（ＡＺL ＋Ｂ）／（ＣＺL ＋Ｄ） ・・・（２−１） 但し、ＺL ＝ＲL −ｊＸL （ＲL は抵抗、ＸL はリアクタンス） Ｚ2 ＝（ＤＺg ＋Ｂ）／（ＣＺg ＋Ａ） ・・・（２−２） 但し、Ｚg ＝Ｒg −ｊＸg （Ｒg は抵抗、Ｘg はリアクタンス） インピーダンスＺL がインピーダンスＺ2 に、インピー
ダンスＺg がインピーダンスＺ1 にそれぞれ等しけれ
ば、ＺL ，Ｚg の一組を影像インピーダンスという。イ
ンピーダンスＺL がインピーダンスＺg の共役インピー
ダンスに、インピーダンスＺg がインピーダンスＺ1 の
共役インピーダンスにそれぞれ等しいとき、この明細書
ではＺL ，Ｚg の一組を共役影像インピーダンスという
ことにする。理論的に、共役影像インピーダンスから整
合回路を設計することができるが、一般的に、二端子対
電気回路網１０には必ずしも共役影像インピーダンスが
存在するわけではない。従って、共役影像インピーダン
スが存在しないときに、整合回路も存在しないわけであ
る。（２−１）式と（２−２）式に基づいて、ＺL とＺ
g が二端子対電気回路網１０の共役影像インピーダンス
とすれば、次式が成立する。 Ｚ g ＝Ｚ1 ＝（ＡＺL ＋Ｂ）／（ＣＺL ＋Ｄ） ・・・（２−３） Ｚ L ＝Ｚ2 ＝（ＤＺg ＋Ｂ）／（ＣＺg ＋Ａ） ・・・（２−４） （２−３）式と（２−４）式を展開して整理すると、次
式が得られる。 （ＡＣ＋ＡＣ）Ｚ L 2 ＋［（ＢＣ−ＢＣ）−（ＡＤ−ＡＤ）］ＺL −（ＢＤ＋ＢＤ）＝０ ・・・（２−５） （ＣＤ＋ＣＤ）Ｚg 2 ＋［（ＢＣ−ＢＣ）−（ＡＤ−ＡＤ）］Ｚg −（ＡＢ＋ＡＢ）＝０ ・・・（２−６） （２−５）式と（２−６）式はそれぞれＺL とＺg の２
次方程式で、同じ根の判定式（後述する（５）式）を持
っている。結果的に、（２−５）式と（２−６）式の根
であるＺL とＺg は、次式のように表すことができる。 ＺL ＝｛−［（ＢＣ−ＢＣ）−（ＡＤ−ＡＤ）］±√△｝ ／［２（ＡＣ＋ＡＣ）］ ・・・（２−７） Ｚg ＝｛−［（ＢＣ−ＢＣ）＋（ＡＤ−ＡＤ）］±√△｝ ／［２（ＣＤ＋ＣＤ）］ ・・・（２−８） （２−７）式と（２−８）式を展開すると、次式のよう
になる。 ＺL ＝ＲL −ｊＸL ・・・（２−９） Ｚg ＝Ｒg −ｊＸg ・・・（２−１０） 但し、 ＲL ＝±√△／［２（ＡＣ＋ＡＣ）］ ・・・（２−１１） ｊＸL ＝−［（ＢＣ−ＢＣ）−（ＡＤ−ＡＤ）］／［２（ＡＣ＋ＡＣ）］ ・・・（２−１２） Ｒg ＝±√△／［２（ＣＤ＋ＣＤ）］ ・・・（２−１３） ｊＸg ＝−［（ＢＣ−ＢＣ）−（ＡＤ−ＡＤ）］／［２（ＣＤ＋ＣＤ）］ ・・・（２−１４） 整合回路を設計することができるためには、（２−９）
式と（２−１０）式の実部ＲL とＲg の値が正でなけれ
ばならず、これを満たすために必然的に次の条件が必要
になってくる。 ＡＣ＋ＡＣ≠０ ・・・（２−１５） ＣＤ＋ＣＤ≠０ ・・・（２−１６） また、（２−９），（２−１０）式と後述する（５）式
より、△が正の値を持たなければならないため、（２）
式の不等式が成立する。つまり、このような（２）式が
成立するとき、整合回路は存在し、その整合回路を（３
−１），（３−２），（４−１），（４−２）式から設
計 （構成）できる。（３−１），（４−１）式のΔは、次
式（５）で表わされる。 Δ＝［（ＢＣ＋ＢＣ）＋（ＡＤ＋ＡＤ）］2 −４ ・・・（５） （３−１），（３−２），（４−１），（４−２）式に
おいて、常に、Ｒg ，ＲL とΔは正の実数で、ｊＸg と
ｊＸL は純虚数である。ｊは−１の平方根（即ち、ｊ2
＝−１）である。
【００１７】無損失整合回路の構成は様々であるが、そ
の構成素子値は全て（３−１），（３−２），（４−
１），（４−２）式から計算される。しかし、これらの
整合回路は回路構成がどうであれ、基本的には、次のよ
うな手順（ａ），（ｂ）に従い設計されなければならな
い。
の構成素子値は全て（３−１），（３−２），（４−
１），（４−２）式から計算される。しかし、これらの
整合回路は回路構成がどうであれ、基本的には、次のよ
うな手順（ａ），（ｂ）に従い設計されなければならな
い。
【００１８】（ａ） 入力端子側 図１（ａ），（ｂ）は本実施例における整合回路構成の
基本を示す図であり、同図（ａ）は入力端子側、及び同
図（ｂ）は出力端子側の説明図である。まず、図３に示
す入力端子側電気回路網３０のインピーダンスＺa は、
次式（６）のように表わすことができる。 Ｚa ＝Ｒa ＋ｊＸa ・・・（６） 但し、Ｒa ；正の実数（抵抗） ｊＸa ；純虚数（Ｘa はリアクタンス） そして、例えば前記文献に記載された純抵抗の整合回路
の設計方法を参考にして、純抵抗Ｒa とＲg の整合回路
を設計する。前記文献には、７種類の整合回路が示され
ているが、Ｒa とＲg の値に矛盾のない整合回路ならば
どれを選んでも良い。その一例を図１（ａ）に示す。図
１（ａ）の整合回路７１は、Ｒa とＲgの整合回路であ
る。
基本を示す図であり、同図（ａ）は入力端子側、及び同
図（ｂ）は出力端子側の説明図である。まず、図３に示
す入力端子側電気回路網３０のインピーダンスＺa は、
次式（６）のように表わすことができる。 Ｚa ＝Ｒa ＋ｊＸa ・・・（６） 但し、Ｒa ；正の実数（抵抗） ｊＸa ；純虚数（Ｘa はリアクタンス） そして、例えば前記文献に記載された純抵抗の整合回路
の設計方法を参考にして、純抵抗Ｒa とＲg の整合回路
を設計する。前記文献には、７種類の整合回路が示され
ているが、Ｒa とＲg の値に矛盾のない整合回路ならば
どれを選んでも良い。その一例を図１（ａ）に示す。図
１（ａ）の整合回路７１は、Ｒa とＲgの整合回路であ
る。
【００１９】次に、図１（ａ）においてインピーダンス
Ｚa の虚部＋ｊＸa を打ち消すための直列型二端子対電
気回路７１ａを設ける。この直列型二端子対電気回路７
１ａは、−ｊＸa を表わせる素子で構成される。Ｘa は
実数で、正なら−ｊＸa を表わせる素子がキャパシタ
で、負なら−ｊＸa を表わせる素子がインダクタであ
る。
Ｚa の虚部＋ｊＸa を打ち消すための直列型二端子対電
気回路７１ａを設ける。この直列型二端子対電気回路７
１ａは、−ｊＸa を表わせる素子で構成される。Ｘa は
実数で、正なら−ｊＸa を表わせる素子がキャパシタ
で、負なら−ｊＸa を表わせる素子がインダクタであ
る。
【００２０】また、理論的に検討した結果から、入力端
子からみた二端子対電気回路網のインピーダンスが、出
力端子側に整合回路及びインピーダンスＺbの回路網と
接続するときに、虚部＋ｊＸg を持つため、これを打ち
消すための直列型二端子対電気回路７１g が必要であ
る。この直列型二端子対電気回路７１g も、−ｊＸg を
表わせる素子で構成される。この素子がインダクタか、
キャパシタになるかは、直列型二端子対電気回路７１a
の場合と同様である。
子からみた二端子対電気回路網のインピーダンスが、出
力端子側に整合回路及びインピーダンスＺbの回路網と
接続するときに、虚部＋ｊＸg を持つため、これを打ち
消すための直列型二端子対電気回路７１g が必要であ
る。この直列型二端子対電気回路７１g も、−ｊＸg を
表わせる素子で構成される。この素子がインダクタか、
キャパシタになるかは、直列型二端子対電気回路７１a
の場合と同様である。
【００２１】（ｂ） 出力端子側 同様に、図３に示す出力端子側電気回路網５０のインピ
ーダンスＺb は、次式（７）のように表わすことができ
る。 Ｚb ＝Ｒb ＋ｊＸb ・・・（７） 但し、Ｒb ；正の実数（抵抗） ｊＸb ；純虚数（Ｘb はリアクタンス） Ｒa とＲg の場合と同じように、図１（ｂ）に示すよう
な純抵抗ＲL とＲb の整合回路７２を設計する。次に、
インピーダンスＺb の虚部＋ｊＸb を打ち消すための直
列型二端子対電気回路７２b を設ける。この直列型二端
子対電気回路７２b も、−ｊＸb を表わせる素子で構成
される。直列型二端子対電気回路７２b は、Ｘb の値に
よってキャパシタになったり、インダクタになったりす
る。
ーダンスＺb は、次式（７）のように表わすことができ
る。 Ｚb ＝Ｒb ＋ｊＸb ・・・（７） 但し、Ｒb ；正の実数（抵抗） ｊＸb ；純虚数（Ｘb はリアクタンス） Ｒa とＲg の場合と同じように、図１（ｂ）に示すよう
な純抵抗ＲL とＲb の整合回路７２を設計する。次に、
インピーダンスＺb の虚部＋ｊＸb を打ち消すための直
列型二端子対電気回路７２b を設ける。この直列型二端
子対電気回路７２b も、−ｊＸb を表わせる素子で構成
される。直列型二端子対電気回路７２b は、Ｘb の値に
よってキャパシタになったり、インダクタになったりす
る。
【００２２】また、理論的に検討した結果から、出力端
子からみた二端子対電気回路網のインピーダンスが入力
端子側に整合回路及びインピーダンスＺa の回路網と接
続するときに、虚部＋ｊＸL を持つため、これを打ち消
すための直列型二端子対電気回路７２L が必要である。
この直列型二端子対電気回路７２L も、−ｊＸL を表わ
せる素子で構成される。
子からみた二端子対電気回路網のインピーダンスが入力
端子側に整合回路及びインピーダンスＺa の回路網と接
続するときに、虚部＋ｊＸL を持つため、これを打ち消
すための直列型二端子対電気回路７２L が必要である。
この直列型二端子対電気回路７２L も、−ｊＸL を表わ
せる素子で構成される。
【００２３】このようにして図１の整合回路７１，７２
を設けると、二端子対電気回路網は入力端子側にインピ
ーダンスＺa の回路網、出力端子側にインピーダンスＺ
b の回路網と接続するときに、インピーダンス不整合に
よる反射損失が完全に除去される。なお、後述するよう
に、Ｒa とＲg の整合回路７１、及びＲL とＲb の整合
回路７２をうまく選択すれば、少ない素子数で、二端子
対電気回路網の整合回路を構成することができる。
を設けると、二端子対電気回路網は入力端子側にインピ
ーダンスＺa の回路網、出力端子側にインピーダンスＺ
b の回路網と接続するときに、インピーダンス不整合に
よる反射損失が完全に除去される。なお、後述するよう
に、Ｒa とＲg の整合回路７１、及びＲL とＲb の整合
回路７２をうまく選択すれば、少ない素子数で、二端子
対電気回路網の整合回路を構成することができる。
【００２４】次に、以上のような原理に基づき、本実施
例の整合回路の具体的な構成方法を説明する。値の異な
った２つの純抵抗Ｒ1 とＲ2 の整合回路は、前記文献に
記載されているように種々の形があるが、本実施例で
は、設計の容易さ、及び構成素子の少なさ等を考慮する
と、Ｔ型整合回路が最適な回路と考えられるので、以下
の説明ではＴ型整合回路の具体的な構成方法等を説明す
る。
例の整合回路の具体的な構成方法を説明する。値の異な
った２つの純抵抗Ｒ1 とＲ2 の整合回路は、前記文献に
記載されているように種々の形があるが、本実施例で
は、設計の容易さ、及び構成素子の少なさ等を考慮する
と、Ｔ型整合回路が最適な回路と考えられるので、以下
の説明ではＴ型整合回路の具体的な構成方法等を説明す
る。
【００２５】図４（ａ），（ｂ）は本実施例における純
抵抗Ｒ1 とＲ2 の整合回路を示す図である。整合回路を
無損失回路にするために、構成素子は抵抗分を持っては
ならない。純抵抗Ｒ1 とＲ2 の値に関わらず、Ｔ型整合
回路は図４（ａ）と（ｂ）の２通りが考えられる。＋ｊ
Ｙはインダクタのインピーダンスで、−ｊＹはキャパシ
タのインピーダンスである。Ｙは次式（８）で与えられ
る。
抵抗Ｒ1 とＲ2 の整合回路を示す図である。整合回路を
無損失回路にするために、構成素子は抵抗分を持っては
ならない。純抵抗Ｒ1 とＲ2 の値に関わらず、Ｔ型整合
回路は図４（ａ）と（ｂ）の２通りが考えられる。＋ｊ
Ｙはインダクタのインピーダンスで、−ｊＹはキャパシ
タのインピーダンスである。Ｙは次式（８）で与えられ
る。
【００２６】
【数５】
【００２７】ここで、ＹをＲ1 とＲ2 の整合回路の基本
素子値と呼ぶことにする。Ｙの値は、必ず正である。図
４（ａ）に示す整合回路の縦続行列は次式（９−ａ）、
図４（ｂ）に示す整合回路の縦続行列は次式（９−ｂ）
のようになる。
素子値と呼ぶことにする。Ｙの値は、必ず正である。図
４（ａ）に示す整合回路の縦続行列は次式（９−ａ）、
図４（ｂ）に示す整合回路の縦続行列は次式（９−ｂ）
のようになる。
【００２８】
【数６】
【００２９】一方、図５に示すように、１個のインピー
ダンスＺで構成される直列型二端子対電気回路網の縦続
行列は、次式で与えられる。
ダンスＺで構成される直列型二端子対電気回路網の縦続
行列は、次式で与えられる。
【００３０】
【数７】
【００３１】従って、前記の原理で説明したように、−
ｊＸa ，−ｊＸg ，−ｊＸL または−ｊＸb のような素
子で構成された直列型二端子対電気回路網の縦続接続
は、（１０）式のＺの代わりに、それぞれの素子のイン
ピーダンスの値を代入すれば得られる。
ｊＸa ，−ｊＸg ，−ｊＸL または−ｊＸb のような素
子で構成された直列型二端子対電気回路網の縦続接続
は、（１０）式のＺの代わりに、それぞれの素子のイン
ピーダンスの値を代入すれば得られる。
【００３２】図６（ａ），（ｂ）は、図１（ａ）の整合
回路をＴ型整合回路で表わしたもので、Ｔ型整合回路を
基本とする入力端子側整合回路の構成図である。図６の
（ａ）と（ｂ）に示した整合回路の縦続行列は、符号に
おいて異なるところはあるが、機能的には同じである。
図６（ａ）において、整合回路８１と整合回路８２は等
価であるが、構成素子の数が整合回路８１の方が５個、
整合回路８２の方が３個である。図６（ｂ）において、
整合回路８３と整合回路８４も等価であり、構成素子の
数も整合回路８１と８２の場合と同様である。
回路をＴ型整合回路で表わしたもので、Ｔ型整合回路を
基本とする入力端子側整合回路の構成図である。図６の
（ａ）と（ｂ）に示した整合回路の縦続行列は、符号に
おいて異なるところはあるが、機能的には同じである。
図６（ａ）において、整合回路８１と整合回路８２は等
価であるが、構成素子の数が整合回路８１の方が５個、
整合回路８２の方が３個である。図６（ｂ）において、
整合回路８３と整合回路８４も等価であり、構成素子の
数も整合回路８１と８２の場合と同様である。
【００３３】図７（ａ），（ｂ）は図１（ｂ）の整合回
路をＴ型整合回路で表わしたものであり、Ｔ型整合回路
を基本とする出力端子側整合回路の構成図である。図７
（ａ）に示す整合回路９１と整合回路９２は等価であ
る。また、図７（ｂ）においても、整合回路９３と整合
回路９４が等価であり、構成素子数の数も、図６の場合
と同様である。
路をＴ型整合回路で表わしたものであり、Ｔ型整合回路
を基本とする出力端子側整合回路の構成図である。図７
（ａ）に示す整合回路９１と整合回路９２は等価であ
る。また、図７（ｂ）においても、整合回路９３と整合
回路９４が等価であり、構成素子数の数も、図６の場合
と同様である。
【００３４】図６のＹa 及び図７のＹb は、それぞれ
（Ｒa ，Ｒg ）と（ＲL ，Ｒb ）の整合回路の基本素子
値で、（８）式に従い、（１１−ａ），（１１−ｂ）式
のように計算できる。最終的に図６（ａ），（ｂ）及び
図７（ａ），（ｂ）に示される各整合回路の縦続行列
は、それぞれ次の（ｉ）〜（iv）のようになる。
（Ｒa ，Ｒg ）と（ＲL ，Ｒb ）の整合回路の基本素子
値で、（８）式に従い、（１１−ａ），（１１−ｂ）式
のように計算できる。最終的に図６（ａ），（ｂ）及び
図７（ａ），（ｂ）に示される各整合回路の縦続行列
は、それぞれ次の（ｉ）〜（iv）のようになる。
【００３５】
【数８】
【００３６】
【数９】
【００３７】Ｔ型整合回路を基本とする二端子対電気回
路網用整合回路の構成方法に関する原理は以上の通りで
ある。次に、二端子対電気回路網として、例えば弾性表
面波フィルタに適用される整合回路の具体的な構成方法
を説明する。
路網用整合回路の構成方法に関する原理は以上の通りで
ある。次に、二端子対電気回路網として、例えば弾性表
面波フィルタに適用される整合回路の具体的な構成方法
を説明する。
【００３８】図８（ａ），（ｂ）は整合回路を設ける前
の弾性表面波フィルタの特性図であり、同図（ａ）は挿
入損失特性、及び同図（ｂ）は反射損失特性である。
の弾性表面波フィルタの特性図であり、同図（ａ）は挿
入損失特性、及び同図（ｂ）は反射損失特性である。
【００３９】弾性表面波フィルタは、圧電基板上に、弾
性表面波の励振及び受信用の一対の櫛形電極が設けられ
た構造をなし、それは圧電基板の圧電効果を利用した電
気回路なので、受動素子で構成される二端子対電気回路
網とみなすことができるため、縦続行列を持つ。
性表面波の励振及び受信用の一対の櫛形電極が設けられ
た構造をなし、それは圧電基板の圧電効果を利用した電
気回路なので、受動素子で構成される二端子対電気回路
網とみなすことができるため、縦続行列を持つ。
【００４０】図８（ａ）は挿入損失特性を示し、図８
（ｂ）の実線で示される符号１０１は入力端子側反射損
失特性、破線で示される符号１０２は出力端子側反射損
失特性である。１０１と１０２から明らかなように、両
端子における反射損失は大きいことがわかる。これを改
善するために、例えば８５２.０ＭＨｚにおいて、上述
したような構成方法で整合回路を設計する。この周波数
における弾性表面波フィルタの縦続行列の成分は、次の
通りである。 Ａ＝５．６００９１５×１０-2＋ｊ０．５２９３４７ ・・・（１６−ａ） Ｂ＝４．１３１９０４＋ｊ４５．０２７６５ ・・・（１６−ｂ） Ｃ＝−１．２９１３４３×１０-3＋ｊ２．５９１５９６×１０-2 ・・・（１６−ｃ） Ｄ＝５．７３６９８２×１０-2＋ｊ０．３３１５０９６ ・・・（１６−ｄ） Ａ、Ｂ、Ｃ、Ｄは（２）式の不等式を満足している。従
って、この弾性表面波フィルタの両端子をこの周波数に
おいて整合回路が存在する。構成方法は上述したように
行う。最終的な回路構成は、入力端子側では図６（ａ）
の整合回路８２を、出力端子側では図７（ａ）の整合回
路９２を選択する。その回路を図９に示す。
（ｂ）の実線で示される符号１０１は入力端子側反射損
失特性、破線で示される符号１０２は出力端子側反射損
失特性である。１０１と１０２から明らかなように、両
端子における反射損失は大きいことがわかる。これを改
善するために、例えば８５２.０ＭＨｚにおいて、上述
したような構成方法で整合回路を設計する。この周波数
における弾性表面波フィルタの縦続行列の成分は、次の
通りである。 Ａ＝５．６００９１５×１０-2＋ｊ０．５２９３４７ ・・・（１６−ａ） Ｂ＝４．１３１９０４＋ｊ４５．０２７６５ ・・・（１６−ｂ） Ｃ＝−１．２９１３４３×１０-3＋ｊ２．５９１５９６×１０-2 ・・・（１６−ｃ） Ｄ＝５．７３６９８２×１０-2＋ｊ０．３３１５０９６ ・・・（１６−ｄ） Ａ、Ｂ、Ｃ、Ｄは（２）式の不等式を満足している。従
って、この弾性表面波フィルタの両端子をこの周波数に
おいて整合回路が存在する。構成方法は上述したように
行う。最終的な回路構成は、入力端子側では図６（ａ）
の整合回路８２を、出力端子側では図７（ａ）の整合回
路９２を選択する。その回路を図９に示す。
【００４１】図９は、弾性表面波フィルタ用整合回路の
回路図である。この図９において、弾性表面波フィルタ
１１１の入出力側に、インダクタ及びキャパシタの整合
回路が設けられている。但し、図３に示すような外部の
回路網３０と５０は、図９では単なる回路系の特性イン
ピーダンスＺ0 に等しい信号源の内部抵抗と純抵抗の負
荷である。一般的に広く用いられる回路系は、特性イン
ピーダンス５０Ω回路系である。
回路図である。この図９において、弾性表面波フィルタ
１１１の入出力側に、インダクタ及びキャパシタの整合
回路が設けられている。但し、図３に示すような外部の
回路網３０と５０は、図９では単なる回路系の特性イン
ピーダンスＺ0 に等しい信号源の内部抵抗と純抵抗の負
荷である。一般的に広く用いられる回路系は、特性イン
ピーダンス５０Ω回路系である。
【００４２】また、整合回路を設けた後の弾性表面波フ
ィルタの特性図を図１０（ａ），（ｂ）に示す。図１０
（ａ）は挿入損失特性で、図１０（ｂ）の実線の符号１
２１と破線の符号１２２はそれぞれ入力端子及び出力端
子における反射損失特性である。８５２．０ＭＨz にお
いて、両端子における反射損失が完全に除去されたこと
は、該反射損失特性から明らかである。
ィルタの特性図を図１０（ａ），（ｂ）に示す。図１０
（ａ）は挿入損失特性で、図１０（ｂ）の実線の符号１
２１と破線の符号１２２はそれぞれ入力端子及び出力端
子における反射損失特性である。８５２．０ＭＨz にお
いて、両端子における反射損失が完全に除去されたこと
は、該反射損失特性から明らかである。
【００４３】以上のように、本実施例の方法を用いて二
端子対電気回路網用の整合回路を構成（設計）すると、
不整合損失が大きく改善されるばかりか、該整合回路の
微調整もほとんど必要でなくなる。その上、二端子対電
気回路網は整合可能かどうかを事前に正確に予測できる
から、無駄な整合回路の設計も必要でなくなる。従っ
て、整合回路を必要とする全ての装置に、本実施例の構
成方法を適用すれば、その装置の高性能化と低価格化を
図ることができる。
端子対電気回路網用の整合回路を構成（設計）すると、
不整合損失が大きく改善されるばかりか、該整合回路の
微調整もほとんど必要でなくなる。その上、二端子対電
気回路網は整合可能かどうかを事前に正確に予測できる
から、無駄な整合回路の設計も必要でなくなる。従っ
て、整合回路を必要とする全ての装置に、本実施例の構
成方法を適用すれば、その装置の高性能化と低価格化を
図ることができる。
【００４４】また、本実施例では、弾性表面波フィルタ
を用いて整合回路構成方法の効果を確認したが、本実施
例の整合回路の構成方法は、縦続行列で表わせる全ての
二端子対電気回路網に有効である。
を用いて整合回路構成方法の効果を確認したが、本実施
例の整合回路の構成方法は、縦続行列で表わせる全ての
二端子対電気回路網に有効である。
【００４５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、二端子対電気回路網の縦続行列の成分から、その
存在条件を確認し、所定の数式で示される量に基づき、
素子値Ｙa ，Ｙb を演算して前記二端子対電気回路網に
対する整合回路を構成するようにしている。そのため、
二端子対電気回路網を他の回路網と接続する際に、ある
周波数において該二端子対電気回路網の入力端子及び出
力端子におけるインピーダンス不整合による反射を完全
に除去でき、しかも微調整をほとんど必要としない。従
って、例えば設計時において、二端子対電気回路網が整
合可能かどうかを事前に正確に予測できるから、無駄な
整合回路の設計作業もなくなり、精度の高い整合回路を
的確に製造することが可能となる。
れば、二端子対電気回路網の縦続行列の成分から、その
存在条件を確認し、所定の数式で示される量に基づき、
素子値Ｙa ，Ｙb を演算して前記二端子対電気回路網に
対する整合回路を構成するようにしている。そのため、
二端子対電気回路網を他の回路網と接続する際に、ある
周波数において該二端子対電気回路網の入力端子及び出
力端子におけるインピーダンス不整合による反射を完全
に除去でき、しかも微調整をほとんど必要としない。従
って、例えば設計時において、二端子対電気回路網が整
合可能かどうかを事前に正確に予測できるから、無駄な
整合回路の設計作業もなくなり、精度の高い整合回路を
的確に製造することが可能となる。
【図１】本発明の実施例の整合回路構成の基本を示す図
である。
である。
【図２】一般的な二端子対電気回路網の構成図である。
【図３】従来の二端子対電気回路網用整合回路の構成過
程を示す図である。
程を示す図である。
【図４】従来のＲ1 とＲ2 のＴ型整合回路の回路図であ
る。
る。
【図５】従来の１個のインピーダンスＺで構成される直
列型二端子対電気回路網の回路図である。
列型二端子対電気回路網の回路図である。
【図６】本実施例のＴ型整合回路を基本とする入力端子
側整合回路の構成図である。
側整合回路の構成図である。
【図７】本実施例のＴ型整合回路を基本とする出力端子
側整合回路の構成図である。
側整合回路の構成図である。
【図８】本実施例における整合回路を設ける前の弾性表
面波フィルタの特性図である。
面波フィルタの特性図である。
【図９】本実施例の弾性表面波フィルタ用整合回路の回
路図である。
路図である。
【図１０】本実施例における整合回路を設けた後の弾性
表面波フィルタの特性図である。
表面波フィルタの特性図である。
７１，７２，８１〜８４，９１〜９４ 整合回路 ７１a ，７１g ，７２L ，７２b 直列型二端子対電気
回路 １１１ 弾性表面波フ
ィルタ
回路 １１１ 弾性表面波フ
ィルタ
フロントページの続き (56)参考文献 電子通信ハンドブック（オーム社、昭 和54年）、ＰＰ．169−171 (58)調査した分野(Int.Cl.6，ＤＢ名) H03H 7/38
Claims (1)
- 【請求項１】 受動素子で構成され（１）式の縦続行列
［Ｆ］で表わされる二端子対電気回路網の入力端子及び
出力端子において、 前記二端子対電気回路網の入力端子と、インピーダンス
Ｚa （＝Ｒa ±ｊＸa、但し、Ｒa は抵抗、Ｘa はリア
クタンス）の入力端子側電気回路網とを、接続するため
のインピーダンス整合用の入力端子側整合回路を構成す
る場合、及び前記二端子対電気回路網の出力端子と、イ
ンピーダンスＺb （＝Ｒb ±ｊＸb 、但し、Ｒb は抵
抗、Ｘb はリアクタンス）の出力端子側電気回路網と
を、接続するためのインピーダンス整合用の出力端子側
整合回路を構成する場合、 前記二端子対電気回路網の複素数成分Ａ，Ｂ，Ｃ，Ｄか
ら、該二端子対電気回路網の共役影像インピーダンスＺ
L （＝ＲL −ｊＸL 、但し、ＲL は抵抗、ＸLはリアク
タンス）とＺg （＝Ｒg −ｊＸg 、但し、Ｒg は抵抗、
Ｘg はリアクタンス）とが存在するか否か、（２）式の
存在条件を確認し、 前記共役影像インピーダンスＺL とＺg が存在するとき
には、前記入力端子側整合回路及び前記出力端子側整合
回路を構成することが可能であり、該二端子対電気回路
網の出力端子をインピーダンスＺL で終端すれば該二端
子対電気回路網の入力端子から見たインピーダンスはＺ
g の共役値Ｚ g に等しく、逆に該二端子対電気回路網の
入力端子をインピーダンスＺg で終端すれば該二端子対
電気回路網の出力端子から見たインピーダンスはＺL の
共役値Ｚ L に等しいことになるので、（３−１）式、
（３−２）式、（４−１）式、（４−２）式、（１１−
ａ）式及び（１１−ｂ）式に示される量に基づき、前記
入力端子側整合回路を構成する素子値Ｙa 、及び前記出
力端子側整合回路を構成する素子値Ｙb を演算して、該
入力端子側整合回路及び該出力端子側整合回路を構成す
ることを特徴とする整合回路の構成方法。 【数１】 【数２】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25392791A JP2795762B2 (ja) | 1991-10-01 | 1991-10-01 | 整合回路の構成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25392791A JP2795762B2 (ja) | 1991-10-01 | 1991-10-01 | 整合回路の構成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0595246A JPH0595246A (ja) | 1993-04-16 |
| JP2795762B2 true JP2795762B2 (ja) | 1998-09-10 |
Family
ID=17257963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25392791A Expired - Fee Related JP2795762B2 (ja) | 1991-10-01 | 1991-10-01 | 整合回路の構成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2795762B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3424971B2 (ja) * | 1994-01-20 | 2003-07-07 | 松下電器産業株式会社 | 弾性表面波フィルタ |
-
1991
- 1991-10-01 JP JP25392791A patent/JP2795762B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子通信ハンドブック（オーム社、昭和５４年）、ＰＰ．１６９−１７１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0595246A (ja) | 1993-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6179829B2 (ja) | マイクロ波音響波フィルタの改良された設計 | |
| US20150106072A1 (en) | Network synthesis design of microwave acoustic wave filters | |
| CN101572532A (zh) | 可数字地重新配置的体声波型谐振器滤波器及方法 | |
| WO2006045176A1 (en) | Band reject filters | |
| KR19980070285A (ko) | 임피던스 회로들에 의해 생성된 감쇠극들을 가진 표면 탄성파필터들 | |
| US6300849B1 (en) | Distributed element filter | |
| JPH01208010A (ja) | モノリシツクな格子型弾性表面波フイルタ | |
| JPS6134288B2 (ja) | ||
| JP2795762B2 (ja) | 整合回路の構成方法 | |
| JP4331277B2 (ja) | 弾性表面波フィルタ | |
| JP2001244704A (ja) | 薄膜共振器フィルタおよびその帯域幅を広げる方法 | |
| JP3425394B2 (ja) | 弾性表面波共振子および弾性表面波フィルタ | |
| US5661443A (en) | Apparatus and method for an asymmetrical multi-pole monolithic crystal filter having improved phase response | |
| US11962290B2 (en) | Correction unit for radio frequency filter | |
| US6960966B2 (en) | Surface acoustic wave filter with attenuation poles | |
| JP3921303B2 (ja) | 分布定数フィルタ | |
| JP2001060803A (ja) | 分布定数フィルタ | |
| JP3016250B2 (ja) | 直流遮断回路 | |
| Lilhare et al. | A narrow band UHF filter bank using SAW TCRFs | |
| JPH07176979A (ja) | 弾性表面波フィルタ | |
| RU2190923C1 (ru) | Активный широкополосный пьезоэлектрический фильтр | |
| JPH03258010A (ja) | 弾性表面波装置 | |
| JPH0433405A (ja) | 弾性表面波フィルタおよびそれを用いた移動無線装置 | |
| JPH09284075A (ja) | 帯域阻止フィルタ | |
| Kojima et al. | Two-port saw resonator using series connected idts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980616 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |