JP2792356B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2792356B2 JP2792356B2 JP21757392A JP21757392A JP2792356B2 JP 2792356 B2 JP2792356 B2 JP 2792356B2 JP 21757392 A JP21757392 A JP 21757392A JP 21757392 A JP21757392 A JP 21757392A JP 2792356 B2 JP2792356 B2 JP 2792356B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- wafer
- test
- fuse element
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
ら多くの良品を得ることが、すなわちコスト低減につな
がっている。そこでチップの大きさをできるだけ小さく
設計する努力がなされている。しかし、小さくするとい
っても必要最小限の回路は入れなければならない。また
ダイナミックラムのように３年で容量が４倍になるよう
なものでは限界がある。そこでウェーハのサイズを大き
くすることで、１枚当たりに作れるチップの数を増やす
ことも行なわれている。しかし、ウェーハのサイズを大
きくすることは技術的に難かしく、現在８インチのウェ
ーハが量産に使用されはじめたところである。
は良品数は増えない。それはウェーハが大きくなればな
る程、均一な面を作り出すのが難かしくなるからであ
る。また製造中での温度変化等により、ウェーハが反る
などして面が不均一になってしまう。そのため、ウェー
ハ面内でトランジスタ特性などにバラツキが生じてしま
う。図４に示すようにウェーハ１００内に多数の半導体
チップ領域１０１があるが、半導体チップに図示しない
識別マークを設けてウェーハ内の位置をある程度知り、
不良分布をとるなどの生産管理に役立てることができる
ようになっている。
では、識別マークが半導体チップに設けられているが、
組立後では再度チップを露出させないかぎりウェーハ内
での位置を知ることができず不便であった。
一端を固定電位供給端に接続されたヒューズ素子および
テスト信号を受けて前記ヒューズ素子の他端の電位レベ
ルに応じた検出信号を発生するヒューズ・テスト回路か
らなる識別信号発生手段が半導体チップに設けられてい
るというものである。
ューズ素子１とヒューズ・テスト回路２とが各半導体チ
ップにひとつづつ設けられている。
ーズ本体の両端にアルミニウム膜などの電極を設けたも
ので、冗長回路などに用いられるものと同様のものでよ
い。必要に応じてポリシリコン膜にレーザ光などを照射
して切断する。ヒューズ素子の一端は電源端子Ｖｃｃに
接続され、他端はヒューズ・テスト回路２に接続され
る。ヒューズ・テスト回路２の入力端（ヒューズ素子の
他端）はエンハンスメント型のＭＯＳＴ３を介して接地
端に接続される。入力端の電位はインバータ４を介して
ＭＯＳＴ３のゲートに供給されるとともに、インバータ
５，６を経て２入力ＮＡＮＤゲート７に供給される。２
入力ＮＡＮＤゲート７にはテスト信号ＴＥＳＴが供給さ
れる。
区別するため、第１の領域にある半導体チップのヒュー
ズ素子１を溶断せず、第２の領域では溶断するようにし
ておいたとすると、第１の領域のチップでは接点Ａの電
位は常にハイレベルに固定されている。ここでヒューズ
素子の状態を知りたい時、図２に示すようにテスト信号
ＴＥＳＴをロウレベルからハイレベルに変化させると、
インバータ４の出力は常にロウレベルになっているの
で、２入力ＮＡＮＤゲート７により出力信号ＷＡＤＤは
ロウレベルからハイレベルに変化する。第２の領域のチ
ップの場合には、接点Ａの電位はロウレベルに固定され
るので、テスト信号がロウレベルからハイレベルに変化
すると、インバータ４の出力は常にハイレベルなので２
入力ＮＡＮＤゲート７の出力ＷＡＤＤはロウレベルであ
る。このＷＡＤＤ信号を出力ピン（外部端子）より出力
することにより、半導体チップがウェーハのどの領域に
あったかがわかる。
設け、ｎ個の出力ピンに出力させるようにすればヒュー
ズ素子を切る、切らないの組合わせで、２n 通りの識別
信号をうることができ、半導体チップが存在していたウ
ェーハ内の領域を細分して知ることができる。
ップのボンディングパッドを経てヒューズ・テスト回路
に供給されるようにしてもよいし、テスト回路を内蔵し
ている半導体装置ではテスト回路から供給されるように
してもよい。
は２つのヒューズ素子１ａ，１ｂと２つのヒューズ・テ
スト回路２ａ，２ｂとを有している。ヒューズ・テスト
回路２ａでは、テスト信号ＴＥＳＴは、カウンタ回路８
ａを介して２入力ＮＡＮＤゲート７ａに加えられる。ま
た、カウンタ回路８ａの出力信号は、ヒューズ・テスト
回路２ｂのテスト信号となり、カウンタ回路８ｂを介し
て２入力ＮＡＮＤゲート７ｂに加えられる。２入力ＮＡ
ＮＤゲート７ａ，７ｂの出力端は共通接続されている信
号ＷＡＤＤを供給する。
場合、例えば第１の領域ではヒューズ素子１ａ，１ｂを
ともに溶断せず、第２の領域ではヒューズ素子１ａは切
るが、ヒューズ１ｂは切らない、第３の領域では１ａは
切らないが、１ｂは切る、第４の領域では１ａ，１ｂ共
切るようにしてあったとする。第２の領域の半導体チッ
プでは接点Ｂはハイレベル、接点Ｃはロウレベルに固定
される。ここでヒューズ素子の状態を知るためにテスト
信号ＴＥＳＴをロウレベルからハイレベルに変化させる
と、カウンタ回路８ａの出力接点Ｄがハイレベルになる
ようにしておけば、インバータ６の出力はロウレベルで
あるから、２入力ＮＡＮＤゲート７ａの出力信号はロウ
レベルからハイレベルに変化する。また接点Ｄがハイレ
ベルに変化することにより、カウンタ回路８ｂが動作し
て出力接点Ｅがハイレベルになり、インバータ６ｂの出
力がハイレベルになっているので、２入力ＮＡＮＤゲー
ト７ｂの出力信号はロウレベルに変化する。カウンタ回
路８ａ，８ｂのビット数に差をつけなるなどの手段によ
り遅延時間に差をつけて出力させるようにしておけば、
１つの出力ピン（ＷＡＤＤ）からヒューズ素子１ａ，１
ｂの状態を知ることができる利点がある。なお、カウン
タ８ａは必ずしも必要ではなくテスト信号ＴＥＳＴを直
接２入力ＮＡＮＤゲート７ａに加えてもよい。
等により切断可能なヒューズ素子およびその切断の有無
を電気的に検出して識別信号を発生する手段を半導体チ
ップに設けたので、ウェーハ内での位置に応じて切断し
ておくことにより、テスト信号を入力することで前記ヒ
ューズ素子の切断の有無を検知し、ウェーハ内で半導体
チップの位置を組立後においても知ることができる。
Claims (1)
- 【請求項１】 一端を固定電位供給端に接続されたヒュ
ーズ素子およびテスト信号を受けて前記ヒューズ素子の
他端の電位レベルに応じた検出信号を発生するヒューズ
・テスト回路からなる識別信号発生手段が半導体チップ
に設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21757392A JP2792356B2 (ja) | 1992-08-17 | 1992-08-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21757392A JP2792356B2 (ja) | 1992-08-17 | 1992-08-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669086A JPH0669086A (ja) | 1994-03-11 |
| JP2792356B2 true JP2792356B2 (ja) | 1998-09-03 |
Family
ID=16706395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21757392A Expired - Lifetime JP2792356B2 (ja) | 1992-08-17 | 1992-08-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792356B2 (ja) |
-
1992
- 1992-08-17 JP JP21757392A patent/JP2792356B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669086A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283030B1 (ko) | 반도체 장치의 레이 아웃 구조 | |
| US5691570A (en) | Integrated circuits having patterns of mirror images and packages incorporating the same | |
| US5949090A (en) | MOS TEG structure | |
| US7474112B2 (en) | Method and apparatus for non-invasively testing integrated circuits | |
| JP2560805B2 (ja) | 半導体装置 | |
| JP4727796B2 (ja) | 半導体集積回路 | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| JPH06349926A (ja) | 半導体装置 | |
| JP2792356B2 (ja) | 半導体装置 | |
| US6849929B2 (en) | IC chip and semiconductor device | |
| JPH05267415A (ja) | 半導体装置 | |
| JPS63166244A (ja) | モノリシック集積回路 | |
| KR100302252B1 (ko) | 반도체 기억 장치 | |
| JP2000349130A (ja) | 半導体集積回路基板とその製造方法およびその特性チェック方法 | |
| JPH065677A (ja) | 半導体装置 | |
| KR100206611B1 (ko) | 집적 반도체 회로를 식별하기 위한 회로구조 | |
| US6144084A (en) | Semiconductor integrated circuit having a logic verifying structure and method of manufacturing the same | |
| JPS6016438A (ja) | Ｍｏｓ集積回路 | |
| JPH1117018A (ja) | フューズ装置および半導体記憶装置 | |
| JPH063838B2 (ja) | 半導体集積回路装置 | |
| JP2978883B1 (ja) | 半導体装置 | |
| KR100426989B1 (ko) | 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조 | |
| JPH07202003A (ja) | 半導体装置 | |
| KR19980058481A (ko) | 반도체 장치 | |
| JP2001358305A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980519 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110619 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 15 |