JP2792356B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2792356B2 JP2792356B2 JP21757392A JP21757392A JP2792356B2 JP 2792356 B2 JP2792356 B2 JP 2792356B2 JP 21757392 A JP21757392 A JP 21757392A JP 21757392 A JP21757392 A JP 21757392A JP 2792356 B2 JP2792356 B2 JP 2792356B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- wafer
- test
- fuse element
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
ら多くの良品を得ることが、すなわちコスト低減につな
がっている。そこでチップの大きさをできるだけ小さく
設計する努力がなされている。しかし、小さくするとい
っても必要最小限の回路は入れなければならない。また
ダイナミックラムのように3年で容量が4倍になるよう
なものでは限界がある。そこでウェーハのサイズを大き
くすることで、1枚当たりに作れるチップの数を増やす
ことも行なわれている。しかし、ウェーハのサイズを大
きくすることは技術的に難かしく、現在8インチのウェ
ーハが量産に使用されはじめたところである。
は良品数は増えない。それはウェーハが大きくなればな
る程、均一な面を作り出すのが難かしくなるからであ
る。また製造中での温度変化等により、ウェーハが反る
などして面が不均一になってしまう。そのため、ウェー
ハ面内でトランジスタ特性などにバラツキが生じてしま
う。図4に示すようにウェーハ100内に多数の半導体
チップ領域101があるが、半導体チップに図示しない
識別マークを設けてウェーハ内の位置をある程度知り、
不良分布をとるなどの生産管理に役立てることができる
ようになっている。
では、識別マークが半導体チップに設けられているが、
組立後では再度チップを露出させないかぎりウェーハ内
での位置を知ることができず不便であった。
一端を固定電位供給端に接続されたヒューズ素子および
テスト信号を受けて前記ヒューズ素子の他端の電位レベ
ルに応じた検出信号を発生するヒューズ・テスト回路か
らなる識別信号発生手段が半導体チップに設けられてい
るというものである。
ューズ素子1とヒューズ・テスト回路2とが各半導体チ
ップにひとつづつ設けられている。
ーズ本体の両端にアルミニウム膜などの電極を設けたも
ので、冗長回路などに用いられるものと同様のものでよ
い。必要に応じてポリシリコン膜にレーザ光などを照射
して切断する。ヒューズ素子の一端は電源端子Vccに
接続され、他端はヒューズ・テスト回路2に接続され
る。ヒューズ・テスト回路2の入力端(ヒューズ素子の
他端)はエンハンスメント型のMOST3を介して接地
端に接続される。入力端の電位はインバータ4を介して
MOST3のゲートに供給されるとともに、インバータ
5,6を経て2入力NANDゲート7に供給される。2
入力NANDゲート7にはテスト信号TESTが供給さ
れる。
区別するため、第1の領域にある半導体チップのヒュー
ズ素子1を溶断せず、第2の領域では溶断するようにし
ておいたとすると、第1の領域のチップでは接点Aの電
位は常にハイレベルに固定されている。ここでヒューズ
素子の状態を知りたい時、図2に示すようにテスト信号
TESTをロウレベルからハイレベルに変化させると、
インバータ4の出力は常にロウレベルになっているの
で、2入力NANDゲート7により出力信号WADDは
ロウレベルからハイレベルに変化する。第2の領域のチ
ップの場合には、接点Aの電位はロウレベルに固定され
るので、テスト信号がロウレベルからハイレベルに変化
すると、インバータ4の出力は常にハイレベルなので2
入力NANDゲート7の出力WADDはロウレベルであ
る。このWADD信号を出力ピン(外部端子)より出力
することにより、半導体チップがウェーハのどの領域に
あったかがわかる。
設け、n個の出力ピンに出力させるようにすればヒュー
ズ素子を切る、切らないの組合わせで、2n 通りの識別
信号をうることができ、半導体チップが存在していたウ
ェーハ内の領域を細分して知ることができる。
ップのボンディングパッドを経てヒューズ・テスト回路
に供給されるようにしてもよいし、テスト回路を内蔵し
ている半導体装置ではテスト回路から供給されるように
してもよい。
は2つのヒューズ素子1a,1bと2つのヒューズ・テ
スト回路2a,2bとを有している。ヒューズ・テスト
回路2aでは、テスト信号TESTは、カウンタ回路8
aを介して2入力NANDゲート7aに加えられる。ま
た、カウンタ回路8aの出力信号は、ヒューズ・テスト
回路2bのテスト信号となり、カウンタ回路8bを介し
て2入力NANDゲート7bに加えられる。2入力NA
NDゲート7a,7bの出力端は共通接続されている信
号WADDを供給する。
場合、例えば第1の領域ではヒューズ素子1a,1bを
ともに溶断せず、第2の領域ではヒューズ素子1aは切
るが、ヒューズ1bは切らない、第3の領域では1aは
切らないが、1bは切る、第4の領域では1a,1b共
切るようにしてあったとする。第2の領域の半導体チッ
プでは接点Bはハイレベル、接点Cはロウレベルに固定
される。ここでヒューズ素子の状態を知るためにテスト
信号TESTをロウレベルからハイレベルに変化させる
と、カウンタ回路8aの出力接点Dがハイレベルになる
ようにしておけば、インバータ6の出力はロウレベルで
あるから、2入力NANDゲート7aの出力信号はロウ
レベルからハイレベルに変化する。また接点Dがハイレ
ベルに変化することにより、カウンタ回路8bが動作し
て出力接点Eがハイレベルになり、インバータ6bの出
力がハイレベルになっているので、2入力NANDゲー
ト7bの出力信号はロウレベルに変化する。カウンタ回
路8a,8bのビット数に差をつけなるなどの手段によ
り遅延時間に差をつけて出力させるようにしておけば、
1つの出力ピン(WADD)からヒューズ素子1a,1
bの状態を知ることができる利点がある。なお、カウン
タ8aは必ずしも必要ではなくテスト信号TESTを直
接2入力NANDゲート7aに加えてもよい。
等により切断可能なヒューズ素子およびその切断の有無
を電気的に検出して識別信号を発生する手段を半導体チ
ップに設けたので、ウェーハ内での位置に応じて切断し
ておくことにより、テスト信号を入力することで前記ヒ
ューズ素子の切断の有無を検知し、ウェーハ内で半導体
チップの位置を組立後においても知ることができる。
Claims (1)
- 【請求項1】 一端を固定電位供給端に接続されたヒュ
ーズ素子およびテスト信号を受けて前記ヒューズ素子の
他端の電位レベルに応じた検出信号を発生するヒューズ
・テスト回路からなる識別信号発生手段が半導体チップ
に設けられていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21757392A JP2792356B2 (ja) | 1992-08-17 | 1992-08-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21757392A JP2792356B2 (ja) | 1992-08-17 | 1992-08-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0669086A JPH0669086A (ja) | 1994-03-11 |
JP2792356B2 true JP2792356B2 (ja) | 1998-09-03 |
Family
ID=16706395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21757392A Expired - Lifetime JP2792356B2 (ja) | 1992-08-17 | 1992-08-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2792356B2 (ja) |
-
1992
- 1992-08-17 JP JP21757392A patent/JP2792356B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0669086A (ja) | 1994-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100283030B1 (ko) | 반도체 장치의 레이 아웃 구조 | |
US5691570A (en) | Integrated circuits having patterns of mirror images and packages incorporating the same | |
US5949090A (en) | MOS TEG structure | |
US7474112B2 (en) | Method and apparatus for non-invasively testing integrated circuits | |
JP2560805B2 (ja) | 半導体装置 | |
JP4727796B2 (ja) | 半導体集積回路 | |
JPH0773106B2 (ja) | 半導体装置の製造方法 | |
JPH06349926A (ja) | 半導体装置 | |
JP2792356B2 (ja) | 半導体装置 | |
US6849929B2 (en) | IC chip and semiconductor device | |
JPH05267415A (ja) | 半導体装置 | |
JPS63166244A (ja) | モノリシック集積回路 | |
KR100302252B1 (ko) | 반도체 기억 장치 | |
JP2000349130A (ja) | 半導体集積回路基板とその製造方法およびその特性チェック方法 | |
JPH065677A (ja) | 半導体装置 | |
KR100206611B1 (ko) | 집적 반도체 회로를 식별하기 위한 회로구조 | |
US6144084A (en) | Semiconductor integrated circuit having a logic verifying structure and method of manufacturing the same | |
JPS6016438A (ja) | Mos集積回路 | |
JPH1117018A (ja) | フューズ装置および半導体記憶装置 | |
JPH063838B2 (ja) | 半導体集積回路装置 | |
JP2978883B1 (ja) | 半導体装置 | |
KR100426989B1 (ko) | 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조 | |
JPH07202003A (ja) | 半導体装置 | |
KR19980058481A (ko) | 반도체 장치 | |
JP2001358305A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980519 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110619 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 15 |