JP2785506B2 - スキャン用回路 - Google Patents
スキャン用回路Info
- Publication number
- JP2785506B2 JP2785506B2 JP3052108A JP5210891A JP2785506B2 JP 2785506 B2 JP2785506 B2 JP 2785506B2 JP 3052108 A JP3052108 A JP 3052108A JP 5210891 A JP5210891 A JP 5210891A JP 2785506 B2 JP2785506 B2 JP 2785506B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- data
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスキャンパス回路を構成
するにあたり、スキャン用のクロックとシステム用のク
ロックを全く非同期に動作させることのできるスキャン
パスフリップフロップ回路に関するものである。
するにあたり、スキャン用のクロックとシステム用のク
ロックを全く非同期に動作させることのできるスキャン
パスフリップフロップ回路に関するものである。
【０００２】
【従来の技術】近年、ＬＳＩの大規模化に伴い、内部の
テストが複雑で困難となり、上記内部のテストを簡素化
するために、スキャンパステストの手法が利用されるよ
うになってきた。
テストが複雑で困難となり、上記内部のテストを簡素化
するために、スキャンパステストの手法が利用されるよ
うになってきた。
【０００３】以下、従来のスキャンパステストの手法と
スキャンパスフリップフロップ回路について説明する。
スキャンパスフリップフロップ回路について説明する。
【０００４】図６は従来におけるスキャンパスフリップ
フロップ回路である。通常のフリップフロップとして使
用するときは、Ｄが入力、Ｑが出力、ｃｋをクロックと
して使用する。Ｓckを０にしておくと、ｃｋが１のとき
ラッチ６１はスルー状態となり、ラッチ６１の出力には
通常入力Ｄ（以下Ｄと略す）がそのまま出力される。一
方、ラッチ６２はフィードバックにより保持状態に保た
れるため、前の状態が通常出力Ｑ（以下Ｑと略す）に出
力される。ｃｋが０になるとラッチ６１は保持状態、ラ
ッチ６２はスルー状態となり、上記Ｄの値は保持された
ままである。即ち、ｃｋの立下りエッジでデータを保持
するフリップフロップとして動作する。スキャン用のフ
リップフロップとして使用するときはＳIが入力、ＳOが
出力、Ｓckをクロックとして使用する。ｃｋを０にして
おくと、Ｓckが１のとき、ラッチ６１はスルー状態とな
り、ラッチ６１の出力にはスキャン用入力ＳI（以下ＳI
と略す）がそのまま出力される。一方、ラッチ６２はフ
ィードバックにより、保持状態に保たれるため、前の状
態がスキャン用出力ＳO（以下ＳOと略す）に出力され
る。ただし、ＳOとＱは同じ出力信号である。再びＳck
が１になるとラッチ６１は保持状態、ラッチ６２はスル
ー状態となり、上記ＳIの値はＳOに保持されたままであ
る。即ちＳckの立下りエッジでデータを保持するフリッ
プフロップとして動作する。
フロップ回路である。通常のフリップフロップとして使
用するときは、Ｄが入力、Ｑが出力、ｃｋをクロックと
して使用する。Ｓckを０にしておくと、ｃｋが１のとき
ラッチ６１はスルー状態となり、ラッチ６１の出力には
通常入力Ｄ（以下Ｄと略す）がそのまま出力される。一
方、ラッチ６２はフィードバックにより保持状態に保た
れるため、前の状態が通常出力Ｑ（以下Ｑと略す）に出
力される。ｃｋが０になるとラッチ６１は保持状態、ラ
ッチ６２はスルー状態となり、上記Ｄの値は保持された
ままである。即ち、ｃｋの立下りエッジでデータを保持
するフリップフロップとして動作する。スキャン用のフ
リップフロップとして使用するときはＳIが入力、ＳOが
出力、Ｓckをクロックとして使用する。ｃｋを０にして
おくと、Ｓckが１のとき、ラッチ６１はスルー状態とな
り、ラッチ６１の出力にはスキャン用入力ＳI（以下ＳI
と略す）がそのまま出力される。一方、ラッチ６２はフ
ィードバックにより、保持状態に保たれるため、前の状
態がスキャン用出力ＳO（以下ＳOと略す）に出力され
る。ただし、ＳOとＱは同じ出力信号である。再びＳck
が１になるとラッチ６１は保持状態、ラッチ６２はスル
ー状態となり、上記ＳIの値はＳOに保持されたままであ
る。即ちＳckの立下りエッジでデータを保持するフリッ
プフロップとして動作する。
【０００５】この回路を１つのモジュールとしてスキャ
ンテスト回路を構成した例を図７に示す。７１，７２，
７３が上記モジュールＦＦnである（以下ＦＦnと略
す）。ｃｋ１〜ｃｋｎを０にし、制御信号Ｘ，制御信号
Ｙを１とする。Scan OutにはＦＦnの出力が出力され、
内部状態を観測する。ここでScan Clockを入力すると、
立下りエッジでそれぞれのＦＦnはシフトされる。ＦＦn
にはＦＦn-1の出力がシフトされ、Scan OutでＦＦn-1の
出力が観測できる。また、Scan Inからの入力はＦＦ1に
シフトされるため、内部状態を任意に設定することがで
きる。従ってScanClockによってｎ回シフトを繰り返す
ことによって全てのＦＦnの状態を観測、任意に設定で
きる。
ンテスト回路を構成した例を図７に示す。７１，７２，
７３が上記モジュールＦＦnである（以下ＦＦnと略
す）。ｃｋ１〜ｃｋｎを０にし、制御信号Ｘ，制御信号
Ｙを１とする。Scan OutにはＦＦnの出力が出力され、
内部状態を観測する。ここでScan Clockを入力すると、
立下りエッジでそれぞれのＦＦnはシフトされる。ＦＦn
にはＦＦn-1の出力がシフトされ、Scan OutでＦＦn-1の
出力が観測できる。また、Scan Inからの入力はＦＦ1に
シフトされるため、内部状態を任意に設定することがで
きる。従ってScanClockによってｎ回シフトを繰り返す
ことによって全てのＦＦnの状態を観測、任意に設定で
きる。
【０００６】これは回路のテストを簡素化する意味で非
常に簡単にテストする手法として知られている。
常に簡単にテストする手法として知られている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、ｃｋを全て０に保たねばならず、マイク
ロプロセッサ等においてはｃｋが通常どの状態であるか
わからず応用範囲が限られていた。また、通常のフリッ
プフロップに立上りエッジで保持するフリップフロップ
と立下りエッジで保持するフリップフロップが混在した
場合使用できず、そのため、外部に余分な回路を設けね
ばならなかった。
来の方法では、ｃｋを全て０に保たねばならず、マイク
ロプロセッサ等においてはｃｋが通常どの状態であるか
わからず応用範囲が限られていた。また、通常のフリッ
プフロップに立上りエッジで保持するフリップフロップ
と立下りエッジで保持するフリップフロップが混在した
場合使用できず、そのため、外部に余分な回路を設けね
ばならなかった。
【０００８】本発明は上記従来の課題を解決するもの
で、ｃｋの状態に全く関係なく、また、フリップフロッ
プの種類に関係なくスキャンによって回路をテストする
ことのできるスキャンパスフリップフロップ回路を提供
することを目的としている。
で、ｃｋの状態に全く関係なく、また、フリップフロッ
プの種類に関係なくスキャンによって回路をテストする
ことのできるスキャンパスフリップフロップ回路を提供
することを目的としている。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明のスキャンパスフリップフロップ回路は複数の
データロード型フリップフロップを持ち、おのおのが独
立して動作し、一方のフリップフロップが通常動作をし
ている間、他方のフリップフロップはデータロード状態
にすることによって、両方のフリップフロップの出力を
等価にするスキャンパスフリップフロップ回路を構成す
る。
に本発明のスキャンパスフリップフロップ回路は複数の
データロード型フリップフロップを持ち、おのおのが独
立して動作し、一方のフリップフロップが通常動作をし
ている間、他方のフリップフロップはデータロード状態
にすることによって、両方のフリップフロップの出力を
等価にするスキャンパスフリップフロップ回路を構成す
る。
【００１０】
【作用】この回路によって、複数のフリップフロップが
全く独立し、かつ出力は常に等価に保たれるため、それ
ぞれのフリップフロップは全く他方のクロックを意識せ
ず非同期なクロック入力を実現でき、また、クロックが
０で保持されても１で保持されていても全く関係なくス
キャンによる回路のテストを実施することができる。
全く独立し、かつ出力は常に等価に保たれるため、それ
ぞれのフリップフロップは全く他方のクロックを意識せ
ず非同期なクロック入力を実現でき、また、クロックが
０で保持されても１で保持されていても全く関係なくス
キャンによる回路のテストを実施することができる。
【００１１】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１２】図１は本発明の第１の一実施例におけるス
キャンパスフリップフロップ回路であり、１１，１２は
Ｓが０のときＹにＡが、Ｓが１のときＹにＢが出力され
るマルチプレクサであり１３，１４は
キャンパスフリップフロップ回路であり、１１，１２は
Ｓが０のときＹにＡが、Ｓが１のときＹにＢが出力され
るマルチプレクサであり１３，１４は
【００１３】
【外１】
【００１４】が１のときＹにＡが、
【００１５】
【外２】
【００１６】が０のときＹにＢが出力されるマルチプレ
クサであり、１５は制御信号が１のときに出力されるト
ライステートバッファ、１６は制御信号が０のときに出
力されるトライステートバッファである。
クサであり、１５は制御信号が１のときに出力されるト
ライステートバッファ、１６は制御信号が０のときに出
力されるトライステートバッファである。
【００１７】ＭＤが０のとき通常用フリップフロップ１
７は、マルチプレクサ１１，１２がＡを出力とするた
め、Ｄを入力、ｃｋをクロック、Ｑを出力としたクロッ
クの立下りエッジでデータを保持するフリップフロップ
として動作する（以下、保持状態と略す）。一方、スキ
ャン用フリップフロップ１８はマルチプレクサ１３，１
４がＢを出力とするため、常にＱのデータが読み込ま
れ、ＳOに出力される（以下、ロード状態と略す）。従
って、通常用フリップフロップ１７はスキャン用フリッ
プフロップ１８を全く無視して普通のフリップフロップ
として扱うことができる。
７は、マルチプレクサ１１，１２がＡを出力とするた
め、Ｄを入力、ｃｋをクロック、Ｑを出力としたクロッ
クの立下りエッジでデータを保持するフリップフロップ
として動作する（以下、保持状態と略す）。一方、スキ
ャン用フリップフロップ１８はマルチプレクサ１３，１
４がＢを出力とするため、常にＱのデータが読み込ま
れ、ＳOに出力される（以下、ロード状態と略す）。従
って、通常用フリップフロップ１７はスキャン用フリッ
プフロップ１８を全く無視して普通のフリップフロップ
として扱うことができる。
【００１８】ここで、ＭＤを１にすると、通常用フリッ
プフロップ１７はマルチプレクサ１１，１２がＢを出力
とするため、常にＳOの値を読み込む（以下、ロード状
態と略す）。一方、スキャン用フリップフロップ１８は
マルチプレクサ１３，１４がＡを出力とするため、ＳI
を入力、Ｓckをクロック、ＳOを出力としたクロックの
立下りエッジでデータを保持するフリップフロップとし
て動作する（以下、保持状態と略す）。ＭＤの変化時に
おいて、ＱとＳOは常に等しいため、変化時におけるＱ
及びＳOデータはそのまま保持される。
プフロップ１７はマルチプレクサ１１，１２がＢを出力
とするため、常にＳOの値を読み込む（以下、ロード状
態と略す）。一方、スキャン用フリップフロップ１８は
マルチプレクサ１３，１４がＡを出力とするため、ＳI
を入力、Ｓckをクロック、ＳOを出力としたクロックの
立下りエッジでデータを保持するフリップフロップとし
て動作する（以下、保持状態と略す）。ＭＤの変化時に
おいて、ＱとＳOは常に等しいため、変化時におけるＱ
及びＳOデータはそのまま保持される。
【００１９】図２は通常用フリップフロップ１７を立下
りエッジでデータを保持するものに置きかえたものであ
る。動作は上記図１の例と同様である。
りエッジでデータを保持するものに置きかえたものであ
る。動作は上記図１の例と同様である。
【００２０】ここで、ｃｋとＳckは位相が逆であるがこ
の回路であれば、ｃｋとＳckは全く独立して非同期であ
るため、構わない。
の回路であれば、ｃｋとＳckは全く独立して非同期であ
るため、構わない。
【００２１】図５に、実際に応用した一実施例を示す。
ＦＦ１23，ＦＦ１ 25 は図１で示したスキャンパスフリッ
プフロップ回路、ＦＦ２ 24 は図２で示したスキャンパス
フリップフロップ回路である。
ＦＦ１23，ＦＦ１ 25 は図１で示したスキャンパスフリッ
プフロップ回路、ＦＦ２ 24 は図２で示したスキャンパス
フリップフロップ回路である。
【００２２】Modeが０のとき、ＦＦ１23，ＦＦ２24，Ｆ
Ｆ１25はそれぞれ独立しているため、全く単体のフリッ
プフロップとして動作し、全く違った種類のクロックを
使用することができる。即ち、Clock１，Clock２，Ｓck
は全く非同期であって構わない。
Ｆ１25はそれぞれ独立しているため、全く単体のフリッ
プフロップとして動作し、全く違った種類のクロックを
使用することができる。即ち、Clock１，Clock２，Ｓck
は全く非同期であって構わない。
【００２３】ここでModeを１にすると、スキャン用フリ
ップフロップはロード状態から保持状態へと移行する。
また、通常用フリップフロップは保持状態からロード状
態へと移行する。ここでデータは保持されたままで変化
することはない。
ップフロップはロード状態から保持状態へと移行する。
また、通常用フリップフロップは保持状態からロード状
態へと移行する。ここでデータは保持されたままで変化
することはない。
【００２４】この時、Scan OutにはＦＦ１25の出力が観
測できる。ここでScan Clockを入れると、それぞれのス
キャンパスフリップフロップはシフトし、Scan Outには
ＦＦ２24の出力が観測でき、ＦＦ１23にはScan Inより
任意のデータが設定できる。これを３回繰り返すことに
よって、すべてのフリップフロップの出力を観測、任意
に設定することができる。
測できる。ここでScan Clockを入れると、それぞれのス
キャンパスフリップフロップはシフトし、Scan Outには
ＦＦ２24の出力が観測でき、ＦＦ１23にはScan Inより
任意のデータが設定できる。これを３回繰り返すことに
よって、すべてのフリップフロップの出力を観測、任意
に設定することができる。
【００２５】再び、Modeを０にするとスキャン用フリッ
プフロップは保持状態からロード状態へ、通常用フリッ
プフロップはロード状態から保持状態へと移行し、最初
の通常用フリップフロップが動作する状態へと戻る。こ
のとき、それぞれのフリップフロップは上記スキャン用
フリップフロップによって任意に設定された値が残り、
この値をつかってテストを続けることができる。
プフロップは保持状態からロード状態へ、通常用フリッ
プフロップはロード状態から保持状態へと移行し、最初
の通常用フリップフロップが動作する状態へと戻る。こ
のとき、それぞれのフリップフロップは上記スキャン用
フリップフロップによって任意に設定された値が残り、
この値をつかってテストを続けることができる。
【００２６】図３は、第２の一実施例で、ラッチ回路に
応用した例である。ＭＤが０のとき、マルチプレクサ１
２はＡを出力とするため、通常用ラッチ２０はＤを入
力、Ｅはイネーブル、Ｑを出力としたイネーブルが１の
ときデータを通過させるラッチとして動作する。スキャ
ン用フリップフロップ１８は第１の実施例と同様であ
る。
応用した例である。ＭＤが０のとき、マルチプレクサ１
２はＡを出力とするため、通常用ラッチ２０はＤを入
力、Ｅはイネーブル、Ｑを出力としたイネーブルが１の
ときデータを通過させるラッチとして動作する。スキャ
ン用フリップフロップ１８は第１の実施例と同様であ
る。
【００２７】ＭＤが１のとき、スキャン用フリップフロ
ップ１８は保持状態、通常用ラッチ２０はロード状態と
なり、通常用ラッチ２０の状態に関係なくスキャンによ
る回路のテストを実施することができる。
ップ１８は保持状態、通常用ラッチ２０はロード状態と
なり、通常用ラッチ２０の状態に関係なくスキャンによ
る回路のテストを実施することができる。
【００２８】図４は、第３の一実施例で、通常のバッフ
ァに応用した例である。ＭＤが０のとき、マルチプレク
サ１２はＡを出力とするため、通常用バッファ２１はＤ
を入力、Ｑを出力としたバッファとして動作する。スキ
ャン用フリップフロップ１８は第１の実施例と同様であ
る。
ァに応用した例である。ＭＤが０のとき、マルチプレク
サ１２はＡを出力とするため、通常用バッファ２１はＤ
を入力、Ｑを出力としたバッファとして動作する。スキ
ャン用フリップフロップ１８は第１の実施例と同様であ
る。
【００２９】ＭＤが１のときスキャン用フリップフロッ
プ１８は保持状態、通常用バッファ２１はＳOの値が出
力され、バッファのそれぞれの内容を観測できる。
プ１８は保持状態、通常用バッファ２１はＳOの値が出
力され、バッファのそれぞれの内容を観測できる。
【００３０】
【発明の効果】以上のように本発明は複数のフリップフ
ロップを複数用い、スキャン用フリップフロップが有効
であるか、通常用フリップフロップが有効であるかの制
御信号を持ち、一方が通常通りフリップフロップとして
動作する時、他方は常にロード状態にすることによっ
て、システムのクロックの状態を全く気にせず非同期な
フリップフロップをスキャンによってテストすることが
できる。
ロップを複数用い、スキャン用フリップフロップが有効
であるか、通常用フリップフロップが有効であるかの制
御信号を持ち、一方が通常通りフリップフロップとして
動作する時、他方は常にロード状態にすることによっ
て、システムのクロックの状態を全く気にせず非同期な
フリップフロップをスキャンによってテストすることが
できる。
【図１】本発明の一実施例のスキャンパスフリップフロ
ップ回路のブロック図
ップ回路のブロック図
【図２】本発明の一実施例のスキャンパスフリップフロ
ップ回路のブロック図
ップ回路のブロック図
【図３】本発明の一実施例のスキャンパスラッチ回路の
ブロック図
ブロック図
【図４】本発明の一実施例のスキャンパスバッファ回路
のブロック図
のブロック図
【図５】本発明の一実施例における応用回路のブロック
図
図
【図６】従来のスキャンパスフリップフロップ回路のブ
ロック図
ロック図
【図７】従来の応用回路のブロック図
１１，１２，１３，１４ マルチプレクサ １５，１６ トライステートバッファ １７，１９ 通常用フリップフロップ １８ スキャン用フリップフロップ ２０ 通常用ラッチ ２１ 通常用バッファ ２３，２４，２５ スキャンパスフリップフロップ回路 ６１，６２ ラッチ ７１，７２，７３ スキャンパスフリップフロップ回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 3/02 G01R 31/28 H03K 3/037
Claims (3)
- 【請求項１】 クロックに基づいて入力データを記憶し
出力するフリップフロップ機能およびデータロード用入
力データをデータロード用クロックに基づいて記憶し出
力するデータロード機能を持つ第１および第２のフリッ
プフロップ回路と、 前記第１または第２のフリップフロップ回路いずれか一
方をフリップフロップ機能で使用し、他方をデータロー
ド機能で使用するかを切り換える制御信号とを有し、 前記第１のフリップフロップ回路の出力は外部に出力さ
れるとともに前記第２のフリップフロップ回路のデータ
ロード用入力データとして入力され、前記第２のフリッ
プフロップ回路の出力は外部に出力されるとともに前記
第１のフリップフロップ回路のデータロード用入力デー
タとして入力されていることを特徴とするスキャン用回
路。 - 【請求項２】 イネーブル信号に基づいて入力データを
出力するラッチ機能およびデータロード用入力データを
データロード用イネーブル信号に基づいて記憶し出力す
るデータロード機能を持つラッチ回路と、 クロックに基づいて入力データを記憶し出力するフリッ
プフロップ機能およびデータロード用入力データをその
まま出力するデータロード機能を持つフリップフロップ
回路と、 前記ラッチ回路または前記フリップフロップ回路いずれ
か一方をラッチ機能またはフリップフロップ機能で使用
し、他方をデータロード機能で使用するかを切り換える
制御信号とを有し、 前記ラッチ回路の出力は外部に出力されるとともに前記
フリップフロップ回路のデータロード用入力データとし
て入力され、前記フリップフロップ回路の出力は外部に
出力されるとともに前記ラッチ回路のデータロード用入
力データとして入力されていることを特徴とするスキャ
ン用回路。 - 【請求項３】 入力データをそのまま出力するバッファ
機能およびデータロード用入力データをそのまま出力す
るデータロード機能を持つバッファ回路と、 クロックに基づいて入力データを記憶し出力するフリッ
プフロップ機能および データロード用入力データをその
まま出力するデータロード機能を持つフリップフロップ
回路と、 前記バッファ回路または前記フリップフロップ回路いず
れか一方をバッファ機能またはフリップフロップ機能で
使用し、他方をデータロード機能で使用するかを切り換
える制御信号とを有し、 前記バッファ回路の出力は外部に出力されるとともに前
記フリップフロップ回路のデータロード用入力データと
して入力され、前記フリップフロップ回路の出力は外部
に出力されるとともに前記バッファ回路のデータロード
用入力データとして入力されていることを特徴とするス
キャン用回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052108A JP2785506B2 (ja) | 1991-03-18 | 1991-03-18 | スキャン用回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052108A JP2785506B2 (ja) | 1991-03-18 | 1991-03-18 | スキャン用回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04287510A JPH04287510A (ja) | 1992-10-13 |
| JP2785506B2 true JP2785506B2 (ja) | 1998-08-13 |
Family
ID=12905670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3052108A Expired - Lifetime JP2785506B2 (ja) | 1991-03-18 | 1991-03-18 | スキャン用回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785506B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3671948B2 (ja) | 2002-09-24 | 2005-07-13 | ソニー株式会社 | 半導体集積回路とその試験方法 |
| JP6210505B2 (ja) * | 2013-06-27 | 2017-10-11 | 大学共同利用機関法人情報・システム研究機構 | フリップフロップ回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174667A (ja) * | 1986-01-29 | 1987-07-31 | Hitachi Ltd | フリツプフロツプ回路 |
| JPH02311010A (ja) * | 1989-05-26 | 1990-12-26 | Seiko Epson Corp | フリップフロップ回路 |
-
1991
- 1991-03-18 JP JP3052108A patent/JP2785506B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04287510A (ja) | 1992-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5463338A (en) | Dual latch clocked LSSD and method | |
| US5504756A (en) | Method and apparatus for multi-frequency, multi-phase scan chain | |
| TW487805B (en) | Boundary scan cell | |
| JP2522140B2 (ja) | 論理回路 | |
| JP2725258B2 (ja) | 集積回路装置 | |
| JP2871291B2 (ja) | 論理集積回路 | |
| US5406216A (en) | Technique and method for asynchronous scan design | |
| JPS6118778B2 (ja) | ||
| JP3197026B2 (ja) | 遅延試験能力を有する走査可能なレジスタ | |
| US7262648B2 (en) | Two-latch clocked-LSSD flip-flop | |
| JP2785506B2 (ja) | スキャン用回路 | |
| US5329167A (en) | Test flip-flop with an auxillary latch enabling two (2) bits of storage | |
| JPH07198790A (ja) | 半導体集積論理回路及びネットリスト変換方式 | |
| JP2918730B2 (ja) | デジタル論理装置のスキャン回路 | |
| JPS6089120A (ja) | フリツプフロツプ回路 | |
| KR970006020B1 (ko) | 바운더리 스캔 구조의 티디오(tdo) 출력 장치 | |
| JPH0261569A (ja) | シリアルシフトレジスタ | |
| JP3312569B2 (ja) | 半導体集積回路装置 | |
| JPH10307167A (ja) | 論理集積回路のテスト装置 | |
| JP2001033521A5 (ja) | ||
| JPH07174821A (ja) | バウンダリスキャンセルおよびテスト回路の検証方法 | |
| JPH09320290A (ja) | シフトレジスタ | |
| JPH06148291A (ja) | バウンダリスキャンレジスタ | |
| JPH06186308A (ja) | 論理回路テスト方法及びテスト入力回路及びテスト出力回路 | |
| JPH02311010A (ja) | フリップフロップ回路 |