JP2784005B2 - 表示装置の階調表示方式 - Google Patents

表示装置の階調表示方式

Info

Publication number
JP2784005B2
JP2784005B2 JP63052242A JP5224288A JP2784005B2 JP 2784005 B2 JP2784005 B2 JP 2784005B2 JP 63052242 A JP63052242 A JP 63052242A JP 5224288 A JP5224288 A JP 5224288A JP 2784005 B2 JP2784005 B2 JP 2784005B2
Authority
JP
Japan
Prior art keywords
gradation
display
lighting
pixels
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63052242A
Other languages
English (en)
Other versions
JPH01225997A (ja
Inventor
泰 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP63052242A priority Critical patent/JP2784005B2/ja
Priority to DE19893906924 priority patent/DE3906924A1/de
Publication of JPH01225997A publication Critical patent/JPH01225997A/ja
Priority to US07/825,330 priority patent/US5266940A/en
Application granted granted Critical
Publication of JP2784005B2 publication Critical patent/JP2784005B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば２値レベル表示の液晶表示装置、
エレクトロルミネツセンス表示装置、プラズマ表示装置
などの表示装置において好適に実施される表示装置の階
調表示方式に関する。
従来の技術 階調表示機能を持たない表示装置において、擬似的に
階調表示を行う方法として、面積階調法とフレーム間引
法とがある。前者は表示解像度の低下を招来するという
欠点を有している。フレーム間引法においては多階調表
示を行う場合に中間階調表示される画素において、いわ
ゆるフリッカと称されるちらつきを発生する。特に広い
面積を同一の中間階調で表示する場合に、このフリッカ
が著しくなり表示品位が劣った。
このようなフリッカを低減する階調表示方式は、特開
昭61−205983に開示されている。この階調表示方式では
第22図に示されるように、画面上の全画素を２種類の画
素αおよび画素βに分類し、この画素αと画素βとで点
滅の位相がほぼ逆位相となるようにしていた。
画素αおよび画素βは、縦方向および横方向に交互に
配列されており千鳥格子状を形成している。したがって
この画素αと画素βとで逆位相の表示を行うことによ
り、フリッカによるちらつきが防止される。
発明が解決しようとする課題 上記先行技術において、たとえば画素毎に８階調の表
示を行う場合、各階調における画素αの点灯態様は第23
図に示される。第23図（１）〜第23図（８）は、個別的
にデューティ8/8、7/8、6/8、5/8、4/8、3/8、2/8、0/8
の階調に対応している。第23図においてハイレベルは点
灯状態を表わし、ローレベルは消灯状態を表わす。ここ
でデューティとは、たとえば各画素の各階調における点
灯態様が８フレームを一周期としている場合に、一周期
における画素が点灯されるフレームの割合を言う。
また画素βにおける点灯態様は第24図に示されてい
る。第24図（１）〜第24図（８）も、前述したような各
階調に対応している。第25図は画素αと画素βとの個別
的に対応する階調での点灯態様を合成したものである。
第25図（１）〜第25図（８）においても、各階調が個別
的に対応している。第25図に示されるように、デューテ
ィ2/8,6/8の階調およびデューティ3/8,5/8,7/8の階調で
は表示の平滑化が十分でない。たとえば垂直同期信号の
周波数が70Hzの場合ではデューティ3/8,5/8,7/8の階調
では17.5Hz、デューティ2/8,6/8の階調では35Hzの輝度
変化を生じる。しかもこの輝度変化はこのような階調で
示される面積が増加しても低減することはない。したが
って特にデューティ3/8の階調で一定以上の範囲の領域
が表示される場合に、17.5Hzのちらつきは著しく目立
ち、表示品位を劣化させる。したがってこのような方法
では、表示品位を低下させることなく多階調表示を実現
することはできない。
本発明の目的は、上記技術的課題を解決し、表示品位
を劣化させることなく多階調表示を実現することができ
る表示装置階調表示方式を提供することである。
課題を解決するための手段 本発明は、複数の画素が行列状に配列された表示装置
の階調表示方式において、 表示装置の１画面の画素の複数の区分に分割し、各区
分はＮ個の画素を有し、 前記画素数Ｎは、階調表示可能なＮ段階に対応し、こ
の各階調表示では、各画素に２値信号が消灯と点灯とを
表すように作成され、 複数の各区分を、階調表示の所望する階調Ｍに設定
し、 複数のフレーム期間にわたって、階調表示の所望する
階調Ｍに対応する、複数の異なる基本パターンから選択
された位相の異なる複数の異なる点灯パターンを発生
し、 位相の異なる前記複数の異なる点灯パターンは、複数
の各フレームでＭ個の画素を点灯状態にし、 位相の異なる前記複数の異なる点灯パターンは、複数
の連続したフレームに従って順次選択され、 複数のフレームで、複数の区分に、位相の異なる複数
の点灯パターンを与えて階調表示を行うことを特徴とす
る表示装置の階調表示方式である。
作用 本発明に従えば、点灯または消灯される複数の画素が
行列状に配列された表示装置を用いて階調表示を行う方
式であって、１画面の画素を複数の区分にグループ化し
て分割し、この画素数Ｎは、階調表示可能なＮ段階、す
なわち階調表現数に等しく、たとえば後述の実施例では
Ｎ＝16であってもよく、所望の階調Ｍにおいて、複数の
フレーム期間にわたって、Ｍ個の画素で、異なる複数の
点灯パターンで位相を異ならさせ点灯し、たとえば後述
の実施例では、フレーム番号F0→F1→F2・・・→FNのよ
うに変化させ、各階調における点灯パターンは、Ｎ個の
画素のうち、点灯する画素の数が所望する階調のレベル
Ｎと同数とし、たとえば2/16階調では、２つの画素が点
灯し、また3/16階調では、３つの画素が点灯し、さらに
フレーム毎に出力される点灯パターンは、次のフレーム
時のパターンとは異なる構成を有し、特に本発明では、
階調Ｍに対応する、複数の異なる基本パターンから選択
された位相の異なる複数の異なる点灯パターンを発生
し、複数の連続したフレームに従って位相の異なる複数
の点灯パターンを順次選択するもので、これによってフ
リッカを解消し、表示品位を劣化させることなく、多階
調表示を可能とすることができる。
実施例 第２図は、本発明の一実施例の表示画面を説明するた
めの図である。本実施例においては、16階調表示が行わ
れるので、第２図（１）に示すように行列状に配列され
た画面の画素を方向Ｘに４個、方向Ｙに４個、計16個の
画素を１つのグループとして区分する。１つのグループ
の画素の構成は第２図（２）に示されている。第２図
（２）に示されるように、グループ内の各画素に対応し
て画素群P00〜P33を設定する。
第１図は、このように区分された画素の点灯／非点灯
を決定するための階調表示回路１のブロック図である。
階調表示回路１は、各画素に対して後述する各階調にお
ける点灯／非点灯を決定する信号を発生する点灯信号発
生回路11a〜11e、およびマルチプレクサ12を含んで構成
される。
各画素がどの画素群P00〜P33に属するかを表わす位置
信号X0,X1,Y0,Y1は点灯信号発生回路11a〜11eに与えら
れ、この点灯信号発生回路11a〜11eから発生する各画素
群P00〜P33における16階調に個別的に対応する信号C0〜
C15はマルチプレクサ12に与えられる。マルチプレクサ1
2には、各画素における階調信号GD0〜GD3が与えられ、
これによって点灯信号C0〜C15から所望の信号を選択し
て表示装置等に導出する。
点灯信号発生回路11aは、たとえば４ビット×16の構
成の記憶回路13aと、16ビットのシフトレジスタ14aと、
マルチプレクサ15aと、反転器16aとを含んで構成され、
点灯信号発生回路11b,11cも同様な構成をしている。以
下、点灯信号発生回路11a〜11cにおいて対応する部分に
は同一の数字に添字a,b,cを付して表わす。また点灯信
号発生回路11dは、３ビット×16の構成の記憶回路13b
と、８ビットのシフトレジスタ14dとマルチプレクサ15d
と反転器16dとを含んで構成される。
点灯信号発生回路11aに入力される位置信号X0,X1,Y0,
Y1は記憶回路13aに与えられ、この記憶回路13aは位置信
号X0,X1,Y0,Y1をアドレス信号としてそのアドレスで指
定される４ビットの記憶領域の値をマルチプレクサ15a
に導出する。マルチプレクサ15aは、この値に従ってシ
フトレジスタQ0〜Q15の出力端子に導出される信号を選
択的に切換えて出力する。マルチプレクサ15aの出力信
号は、階調K2を表わす信号C2としてマルチプレクサ12に
導出される。階調とデューティとの関係は、第１表に示
されている。
またマルチプレクサ15aから出力される信号C2を反転
器16aによって反転した信号は、階調K12を表わす信号C1
2としてマルチプレクサ12に導出される。シフトレジス
タ14aの値は、リセット信号入力時に図示しない記憶手
段から端子D0〜D15に与えられ、垂直同期信号に同期し
てシフトする。シフトレジスタ14aは出力端子OUTと入力
端子INとが接続されて、リングカウンタとなっている。
シフトレジスタ14aの端子D0〜D15に導出される初期値は
第２表に示されている。また記憶回路13aにおいて画素
群P00〜P33を表す位置信号X0,X1,Y0,Y1によって指定さ
れて出力される信号の値は第３表に示されている。なお
「ｈ」は16進表示であることを表わす。この信号の値
は、画素群P00の信号の位相を零としたときの各画素群P
01〜P33の位相のずれを表している。
点灯信号発生回路11b,11cは、前述したように点灯信
号発生回路11aと同様な構成であるけれども、第２表お
よび第３表に示すように、シフトレジスタ14b,14cに導
出される初期値と記憶回路13b,13cに記憶されている内
容とが異なっている。これによって点灯信号発生回路11
bにおいては階調K4を表わす信号C4と、この信号C4を反
転器16bにおいて反転して得られ、階調K10を表わす信号
C10とをマルチプレクサ12に導出する。また点灯信号発
生回路11cにおいては階調K6を表わす信号C6と、この信
号C6を反転器16cで反転して得られ、階調K8を表わす信
号C8とをマルチプレクサ12に導出する。シフトレジスタ
14a,14b,14cは16ビットで構成されるので、点灯信号発
生回路11a〜11cから出力される信号C2,C12,C4,C10,C6,C
8は垂直同期信号の16回の入力、すなわち16フレームを
１周期としている。
点灯信号発生回路11dにおいては、８フレームを一周
期として繰返される信号C5,C9を出力するので、シフト
レジスタ14dは８ビット構成であり、記憶回路13dは３ビ
ット×16の構成である。マルチプレクサ15dは記憶回路1
3dからの３ビットのデータを参照してシフトレジスタ14
dの端子Q0〜Q7を選択して出力する。シフトレジスタ14d
の初期値および記憶回路13dの内容は、第２表および第
３表に示されるとおりである。
点灯信号発生回路11eは、カウンタ17と論理和回路AN1
〜AN3と、排他的論理和回路XOR1〜XOR12と、反転器16e
〜16gとを含んで構成され、階調K1,K3,K7,K11,K13,K14
をそれぞれ表わす信号C1,C3,C7,C11,C13,C14をマルチプ
レクサ12にそれぞれ導出する。４ビットのカウンタ17に
は垂直同期信号が入力され、垂直同期信号に同期してカ
ウント値が増加される。このカウンタ17の第０ビットの
値は排他的論理和回路XOR1,XOR3,XOR5,XOR9に導出され
る。第１ビットの値は排他的論理和回路XOR4,XOR7,XOR1
0に導出される。また第２ビットの値は排他的論理和回
路XOR8,XOR11に導出される。さらに第３ビットの値は排
他的論理和回路XOR12に与えられる。
位置信号X0は排他的論理和回路XOR2,XOR4,XOR7,XOR11
に与えられ、位置信号Y0は排他的論理和回路XOR2,XOR3,
XOR8,XOR12に与えられる。また位置信号X1は排他的論理
和回路XOR6に与えられる。さらに位置信号Y1は排他的論
理和回路XOR6,XOR9に与えられる。
排他的論理和回路XOR2からの出力は排他的論理和回路
XOR1に与えられ、排他的論理和回路XOR1からの出力は信
号C7としてマルチプレクサ12に出力される。
排他的論理和回路XOR3および排他的論理和回路XOR4の
出力はそれぞれ反転されて論理和回路AN1に与えられ、
この論理和回路AN1からの出力は信号C3としてマルチプ
レクサ12に与えられるとともに、反転器16eを介して信
号C11としてマルチプレクサ12に与えられる。
排他的論理和回路XOR6の出力は排他的論理和回路XOR5
に与えられ、この排他的論理和回路XOR5からの出力、排
他的論理和回路XOR7からの出力および排他的論理和回路
XOR8からの出力は、それぞれ反転されて論理和回路AN2
に与えられる。この論理和回路AN2からの出力は信号C1
としてマルチプレクサ12に与えられるとともに、反転器
16fを介して信号C13としてマルチプレクサ12に与えられ
る。
排他的論理和回路XOR9,XOR10,XOR11,XOR12からの出力
はそれぞれ反転されて論理和回路AN3に入力される。こ
の論理和回路AN3からの出力は反転器16gを介して信号C1
4としてマルチプレクサ12に与えられる。
階調K0を表わす信号C0は接地されたラインからマルチ
プレクサ12に与えられ、階調K15を表わす信号C15は一定
電圧が印加されたラインからマルチプレクサ12に与えら
れる。
第４図〜第17図は各階調における各画素群P00〜P33の
表示態様を表わす図であり、以下、これらの図を参照し
て動作を説明する。第４図〜第17図においてハイレベル
は点灯状態を表わし、ローレベルは消灯状態を表わす。
第４図は階調K1、すなわちデューティ2/16の場合の画素
P00〜P33の一周期である16フレームにおける表示態様を
表わしている。第４図（１）〜第４図（16）は、画素群
P00〜P33に個別的に対応しており、第５図〜第17図にお
いても同様の対応関係となっている。
デューティ2/16の階調K1の場合には、階調K1を表す階
調信号GD0〜GD3によってマルチプレクサ12から信号C1を
表示装置等に導出する。
たとえば画素群P00においては位置信号X0,Y0,X1,Y1は
全てローレベルであり、フレーム番号F0においてカウン
タ17からの信号も全てローレベルである。したがって排
他的論理和回路XOR5,XOR7,XOR8からの出力も全てローレ
ベルとなり、論理和回路AN2からの出力信号C1はハイレ
ベルとなる。したがって画素群P00はトラック番号F0の
トラックにおいて点灯状態となる。以下、垂直同期信号
の入力とともにカウンタ17の第０ビット、第１ビットお
よび第２ビットのいずれかがハイレベルとなるために、
排他的論理和回路XOR5,XOR7,XOR8から出力される信号は
いずれかがハイレベルとなり、したがって論理和回路AN
2からの出力はローレベルとなる。このためフレーム番
号F1〜F7において、画素群P00は非点灯状態となる。フ
レーム番号F8においてはカウンタ17の第０ビット〜第２
ビットはローレベルであるので、前述したフレーム番号
F0の場合と同様に、画素群P00は点灯表示となる。
以下、画素群P00〜P33におけるフレーム番号F0〜フレ
ーム番号FFにおける表示態様は、画素群P00における表
示態様に対して位相のずれたものとなっている。副画素
群P01〜P00における画素群P00での表示態様からの位相
のずれは、第３表に示されるとおりである。
第５図は階調K2、すなわちデューティ3/16における画
素群P00〜P33の表示態様を表わしており、この場合につ
いて表示態様を詳細に説明する。シフトレジスタ14dの
初期値については、第２表から端子D0,D5,D10にハイレ
ベルの信号が入力されるように設定される。したがって
フレーム番号F0においては端子Q0,Q5,Q10にハイレベル
の信号が導出される。第３表から画素群P00,P22,P02に
おいて記憶回路13aから出力される信号の値が00h,05h,0
Ahとなり、このとき端子Q0,Q5,Q10の信号がマルチプレ
クサ15aによって選択的に出力端子OUTから出力される。
したがって画面上の区分されたグループにおけるフレー
ム番号F0での表示状態は第３図（１）に示されるとおり
になる。第３図において「１」は点灯状態を表わし、
「０」は消灯状態を表わす。
フレーム番号F1においては、シフトレジスタ14aにお
いて１回シフトされるため、端子Q15,Q4,Q9にハイレベ
ルの信号が導出される。第３表を参照して、第３図
（２）に示されるように画素群P20,P11,P33において点
灯している表示状態が実現される。
フレーム番号F2においては、さらにシフトレジスタ14
aの値はシフトされ、端子Q14,Q3,Q8にハイレベルの信号
が導出される。第３表を参照して、第３図（３）に示さ
れるように画素群P13,P31,P01において点灯される表示
状態が実現される。
またフレーム番号F3においては、さらにシフトレジス
タ14aの値がシフトされ端子Q13,Q2,Q7にハイレベルの信
号が導出される。第３表よりこの端子Q13,Q7,Q2の信号
がマルチプレクサ15aで出力端子OUTから出力されるの
は、画素群P23,P03,P21の場合であり、このときの表示
状態は第３図（４）に示されるとおりである。
以下、第６図〜第17図は、階調K3〜K14における画素
群P00〜P33の表示態様をそれぞれ表している。
このように区分されたグループにおいて、各フレーム
毎に表示される画素群P00〜P33がランダムに選択される
ことによって、画面上のフリッカが防止される。実際に
第４図〜第17図において、各階調の画素群P00〜P33の表
示状態を合成すれば、区分されたグループにおいて完全
に輝度変化が均一化されていることが分かる。
以上の説明のように本実施例において、各階調におい
て広い面積で同一階調の表示を行ってもフリッカのない
均一な表示が得られる。さらに各画素毎に階調の設定が
できるので、従来の技術で述べた面積階調法などのよう
な解像度の低下を引起こすことはない。
第18図は、本発明の他の実施例の表示画面を示す図で
ある。この実施例においては８階調表示を行う場合に、
８個毎の画素に区分する。すなわち第18図に示されるよ
うに全画素を画素群ａ〜ｈの種類に割り当て、１つのグ
ループには各画素群ａ〜ｈに属する画素が１つずつ含ま
れている。このような画素群ａ〜ｈについての１周期で
ある８フレームにおけるデューティ3/8の階調の表示態
様は第19図に示される。第19図においてハイレベルは点
灯状態を表わし、ローレベルは消灯状態を表わす。第19
図（１）〜第19図（８）は個別的に画素群ａ〜ｈに対応
している。第20図はこのような画素群ａ〜ｄの表示状態
を合成したものである。また第21図は画素群ｅ〜ｈの表
示状態を合成したものである。第20図および第21図から
判るように輝度変化の大きさは点灯時を１、非点灯時を
０として1/4であり、さらにこの輝度変化は垂直同期信
号の周波数が70Hzのとき35Hzの周波数で起こる。先行技
術においては第25図（６）に示されるように、輝度変化
の大きさは1/2であり、周波数も17.5Hzであるのに対し
て、輝度変化は1/2倍で周波数が２倍となり、フリッカ
が解消されていることが判る。しかも４つの画素の範囲
より広い範囲においては、第20図と第21図を合成しても
判るように、上述した輝度変化は完全に解消される。
したがって上述した実施例において、表示の解像度を
低下させず、なおかついわゆるフリッカと称されるちら
つきを解消した多階調表示を２値レベルの表示装置にお
いて実現することが可能となる。
本実施例においては、８階調および16階調表示を行う
場合について説明したけれども、他の階調表示を行うこ
とも可能である。また第１実施例では４×４の画素を１
つのグループに分けたけれども、たとえば２×８の画素
を１つのグループとして設定することもできる。さらに
フレーム番号F0における表示態様の初期値また位相のず
れの値などは一例であって、これに限定する必要はなく
他の値でもよい。
さらに本実施例では、１フレームが１フィールドから
構成される表示装置において本発明を実施する場合を説
明したけれども、１フレームが２フィールドから構成さ
れる表示装置に実施することもできる。
また記憶回路13a,13b,13c,13dは論理回路によって構
成することもできるし、点灯信号発生回路11eを点灯信
号発生回路11aと同様な構成にすることも可能である。
発明の効果 本発明によれば、複数の各区分に含まれる画素Ｎは、
階調表現数と同数であり、複数のフレーム期間にわたっ
て、異なる点灯パターンの出力を、位相を異ならせて行
い、しかも点灯する画素の数は、階調レベルＮと同数と
し、フレーム毎に出力される点灯パターンは、次のフレ
ーム時のパターンとは異なり、階調Ｍに対応する、複数
の異なる基本パターンから選択された位相の異なる複数
の異なる点灯パターンを発生し、複数の連続したフレー
ムに従って位相の異なる複数の点灯パターンを順次選択
するもので、これによって表示解像度の低下を招来する
ことなく、フリッカを解消し、表示品位を劣化させるこ
となく、各階調表示を実現することができる。
【図面の簡単な説明】
第１図は本発明の一実施例の階調表示回路１のブロック
図、第２図は階調表示回路１によって表示される画面を
説明するための図、第３図は区分された４×４のグルー
プの表示態様の一例を示す図、第４図〜第17図は各階調
における画素群P00〜P33の点灯態様を示す図、第18図は
本発明の他の実施例の表示画面を説明するための図、第
19図は他の実施例における画素群ａ〜ｈの点灯態様を説
明するための図、第20図は画素群ａ〜ｄの点灯状態を合
成して示す図、第21図は画素群ｅ〜ｈの点灯状態を合成
して示す図、第22図は先行技術の階調表示方式における
表示画面を示す図、第23図は先行技術の各階調における
画素群αにおける点灯状態を示す図、第24図は先行技術
の各階調における画素群βの点灯状態を示す図、第25図
は先行技術における表示画面の全体の輝度変化を示す図
である。 １……階調表示回路、11a〜11e……点灯信号発生回路、
P00〜P33,a〜ｈ……画素群

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の画素が行列状に配列された表示装置
    の階調表示方式において、 表示装置の１画面の画素を複数の区分に分割し、各区分
    はＮ個の画素を有し、 前記画素数Ｎは、階調表示可能なＮ段階に対応し、この
    各階調表示では、各画素に２値信号が消灯と点灯とを表
    すように作成され、 複数の各区分を、階調表示の所望する階調Ｍに設定し、 複数のフレーム期間にわたって、階調表示の所望する階
    調Ｍに対応する、複数の異なる基本パターンから選択さ
    れた位相の異なる複数の異なる点灯パターンを発生し、 位相の異なる前記複数の異なる点灯パターンは、複数の
    各フレームでＭ個の画素を点灯状態にし、 位相の異なる前記複数の異なる点灯パターンは、複数の
    連続したフレームに従って順次選択され、 複数のフレームで、複数の区分に、位相の異なる複数の
    点灯パターンを与えて階調表示を行うことを特徴とする
    表示装置の階調表示方式。
JP63052242A 1988-03-05 1988-03-05 表示装置の階調表示方式 Expired - Lifetime JP2784005B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63052242A JP2784005B2 (ja) 1988-03-05 1988-03-05 表示装置の階調表示方式
DE19893906924 DE3906924A1 (de) 1988-03-05 1989-03-03 Graustufen-abbildungsverfahren mit einer punktematrix-anzeigeeinrichtung
US07/825,330 US5266940A (en) 1988-03-05 1992-01-27 Method of gray scale display for dot matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63052242A JP2784005B2 (ja) 1988-03-05 1988-03-05 表示装置の階調表示方式

Publications (2)

Publication Number Publication Date
JPH01225997A JPH01225997A (ja) 1989-09-08
JP2784005B2 true JP2784005B2 (ja) 1998-08-06

Family

ID=12909255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63052242A Expired - Lifetime JP2784005B2 (ja) 1988-03-05 1988-03-05 表示装置の階調表示方式

Country Status (2)

Country Link
JP (1) JP2784005B2 (ja)
DE (1) DE3906924A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231286A (ja) * 1990-02-06 1991-10-15 Seiko Epson Corp 液晶パネルの駆動方法
JPH0279092A (ja) * 1988-09-14 1990-03-19 Ascii Corp 階調表示制御回路
JPH02134687A (ja) * 1988-11-15 1990-05-23 Sharp Corp 表示制御装置
US5185602A (en) * 1989-04-10 1993-02-09 Cirrus Logic, Inc. Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays
JP2637822B2 (ja) * 1989-05-30 1997-08-06 シャープ株式会社 表示装置の駆動方法
WO1993013513A1 (en) * 1991-12-24 1993-07-08 Cirrus Logic, Inc. Process for producing shaded images on display screens
US5751265A (en) * 1991-12-24 1998-05-12 Cirrus Logic, Inc. Apparatus and method for producing shaded images on display screens
DE69405808T2 (de) * 1993-05-05 1998-03-26 Philips Electronics Nv Verfahren und Vorrichtung für die Erzeugung von Grautönen für eine Flüssigkristall-Anzeigevorrichtung mit passiver Matrix
JP4662745B2 (ja) * 2004-09-16 2011-03-30 Ｎｅｃエンジニアリング株式会社 階調データ生成回路及び階調データ生成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5238693B2 (ja) * 1971-12-30 1977-09-30
US4706077A (en) * 1981-09-08 1987-11-10 Xerox Corporation Halftoning implementation for interactive image editing
JPH06103431B2 (ja) * 1985-03-08 1994-12-14 株式会社アスキ− デイスプレイコントロ−ラ
FR2580110B1 (ja) * 1985-04-04 1987-05-29 Commissariat Energie Atomique
JPH0827601B2 (ja) * 1986-01-13 1996-03-21 株式会社日立製作所 液晶表示装置、及びその駆動方法
JPS6397921A (ja) * 1986-10-14 1988-04-28 Seiko Epson Corp 液晶表示装置
JP2749035B2 (ja) * 1987-05-20 1998-05-13 株式会社日立製作所 液晶表示装置

Also Published As

Publication number Publication date
JPH01225997A (ja) 1989-09-08
DE3906924A1 (de) 1989-09-14
DE3906924C2 (ja) 1993-06-24

Similar Documents

Publication Publication Date Title
US6476824B1 (en) Luminance resolution enhancement circuit and display apparatus using same
KR100473514B1 (ko) 서브프레임을 이용하여 그레이 스케일 디스플레이를실행하는 장치 및 방법
KR100898851B1 (ko) 디스플레이 디바이스 상에 디스플레이하기 위해 비디오화상 데이터를 처리하기 위한 방법 및 장치
JP2002082649A (ja) 表示装置および表示方法
TWI416478B (zh) A display control device and an electronic machine using the same
JP2784005B2 (ja) 表示装置の階調表示方式
JPH0827601B2 (ja) 液晶表示装置、及びその駆動方法
JP2003288058A (ja) 画像表示方法および画像表示装置
JPH02220128A (ja) 表示制御装置
JPH09244597A (ja) シェーディングコントローラおよびシェーディングコントロール方法
JP2002023692A (ja) 表示装置および表示方法
JP2000259126A (ja) 階調表示方法
US5266940A (en) Method of gray scale display for dot matrix type display device
JP2001034229A (ja) 画像表示装置
JP2001215938A (ja) 画像表示装置及び該画像表示装置を備えた機器
JPH09258688A (ja) ディスプレイ装置
JPS6221195A (ja) 画像メモリの読出回路
JPH03185490A (ja) 階調表示方式および液晶表示装置
JP3631471B2 (ja) 液晶表示制御装置
JP3408680B2 (ja) 表示装置及びその駆動方法
KR20010050603A (ko) 그레이 스케일 변경에서 초기값을 변경시키기 위한 방법
KR100493622B1 (ko) 플라즈마 디스플레이 패널
JP2000259127A (ja) 階調表示方法
JP2001051641A (ja) 階調表示方法および階調表示装置
JPH10116055A (ja) 表示装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term