JP2780275B2 - 埋込み構造半導体レーザ - Google Patents
埋込み構造半導体レーザInfo
- Publication number
- JP2780275B2 JP2780275B2 JP63219361A JP21936188A JP2780275B2 JP 2780275 B2 JP2780275 B2 JP 2780275B2 JP 63219361 A JP63219361 A JP 63219361A JP 21936188 A JP21936188 A JP 21936188A JP 2780275 B2 JP2780275 B2 JP 2780275B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- semiconductor laser
- buried
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は光通信や光情報処理に用いられる半導体レー
ザに関する。
ザに関する。
（従来の技術とその問題点） 半導体レーザは光通信や光情報処理に用いられるキー
デバイスの一つであり、高速の変調特性を持ち、かつ高
い効率で発振することが期待されている。しかし、従来
の半導体レーザでは上記２つの特性をともに満足するこ
とが困難であった。以下、従来製作されてきた半導体レ
ーザの問題点を先ず述べ、次にこれらの問題点を改善す
る目的で試みられている第２の従来技術の残されている
問題点について説明する。
デバイスの一つであり、高速の変調特性を持ち、かつ高
い効率で発振することが期待されている。しかし、従来
の半導体レーザでは上記２つの特性をともに満足するこ
とが困難であった。以下、従来製作されてきた半導体レ
ーザの問題点を先ず述べ、次にこれらの問題点を改善す
る目的で試みられている第２の従来技術の残されている
問題点について説明する。
従来製作されている代表的な半導体レーザとして、２
重溝平面埋込み構造半導体レーザ（Double Channel Pla
nar Buried Heterostructure Laser Diode:略称DC−PBH
LD）があり、ジャーナル・オブ・ライトウェーブ・テ
クノロジー、LT−１巻、1983年３月号、195−202頁に詳
述されている。この半導体レーザは、第２図（ａ）のよ
うに溝部分をpnpn構成にし、埋込み界面に形成されるpn
接合の接合電位により電流を阻止するようになってい
る。この構造に代表されるpn接合の接合電位による電流
阻止構造は接合に電圧が直接印加されるため、接合への
印加電圧が高く接合を横切って流れる電流が大きくなり
やすい点、及びpn接合が10pF以上の静電容量を有するた
め10Gb/s近い高速変調は困難であるという問題点があっ
た。
重溝平面埋込み構造半導体レーザ（Double Channel Pla
nar Buried Heterostructure Laser Diode:略称DC−PBH
LD）があり、ジャーナル・オブ・ライトウェーブ・テ
クノロジー、LT−１巻、1983年３月号、195−202頁に詳
述されている。この半導体レーザは、第２図（ａ）のよ
うに溝部分をpnpn構成にし、埋込み界面に形成されるpn
接合の接合電位により電流を阻止するようになってい
る。この構造に代表されるpn接合の接合電位による電流
阻止構造は接合に電圧が直接印加されるため、接合への
印加電圧が高く接合を横切って流れる電流が大きくなり
やすい点、及びpn接合が10pF以上の静電容量を有するた
め10Gb/s近い高速変調は困難であるという問題点があっ
た。
次に、これらの問題点を改善するため、図２（ｂ）の
ように活性領域の両脇を深い準位をつくる不純物を含ん
だ半絶縁性半導体層で埋込んだ半導体レーザが開発され
ている。
ように活性領域の両脇を深い準位をつくる不純物を含ん
だ半絶縁性半導体層で埋込んだ半導体レーザが開発され
ている。
この半導体レーザの作製例は、エレクトロニクス・レ
ターズ（Electron.Lett.22巻（1986年1214頁）に記載さ
れている。この従来の第２の半導体レーザにおいては、
ｐ層とｎ層とが高抵抗埋込層を介しているため、従来の
第１の半導体レーザに比べ低容量で高速変調特性が大幅
に改善されている。しかし、この従来素子では、素子に
印加する電圧を高くすると、埋込み層に電流が流れ発振
効率が減少する問題点があった。
ターズ（Electron.Lett.22巻（1986年1214頁）に記載さ
れている。この従来の第２の半導体レーザにおいては、
ｐ層とｎ層とが高抵抗埋込層を介しているため、従来の
第１の半導体レーザに比べ低容量で高速変調特性が大幅
に改善されている。しかし、この従来素子では、素子に
印加する電圧を高くすると、埋込み層に電流が流れ発振
効率が減少する問題点があった。
本発明の目的は、上記の従来の問題点である埋め込み
層中の電流を殆ど零にし、高速変調特性および発振効率
ともに優れた半導体レーザを提供することである。
層中の電流を殆ど零にし、高速変調特性および発振効率
ともに優れた半導体レーザを提供することである。
（問題点を解決するための手段） 本発明は、活性領域の上側と下側を各々第１導電形及
び第２導電形のクラッド層により挟んだメサ状の電流通
電部と、電流通電部の両側を深い不純物準位を有する半
導体からなる電流阻止層で埋込んだ構造を有する埋込み
構造半導体レーザにおいて、前記活性領域と少なくとも
一方の導電形の前記クラッド層とに接する位置に、禁制
帯幅が前記活性領域およびクラッド層の禁制帯幅よりも
常に大きい半導体からなるバンドギャップバリア層を前
記電流通電部と前記電流阻止層の間に設けたことを特徴
とする。
び第２導電形のクラッド層により挟んだメサ状の電流通
電部と、電流通電部の両側を深い不純物準位を有する半
導体からなる電流阻止層で埋込んだ構造を有する埋込み
構造半導体レーザにおいて、前記活性領域と少なくとも
一方の導電形の前記クラッド層とに接する位置に、禁制
帯幅が前記活性領域およびクラッド層の禁制帯幅よりも
常に大きい半導体からなるバンドギャップバリア層を前
記電流通電部と前記電流阻止層の間に設けたことを特徴
とする。
第２の発明は、前記バンドギャップバリア層が互いに
格子定数の異なる膜を積層した多重膜構造であることを
特徴とする。
格子定数の異なる膜を積層した多重膜構造であることを
特徴とする。
第３の発明は、前記バンドギャップバリア層がInGaP
層であることを特徴とする。
層であることを特徴とする。
（発明の作用・原理） 本発明の作用・原理について図面を参照しながら説明
する。
する。
本発明の半導体レーザは、第１図に示したように、活
性領域11をｐ形クラッド層12とｎ形クラッド層13とで挟
んだメサ状の電流通電部を、深い不純物準位を有する半
導体層からなる電流阻止層14で埋込み、かつ少なくとも
活性領域11およびｐ形クラッド層12と接する部分の禁制
帯幅が、活性領域11およびｐ形クラッド層12の禁制帯幅
よりもそれぞれの部分において常に大きな電流阻止層部
分15を設けた点が特徴である。16は基板、17は電極であ
る。これに対し、従来の第１の半導体レーザでは、第２
図（ａ）のように活性層11、ｐ形クラッド層12、ｎ形ク
ラッド層からなるメサ状電流通電部をｐ形埋込み層21で
埋め込んだ基本構成をもつ。このとき、活性領域以外を
流れるもれ電流は、印加電圧がｐ形埋込み層21とｎ形ク
ラッド層13に殆ど直接印加されるため、pn接合を横切る
電流23が、無視出来ない程度になる。特にｎ形埋込み層
22が存在する場合、ｐ形埋込み層21とｎ形クラッド層13
の層構成がnpnトランジスタ作用によりもれ電流を増幅
する恐れがあった。このため、ｐ形埋込み層21中を２重
溝の外側へ流れる電流24を設けてpn接合への電圧印加を
緩和する工夫がなされている。しかし２重溝の外側へ流
れる電流24がもれ電流として増える問題点が従来あっ
た。また、埋込み層のpn接合容量が大きいため素子容量
を小さくできなかった。
性領域11をｐ形クラッド層12とｎ形クラッド層13とで挟
んだメサ状の電流通電部を、深い不純物準位を有する半
導体層からなる電流阻止層14で埋込み、かつ少なくとも
活性領域11およびｐ形クラッド層12と接する部分の禁制
帯幅が、活性領域11およびｐ形クラッド層12の禁制帯幅
よりもそれぞれの部分において常に大きな電流阻止層部
分15を設けた点が特徴である。16は基板、17は電極であ
る。これに対し、従来の第１の半導体レーザでは、第２
図（ａ）のように活性層11、ｐ形クラッド層12、ｎ形ク
ラッド層からなるメサ状電流通電部をｐ形埋込み層21で
埋め込んだ基本構成をもつ。このとき、活性領域以外を
流れるもれ電流は、印加電圧がｐ形埋込み層21とｎ形ク
ラッド層13に殆ど直接印加されるため、pn接合を横切る
電流23が、無視出来ない程度になる。特にｎ形埋込み層
22が存在する場合、ｐ形埋込み層21とｎ形クラッド層13
の層構成がnpnトランジスタ作用によりもれ電流を増幅
する恐れがあった。このため、ｐ形埋込み層21中を２重
溝の外側へ流れる電流24を設けてpn接合への電圧印加を
緩和する工夫がなされている。しかし２重溝の外側へ流
れる電流24がもれ電流として増える問題点が従来あっ
た。また、埋込み層のpn接合容量が大きいため素子容量
を小さくできなかった。
第２の従来例では第２図（ｂ）のように深い不純物準
位を有する電流阻止層14を埋め込んだ構成が形成されて
いる。この結果、電圧は電流阻止層中に順次印加される
ため、接合容量に関する問題点は大幅に改善された。し
かし第２の従来例では、電流阻止層の禁制帯幅はｐ型ク
ラッド層やｎ形クラッド層と等しく、かつ電子捕獲型の
深い不純物準位を有する半絶縁性半導体が電流阻止層と
して使われていた。この場合、電流阻止層に用いた半導
体層単独では、極めて高抵抗であるにもかかわらず、第
２図（ｂ）のようなレーザ構造中では全電流の10％前後
のもれ電流24がある問題点が残されていた。このもれ電
流25の発生原因は、電流阻止層14のｐ形クラッド層12と
接する近傍において、不純物に捕獲された電子の負電荷
に向けてｐ形クラッド層12中の正孔が引きよせられ、正
孔濃度とともに電子濃度も高い領域がｐ形クラッド層両
脇に生じるためである。即ち正孔が不純物に捕獲されな
いことから起因している。
位を有する電流阻止層14を埋め込んだ構成が形成されて
いる。この結果、電圧は電流阻止層中に順次印加される
ため、接合容量に関する問題点は大幅に改善された。し
かし第２の従来例では、電流阻止層の禁制帯幅はｐ型ク
ラッド層やｎ形クラッド層と等しく、かつ電子捕獲型の
深い不純物準位を有する半絶縁性半導体が電流阻止層と
して使われていた。この場合、電流阻止層に用いた半導
体層単独では、極めて高抵抗であるにもかかわらず、第
２図（ｂ）のようなレーザ構造中では全電流の10％前後
のもれ電流24がある問題点が残されていた。このもれ電
流25の発生原因は、電流阻止層14のｐ形クラッド層12と
接する近傍において、不純物に捕獲された電子の負電荷
に向けてｐ形クラッド層12中の正孔が引きよせられ、正
孔濃度とともに電子濃度も高い領域がｐ形クラッド層両
脇に生じるためである。即ち正孔が不純物に捕獲されな
いことから起因している。
本発明では、このもれ電流の発生原因を取除くため、
ｐ形クラッド層12および活性領域11中の高濃度の正孔が
電流阻止層中に流入することを妨げかつｎ形クラッド層
13や活性領域11からの電子の流入を防ぐ層構造を本素子
に導入した。すなわち、本発明では少なくとも正孔が流
入する恐れのある領域近傍において、禁制帯幅がｐ形ク
ラッド層12や活性領域11の禁制帯幅よりも常に大きい電
流阻止層領域としてバンドギャップバリア層15を導入し
た。これに加えてｎ型クラッド層からの電子の流入も減
少させるためｎ型クラッド層と接する領域に対しても、
禁制帯幅がｎ型のクラッド層の禁制帯幅よりも大きい薄
膜バンドギャップバリア層15を設けると、もれ電流を更
に減少できる。このバンドギャップバリア層15界面にお
ける禁制帯幅差はわずかなものでも室温の温度エネルギ
ー0.025eV程度以上あれば十分バリアとして働くため、
もれ電流成分24は極めて減少する。
ｐ形クラッド層12および活性領域11中の高濃度の正孔が
電流阻止層中に流入することを妨げかつｎ形クラッド層
13や活性領域11からの電子の流入を防ぐ層構造を本素子
に導入した。すなわち、本発明では少なくとも正孔が流
入する恐れのある領域近傍において、禁制帯幅がｐ形ク
ラッド層12や活性領域11の禁制帯幅よりも常に大きい電
流阻止層領域としてバンドギャップバリア層15を導入し
た。これに加えてｎ型クラッド層からの電子の流入も減
少させるためｎ型クラッド層と接する領域に対しても、
禁制帯幅がｎ型のクラッド層の禁制帯幅よりも大きい薄
膜バンドギャップバリア層15を設けると、もれ電流を更
に減少できる。このバンドギャップバリア層15界面にお
ける禁制帯幅差はわずかなものでも室温の温度エネルギ
ー0.025eV程度以上あれば十分バリアとして働くため、
もれ電流成分24は極めて減少する。
また正孔捕獲型の深い不純物準位を有する半導体を電
流阻止層14に用いた場合も、同様に捕獲されない電子が
流入する恐れのある領域近傍に、禁制帯幅のより大きな
バンドギャップバリア層15を設けてやればよい。すなわ
ち電流阻止層が活性領域及びｎ形クラッド層と接する部
分にバンドギャップバリア層を設ければ、従来に比べて
もれ電流を減少できる。更にもれ電流低域をより効果的
にするためにはそのバンドギャップバリア層15を、ｐ型
クラッド層を含めた電流通電部の全面に設けてやればよ
い。
流阻止層14に用いた場合も、同様に捕獲されない電子が
流入する恐れのある領域近傍に、禁制帯幅のより大きな
バンドギャップバリア層15を設けてやればよい。すなわ
ち電流阻止層が活性領域及びｎ形クラッド層と接する部
分にバンドギャップバリア層を設ければ、従来に比べて
もれ電流を減少できる。更にもれ電流低域をより効果的
にするためにはそのバンドギャップバリア層15を、ｐ型
クラッド層を含めた電流通電部の全面に設けてやればよ
い。
次に本発明の第２の発明の作用について説明する。埋
込み構造半導体レーザとして代表的なInGaAsP/InP系半
導体レーザに本発明のバンドギャップバリア層15を導入
しようとするとき、クラッド層のInPより禁制帯の大き
な材料としてInGaPが考えられる。しかし、InGaPの格子
定数はGa成分が増えるにつれInPの格子定数より減少す
るため、膜成長において転位が生じ厚膜を成長するのが
難しい問題点があった。本発明はバンドギャップバリア
層構造を多層膜構造とすることで上記の問題点を軽減し
ようとするものである。すなわち、電流通電部側にInP
より広禁制帯幅で格子定数がInPより小さなInGaP層の薄
膜を形成し、引きつづき格子定数の大きな層と小さな層
を組み合せ多層構造にすることで、転位の発生を回避す
ることができる。すなわち、多層構造の場合、格子不整
合の歪みを隣接層間で吸収するファクターがあるため、
転位の少ない膜成長ができる。
込み構造半導体レーザとして代表的なInGaAsP/InP系半
導体レーザに本発明のバンドギャップバリア層15を導入
しようとするとき、クラッド層のInPより禁制帯の大き
な材料としてInGaPが考えられる。しかし、InGaPの格子
定数はGa成分が増えるにつれInPの格子定数より減少す
るため、膜成長において転位が生じ厚膜を成長するのが
難しい問題点があった。本発明はバンドギャップバリア
層構造を多層膜構造とすることで上記の問題点を軽減し
ようとするものである。すなわち、電流通電部側にInP
より広禁制帯幅で格子定数がInPより小さなInGaP層の薄
膜を形成し、引きつづき格子定数の大きな層と小さな層
を組み合せ多層構造にすることで、転位の発生を回避す
ることができる。すなわち、多層構造の場合、格子不整
合の歪みを隣接層間で吸収するファクターがあるため、
転位の少ない膜成長ができる。
以下、本発明について実施例をあげ更に詳しく説明す
る。
る。
（実施例１） 本発明の第１の実施例の概略構造は第１図のものと同
じである。本実施例では先ずｎ形InP基板16の上にｎ形I
nPクラッド層13、波長1.3μｍ組成InGaAsP活性層11、ｐ
形InPクラッド層12を順次成長し、通常のエッチング工
程に従って深さ約2.5μｍ幅10μｍの溝を活性領域幅1.5
μｍの逆メサ状電流通電部の両側に形成した。次いでバ
ンドギャップバリア層15としてInPの禁制帯幅1.35eVよ
りも大きな禁制帯幅を持つInGaP層をメサ状電流通電部
の側壁に成長した。InGaPの膜厚は格子定数の不整合下
での許容できる範囲の厚さに成長した。本実施例では禁
制帯幅が1.7eVのIn0.6Ga0.4Ｐ層を成長し膜厚は0.05μ
ｍであった。成長方法は気相成長法を用いた。この成長
方法においては、結晶面による成長速度が異なる特性が
あるため、溝の側面に選択的に成長が可能である。本実
施例では逆メサ形状電流通電部のｐ型クラッド層12部分
に露出させた結晶面は成長速度の大きなＡ面であり、一
方素子表面等は成長速度の極めて遅い（001）面である
ため、InGaPのメサ側面への選択成長が容易に行なえ
た。その後、第２の従来例と同様に、電子捕獲型の深い
不純物準位を有する鉄（Fe）をドープしたInPを溝全面
に埋込み平面埋込み形の半導体レーザを作製した。
じである。本実施例では先ずｎ形InP基板16の上にｎ形I
nPクラッド層13、波長1.3μｍ組成InGaAsP活性層11、ｐ
形InPクラッド層12を順次成長し、通常のエッチング工
程に従って深さ約2.5μｍ幅10μｍの溝を活性領域幅1.5
μｍの逆メサ状電流通電部の両側に形成した。次いでバ
ンドギャップバリア層15としてInPの禁制帯幅1.35eVよ
りも大きな禁制帯幅を持つInGaP層をメサ状電流通電部
の側壁に成長した。InGaPの膜厚は格子定数の不整合下
での許容できる範囲の厚さに成長した。本実施例では禁
制帯幅が1.7eVのIn0.6Ga0.4Ｐ層を成長し膜厚は0.05μ
ｍであった。成長方法は気相成長法を用いた。この成長
方法においては、結晶面による成長速度が異なる特性が
あるため、溝の側面に選択的に成長が可能である。本実
施例では逆メサ形状電流通電部のｐ型クラッド層12部分
に露出させた結晶面は成長速度の大きなＡ面であり、一
方素子表面等は成長速度の極めて遅い（001）面である
ため、InGaPのメサ側面への選択成長が容易に行なえ
た。その後、第２の従来例と同様に、電子捕獲型の深い
不純物準位を有する鉄（Fe）をドープしたInPを溝全面
に埋込み平面埋込み形の半導体レーザを作製した。
この結果、本実施例では第３図実線31のように、もれ
電流の全電流に占める割合（もれ電流比）は、活性領域
の電流密度が2KA/cm2付近で約２％であることが計算機
シミュレーションにより示された。このもれ電流比は第
３図破線41に示す第１の従来素子のもれ電流比見積り値
約30％や、第３図一点鎖線42に示す第２の従来素子のも
れ電流比見積値約８％に比べ大幅に減少しており、実験
でももれ電流が小さいことが確認された。なお本実施例
ではInGaP層５およびInP電流阻止層には、電子捕獲型の
Fe不純物をドープし、そのトラップ濃度はいずれも５×
1015cm-3と設定した。また、このトラップ濃度を２×10
15cm-3から２×1016cm-3まで変えた場合ももれ電流比は
同様に小さかった。なおワイドギャップ電流阻止層部分
はFe以外の電子捕獲型の不純物をドープしても良いし、
アンドープでも良い。この結果本実施例では従来に比べ
高効率で発振ししかも高速変調が可能となった。
電流の全電流に占める割合（もれ電流比）は、活性領域
の電流密度が2KA/cm2付近で約２％であることが計算機
シミュレーションにより示された。このもれ電流比は第
３図破線41に示す第１の従来素子のもれ電流比見積り値
約30％や、第３図一点鎖線42に示す第２の従来素子のも
れ電流比見積値約８％に比べ大幅に減少しており、実験
でももれ電流が小さいことが確認された。なお本実施例
ではInGaP層５およびInP電流阻止層には、電子捕獲型の
Fe不純物をドープし、そのトラップ濃度はいずれも５×
1015cm-3と設定した。また、このトラップ濃度を２×10
15cm-3から２×1016cm-3まで変えた場合ももれ電流比は
同様に小さかった。なおワイドギャップ電流阻止層部分
はFe以外の電子捕獲型の不純物をドープしても良いし、
アンドープでも良い。この結果本実施例では従来に比べ
高効率で発振ししかも高速変調が可能となった。
（実施例２） 第４図は第２の実施例を示す素子概略断面図である。
実施例１とは基本構造は同じであるが、電流阻止層44の
半導体層が電子捕獲型のかわりに正孔捕獲型となってい
る。また、ｐ形基板、およびクラッド層のｐ形とｎ形の
導電形が実施例１の場合と入替っている。正孔捕獲型の
深い不純物として本実施例ではTiをドープした。このと
き、ｎクラッド層13と活性領域11の側壁にInGaP層の薄
膜を成長し、実施例１と同じく良好な電流ブロッキング
特性が得られた。また、Tiの替わりにCoやCrをドープし
た場合、更にはアンドープの場合でももれ電流が小さい
ことが確認された。
実施例１とは基本構造は同じであるが、電流阻止層44の
半導体層が電子捕獲型のかわりに正孔捕獲型となってい
る。また、ｐ形基板、およびクラッド層のｐ形とｎ形の
導電形が実施例１の場合と入替っている。正孔捕獲型の
深い不純物として本実施例ではTiをドープした。このと
き、ｎクラッド層13と活性領域11の側壁にInGaP層の薄
膜を成長し、実施例１と同じく良好な電流ブロッキング
特性が得られた。また、Tiの替わりにCoやCrをドープし
た場合、更にはアンドープの場合でももれ電流が小さい
ことが確認された。
なお上記実施例１及び２ではバンドギャップバリア層
15を電流阻止層44の側壁部分に形成したが、各々ｐ形ク
ラッド層及び活性層とｎ形クラッド層及び活性層と接す
る側壁部分のみに設ければ発明の効果は充分得られる。
15を電流阻止層44の側壁部分に形成したが、各々ｐ形ク
ラッド層及び活性層とｎ形クラッド層及び活性層と接す
る側壁部分のみに設ければ発明の効果は充分得られる。
（実施例３） 第５図は第３の実施例を示す素子概略断面図である。
実施例１とは基本構造は同じであるが、バンドギャップ
バリア層15をメサ両脇の溝全面に成長した点が異なって
いる。成長方法は有機金属気相成長（MOCVD）法を用い
た。この成長方法においては、結晶面による成長速度依
存が小さいため、溝の全面に成長が可能である。本実施
例では逆メサ形状電流通電部の溝全面に、InGaPの成長
が容易に行なえた。その後、第２の従来例と同様に、電
子捕獲型の深い不純物準位を有する鉄（Fe）をドープし
たInPを溝全面に埋込み平面埋込み形の半導体レーザを
作製した。
実施例１とは基本構造は同じであるが、バンドギャップ
バリア層15をメサ両脇の溝全面に成長した点が異なって
いる。成長方法は有機金属気相成長（MOCVD）法を用い
た。この成長方法においては、結晶面による成長速度依
存が小さいため、溝の全面に成長が可能である。本実施
例では逆メサ形状電流通電部の溝全面に、InGaPの成長
が容易に行なえた。その後、第２の従来例と同様に、電
子捕獲型の深い不純物準位を有する鉄（Fe）をドープし
たInPを溝全面に埋込み平面埋込み形の半導体レーザを
作製した。
この結果、本実施例では第３図実線32のように、もれ
電流の全電流に占める割合（もれ電流比）は、活性領域
の電流密度が2KA/cm2付近で１％よりも小さく殆ど零で
あることが計算機シミュレーションにより示された。こ
のもれ電流比は第３図破線41に示す第１の従来素子のも
れ電流比見積り値約30％や、第３図一点鎖線42に示す第
２の従来素子のもれ電流比見積値約８％に比べ大幅に減
少しており、実験でももれ電流が小さいことが確認され
た。なお本実施例ではInGaP層15およびInP電流阻止層に
は、電子捕獲型のFe不純物をドープし、そのトラップ濃
度はいずれも５×1015cm-3と設定した。また、このトラ
ップ濃度を２×1015cm-3から２×1016cm-3まで変えた場
合ももれ電流比は同様に小さかった。なおバンドギャッ
プ電流阻止層部分はFe以外の電子捕獲型の不純物をドー
プしても良いし、アンドープでも良い、この結果本実施
例では従来に比べ高効率で発振ししかも高速変調が可能
となった。
電流の全電流に占める割合（もれ電流比）は、活性領域
の電流密度が2KA/cm2付近で１％よりも小さく殆ど零で
あることが計算機シミュレーションにより示された。こ
のもれ電流比は第３図破線41に示す第１の従来素子のも
れ電流比見積り値約30％や、第３図一点鎖線42に示す第
２の従来素子のもれ電流比見積値約８％に比べ大幅に減
少しており、実験でももれ電流が小さいことが確認され
た。なお本実施例ではInGaP層15およびInP電流阻止層に
は、電子捕獲型のFe不純物をドープし、そのトラップ濃
度はいずれも５×1015cm-3と設定した。また、このトラ
ップ濃度を２×1015cm-3から２×1016cm-3まで変えた場
合ももれ電流比は同様に小さかった。なおバンドギャッ
プ電流阻止層部分はFe以外の電子捕獲型の不純物をドー
プしても良いし、アンドープでも良い、この結果本実施
例では従来に比べ高効率で発振ししかも高速変調が可能
となった。
（実施例４） 第６図は第４の実施例を示す素子概略断面図である。
実施例３とは基本構造は同じであるが、電流阻止層44の
半導体層が電子捕獲型のかわりに正孔捕獲型となってい
る。また、ｐ形基板、およびクラッド層のｐ形とｎ形の
導電形が実施例１の場合と入替っている。正孔捕獲型の
深い不純物として本実施例ではTiをドープした。このと
き、ｎクラッド層13と活性領域11の側壁にInGaP層の薄
膜を成長し、実施例１と同じく良好な電流ブロッキング
特性が得られた。またTiの替りに少なくともCo、Crのい
ずれかをドープした場合、更にはアンドープの場合でも
もれ電流が小さいことが確認された。
実施例３とは基本構造は同じであるが、電流阻止層44の
半導体層が電子捕獲型のかわりに正孔捕獲型となってい
る。また、ｐ形基板、およびクラッド層のｐ形とｎ形の
導電形が実施例１の場合と入替っている。正孔捕獲型の
深い不純物として本実施例ではTiをドープした。このと
き、ｎクラッド層13と活性領域11の側壁にInGaP層の薄
膜を成長し、実施例１と同じく良好な電流ブロッキング
特性が得られた。またTiの替りに少なくともCo、Crのい
ずれかをドープした場合、更にはアンドープの場合でも
もれ電流が小さいことが確認された。
（実施例５） 第７図は第２の発明の実施例を示す素子概略断面図で
ある。本実施例の基本構造は実施例３の基本構造（第５
図）と同じであるが、バンドギャップバリア層15が多重
膜構造71からなっている点が異なっており、特徴点であ
る。バンドギャップバリア層15材料としてInGaP層とInP
層を用いた。InGaP層はInP層と格子不整合があるが、例
えばIn0.6Ga0.4Ｐ組成の場合ワイドギャップ層は約0.01
5μｍまでの膜厚であれば転位なして繰り返し積層する
ことが可能である。本実施例では成長方法として有機金
属気相成長法を用い、In0.6Ga0.4Ｐ層とInP層とを0.01
μｍづつ10層を交互に成長した。本実施例では、この後
ｐ形で低濃度のInP層を電流阻止層14として溝に埋込み
平坦埋込み構造の半導体レーザを作製した。この結果、
本実施例の半導体レーザのもれ電流は発振閾電流値付近
で十分小さく、かつ転位等による発振閾電流値の劣化等
が見られない良好な素子特性が得られた。また、本実施
例の電流阻止層14には半絶縁InP層を用いても勿論よ
い。本実施例ではｎ形InP基板の例を示したがｐ形InP基
板の場合も同時に多重膜構造バリア層15がもれ電流低域
に有効であった。上記実施例１〜５では、活性領域に波
長1.3μｍで発振する組成のInGaAsPを用いたがこの組成
に限定されないのは明らかである。
ある。本実施例の基本構造は実施例３の基本構造（第５
図）と同じであるが、バンドギャップバリア層15が多重
膜構造71からなっている点が異なっており、特徴点であ
る。バンドギャップバリア層15材料としてInGaP層とInP
層を用いた。InGaP層はInP層と格子不整合があるが、例
えばIn0.6Ga0.4Ｐ組成の場合ワイドギャップ層は約0.01
5μｍまでの膜厚であれば転位なして繰り返し積層する
ことが可能である。本実施例では成長方法として有機金
属気相成長法を用い、In0.6Ga0.4Ｐ層とInP層とを0.01
μｍづつ10層を交互に成長した。本実施例では、この後
ｐ形で低濃度のInP層を電流阻止層14として溝に埋込み
平坦埋込み構造の半導体レーザを作製した。この結果、
本実施例の半導体レーザのもれ電流は発振閾電流値付近
で十分小さく、かつ転位等による発振閾電流値の劣化等
が見られない良好な素子特性が得られた。また、本実施
例の電流阻止層14には半絶縁InP層を用いても勿論よ
い。本実施例ではｎ形InP基板の例を示したがｐ形InP基
板の場合も同時に多重膜構造バリア層15がもれ電流低域
に有効であった。上記実施例１〜５では、活性領域に波
長1.3μｍで発振する組成のInGaAsPを用いたがこの組成
に限定されないのは明らかである。
また上記実施例では、気相成長法による選択的膜形成
の例を示したが、成長方法は気相成長法に限らずガスソ
ース分子線エピタキシャル成長などの他の成長法を用い
てもよい。
の例を示したが、成長方法は気相成長法に限らずガスソ
ース分子線エピタキシャル成長などの他の成長法を用い
てもよい。
更に、上記実施例では、InP基板上のInGaAsP/InP材料
系が用いられたが、GaAs基板上のAlGaAs/GaAs材料系やA
lGaInP/GaInP材料系についても同様に適用が可能であ
る。
系が用いられたが、GaAs基板上のAlGaAs/GaAs材料系やA
lGaInP/GaInP材料系についても同様に適用が可能であ
る。
（発明の効果） 本発明の半導体レーザは、従来素子に比べもれ電流を
殆ど零にでき従って高効率で発振し、かつ従来素子の改
善目的であった低容量化による高速変調も可能であり、
光通信や光情報処理の光源素子に適する。
殆ど零にでき従って高効率で発振し、かつ従来素子の改
善目的であった低容量化による高速変調も可能であり、
光通信や光情報処理の光源素子に適する。
第１図は本発明の埋込み半導体レーザの第１の発明の素
子構造を示す斜視図、第２図（ａ）は第１の従来素子の
概略構造を示す断面図、第２図（ｂ）は第２の従来素子
の概略構造を示す断面図、第３図は本発明素子、第１の
従来素子、第２の従来素子のもれ電流量と活性領域電流
密度の関係の計算機シミュレーション結果を示す図、第
４図は第２の実施例の素子構造を示す概略断面図、第５
図は第３の実施例の素子概略断面図、第６図は第４の実
施例の素子概略断面図、第７図は第２の発明の実施例の
素子概略断面図である。 11……活性領域、12……ｐ形クラッド層、 13……ｎ形クラッド層、14……電流阻止層、 15……バンドギャップバリア層、16……ｎ形基板、 17……電極、21……ｐ形埋込層、22……ｎ形埋込層 23,24……第１の従来素子のもれ電流経路、 25……第２の従来素子のもれ電流経路、 31……本発明の実施例１の素子のもれ電流・電流密度関
係、 32……本発明の実施例３の素子のもれ電流・電流密度関
係 41……第１の従来素子のもれ電流・電流密度関係 42……第２の従来素子のもれ電流・電流密度関係、 43……ｐ型基板、44……正孔捕獲形の電流阻止層 71……多重膜構造。
子構造を示す斜視図、第２図（ａ）は第１の従来素子の
概略構造を示す断面図、第２図（ｂ）は第２の従来素子
の概略構造を示す断面図、第３図は本発明素子、第１の
従来素子、第２の従来素子のもれ電流量と活性領域電流
密度の関係の計算機シミュレーション結果を示す図、第
４図は第２の実施例の素子構造を示す概略断面図、第５
図は第３の実施例の素子概略断面図、第６図は第４の実
施例の素子概略断面図、第７図は第２の発明の実施例の
素子概略断面図である。 11……活性領域、12……ｐ形クラッド層、 13……ｎ形クラッド層、14……電流阻止層、 15……バンドギャップバリア層、16……ｎ形基板、 17……電極、21……ｐ形埋込層、22……ｎ形埋込層 23,24……第１の従来素子のもれ電流経路、 25……第２の従来素子のもれ電流経路、 31……本発明の実施例１の素子のもれ電流・電流密度関
係、 32……本発明の実施例３の素子のもれ電流・電流密度関
係 41……第１の従来素子のもれ電流・電流密度関係 42……第２の従来素子のもれ電流・電流密度関係、 43……ｐ型基板、44……正孔捕獲形の電流阻止層 71……多重膜構造。
Claims (3)
- 【請求項１】活性領域の上側と下側を各々第１導電形及
び第２導電形のクラッド層により挟んだメサ状の電流通
電部と、電流通電部の両側を深い不純物準位を有する半
導体からなる電流阻止層で埋込んだ構造を有する埋込み
構造半導体レーザにおいて、前記活性領域と少なくとも
一方の導電形の前記クラッド層とに接する位置に、禁制
帯幅が前記活性領域およびクラッド層の禁制帯幅よりも
常に大きい半導体からなるバンドギャップバリア層を前
記電流通電部と前記電流阻止層の間に設けたことを特徴
とする埋込み構造半導体レーザ。 - 【請求項２】前記バンドギャップバリア層が互いに格子
定数の異なる膜を積層した多重膜構造であることを特徴
とする請求項１記載の埋込み構造半導体レーザ。 - 【請求項３】前記バンドギャップバリア層がInGaP層で
あることを特徴とする請求項１又は２記載の埋込み構造
半導体レーザ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2319088 | 1988-02-02 | ||
| JP4275888 | 1988-02-24 | ||
| JP63-42758 | 1988-02-24 | ||
| JP63-23190 | 1988-02-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01302791A JPH01302791A (ja) | 1989-12-06 |
| JP2780275B2 true JP2780275B2 (ja) | 1998-07-30 |
Family
ID=26360506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63219361A Expired - Fee Related JP2780275B2 (ja) | 1988-02-02 | 1988-08-31 | 埋込み構造半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780275B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541559A (ja) * | 1991-08-06 | 1993-02-19 | Nec Corp | 半導体レーザ |
| JP5206368B2 (ja) * | 2008-11-27 | 2013-06-12 | 富士通株式会社 | 光半導体素子 |
| JP5287369B2 (ja) * | 2009-03-05 | 2013-09-11 | 富士通株式会社 | 半導体発光素子及びその製造方法 |
| JP2010219102A (ja) | 2009-03-13 | 2010-09-30 | Opnext Japan Inc | 半導体レーザ素子 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61228693A (ja) * | 1985-04-02 | 1986-10-11 | Fujitsu Ltd | 半導体発光装置 |
| JPS61230388A (ja) * | 1985-04-05 | 1986-10-14 | Fujitsu Ltd | 埋込型半導体レ−ザ |
| JPS6249687A (ja) * | 1985-08-29 | 1987-03-04 | Fujitsu Ltd | 半導体レ−ザ |
-
1988
- 1988-08-31 JP JP63219361A patent/JP2780275B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01302791A (ja) | 1989-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5463760B2 (ja) | 光導波路集積型半導体光素子およびその製造方法 | |
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| JPH07106685A (ja) | 半導体レーザ | |
| EP0208209A2 (en) | A buried heterostructure semiconductor laser | |
| US5692002A (en) | Buried heterostructure semiconductor laser fabricated on a p-type substrate | |
| JP2780275B2 (ja) | 埋込み構造半導体レーザ | |
| US5228048A (en) | Semiconductor laser device | |
| JPH0513882A (ja) | ワイドバンドギヤツプ材料をｐｎ電流阻止層に用いた半導体光素子 | |
| JPH0786678A (ja) | 半導体レーザ装置 | |
| US6775309B2 (en) | Semiconductor laser structure and method of manufacturing same | |
| JPH025589A (ja) | 半導体レーザの製造方法 | |
| JPH05160504A (ja) | 半導体レーザ装置 | |
| US6768755B2 (en) | Semiconductor laser device | |
| JP4030692B2 (ja) | 半導体素子および半導体発光素子 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS62274790A (ja) | 光・電子集積回路及びその製造方法 | |
| JP3403915B2 (ja) | 半導体レーザ | |
| JPH04150087A (ja) | 可視光半導体レーザ装置 | |
| JPS63133587A (ja) | 埋込み構造半導体レ−ザ | |
| JPH07131116A (ja) | 半導体レーザ素子 | |
| JPH0537084A (ja) | 半導体レーザ装置 | |
| JPS60140777A (ja) | 埋め込み型半導体レ−ザ | |
| JPH0513872A (ja) | ヘテロ接合型半導体レーザ | |
| JP2910120B2 (ja) | 半導体レーザ | |
| JPH05327123A (ja) | 半導体レーザ素子およびその製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |