JP2777909B2 - 電源の制御回路 - Google Patents
電源の制御回路Info
- Publication number
- JP2777909B2 JP2777909B2 JP1160654A JP16065489A JP2777909B2 JP 2777909 B2 JP2777909 B2 JP 2777909B2 JP 1160654 A JP1160654 A JP 1160654A JP 16065489 A JP16065489 A JP 16065489A JP 2777909 B2 JP2777909 B2 JP 2777909B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- output
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔概要〕 制御形電源における出力電圧検出，誤差増幅および１
次−２次信号伝達部分を改良した電源の制御回路に関
し、 DC/DCコンバータ部の出力の検出電圧の変動の影響を
受けない電源の制御回路を提供することを目的とし、 入力電源電圧を制御信号に応じて変換して出力電圧を
発生するDC−DCコンバータ部と、該DC−DCコンバータ部
の出力の検出電圧と基準電圧との誤差を検出して増幅す
る誤差検出・増幅部と、前記DC−DCコンバータ部の出力
の検出電圧を電源として動作して前記誤差検出・増幅部
の出力を入力電圧側へ伝達する信号伝達部を有し、該信
号伝達部の出力に応じて前記DC−DCコンバータ部を制御
する制御形電源において、前記DC−DCコンバータ部の出
力の検出電圧と前記信号伝達部の電源入力との間にロー
パス特性を有するファルタ回路を挿入したことによって
構成される。
次−２次信号伝達部分を改良した電源の制御回路に関
し、 DC/DCコンバータ部の出力の検出電圧の変動の影響を
受けない電源の制御回路を提供することを目的とし、 入力電源電圧を制御信号に応じて変換して出力電圧を
発生するDC−DCコンバータ部と、該DC−DCコンバータ部
の出力の検出電圧と基準電圧との誤差を検出して増幅す
る誤差検出・増幅部と、前記DC−DCコンバータ部の出力
の検出電圧を電源として動作して前記誤差検出・増幅部
の出力を入力電圧側へ伝達する信号伝達部を有し、該信
号伝達部の出力に応じて前記DC−DCコンバータ部を制御
する制御形電源において、前記DC−DCコンバータ部の出
力の検出電圧と前記信号伝達部の電源入力との間にロー
パス特性を有するファルタ回路を挿入したことによって
構成される。
本発明は制御形電源における出力電圧検出，誤差増幅
および１次−２次信号伝達部分を改良した電源の制御回
路に関するものである。
および１次−２次信号伝達部分を改良した電源の制御回
路に関するものである。
第４図は制御形電源の一例としてパルス幅制御形電源
の構成をブロック図によって示したものである。
の構成をブロック図によって示したものである。
第４図において破線で囲んで示すDC−DCコンバータ部
10においては、直流入力電圧VinをトランジスタTrから
なるスイッチで断続して得られた電圧を、トランスＴに
よって所定の電圧に昇降圧し、かつ１次−２次間をアイ
ソレートする。そしてトランスＴの２次側から得られた
電圧をダイオードD1,D2により整流し、インダクタンス
L,コンデンサC2からなるフィルタによって平滑化して直
流化された出力Voutを発生する。
10においては、直流入力電圧VinをトランジスタTrから
なるスイッチで断続して得られた電圧を、トランスＴに
よって所定の電圧に昇降圧し、かつ１次−２次間をアイ
ソレートする。そしてトランスＴの２次側から得られた
電圧をダイオードD1,D2により整流し、インダクタンス
L,コンデンサC2からなるフィルタによって平滑化して直
流化された出力Voutを発生する。
このようなDC−DCコンバータ部10に対し、その出力側
に接続された誤差検出・増幅部11と、入力側に接続され
たPWMパルス幅制御部12と、両者の間に接続された１次
−２次信号伝達部13とからなる制御部を設けることによ
って、パルス幅制御形電源が構成される。
に接続された誤差検出・増幅部11と、入力側に接続され
たPWMパルス幅制御部12と、両者の間に接続された１次
−２次信号伝達部13とからなる制御部を設けることによ
って、パルス幅制御形電源が構成される。
誤差検出・増幅部11は、DC−DCコンバータ部10の出力
電圧を検出し、検出電圧と基準電圧とを比較することに
よって誤差信号を発生し、さらにこれを増幅する。１次
−２次信号伝達部13は１次側を誤差検出・増幅部11の出
力に、２次側をPWMパルス幅制御部12の入力に接続され
ていて、１次側における増幅された誤差信号を２次側へ
伝達し、かつ１次−２次間を直流的にアイソレートす
る。PWMパルス幅制御部12は、１次−２次信号伝達部13
を経て伝送された、誤差信号の大きさに応じたパルス幅
を有するPWM信号を発生する。DC−DCコンバータ部10の
スイッチを構成するトランジスタTrはこのPWM信号に応
じてオンになることによって、直流入力電圧Vinを断続
する動作を行う。
電圧を検出し、検出電圧と基準電圧とを比較することに
よって誤差信号を発生し、さらにこれを増幅する。１次
−２次信号伝達部13は１次側を誤差検出・増幅部11の出
力に、２次側をPWMパルス幅制御部12の入力に接続され
ていて、１次側における増幅された誤差信号を２次側へ
伝達し、かつ１次−２次間を直流的にアイソレートす
る。PWMパルス幅制御部12は、１次−２次信号伝達部13
を経て伝送された、誤差信号の大きさに応じたパルス幅
を有するPWM信号を発生する。DC−DCコンバータ部10の
スイッチを構成するトランジスタTrはこのPWM信号に応
じてオンになることによって、直流入力電圧Vinを断続
する動作を行う。
このような制御形電源の制御回路においては、誤差検
出・増幅部における位相補償が容易であることが要望さ
れる。
出・増幅部における位相補償が容易であることが要望さ
れる。
第５図は従来の誤差検出・増幅部および１次−２次信
号伝達部の回路構成例を示したものであって、最近多く
用いられているシャントレギュレータ（プログラマブル
ツェナー）とホトカプラとを使用したものである。
号伝達部の回路構成例を示したものであって、最近多く
用いられているシャントレギュレータ（プログラマブル
ツェナー）とホトカプラとを使用したものである。
DC−DCコンバータ部の２次側の検出電圧voは抵抗R1,R
2からなる分圧器を経て分圧される。分圧された電圧は
シャントレギュレータIC1において基準電圧Vrefと比較
され、誤差電圧は増幅されて誤差信号ｖ′を生じる。こ
の信号と検出電圧voとの間で抵抗R5とホトカプラPI1の
１次側（発光ダイオードPD）を経て電流が流れ、これに
よってホトカプラPI1の２次側（ホトトランジスタPI）
に抵抗R6を経て電流が流れる。PWM変換回路21は、ホト
カプラPI1の２側の電流によって抵抗R6に生じた電圧の
大きさに応じたパネル幅のPWM信号出力を発生する。DC
−DCコンバータ部におけるスイッチを構成するトランジ
スタは、このPWM信号に応じてオンになって直流入力電
圧Vinを断続することによって、出力電圧のパルス幅制
御（PWM）が行われる。シャントレギュレータIC1の入力
側と、ホトカプラPI1の１次側との間に接続された抵抗R
3と、抵抗R4とコンデンサC3の直列回路との並列回路は
入出力間の利得および位相特性を定める位相補償回路を
構成し、制御系の動作を安定化して発振を防止するため
に用いられている。
2からなる分圧器を経て分圧される。分圧された電圧は
シャントレギュレータIC1において基準電圧Vrefと比較
され、誤差電圧は増幅されて誤差信号ｖ′を生じる。こ
の信号と検出電圧voとの間で抵抗R5とホトカプラPI1の
１次側（発光ダイオードPD）を経て電流が流れ、これに
よってホトカプラPI1の２次側（ホトトランジスタPI）
に抵抗R6を経て電流が流れる。PWM変換回路21は、ホト
カプラPI1の２側の電流によって抵抗R6に生じた電圧の
大きさに応じたパネル幅のPWM信号出力を発生する。DC
−DCコンバータ部におけるスイッチを構成するトランジ
スタは、このPWM信号に応じてオンになって直流入力電
圧Vinを断続することによって、出力電圧のパルス幅制
御（PWM）が行われる。シャントレギュレータIC1の入力
側と、ホトカプラPI1の１次側との間に接続された抵抗R
3と、抵抗R4とコンデンサC3の直列回路との並列回路は
入出力間の利得および位相特性を定める位相補償回路を
構成し、制御系の動作を安定化して発振を防止するため
に用いられている。
パルス幅制御形電源の制御回路において、誤差検出・
増幅部および１次−２次信号伝達部にシャントレギュレ
ータとホトカプラとを使用した回路は、DC−DCコンバー
タ部自体の２次側出力を検出した電圧を電源として利用
することができ、別に制御回路用の電源を必要としない
ので、部品点数が少なく安価に構成できるという利点が
ある。
増幅部および１次−２次信号伝達部にシャントレギュレ
ータとホトカプラとを使用した回路は、DC−DCコンバー
タ部自体の２次側出力を検出した電圧を電源として利用
することができ、別に制御回路用の電源を必要としない
ので、部品点数が少なく安価に構成できるという利点が
ある。
しかしながら第５図に示された回路においては、抵抗
R3,R4,コンデンサC3等からなる位相補償回路による位相
補償が難しく、発振を起こしやすくなるという問題があ
る。
R3,R4,コンデンサC3等からなる位相補償回路による位相
補償が難しく、発振を起こしやすくなるという問題があ
る。
第５図においてシャントレギュレータIC1の出力電圧
をｖ′とすると、ホトカプラPI1の２次側におけるPWM変
換回路21に入力される電圧は、ホトカプラPI1の１次−
２次伝達率をhfeとしたとき、 となる。このようにPWM変換回路21を経てDC/DCコンバー
タ部の入力側に帰還される電圧には、検出電圧voの変動
自体を含んでいるため、位相補償が困難になる。
をｖ′とすると、ホトカプラPI1の２次側におけるPWM変
換回路21に入力される電圧は、ホトカプラPI1の１次−
２次伝達率をhfeとしたとき、 となる。このようにPWM変換回路21を経てDC/DCコンバー
タ部の入力側に帰還される電圧には、検出電圧voの変動
自体を含んでいるため、位相補償が困難になる。
そこでホトカプラPI1の１次側に与える電源を別電源
とすることが考えられる。
とすることが考えられる。
第６図は上述のような従来技術の問題点を解決する回
路構成を示したものであって、ホトカプラPI1の１次側
の電源入力を、抵抗R5を経てDC/DCコンバータ部の検出
電圧とは別の電源に接続したものである。
路構成を示したものであって、ホトカプラPI1の１次側
の電源入力を、抵抗R5を経てDC/DCコンバータ部の検出
電圧とは別の電源に接続したものである。
第６図の場合、別電源をｖ″としたときPWM変換回路2
1の入力電圧は、 となって、検出電圧V0の変動の影響はなくなり従って位
相補償が容易になる。
1の入力電圧は、 となって、検出電圧V0の変動の影響はなくなり従って位
相補償が容易になる。
しかしながら第６図の回路は位相補償は容易である
が、ホトカプラPI1の１次側に与える電源として別電源
を使用することは、回路構成を複雑にするだけでなく、
自己出力電圧のみで制御回路を動作させることができ
る。第５図の回路方式の長所の一つを失わせることにな
るので必ずしも好ましくない。
が、ホトカプラPI1の１次側に与える電源として別電源
を使用することは、回路構成を複雑にするだけでなく、
自己出力電圧のみで制御回路を動作させることができ
る。第５図の回路方式の長所の一つを失わせることにな
るので必ずしも好ましくない。
本発明はこのような従来技術の課題を解決しようとす
るものであって、第５図に示された従来回路に対し簡単
な回路を付加するのみで、DC/DCコンバータ部の検出電
圧の変動の影響を受けない電源の制御回路を提供するこ
とを目的としている。
るものであって、第５図に示された従来回路に対し簡単
な回路を付加するのみで、DC/DCコンバータ部の検出電
圧の変動の影響を受けない電源の制御回路を提供するこ
とを目的としている。
本発明の電源の制御回路は、第１図を参照して説明す
ると、入力電源電圧を制御信号に応じて安定化して出力
するDC−DCコンバータ部10の出力電圧又は該出力電圧に
比例した電圧を検出電圧として基準電圧と比較し、前記
検出電圧と前記基準電圧との差分の誤差信号を出力する
誤差検出・増幅部11と、前記DC−DCコンバータ部10の出
力電圧又は該出力電圧に比例した電圧を動作電圧として
前記誤差信号を電流に変換する抵抗やホトカプラ等によ
る回路を含み、該回路を介して前記誤差信号に対応した
制御信号を前記DC−DCコンバータ部10に帰還する信号伝
達部13とを有する電源の制御回路において、前記DC−DC
コンバータ部10の出力電圧又は該出力電圧に比例した電
圧を、信号伝達部13の動作電圧として印加するコンデン
サ等を含むローパス特性のフィルタ部15を設けた構成と
する。
ると、入力電源電圧を制御信号に応じて安定化して出力
するDC−DCコンバータ部10の出力電圧又は該出力電圧に
比例した電圧を検出電圧として基準電圧と比較し、前記
検出電圧と前記基準電圧との差分の誤差信号を出力する
誤差検出・増幅部11と、前記DC−DCコンバータ部10の出
力電圧又は該出力電圧に比例した電圧を動作電圧として
前記誤差信号を電流に変換する抵抗やホトカプラ等によ
る回路を含み、該回路を介して前記誤差信号に対応した
制御信号を前記DC−DCコンバータ部10に帰還する信号伝
達部13とを有する電源の制御回路において、前記DC−DC
コンバータ部10の出力電圧又は該出力電圧に比例した電
圧を、信号伝達部13の動作電圧として印加するコンデン
サ等を含むローパス特性のフィルタ部15を設けた構成と
する。
入力電源電圧を制御信号に応じて変換して出力電圧を
発生するDC−DCコンバータ部の出力の検出電圧と基準電
圧との誤差を検出して増幅し、DC−DCコンバータ部の出
力の検出電圧を電源として動作する信号伝達部によって
誤差検出・増幅部の出力を入力電圧側へ伝達し、この伝
達された出力に応じてDC−DCコンバータ部を制御するこ
とによって制御形電源としての動作を行う。
発生するDC−DCコンバータ部の出力の検出電圧と基準電
圧との誤差を検出して増幅し、DC−DCコンバータ部の出
力の検出電圧を電源として動作する信号伝達部によって
誤差検出・増幅部の出力を入力電圧側へ伝達し、この伝
達された出力に応じてDC−DCコンバータ部を制御するこ
とによって制御形電源としての動作を行う。
このような制御形電源においては、誤差検出・増幅部
に位相補償回路を設けて動作の安定化を図っているが、
信号伝達部の出力電圧にはDC−DCコンバータ部の出力の
検出電圧の変動を含んでいるため、位相補償が困難にな
り閉ループ形成時不安定になって発振を起こしやすい。
に位相補償回路を設けて動作の安定化を図っているが、
信号伝達部の出力電圧にはDC−DCコンバータ部の出力の
検出電圧の変動を含んでいるため、位相補償が困難にな
り閉ループ形成時不安定になって発振を起こしやすい。
本発明においてはDC−DCコンバータ部の出力の検出電
圧と信号伝達部の電源入力との間にローパス特性を有す
るフィルタ回路を挿入したので、利得が０になる高域周
波数では、信号伝達部に使用する電圧における、DC−DC
コンバータ部の出力の検出電圧の変動が充分に除去され
る。
圧と信号伝達部の電源入力との間にローパス特性を有す
るフィルタ回路を挿入したので、利得が０になる高域周
波数では、信号伝達部に使用する電圧における、DC−DC
コンバータ部の出力の検出電圧の変動が充分に除去され
る。
従って誤差検出・増幅部における位相補償が有効に行
われるようになり、制御形電源は安定な動作を行うこと
ができるようになる。
われるようになり、制御形電源は安定な動作を行うこと
ができるようになる。
第２図は本発明の一実施例の構成を示したものであっ
て、第５図におけると同じ部分を同じ番号で示してお
り、D3はダイオード、C4はコンデンサである。第２図の
回路は従来回路（第５図）と比較して、抵抗R1,R5の接
続点にダイオードD3を接続し、このダイオードD3と抵抗
R5との接続点とアース側との間にコンデンサC4を接続し
た構成を有する。このローパス特性のフィルタ回路15を
構成するコンデンサC4の充電電圧による逆流をダイオー
ドD3により阻止している。そして、DC−DCコンバータ部
（図示を省略）の出力電圧又はこの出力電圧に比例した
電圧を検出電圧voとして、この検出電圧vo又は抵抗R1,R
2により分圧した電圧と基準電圧Vrefとを誤差検出・増
幅部11を構成するシャントレギュレータIC1により比較
し、その差分の誤差信号ｖ′をホトカプラPI1の発光ダ
イオードPDに印加し、検出電圧voをダイオードD3と抵抗
R5とを介して発光ダイオードPDに印加して、誤差信号
ｖ′に対応した電流を発光ダイオードPDに流すことによ
り、PWM変換回路21に誤差信号ｖ′を入力し、DC−DCコ
ンバータ部に制御信号として帰還する。
て、第５図におけると同じ部分を同じ番号で示してお
り、D3はダイオード、C4はコンデンサである。第２図の
回路は従来回路（第５図）と比較して、抵抗R1,R5の接
続点にダイオードD3を接続し、このダイオードD3と抵抗
R5との接続点とアース側との間にコンデンサC4を接続し
た構成を有する。このローパス特性のフィルタ回路15を
構成するコンデンサC4の充電電圧による逆流をダイオー
ドD3により阻止している。そして、DC−DCコンバータ部
（図示を省略）の出力電圧又はこの出力電圧に比例した
電圧を検出電圧voとして、この検出電圧vo又は抵抗R1,R
2により分圧した電圧と基準電圧Vrefとを誤差検出・増
幅部11を構成するシャントレギュレータIC1により比較
し、その差分の誤差信号ｖ′をホトカプラPI1の発光ダ
イオードPDに印加し、検出電圧voをダイオードD3と抵抗
R5とを介して発光ダイオードPDに印加して、誤差信号
ｖ′に対応した電流を発光ダイオードPDに流すことによ
り、PWM変換回路21に誤差信号ｖ′を入力し、DC−DCコ
ンバータ部に制御信号として帰還する。
又信号伝達部13を構成するホトカプラPI1の動作電圧
として印加する検出電圧voは、コンデンサC4を含むフィ
ルタ回路15を介したものであり、例えば、C4×R5の時定
数を、シャントレギュレータIC1の位相補償回路の時定
数（R3＋R5）×C3の10倍以上に選定することにより、誤
差信号ｖ′に応じてホトカプラPI1の発光ダイオードPD
に流れる電流は、DC−DCコンバータ部の出力電圧の変動
の影響を受けないものとなる。
として印加する検出電圧voは、コンデンサC4を含むフィ
ルタ回路15を介したものであり、例えば、C4×R5の時定
数を、シャントレギュレータIC1の位相補償回路の時定
数（R3＋R5）×C3の10倍以上に選定することにより、誤
差信号ｖ′に応じてホトカプラPI1の発光ダイオードPD
に流れる電流は、DC−DCコンバータ部の出力電圧の変動
の影響を受けないものとなる。
この場合のDC−DCコンバータ部の出力電圧の変動は、
1/（２πC4・R5）以下の低周波域では、シャントレギュ
レータIC1の位相補償回路（R3,R4,C3）に多少の影響を
及ぼすが、1/（２πC4・R5）以上の高周波域では、フィ
ルタ回路15を構成するコンデンサC4によって吸収され、
前記位相補償回路には影響を及ぼさないことになる。
1/（２πC4・R5）以下の低周波域では、シャントレギュ
レータIC1の位相補償回路（R3,R4,C3）に多少の影響を
及ぼすが、1/（２πC4・R5）以上の高周波域では、フィ
ルタ回路15を構成するコンデンサC4によって吸収され、
前記位相補償回路には影響を及ぼさないことになる。
従って、第２図の実施例によれば、第６図の従来例の
制御回路と同様に、検出電圧voの変動の影響を受けない
ものとなるから、位相補償が容易となる。又第６図の従
来例に比較して、他の電源を必要としない利点がある。
制御回路と同様に、検出電圧voの変動の影響を受けない
ものとなるから、位相補償が容易となる。又第６図の従
来例に比較して、他の電源を必要としない利点がある。
第３図は本発明の他の実施例の構成を示したものであ
って、可飽和リアクトルを用いた制御形電源の場合を示
している。
って、可飽和リアクトルを用いた制御形電源の場合を示
している。
第３図の回路においては、シャントレギュレータIC1
の出力は抵抗R5,R6の直列回路を経てダイオードD3の出
力側に接続されている。さらに、ダイオードD3の出力側
にコレクタを接続され、抵抗R5,R6の接続点にベースを
接続されたトランジスタTr2のエミッタを経て、可飽和
リアクトル制御回路22の入力側に接続されている。
の出力は抵抗R5,R6の直列回路を経てダイオードD3の出
力側に接続されている。さらに、ダイオードD3の出力側
にコレクタを接続され、抵抗R5,R6の接続点にベースを
接続されたトランジスタTr2のエミッタを経て、可飽和
リアクトル制御回路22の入力側に接続されている。
シャントレギュレータIC1の出力に応じて抵抗R6に発
生した電圧は、トランジスタTr2を経て増幅されて可飽
和リアクトル制御回路22に入力される。可飽和リアクト
ル制御回路22は入力の大きさに応じた制御信号を図示さ
れない可飽和リアクトルの１次側に流し、これによって
２次側に断続電流が流れて第４図に示されたDC−DCコン
バータ部と同様に直流出力が発生する。
生した電圧は、トランジスタTr2を経て増幅されて可飽
和リアクトル制御回路22に入力される。可飽和リアクト
ル制御回路22は入力の大きさに応じた制御信号を図示さ
れない可飽和リアクトルの１次側に流し、これによって
２次側に断続電流が流れて第４図に示されたDC−DCコン
バータ部と同様に直流出力が発生する。
第３図の回路の場合もダイオードD3とコンデンサC4と
からなる回路を設けたことによって、検出電圧voの変動
の影響が制御系内に及ぶことを防止することができ、従
ってシャントレギュレータIC1における位相補償が容易
になる。
からなる回路を設けたことによって、検出電圧voの変動
の影響が制御系内に及ぶことを防止することができ、従
ってシャントレギュレータIC1における位相補償が容易
になる。
なお第２図，第３図の回路において検出電圧voの変動
の影響を除去するための回路は、ダイオードD3,コンデ
ンサC4からなる回路に限るものでなく、例えばダイオー
ドD3の出力側に抵抗やインダクタンスを直列に接続した
回路でもよく、またはこれよりさらに複雑なフィルタ回
路を構成するものでもよい。
の影響を除去するための回路は、ダイオードD3,コンデ
ンサC4からなる回路に限るものでなく、例えばダイオー
ドD3の出力側に抵抗やインダクタンスを直列に接続した
回路でもよく、またはこれよりさらに複雑なフィルタ回
路を構成するものでもよい。
以上説明したように本発明によれば、誤差検出・増幅
部においてDC−DCコンバータ部の出力の検出電圧と基準
電圧との誤差を検出して増幅した出力を、この検出電圧
を電源として動作する信号伝達部によって伝達してDC−
DCコンバータ部の制御入力として与えるようにした制御
形電源において、この検出電圧と信号伝達部の電源入力
との間にローパス特性を有するフィルタ回路を設けたの
で、誤差検出・増幅部の動作が検出電圧の変動によって
影響されず、従って誤差検出・増幅部の位相補償が容易
になり、動作が安定化される。
部においてDC−DCコンバータ部の出力の検出電圧と基準
電圧との誤差を検出して増幅した出力を、この検出電圧
を電源として動作する信号伝達部によって伝達してDC−
DCコンバータ部の制御入力として与えるようにした制御
形電源において、この検出電圧と信号伝達部の電源入力
との間にローパス特性を有するフィルタ回路を設けたの
で、誤差検出・増幅部の動作が検出電圧の変動によって
影響されず、従って誤差検出・増幅部の位相補償が容易
になり、動作が安定化される。
第１図は本発明の原理的構成を示す図、第２図および第
３図はそれぞれ本発明の一実施例の構成を示す図、第４
図はパルス幅制御形電源の構成を示すブロック図、第５
図は従来の誤差検出・増幅部および１次−２次信号伝達
部の回路構成例を示す図、第６図は従来回路の問題点を
解決する原理的回路構成を示す図である。 10はDC−DCコンバータ部、11は誤差検出・増幅部、12は
PWMパルス幅制御部、13は１次−２次信号伝達部、21はP
WMパルス幅制御回路、22は可飽和リアクトル制御回路で
ある。
３図はそれぞれ本発明の一実施例の構成を示す図、第４
図はパルス幅制御形電源の構成を示すブロック図、第５
図は従来の誤差検出・増幅部および１次−２次信号伝達
部の回路構成例を示す図、第６図は従来回路の問題点を
解決する原理的回路構成を示す図である。 10はDC−DCコンバータ部、11は誤差検出・増幅部、12は
PWMパルス幅制御部、13は１次−２次信号伝達部、21はP
WMパルス幅制御回路、22は可飽和リアクトル制御回路で
ある。
Claims (1)
- 【請求項１】入力電源電圧を制御信号に応じて安定化し
て出力するDC−DCコンバータ部（10）の出力電圧又は該
出力電圧に比例した電圧を検出電圧として基準電圧と比
較し、前記検出電圧と前記基準電圧との差分の誤差信号
を出力する誤差検出・増幅部（11）と、 前記DC−DCコンバータ部（10）の出力電圧又は該出力電
圧に比例した電圧を動作電圧として前記誤差信号を電流
に変換する回路を含み、該回路を介して前記誤差信号に
対応した制御信号を前記DC−DCコンバータ部（10）に帰
還する信号伝達部（13）とを有する電源の制御回路にお
いて、 前記DC−DCコンバータ部（10）の出力電圧又は該出力電
圧に比例した電圧を、前記信号伝達部（13）に前記動作
電圧として印加するローパス特性のフィルタ回路（15）
を設けた ことを特徴とする電源の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160654A JP2777909B2 (ja) | 1989-06-26 | 1989-06-26 | 電源の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160654A JP2777909B2 (ja) | 1989-06-26 | 1989-06-26 | 電源の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0327766A JPH0327766A (ja) | 1991-02-06 |
| JP2777909B2 true JP2777909B2 (ja) | 1998-07-23 |
Family
ID=15719610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1160654A Expired - Fee Related JP2777909B2 (ja) | 1989-06-26 | 1989-06-26 | 電源の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2777909B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60226771A (ja) * | 1984-04-24 | 1985-11-12 | Sharp Corp | 電源装置 |
| JPS60237861A (ja) * | 1984-05-10 | 1985-11-26 | Sharp Corp | 電源装置 |
-
1989
- 1989-06-26 JP JP1160654A patent/JP2777909B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0327766A (ja) | 1991-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02159975A (ja) | 自励発振型コンバータ | |
| US6909268B2 (en) | Current-mode switching regulator | |
| JP2885099B2 (ja) | 電源制御安定化回路 | |
| JP2777909B2 (ja) | 電源の制御回路 | |
| JPH0241659A (ja) | スイッチングレギュレータ | |
| JPS58112110A (ja) | 安定化電源装置 | |
| JP3088220B2 (ja) | スイッチング電源制御回路 | |
| JPH09265328A (ja) | アクティブダミー回路 | |
| JPS63287364A (ja) | スイツチングレギユレ−タの補助電源回路 | |
| JPH049616Y2 (ja) | ||
| JP3000829B2 (ja) | 直流−直流変換器の並列接続装置 | |
| JPH08331843A (ja) | スイッチング電源装置の出力電圧検出回路 | |
| JP2795232B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH028552Y2 (ja) | ||
| JP2006042474A (ja) | 直流電源装置 | |
| JPS6135564B2 (ja) | ||
| JPH0775333A (ja) | マグアンプ回路を備えた同期整流ｐｗｍコンバータ | |
| JPH0353597Y2 (ja) | ||
| JPH04251558A (ja) | スイッチング電源装置 | |
| JPH07107740A (ja) | 保護回路付きｄｃ−ｄｃコンバータ | |
| JPH01107653A (ja) | 過電流保護機能付自励形コンバータ | |
| JP2514581Y2 (ja) | Ｄｃ／ｄｃコンバータの電子ダミー回路 | |
| JPH05260743A (ja) | Ｄｃ−ｄｃコンバータの出力電圧制御方式 | |
| JPS61277374A (ja) | スイツチングレギユレ−タの電流制限回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |